CN107240610A - 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 - Google Patents
薄膜晶体管及制备方法、显示基板及制备方法、显示装置 Download PDFInfo
- Publication number
- CN107240610A CN107240610A CN201710456964.0A CN201710456964A CN107240610A CN 107240610 A CN107240610 A CN 107240610A CN 201710456964 A CN201710456964 A CN 201710456964A CN 107240610 A CN107240610 A CN 107240610A
- Authority
- CN
- China
- Prior art keywords
- metal level
- grid
- projection
- active layer
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 79
- 238000002360 preparation method Methods 0.000 title claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 127
- 239000002184 metal Substances 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 117
- 239000010408 film Substances 0.000 claims description 36
- 239000011229 interlayer Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 238000003860 storage Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种薄膜晶体管及其制备方法、显示基板及其制备方法、以及显示装置。该薄膜晶体管的制备方法包括：在衬底基板上形成有源层；在所述有源层上方形成栅极，该栅极与所述有源层绝缘；以栅极为掩模对所述有源层进行第一次掺杂；在所述栅极上方形成金属层，该金属层与所述栅极绝缘并具有突出部，所述栅极在所述衬底基板上的正投影为第一投影，所述金属层在所述衬底基板上的正投影为第二投影，在所述金属层的所述突出部对应的区域处所述第二投影突出于所述第一投影；以及以所述金属层为掩模对所述有源层进行第二次掺杂。
Description
技术领域
本公开的实施例涉及一种薄膜晶体管及其制备方法、显示基板及其制备方法、以及显示装置。
背景技术
通常，显示基板包括排列成矩阵的多个像素单元，每个像素单元包括显示电极和对显示电极进行驱动的薄膜晶体管。薄膜晶体管包括栅极、有源层、源电极和漏电极，有源层包括沟道区和分别位于沟道区两侧的源极区和漏极区。例如，源极区和漏极区为重掺杂区。为了减小薄膜晶体管的漏电流，例如可以在源极区与沟道区之间以及漏极区与沟道区之间设置轻掺杂区。然而，目前制作轻掺杂区的工艺太过复杂，有些生产者为了节省成本甚至不制作轻掺杂区。
发明内容
根据本公开的实施例，提供一种薄膜晶体管的制备方法。该薄膜晶体管的制备方法包括：在衬底基板上形成有源层；在所述有源层上方形成栅极，该栅极与所述有源层绝缘；以栅极为掩模对所述有源层进行第一次掺杂；在所述栅极上方形成金属层，该金属层与所述栅极绝缘并具有突出部，所述栅极在所述衬底基板上的正投影为第一投影，所述金属层在所述衬底基板上的正投影为第二投影，在所述金属层的所述突出部对应的区域处所述第二投影突出于所述第一投影；以及以所述金属层为掩模对所述有源层进行第二次掺杂。
例如，除所述金属层的所述突出部所对应的区域之外所述第一投影与所述第二投影重合。
例如，所述第一投影位于所述第二投影的内侧。
例如，所述有源层在所述衬底基板上的投影为第三投影，除所述有源层的要被所述第二次掺杂进行掺杂的部分之外所述第二投影和所述第三投影重合。
例如，所述第二投影和所述第三投影均为S形。
例如，在所述栅极和所述金属层之间具有层间绝缘层，并且所述方法还包括形成过孔，该过孔贯穿所述金属层和所述层间绝缘层以露出所述栅极的一部分。
例如，所述第一次掺杂的掺杂类型与所述第二次掺杂的类型相同；所述有源层包括沟道区、第一掺杂区和第二掺杂区，所述第一掺杂区位于所述沟道区和所述第二掺杂区之间；并且所述沟道区在所述第一次掺杂和所述第二次掺杂中均未被掺杂，所述第一掺杂区在所述第一次掺杂中被掺杂，所述第二掺杂区在所述第一次掺杂和所述第二次掺杂两者中被掺杂。
例如，所述制备方法还包括形成源电极和漏电极，所述源电极与所述第二掺杂区连接。
例如，所述薄膜晶体管用于显示基板，并且所述金属层与所述源电极连接。
例如，所述第一次掺杂的掺杂浓度小于所述第二次掺杂的掺杂浓度。
根据本公开的实施例，提供一种显示基板的制备方法。该显示基板的制备方法包括：采用根据如上所述的制备方法制作薄膜晶体管；以及制作发光二极管，其中，所述薄膜晶体管的漏电极连接到发光二极管，所述薄膜晶体管的源电极以及所述金属层连接到电源线。
例如，在所述栅极和所述金属层之间具有层间绝缘层，所述栅极、所述层间绝缘层和所述金属层构成电容。
根据本公开的实施例，提供一种薄膜晶体管。该薄膜晶体管包括：有源层，形成在衬底基板上；栅极，形成在所述有源层上方，该栅极与所述有源层绝缘；以及金属层，形成在所述栅极上方，该金属层与所述栅极绝缘并具有突出部，所述栅极在所述衬底基板上的正投影为第一投影，所述金属层在所述衬底基板上的正投影为第二投影，在所述金属层的所述突出部对应的区域处所述第二投影突出于所述第一投影。所述有源层包括第一掺杂区和第二掺杂区，所述第一掺杂区的掺杂浓度小于所述第二掺杂区的掺杂浓度。
根据本公开的实施例，提供一种显示基板。该显示基板包括：如上所述的薄膜晶体管，以及发光二极管。所述薄膜晶体管的漏电极连接到发光二极管，所述薄膜晶体管的源电极以及所述金属层连接到电源线。
例如，在所述栅极和所述金属层之间具有层间绝缘层，所述栅极、所述层间绝缘层和所述金属层构成电容。
根据本公开的实施例，提供一种显示装置。该显示装置包括如上所述的显示基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1是根据本公开实施例的薄膜晶体管的制备方法的流程图；
图2a-2f是根据本公开实施例的薄膜晶体管的制备方法的截面示意图；
图3a是在根据本公开实施例的薄膜晶体管的制备方法中形成金属层之后的平面示意图一；
图3b是在根据本公开实施例的薄膜晶体管的制备方法中形成金属层之后的平面示意图二；
图3c是在根据本公开实施例的薄膜晶体管的制备方法中形成金属层之后的平面示意图三；
图3d是在根据本公开实施例的薄膜晶体管的制备方法中形成过孔之后的平面示意图；
图4是根据本公开实施例的薄膜晶体管的截面示意图；
图5是根据本公开实施例的显示基板的截面示意图；
图6是根据本公开实施例的显示基板的平面示意图；
图7是根据本公开实施例的显示基板的电路图；以及
图8是根据本公开实施例的显示基板的另一截面示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本公开的实施例提供薄膜晶体管及其制备方法、显示基板及其制备方法、以及显示装置。下面，将结合附图对根据公开实施例的薄膜晶体管及其制备方法、显示基板及其制备方法、以及显示装置进行详细的描述。需要说明的是，为了清晰起见，附图中有些层或区域的尺寸可能会被放大或缩小而不按照实际的比例绘制。
本公开的实施例提供一种薄膜晶体管的制备方法。如图1所示，该方法包括：在衬底基板101上形成有源层103；在有源层103上方形成栅极105，栅极105与有源层103绝缘；以栅极105为掩模对有源层103进行第一次掺杂；在栅极105上方形成金属层107，金属层107与栅极105绝缘并具有突出部1071，该栅极105在衬底基板101上的正投影为第一投影，该金属层107在衬底基板101上的正投影为第二投影，在该金属层107的突出部1071对应的区域处所述第二投影突出于所述第一投影；以及以金属层107为掩模对有源层103进行第二次掺杂。
需要说明的是，“在该金属层107的突出部1071对应的区域处所述第二投影突出于所述第一投影”可以理解为，与金属层107相对应的第二投影包括金属层107的突出部1071在衬底基板101上的正投影，该突出部1071的正投影突出于与栅极105相对应的第一投影。
需要说明的是，本发明实施例对金属层107的突出部1071的结构和形状不做具体限定，只要在该金属层107的突出部1071对应的区域处所述第二投影突出于所述第一投影即可。
下面，将结合图1和图2a-2f对本公开实施例提供的薄膜晶体管的制备方法进行详细地描述。本公开实施例提供的薄膜晶体管的制备方法例如包括以下步骤。
S101：形成有源层103。
如图2a所示，在衬底基板101上形成有源层103。例如，衬底基板101可以采用玻璃、塑料等材料。例如，有源层103可以采用非晶半导体如非晶硅、结晶半导体如多晶硅、金属氧化物半导体如氧化铟镓锡等材料。
例如，可以首先在衬底基板101上形成半导体薄膜，然后对半导体薄膜进行图案化以形成有源层103。
例如，有源层103采用多晶硅形成。在此情形下，步骤S101例如包括：在衬底基板101上形成非晶硅薄膜；进行准分子激光退火，将非晶硅薄膜变成多晶硅薄膜；对多晶硅薄膜进行图案化，以形成有源层103。
例如，在形成有源层103之前可以在衬底基板101上形成缓冲层102，以防止衬底基板101中的杂质扩散进入有源层103。例如，缓冲层102可以采用氧化硅、氮化硅、氮氧化硅等无机材料。
S102：形成栅极105。
如图2b和2c所示，在有源层103上方形成栅极105。例如，首先在有源层103上采用化学气相沉积等方法形成栅绝缘膜1041，然后在栅绝缘膜1041上采用溅射等方法形成栅极金属膜1051；之后对栅绝缘膜1041和栅极金属膜1051进行图案化，以形成栅绝缘层104和栅极105，有源层103和栅极105通过栅绝缘层104而彼此绝缘。例如，栅绝缘膜1041可以采用氧化硅、氮化硅、氮氧化硅等无机材料，栅极金属膜1051可以采用Mo、Al、Cu等金属或其合金。
S103：以栅极105为掩模对有源层103进行第一次掺杂。
如图2c所示，以栅极105为掩模对有源层103进行第一次掺杂。例如，第一次掺杂为P型掺杂(例如，在有源层103采用非晶硅或多晶硅形成时可以采用三价的硼、铟、镓等进行掺杂)或N型掺杂(例如，在有源层103采用非晶硅或多晶硅形成时可以采用五价的磷、砷等进行掺杂)。例如，采用离子注入的方式进行第一次掺杂。
例如，如图2c所示，在以栅极105为掩模对有源层103进行第一次掺杂时，栅极105覆盖有源层103的沟道区(稍后描述)而有源层103的除沟道区之外的部分不被栅极105覆盖，有源层103的不被栅极105覆盖的部分被掺杂。
S104：形成与栅极105绝缘并具有突出部1071的金属层107。
如图2d所示，在栅极105上方形成金属层107，该金属层107具有突出部1071。例如，利用化学气相沉积等方法在栅极105上形成层间栅绝缘层106，在层间绝缘层106上利用溅射等方法形成金属膜(图中未示出)，然后对金属膜进行图案化以形成具有突出部1071的金属层107。金属层107和栅极105通过层间绝缘层106而彼此绝缘。在平行于衬底基板101的方向上，金属层107延伸以具有突出部1071，从而使得金属层107的突出部1071在衬底基板101上的正投影突出于所述第一投影。例如，层间绝缘层106可以采用氧化硅、氮化硅、氮氧化硅等无机材料。例如，金属层107可以采用Mo、Al、Cu等金属或其合金。例如，栅极105和金属层107可以由相同的材料形成。
需要说明的是，在图2d中，在平行于衬底基板101的方向上，金属层107延伸以具有突出部1071；然而本公开实施例不局限于此，例如金属层107也可以沿与衬底基板101相交的倾斜方向延伸以具有突出部1071，只要使得金属层107的突出部1071在衬底基板101上的正投影突出于与栅极105相对应的第一投影即可。
在金属层107具有突出部1071的情形下，金属层107的形状可以是任意的。
例如，如下所述，根据本公开实施例的方法制备得到的薄膜晶体管可以用于显示基板；在此情形下，栅极105、层间绝缘层106和金属层107可以一起构成电容。例如，栅极105、层间绝缘层106和金属层107可以一起构成显示基板中的存储电容。为了使该存储电容尽可能地大，需要尽可能地增加栅极105和金属层107之间的重叠面积。例如，如图3a所示，栅极105在衬底基板101上的正投影为第一投影，金属层107在衬底基板101上的正投影为第二投影(线状阴影部分)，除金属层107的突出部1071所对应的区域(箭头指示的部分)之外第一投影与第二投影完全重合；在此情形下，可以使栅极105和金属层107之间的重叠面积最大化，从而增大存储电容。例如，如图3b所示，栅极105在衬底基板101上的正投影为第一投影，金属层107在衬底基板101上的正投影为第二投影，并且第一投影位于第二投影的内侧；在此情形下，不仅可以使栅极105和金属层107之间的重叠面积最大化，而且可以将金属层107制作为规则的形状(例如，规则的矩形)以使金属层107的制作更容易。
需要说明的是，“第一投影位于第二投影的内侧”是指第一投影不具有超出第二投影的部分。
另外，金属层107还可以具有其他形状。例如，如图3c所示，金属层107在衬底基板101上的正投影为第二投影(线状阴影部分)，有源层103在衬底基板101上的投影为第三投影(点状阴影部分)，第二投影和第三投影具有大体相同的形状，例如均为S形；在此情形下，制作金属层107的掩模板的设计参数与制作有源层103的掩模板的设计参数大体相同或成比例，可以降低工艺难度。进一步地，例如，除了有源层103的要被第二次掺杂进行掺杂的区域之外，第二投影和第三投影重合；在此情形下，制作金属层107的掩模板与制作有源层103的掩模板更加相似，可以进一步降低工艺难度。例如，如图3c所示，有源层103和金属层107均为S形，除了有源层103的两个端部所在的位置之外有源层103的投影和金属层107的投影重合。
S105：以金属层107为掩模对有源层103进行第二次掺杂。
如图2e所示，以金属层107为掩模对有源层103进行第二次掺杂。例如，第二次掺杂可以是P型掺杂(例如，在有源层103采用非晶硅或多晶硅形成时可以采用三价的硼、铟、镓等进行掺杂)或N型掺杂(例如，在有源层103采用非晶硅或多晶硅形成时，可以采用五价的磷、砷等进行掺杂)。例如，采用离子注入的方式进行第二次掺杂。
例如，如图2e所示，在以金属层107为掩模对有源层103进行第二次掺杂时，金属层107覆盖有源层103的沟道区(稍后描述)和有源层103的经历了第一次掺杂的一部分区域，有源层103的经历了第一次掺杂的另一部分区域不被金属层107覆盖，有源层103的不被金属层107覆盖的部分被掺杂。
例如，第一次掺杂的掺杂类型可以与第二次掺杂的类型相同，例如同为P型掺杂或N型掺杂。如图2e所示，通过上述第一次掺杂和第二次掺杂，可以在有源层103中形成第一掺杂区1和第二掺杂区2；第一掺杂区1仅经历了第一次掺杂而第二掺杂区2既经历了第一次掺杂又经历了第二次掺杂，所以第一掺杂区1的掺杂浓度小于第二掺杂区2的掺杂浓度。有源层103还具有在上述第一和第二次掺杂中均未被掺杂的沟道区3，沟道区3与栅极105相对应，第一掺杂区1位于沟道区3和第二掺杂区2之间。这样一来，在沟道区3和掺杂浓度高的第二掺杂区2之间形成了掺杂浓度低的第一掺杂区1；该掺杂浓度低的第一掺杂区1可以分担施加在沟道区3上的一部分电压，因此与不具有该掺杂浓度低的第一掺杂区1的薄膜晶体管相比，根据本公开实施例的方法制备得到的薄膜晶体管的漏电流减小。例如，第一次掺杂的掺杂浓度小于第二次掺杂的掺杂浓度，由此可以使第一掺杂区1的掺杂浓度进一步小于第二掺杂区2的掺杂浓度，可以进一步减小薄膜晶体管的漏电流。例如，第一次掺杂的掺杂浓度大约是第二次掺杂的掺杂浓度的1/10，然而本公开实施例不局限于此。
例如，如图2e所示，在沟道区3的两侧均形成了第一掺杂区1和第二掺杂区2，一个第二掺杂区2用作与源极(稍后描述)连接的源极区，另一个第二掺杂区2用作与漏极(稍后描述)连接漏极区。
在根据本公开实施例的薄膜晶体管的制备方法中，采用栅极作为掩模进行第一次掺杂并采用具有突出部的金属层作为掩模进行第二次掺杂，这样可以容易地在沟道区和掺杂浓度高的第二掺杂区之间形成掺杂浓度低的第一掺杂区，从而在减小薄膜晶体管的漏电流的同时降低了工艺难度。另外，在根据本公开实施例的薄膜晶体管的制备方法中，栅极、金属层以及位于栅极和金属层之间的层间绝缘层可以一起构成显示基板的存储电容，该存储电容设置在薄膜晶体管的有源层的正上方，使得该存储电容不用占用额外的空间，从而增加了显示基板的开口率。另外，在根据本公开实施例的薄膜晶体管的制备方法中，栅极和金属层可以兼做显示基板的存储电容的两个极板，从而在薄膜晶体管用于显示基板时不用另外制作存储电容，简化了制作工艺。
例如，参见附图，根据本公开实施例的薄膜晶体管的制备方法还可以如下步骤。
S106：形成过孔108及源漏极过孔113。
如图2f所示，在进行第二次掺杂之后在金属层107上形成钝化层109，然后进行图案化工艺以形成贯穿钝化层109和层间绝缘层106的源漏极过孔113，该源漏极过孔113露出有源层103的第二掺杂区2。例如，钝化层109可以采用氧化硅、氮化硅、氮氧化硅等无机材料。如图2f所示，形成了两个源漏极过孔113，以露出有源层103的两个第二掺杂区2。
例如，如图3d所示，还可以形成过孔108，该过孔108贯穿钝化层109、金属层107和层间绝缘层106以露出栅极105的一部分，以方便实现栅极105与其他部件的连接。
需要说明是，源漏极过孔113和过孔108可以通过同一次构图工艺同时形成，或者源漏极过孔113和过孔108可以通过两次构图工艺分别形成。
S106：形成源电极111和漏电极110。
例如，在形成源漏极过孔113之后形成源漏极金属膜(未示出)，对源漏极金属膜进行图案化工艺以形成源极111和漏极110。例如，源漏极薄膜可以采用Ti、Al等金属或其合金的单层或多层材料，例如Ti/Al/Ti三层材料。例如，源极111通过过孔113连接到位于有源层103的沟道区3一侧的第二掺杂区2，漏极110通过过孔113连接到位于有源层103的沟道区3另一侧的第二掺杂区2。
例如，根据本公开实施例的方法所制得的薄膜晶体管可以用于有机发光显示基板，该有机发光显示基板包括多个像素单元，每个像素单元例如包括开关晶体管、驱动晶体管、存储电容和发光二极管；在此情形下，根据本公开实施例的方法所制得的薄膜晶体管可以用作有机发光显示基板中的驱动薄膜晶体管，其金属层107和源极111彼此连接并一起连接到电源线(稍后描述)，其漏极110连接到有机发光二极管，其栅极105、层间绝缘层106和金属层107一起构成存储电容。
至此，完成了根据本公开实施例的薄膜晶体管的制备方法，并得到了根据本公开实施例的薄膜晶体管，如图4所示。
根据本公开的实施例，还提供一种薄膜晶体管。如图4所示，该薄膜晶体管包括：有源层103，形成在衬底基板101上；栅极105，形成在有源层103上方，栅极105与有源层103绝缘；金属层107，形成述栅极105上方，金属层107与栅极105绝缘并具有突出部1071，该栅极105在衬底基板101上的正投影为第一投影，该金属层107在衬底基板101上的正投影为第二投影，在该金属层107的突出部1071对应的区域处所述第二投影突出于所述第一投影；有源层103包括第一掺杂区1和第二掺杂区2，第一掺杂区1的掺杂浓度小于第二掺杂区2的掺杂浓度。
例如，如图4所示，栅极105通过栅绝缘层104与有源层103绝缘，金属层107通过层间绝缘层106与栅极105绝缘。例如，如图4所示，有源层103还具有沟道区3，并且第一掺杂区1位于沟道区3和第二掺杂区2之间。例如，如图4所示，薄膜晶体管还包括源极111和漏极110，源极111连接到位于有源层103的沟道区3一侧的第二掺杂区2，漏极110连接到位于有源层103的沟道区3另一侧的第二掺杂区2。例如，如图4所示，薄膜晶体管还包括过孔113，源极111通过过孔113连接到第二掺杂区2，漏极110通过过孔113连接到第二掺杂区2。例如，如图3d所示，薄膜晶体管还包括过孔108，该过孔108露出栅极105的一部分，以利于栅极105与其他部件实现连接。
例如，在金属层107具有突出部1071的情形下，金属层107的形状可以是任意的，具体可以参见之前的描述。
根据本公开实施例的薄膜晶体管可以用于显示基板；在此情形下，栅极105、层间绝缘层106和金属层107可以一起构成显示基板中的存储电容，金属层107和源极111彼此连接并一起连接到电源线(稍后描述)，漏极110连接到有机发光二极管。
例如，根据本公开实施例的薄膜晶体管采用如上所述的根据本公开实施例的薄膜晶体管的制备方法制备得到。
根据本公开的实施例，还提供一种显示基板的制备方法。该方法包括：采用如上所述的制备方法制作薄膜晶体管；以及制作发光二极管。所述薄膜晶体管的漏电极连接到发光二极管，所述薄膜晶体管的源电极以及所述金属层连接到电源线。
根据本公开的实施例，还提供一种显示基板。该显示基板包括：如上所述的薄膜晶体管，以及发光二极管。所述薄膜晶体管的漏电极连接到发光二极管，所述薄膜晶体管的源电极以及所述金属层连接到电源线。
例如，根据本公开实施例的显示基板采用如上所述的根据本公开实施例的显示基板的制备方法制备得到。
图5是根据本公开实施例的显示基板的截面示意图，图6是根据本公开实施例的显示基板的平面示意图，以及图7是根据本公开实施例的显示基板的电路图。如图5至图7所示，该显示基板包括多个像素单元，每个像素单元例如包括驱动晶体管T1、开关晶体管T2、存储电容C和发光二极管(Light Emitting Diode，LED)，根据本公开实施例的薄膜晶体管用作驱动晶体管T1；开关晶体管T2的栅极连接到扫描线121，源极连接到数据线122，漏极连接到驱动晶体管T1的栅极105；驱动晶体管T1的源极111和金属层107连接到电源线112，漏极110连接到发光二极管，栅极105和金属层107用作存储电容C的两个极板。
在图5中，左侧为驱动晶体管T1，右侧为开关晶体管T2，附图标记204和205分别指代开关晶体管T2的栅绝缘层和栅极。需要说明的是，图5为截面示意图，其仅示出了开关晶体管T2的一部分，开关晶体管T2的有源层、栅绝缘层204、栅极205、源极和漏极例如可以分别与驱动近体馆T1的有源层103、栅绝缘层104、栅极105、源极111和漏极110同时形成并同层且同材料设置。例如，开关晶体管T2不具有与驱动晶体管T1的金属层107相对应的金属层。
如图5所示，发光二极管包括下电极115、上电极118以及设置在下电极115和上电极118之间的发光层117。附图标记116指代像素界定层，用于将多个像素单元分隔开。如图5所示，驱动晶体管T1的漏极110通过设置在平坦化层114中的过孔连接到发光二极管的下电极115。
如图6和7所示，驱动晶体管T2的栅极105通过过孔108连接到走线112’，并最终连接到开关晶体管T2的漏极。
例如，根据本公开实施例的显示基板为柔性基板。在此情形下，根据本公开的实施例的显示基板的制备方法还包括：在形成薄膜晶体管和发光二极管之前，在衬底基板101上形成柔性缓冲层102，如图8所示；以及在在形成薄膜晶体管和发光二极管之后，将衬底基板101自柔性缓冲层102剥离。例如，柔性缓冲层102包括有机缓冲层1021和无机缓冲层1022。例如，有机缓冲层1021与衬底基板101直接接触，以方便后续剥离衬底基板101；无机缓冲层1022与薄膜晶体管直接接触，以防止杂质扩散进入薄膜晶体管。例如，如图8所示，柔性缓冲层102包括交替设置的多个有机缓冲层1021和多个无机缓冲层1022。
根据本公开的实施例，还提供一种显示装置。该显示装置包括如上所述的显示基板。该显示装置例如可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在根据本公开实施例的薄膜晶体管及其制备方法、显示基板及其制备方法、以及显示装置中，采用栅极作为掩模进行第一次掺杂并采用具有突出部的金属层作为掩模进行第二次掺杂，这样可以容易地在沟道区和掺杂浓度高的第二掺杂区之间形成掺杂浓度低的第一掺杂区，从而在减小薄膜晶体管的漏电流的同时降低了工艺难度。另外，在根据本公开实施例的薄膜晶体管及其制备方法、显示基板及其制备方法、以及显示装置中，栅极、金属层以及位于栅极和金属层之间的层间绝缘层可以一起构成显示基板的存储电容，该存储电容设置在薄膜晶体管的有源层的正上方，使得该存储电容不用占用额外的空间，从而增加了显示基板的开口率。另外，在根据本公开实施例的薄膜晶体管及其制备方法、显示基板及其制备方法、以及显示装置中，栅极和金属层可以兼做显示基板的存储电容的两个极板，从而不用另外制作存储电容，简化了制作工艺。
以上所述仅是本发明的示范性实施例，而非用于限制本发明的保护范围，本发明的保护范围由权利要求确定。
Claims (16)
1.一种薄膜晶体管的制备方法，包括：
在衬底基板上形成有源层；
在所述有源层上方形成栅极，该栅极与所述有源层绝缘；
以栅极为掩模对所述有源层进行第一次掺杂；
在所述栅极上方形成金属层，该金属层与所述栅极绝缘并具有突出部，所述栅极在所述衬底基板上的正投影为第一投影，所述金属层在所述衬底基板上的正投影为第二投影，在所述金属层的所述突出部对应的区域处所述第二投影突出于所述第一投影；以及
以所述金属层为掩模对所述有源层进行第二次掺杂。
2.根据权利要求1所述的制备方法，其中，除所述金属层的所述突出部所对应的区域之外所述第一投影与所述第二投影重合。
3.根据权利要求1所述的制备方法，其中，所述第一投影位于所述第二投影的内侧。
4.根据权利要求1所述的制备方法，其中，所述有源层在所述衬底基板上的投影为第三投影，除所述有源层的要被所述第二次掺杂进行掺杂的部分之外所述第二投影和所述第三投影重合。
5.根据权利要求4所述的制备方法，其中，所述第二投影和所述第三投影均为S形。
6.根据权利要求1-5任一项所述的制备方法，其中，
在所述栅极和所述金属层之间具有层间绝缘层，并且
所述方法还包括形成过孔，该过孔贯穿所述金属层和所述层间绝缘层以露出所述栅极的一部分。
7.根据权利要求1-5任一项所述的制备方法，其中，
所述第一次掺杂的掺杂类型与所述第二次掺杂的类型相同；
所述有源层包括沟道区、第一掺杂区和第二掺杂区，所述第一掺杂区位于所述沟道区和所述第二掺杂区之间；并且
所述沟道区在所述第一次掺杂和所述第二次掺杂中均未被掺杂，所述第一掺杂区在所述第一次掺杂中被掺杂，所述第二掺杂区在所述第一次掺杂和所述第二次掺杂两者中被掺杂。
8.根据权利要求7所述的制备方法，还包括形成源电极和漏电极，所述源电极与所述第二掺杂区连接。
9.根据权利要求8所述的制备方法，其中，所述薄膜晶体管用于显示基板，并且所述金属层与所述源电极连接。
10.根据权利要求1-5任一项所述的制备方法，其中，所述第一次掺杂的掺杂浓度小于所述第二次掺杂的掺杂浓度。
11.一种显示基板的制备方法，包括：
采用根据权利要求1-10任一项所述的制备方法制作薄膜晶体管；以及
制作发光二极管，
其中，所述薄膜晶体管的漏电极连接到发光二极管，所述薄膜晶体管的源电极以及所述金属层连接到电源线。
12.根据权利要求11所述的制备方法，其中，在所述栅极和所述金属层之间具有层间绝缘层，所述栅极、所述层间绝缘层和所述金属层构成电容。
13.一种薄膜晶体管，包括：
有源层，形成在衬底基板上；
栅极，形成在所述有源层上方，该栅极与所述有源层绝缘；以及
金属层，形成在所述栅极上方，该金属层与所述栅极绝缘并具有突出部，所述栅极在所述衬底基板上的正投影为第一投影，所述金属层在所述衬底基板上的正投影为第二投影，在所述金属层的所述突出部对应的区域处所述第二投影突出于所述第一投影，
其中，所述有源层包括第一掺杂区和第二掺杂区，所述第一掺杂区的掺杂浓度小于所述第二掺杂区的掺杂浓度。
14.一种显示基板，包括：如权利要求13所述的薄膜晶体管，以及发光二极管，
其中，所述薄膜晶体管的漏电极连接到发光二极管，所述薄膜晶体管的源电极以及所述金属层连接到电源线。
15.根据权利要求14所述的显示基板，其中，在所述栅极和所述金属层之间具有层间绝缘层，所述栅极、所述层间绝缘层和所述金属层构成电容。
16.一种显示装置，包括如权利要求14或15所述的显示基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710456964.0A CN107240610B (zh) | 2017-06-16 | 2017-06-16 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
| PCT/CN2018/076636 WO2018227991A1 (zh) | 2017-06-16 | 2018-02-13 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710456964.0A CN107240610B (zh) | 2017-06-16 | 2017-06-16 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107240610A true CN107240610A (zh) | 2017-10-10 |
| CN107240610B CN107240610B (zh) | 2021-01-22 |
Family
ID=59986236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710456964.0A Active CN107240610B (zh) | 2017-06-16 | 2017-06-16 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107240610B (zh) |
| WO (1) | WO2018227991A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108511498A (zh) * | 2018-04-10 | 2018-09-07 | 京东方科技集团股份有限公司 | 显示基板及制作方法、显示装置 |
| WO2018227991A1 (zh) * | 2017-06-16 | 2018-12-20 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
| CN112420743A (zh) * | 2020-11-06 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和显示面板的制作方法 |
| WO2023168749A1 (zh) * | 2022-03-10 | 2023-09-14 | 广州华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050282305A1 (en) * | 2002-04-09 | 2005-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| CN103681494A (zh) * | 2012-09-25 | 2014-03-26 | 上海天马微电子有限公司 | 一种薄膜晶体管像素单元及其制造方法 |
| US20140225075A1 (en) * | 2013-02-14 | 2014-08-14 | Zhi-Feng ZHAN | Thin film semiconductor device, organic light-emitting display device, and method of manufacturing the thin film semiconductor device |
| CN104681628A (zh) * | 2015-03-17 | 2015-06-03 | 京东方科技集团股份有限公司 | 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置 |
| US20160181339A1 (en) * | 2014-12-19 | 2016-06-23 | Samsung Display Co., Ltd. | Thin-film transistor array substrate and organic light-emitting diode display including the same |
| CN106206620A (zh) * | 2016-09-05 | 2016-12-07 | 昆山国显光电有限公司 | 薄膜晶体管阵列基板及其制备方法和显示器件 |
| CN106816473A (zh) * | 2017-01-16 | 2017-06-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3173135B2 (ja) * | 1992-06-24 | 2001-06-04 | セイコーエプソン株式会社 | 薄膜半導体装置及びその製造方法 |
| US6825496B2 (en) * | 2001-01-17 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| EP3113226B1 (en) * | 2014-02-25 | 2019-05-08 | LG Display Co., Ltd. | Display backplane and method for manufacturing same |
| KR102280265B1 (ko) * | 2014-10-06 | 2021-07-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치 |
| CN107240610B (zh) * | 2017-06-16 | 2021-01-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
-
2017
- 2017-06-16 CN CN201710456964.0A patent/CN107240610B/zh active Active
-
2018
- 2018-02-13 WO PCT/CN2018/076636 patent/WO2018227991A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050282305A1 (en) * | 2002-04-09 | 2005-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| CN103681494A (zh) * | 2012-09-25 | 2014-03-26 | 上海天马微电子有限公司 | 一种薄膜晶体管像素单元及其制造方法 |
| US20140225075A1 (en) * | 2013-02-14 | 2014-08-14 | Zhi-Feng ZHAN | Thin film semiconductor device, organic light-emitting display device, and method of manufacturing the thin film semiconductor device |
| US20160181339A1 (en) * | 2014-12-19 | 2016-06-23 | Samsung Display Co., Ltd. | Thin-film transistor array substrate and organic light-emitting diode display including the same |
| CN104681628A (zh) * | 2015-03-17 | 2015-06-03 | 京东方科技集团股份有限公司 | 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置 |
| CN106206620A (zh) * | 2016-09-05 | 2016-12-07 | 昆山国显光电有限公司 | 薄膜晶体管阵列基板及其制备方法和显示器件 |
| CN106816473A (zh) * | 2017-01-16 | 2017-06-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018227991A1 (zh) * | 2017-06-16 | 2018-12-20 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
| CN108511498A (zh) * | 2018-04-10 | 2018-09-07 | 京东方科技集团股份有限公司 | 显示基板及制作方法、显示装置 |
| CN112420743A (zh) * | 2020-11-06 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和显示面板的制作方法 |
| WO2023168749A1 (zh) * | 2022-03-10 | 2023-09-14 | 广州华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107240610B (zh) | 2021-01-22 |
| WO2018227991A1 (zh) | 2018-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103472646B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN106847834B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN104332477B (zh) | 薄膜晶体管组件、阵列基板及其制作方法、和显示装置 | |
| CN107240610A (zh) | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 | |
| CN101958339B (zh) | 有机发光显示装置及其制造方法 | |
| TWI244786B (en) | Dual panel-type organic electroluminescent device and method for fabricating the same | |
| CN107134461A (zh) | 薄膜晶体管阵列基板及其制备方法、oled显示装置 | |
| CN106486495B (zh) | 薄膜晶体管基板、显示器及其制造方法 | |
| CN106558538A (zh) | 阵列基板、显示装置及阵列基板的制备方法 | |
| US20190280119A1 (en) | Super junction power transistor and preparation method thereof | |
| CN107026178A (zh) | 一种阵列基板、显示装置及其制作方法 | |
| CN106409845A (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
| CN105633101A (zh) | Tft阵列基板及其制造方法、显示装置 | |
| CN106920802A (zh) | 薄膜晶体管基板和使用该薄膜晶体管基板的显示器 | |
| CN103094359B (zh) | 高压肖特基二极管及其制作方法 | |
| CN105655378A (zh) | 一种阵列基板和oled显示面板、制备方法及显示装置 | |
| CN107275334A (zh) | 显示设备 | |
| CN109920802A (zh) | 显示装置、驱动背板、晶体管器件及其制造方法 | |
| CN109300916A (zh) | 阵列基板及其制备方法和显示器件 | |
| CN108447874A (zh) | 阵列基板及其制造方法、显示面板、电子装置 | |
| JP2525630B2 (ja) | 薄膜トランジスタの製造方法 | |
| US11127640B2 (en) | Semiconductor device and method of manufacturing the same | |
| US11121263B2 (en) | Hydrogen trap layer for display device and the same | |
| CN207009438U (zh) | 一种阵列基板及显示面板 | |
| CN110148623A (zh) | 薄膜晶体管及其制造方法、器件、显示基板及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |