CN112366142A - 一种降低打引线高度的芯片封装方法及其封装结构 - Google Patents

一种降低打引线高度的芯片封装方法及其封装结构 Download PDF

Info

Publication number
CN112366142A
CN112366142A CN202110049553.6A CN202110049553A CN112366142A CN 112366142 A CN112366142 A CN 112366142A CN 202110049553 A CN202110049553 A CN 202110049553A CN 112366142 A CN112366142 A CN 112366142A
Authority
CN
China
Prior art keywords
chip
substrate
height
packaging
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110049553.6A
Other languages
English (en)
Inventor
崔锐斌
杨斌
匡自亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Xinhua Microelectronics Technology Co ltd
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co ltd
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co ltd, Guangdong Fozhixin Microelectronics Technology Research Co ltd filed Critical Guangdong Xinhua Microelectronics Technology Co ltd
Priority to CN202110049553.6A priority Critical patent/CN112366142A/zh
Publication of CN112366142A publication Critical patent/CN112366142A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本申请涉及芯片封装技术领域，具体涉及一种降低打引线高度的芯片封装方法及其封装结构，其中芯片封装方法包括以下步骤：提供基板，并在基板沿其厚度方向的一侧面开设多个安装孔，并在每个安装孔孔内设置一个芯片模组，芯片模组包括至少一个芯片；将每个芯片模组的输入和输出端口分别与基板上的引线框架通过金属引线连接，金属引线的外表面包覆有绝缘材料；用压具将金属引线往预设方向压弯，使金属引线达到设定高度；在基板上设置塑封层，塑封层填充于安装孔孔内，并将金属引线包裹在内。本申请通过金属引线将每个芯片模组的输入和输出端口分别与基板的引线框架连接，并用压具将金属引线往预设方向压弯，使金属引线的高度降低，轻薄芯片封装尺寸。

Description

一种降低打引线高度的芯片封装方法及其封装结构
技术领域
本申请涉及芯片封装技术领域，具体涉及一种降低打引线高度的芯片封装方法及其封装结构。
背景技术
现代电子信息技术飞速发展，电子产品向小型化、便携化、多功能化方向发展。电子封装材料和技术使电子器件最终成为有功能的产品。为了顺应新一代电子产品的发展，尤其是手机、笔记本等产品的发展，芯片向密度更高、速度更快、尺寸更小、成本更低等方向发展。
目前的电子封装技术中，为了实现芯片与基板的电性连接，传统封装通常采用金属引线将芯片的焊点与基板上的引线框架进行电性连接，但金属引线的存在会使得芯片的封装尺寸增加，无法做到芯片超薄化。而扇出型封装与传统封装相比，需要通过多道曝光、显影、电镀工序以实现芯片与基板的电性连接，虽然减小了封装尺寸，但其封装工序复杂，成本高，且现有的扇出型封装工艺还不够成熟。
因此，现有技术中缺少一种兼顾芯片封装尺寸和简化工艺流程的芯片封装方法，急需改进。
发明内容
本申请实施例的目的在于提供一种降低打引线高度的芯片封装方法及其封装结构，解决现有的芯片封装工艺无法做到简化工艺流程和同时兼顾芯片封装尺寸的问题，可以大大提高封装结构的生产效率，降低成本。
本申请实施例提供了一种降低打引线高度的芯片封装方法，包括以下步骤：
A、提供基板，并在所述基板沿其厚度方向的一侧面开设多个安装孔，并在每个所述安装孔孔内设置一个芯片模组，所述芯片模组包括至少一个芯片；
B、将每个所述芯片模组的输入和输出端口分别与所述基板上的引线框架通过金属引线连接，所述金属引线的外表面包覆有绝缘材料；
C、用压具将所述金属引线往预设方向压弯，使所述金属引线达到设定高度；
D、在所述基板上设置塑封层，所述塑封层填充于所述安装孔孔内，并将所述金属引线包裹在内。
优选地，本申请实施例的降低打引线高度的芯片封装方法中，在所述步骤A中，所述芯片模组的高度不高于所述安装孔的深度。
优选地，本申请实施例的降低打引线高度的芯片封装方法中，在所述步骤A中，所述芯片模组设置有输入和输出端口的一面朝向所述安装孔的开口方向。
优选地，本申请实施例的降低打引线高度的芯片封装方法中，在所述步骤B中，每个所述芯片模组包括至少两个所述芯片，所述芯片之间通过所述金属引线电性连接。
优选地，本申请实施例的降低打引线高度的芯片封装方法中，在所述步骤B中，所述绝缘材料为绝缘漆或绿油。
优选地，本申请实施例的降低打引线高度的芯片封装方法中，所述步骤C中，所述设定高度为所述金属引线高于所述基板0~300μm的位置。
优选地，本申请实施例的降低打引线高度的芯片封装方法中，在所述步骤A之前，还包括以下步骤：
在所述芯片模组中每一所述芯片上分别设置一封装层，所述封装层将对应所述芯片设置有焊点的一面之外的多个面包裹住。
优选地，本申请实施例的降低打引线高度的芯片封装方法中，所述封装层为采用聚酰亚胺、氰酸酯型环氧树脂或掺入无机物以调节热膨胀系数的液态环氧树脂基封装料。
优选地，本申请实施例的降低打引线高度的芯片封装方法中，在所述步骤D之后，还包括以下步骤：
E、将所述基板正面的引线框架从所述基板的背面电性引出，形成大板级封装结构；
F、对所述大板级封装结构进行切割，获得多个封装结构单体，每一所述封装结构单体有且仅有一个所述芯片模组。
本申请实施例还提供一种降低打引线高度的芯片封装结构，包括：
基板，所述基板沿其厚度方向的一侧面设置有安装孔；
芯片模组，所述芯片模组设置于所述安装孔孔内，每个所述芯片模组包括至少一个芯片；且每个所述芯片模组的输入和输出端口分别与所述基板上的引线框架通过金属引线连接；所述金属引线的外表面包覆有绝缘材料，且所述金属引线具有设定高度；
塑封层，所述塑封层填充于所述安装孔孔内，并将所述金属引线包裹在内。
本申请实施例提供的降低打引线高度的芯片封装方法及其封装结构，通过金属引线将每个芯片模组的输入和输出端口分别与基板上的引线框架连接，该金属引线被绝缘材料的外表面包覆有喷涂绝缘材料，再用压具将金属引线往预设方向压弯，使金属引线的高度降低，轻薄化芯片封装尺寸，且简化工艺流程，降低制作成本。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是本申请实施例的一种降低打引线高度的芯片封装方法的流程图。
图2是本申请实施例的一种降低打引线高度的芯片封装方法的步骤A的详细示意图。
图3是本申请实施例的一种降低打引线高度的芯片封装方法的步骤B中“将每个所述芯片模组的输入和输出端口分别与所述基板上的引线框架通过金属引线连接”的详细示意图。
图4是本申请实施例的一种降低打引线高度的芯片封装方法的步骤B中“所述金属引线的外表面包覆有绝缘材料”的详细示意图。
图5是本申请实施例的一种降低打引线高度的芯片封装方法的步骤C的详细示意图。
图6是本申请实施例的一种降低打引线高度的芯片封装方法的步骤D的详细示意图。
图7是本申请实施例的一种降低打引线高度的芯片封装结构的结构示意图。
图8是本申请实施例的一种降低打引线高度的芯片封装结构单体的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
在本申请的描述中，需要说明的是，术语“正面”、“背面”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
请同时参照图1，图1是本申请一些实施例的一种降低打引线高度的芯片封装方法的流程示意图。该降低打引线高度的芯片封装方法，包括以下步骤：
A、提供基板，并在所述基板沿其厚度方向的一侧面开设多个安装孔，并在每个所述安装孔孔内设置一个芯片模组，所述芯片模组包括至少一个芯片；
B、将每个所述芯片模组的输入和输出端口分别与所述基板上的引线框架通过金属引线连接，所述金属引线的外表面包覆有绝缘材料；
C、用压具将所述金属引线往预设方向压弯，使所述金属引线达到设定高度；
D、在所述基板上设置塑封层，所述塑封层填充于所述安装孔孔内，并将所述金属引线包裹在内。
需要说明的是，以下通过图2-图6来展示本申请实施例的一种降低打引线高度的芯片封装方法的各个步骤。
请同时参照图2，在步骤A中，先在基板10上沿其厚度方向的一侧面开设多个安装孔，然后将芯片20以face up（即焊点朝向安装孔开口的方式）的置于安装孔孔内，以使得芯片20的焊点朝上露出。为固定芯片20，可采用贴装的方式设置于安装孔孔内。且芯片模组中的芯片20的高度均不高于所述安装孔的深度，以避免芯片阻碍压具的动作。
进一步地，在步骤B中，每个芯片模组可包括至少两个芯片20，以形成系统级封装，即芯片模组可为已经封装好的系统级封装模组。在实际应用中，每个芯片模组中的多个芯片20之间可通过重布线层进行连接，但优选地，每个芯片模组中的多个芯片20之间也通过金属引线30电性连接，可降低封装成本，且每个芯片模组中的多个芯片20之间的金属引线30也可被压具压弯，可减小封装结构的尺寸。
请同时参照图3-5，在步骤B-D中，金属引线30的规格可以为直径为1~1000μm的金属线。绝缘材料40的材质为绝缘漆和绿油。其中，金属引线30外表面的绝缘材料40可以预先喷涂，也可以邦定好金属引线30之后，再在金属引线30上喷涂绝缘材料40，即如图4所示。在此不对绝缘材料40的喷涂顺序做限制。由于金属引线30被绝缘材料40包裹，可防止金属引线30压弯后与芯片20或基板10之间形成错误的电性连接。
需要说明的是，经过压具的压弯，金属引线30与基板10之间的高度差值范围为0~300μm。在现有的芯片封装工艺中，采用金属引线30来实现芯片20与基板10之间的电性连接的封装结构中，一般金属引线30的高度比芯片20高度差值大于1000μm，由此，影响芯片封装结构的封装尺寸，而本申请实施例的封装方法，通过将金属引线30压弯压低，可薄化芯片封装结构，减少芯片的封装尺寸。
请同时参照图6，在步骤D中，塑封层50可采用封装用环氧树脂，例如，双酚A型环氧树脂、溴化环氧树脂、酚醛清漆型环氧树脂、双酚F型环氧树脂、氢化双酚A型环氧树脂、缩水甘油基胺型环氧树脂、乙内酰脲型环氧树脂、脂环式环氧树脂、三羟基苯基甲烷型环氧树脂、双-二甲酚型或双酚型环氧树脂或该些之混合物、双酚S型环氧树脂、双酚A酚醛清漆型环氧树脂、四苯基酚醇(PHENYLOL)乙烷型环氧树脂、杂环式环氧树脂、二缩水甘油基苯甲酸脂树脂、四缩水甘油基二甲酚基乙烷树脂、含有萘基之环氧树脂、含氮之环氧树脂、具有二环戊二烯骨架之环氧树脂、缩水甘油基甲基丙烯酸酯共聚合系环氧树脂、环己基马来酰亚胺与缩水甘油基甲基丙烯酸酯之共聚合环氧树脂，CTBN改质环氧树脂等。当然，以上的环氧树脂可单独或将2种以上混合使用。
进一步地，请同时参照图7和图8所示，本申请实施例的降低打引线高度的芯片封装方法中，在所述步骤D之后，还包括以下步骤：
E、将所述基板正面的引线框架从所述基板的背面电性引出，形成大板级封装结构；
F、对所述大板级封装结构进行切割，获得多个封装结构单体，每一所述封装结构单体有且仅有一个所述芯片模组。
需要说明的是，图8中的基板10可以为玻璃、不锈钢、覆铜板。其中，为将基板10正面的引线框架从基板10的背面电性引出，可在通过对基板10进行钻孔，再在孔中电镀铜柱61，继而再在铜柱61上做金属焊球62，比如焊锡球，将芯片20的焊点电性引出，通过金属焊球62可以贴装到PCB电路板上，形成预设功能的电路。
其中，若芯片20为的顶面和底面均设有焊点，则基板10也可为通过扇出型封装方式形成的嵌入式线路层，在该封装结构中，芯片20底面的焊点通过基板10既有的线路层电性引出，而其顶面的焊点依旧可通过本申请实施例的降低打引线高度的芯片封装方法封装，即通过金属引线30实现。
此外，本申请实施例的降低打引线高度的芯片封装方法中，在步骤A之前，还包括以下步骤：
在芯片模组中每一芯片20上分别设置一封装层，该封装层将对应芯片20设置有焊点的一面之外的多个面包裹住。
需要说明的是，该封装层为采用聚酰亚胺、氰酸酯型环氧树脂或掺入无机物以调节热膨胀系数的液态环氧树脂基封装料。
本申请实施例中，无机物可为二氧化硅颗粒，但不限于此，对于其他可调整环氧树脂热膨胀系数的无机物颗粒均适用，在此不再一一例举；环氧树脂为聚酰亚胺、氰酸酯型环氧树脂材质，但不限于此，对于其他可通过掺杂上述无机物颗粒以调整其热膨胀系数的树脂材料均适用；无机物颗粒的掺杂量根据实际封装的芯片20的类型而定。封装层的设置可以有效平衡芯片20与塑封层50之间的热膨胀系数，使得芯片20与塑封层50之间结合更紧密。
此外，本申请实施例还提供一种降低打引线高度的芯片封装结构，包括：
基板10，基板10沿其厚度方向的一侧面设置有安装孔；
芯片模组，芯片模组设置于安装孔孔内，每个芯片模组包括至少一个芯片20；且每个芯片模组的输入和输出端口分别与基板10上的引线框架通过金属引线30连接；金属引线30的外表面包覆有绝缘材料40，且金属引线30具有设定高度；
塑封层50，塑封层50填充于安装孔孔内，并将金属引线30包裹在内。
本申请实施例提供的降低打引线高度的芯片封装方法及其封装结构，通过金属引线将每个芯片的焊点分别与基板正面的引线框架连接，并在金属引线上喷涂绝缘材料之后，用压具将金属引线往预设方向压弯，使金属引线的高度降低，轻薄化芯片封装尺寸，且简化工艺流程，降低制作成本。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种降低打引线高度的芯片封装方法，其特征在于，包括以下步骤：
A、提供基板，并在所述基板沿其厚度方向的一侧面开设多个安装孔，并在每个所述安装孔孔内设置一个芯片模组，所述芯片模组包括至少一个芯片；
B、将每个所述芯片模组的输入和输出端口分别与所述基板上的引线框架通过金属引线连接，所述金属引线的外表面包覆有绝缘材料；
C、用压具将所述金属引线往预设方向压弯，使所述金属引线达到设定高度；
D、在所述基板上设置塑封层，所述塑封层填充于所述安装孔孔内，并将所述金属引线包裹在内。
2.根据权利要求1所述的降低打引线高度的芯片封装方法，其特征在于，在所述步骤A中，所述芯片模组的高度不高于所述安装孔的深度。
3.根据权利要求1所述的降低打引线高度的芯片封装方法，其特征在于，在所述步骤A中，所述芯片模组设置有输入和输出端口的一面朝向所述安装孔的开口方向。
4.根据权利要求1所述的降低打引线高度的芯片封装方法，其特征在于，在所述步骤B中，每个所述芯片模组包括至少两个所述芯片，所述芯片之间通过所述金属引线电性连接。
5.根据权利要求1所述的降低打引线高度的芯片封装方法，其特征在于，在所述步骤B中，所述绝缘材料为绝缘漆或绿油。
6.根据权利要求1所述的降低打引线高度的芯片封装方法，其特征在于，所述步骤C中，所述设定高度为所述金属引线高于所述基板0~300μm的位置。
7.根据权利要求1所述的降低打引线高度的芯片封装方法，其特征在于，在所述步骤A之前，还包括以下步骤：
在所述芯片模组中每一所述芯片上分别设置一封装层，所述封装层将对应所述芯片设置有输入和输出端口的一面之外的多个面包裹住。
8.根据权利要求7所述的降低打引线高度的芯片封装方法，其特征在于，所述封装层为采用聚酰亚胺、氰酸酯型环氧树脂或掺入无机物以调节热膨胀系数的液态环氧树脂基封装料。
9.根据权利要求1所述的降低打引线高度的芯片封装方法，其特征在于，在所述步骤D之后，还包括以下步骤：
E、将所述基板正面的引线框架从所述基板的背面电性引出，形成大板级封装结构；
F、对所述大板级封装结构进行切割，获得多个封装结构单体，每一所述封装结构单体有且仅有一个所述芯片模组。
10.一种降低打引线高度的芯片封装结构，其特征在于，包括：
基板，所述基板沿其厚度方向的一侧面设置有安装孔；
芯片模组，所述芯片模组设置于所述安装孔孔内，每个所述芯片模组包括至少一个芯片；且每个所述芯片模组的输入和输出端口分别与所述基板上的引线框架通过金属引线连接；所述金属引线的外表面包覆有绝缘材料，且所述金属引线具有设定高度；
塑封层，所述塑封层填充于所述安装孔孔内，并将所述金属引线包裹在内。
CN202110049553.6A 2021-01-14 2021-01-14 一种降低打引线高度的芯片封装方法及其封装结构 Pending CN112366142A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110049553.6A CN112366142A (zh) 2021-01-14 2021-01-14 一种降低打引线高度的芯片封装方法及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110049553.6A CN112366142A (zh) 2021-01-14 2021-01-14 一种降低打引线高度的芯片封装方法及其封装结构

Publications (1)

Publication Number Publication Date
CN112366142A true CN112366142A (zh) 2021-02-12

Family

ID=74534990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110049553.6A Pending CN112366142A (zh) 2021-01-14 2021-01-14 一种降低打引线高度的芯片封装方法及其封装结构

Country Status (1)

Country Link
CN (1) CN112366142A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090081829A1 (en) * 2007-09-25 2009-03-26 Silverbrook Research Pty Ltd Method of adhering wire bond loops to reduce loop height
CN101872749A (zh) * 2009-04-24 2010-10-27 南茂科技股份有限公司 凹穴芯片封装结构及使用其的层叠封装结构
CN102004940A (zh) * 2010-11-30 2011-04-06 天水华天科技股份有限公司 一种高密度sim卡封装件及其生产方法
CN106653779A (zh) * 2015-11-03 2017-05-10 三星电机株式会社 图像传感器封装件
CN107845653A (zh) * 2017-11-29 2018-03-27 苏州晶方半导体科技股份有限公司 影像传感芯片的封装结构及封装方法
CN108807200A (zh) * 2014-09-26 2018-11-13 英特尔公司 具有引线键合的多管芯堆叠的集成电路封装
CN109887886A (zh) * 2019-04-10 2019-06-14 中国电子科技集团公司第十三研究所 信号连接用三维垂直互联结构及方法
CN210052733U (zh) * 2019-06-14 2020-02-11 深圳市汇顶科技股份有限公司 芯片封装结构和电子设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090081829A1 (en) * 2007-09-25 2009-03-26 Silverbrook Research Pty Ltd Method of adhering wire bond loops to reduce loop height
CN101872749A (zh) * 2009-04-24 2010-10-27 南茂科技股份有限公司 凹穴芯片封装结构及使用其的层叠封装结构
CN102004940A (zh) * 2010-11-30 2011-04-06 天水华天科技股份有限公司 一种高密度sim卡封装件及其生产方法
CN108807200A (zh) * 2014-09-26 2018-11-13 英特尔公司 具有引线键合的多管芯堆叠的集成电路封装
CN106653779A (zh) * 2015-11-03 2017-05-10 三星电机株式会社 图像传感器封装件
CN107845653A (zh) * 2017-11-29 2018-03-27 苏州晶方半导体科技股份有限公司 影像传感芯片的封装结构及封装方法
CN109887886A (zh) * 2019-04-10 2019-06-14 中国电子科技集团公司第十三研究所 信号连接用三维垂直互联结构及方法
CN210052733U (zh) * 2019-06-14 2020-02-11 深圳市汇顶科技股份有限公司 芯片封装结构和电子设备

Similar Documents

Publication Publication Date Title
US6214642B1 (en) Area array stud bump flip chip device and assembly process
KR100856609B1 (ko) 반도체장치 및 그 제조방법
US7084515B2 (en) Electronic device package
CN101877348B (zh) 用于堆叠的管芯嵌入式芯片堆积的系统和方法
CN100414703C (zh) 一种制造半导体器件的方法
US9000573B2 (en) Package on package structure and method for manufacturing same
US9646922B2 (en) Methods and apparatus for thinner package on package structures
US20090102037A1 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
KR20040023608A (ko) 반도체장치 및 그 제조방법
CN101211901A (zh) 包含电子元件的基板
CN107749411A (zh) 双面SiP的三维封装结构
CN102136434A (zh) 在引线键合的芯片上叠置倒装芯片的方法
CN101477979B (zh) 多芯片封装体
TW201250942A (en) Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof
CN202434509U (zh) 堆叠式半导体芯片封装结构
CN112928028A (zh) 一种具有嵌入式线路的板级芯片封装方法及其封装结构
Clearfield et al. Wafer-level chip scale packaging: benefits for integrated passive devices
CN102937663B (zh) 智能电表核心模块的封装结构及封装方法
CN112366142A (zh) 一种降低打引线高度的芯片封装方法及其封装结构
CN103474363B (zh) 一种基于有机基板技术的封装工艺及封装结构
CN100485894C (zh) 倒装片封装方法和倒装片封装结构
CN110299328B (zh) 一种堆叠封装器件及其封装方法
EP1732127B1 (en) Method for bonding and device manufactured according to such method
CN113764391B (zh) 一种包括垂直导电柱结构的三维半导体层叠封装结构
CN219842980U (zh) 高性能互连封装结构、模组及电子产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210212

RJ01 Rejection of invention patent application after publication