CN112349768B - 场限环-沟槽负斜角复合终端结构的制备方法 - Google Patents

场限环-沟槽负斜角复合终端结构的制备方法 Download PDF

Info

Publication number
CN112349768B
CN112349768B CN202011005385.2A CN202011005385A CN112349768B CN 112349768 B CN112349768 B CN 112349768B CN 202011005385 A CN202011005385 A CN 202011005385A CN 112349768 B CN112349768 B CN 112349768B
Authority
CN
China
Prior art keywords
limiting ring
groove
field limiting
negative bevel
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011005385.2A
Other languages
English (en)
Other versions
CN112349768A (zh
Inventor
刘雯娇
刘琦
李恩求
李铁生
徐西昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longteng Semiconductor Co ltd
Original Assignee
Longteng Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Longteng Semiconductor Co ltd filed Critical Longteng Semiconductor Co ltd
Priority to CN202011005385.2A priority Critical patent/CN112349768B/zh
Publication of CN112349768A publication Critical patent/CN112349768A/zh
Application granted granted Critical
Publication of CN112349768B publication Critical patent/CN112349768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及场限环‑沟槽负斜角复合终端结构及其制备方法，步骤为：制备器件的有源区和终端区，终端区设置至少一个以上的场限环；用掩模版1进行掩蔽曝光，在终端区刻蚀垂直沟槽；用掩模版2进行掩蔽曝光，在终端区进行二次刻蚀，形成负斜角沟槽；在负斜角沟槽区填充氮氧化硅绝缘材料，最后进行背面减薄、镀金及三端电极引出，得到场限环‑沟槽负斜角复合终端结构。本发明适用于功率MOS器件的场限环‑沟槽负斜角复合终端结构，由于工艺简单，高温稳定性好，并且能在芯片面积与击穿电压两者之间取得较好的折衷，因此，该复合终端也可推广到IGBT和IEGT等功率器件。

Description

场限环-沟槽负斜角复合终端结构的制备方法
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种场限环-沟槽负斜角复合终端结构及制备方法。
背景技术
功率高压MOS器件在研发过程中，终端技术的设计将会直接影响其器件的耐压和稳定性。常见的结终端技术分为平面结终端技术和台面结终端技术，其平面结终端技术包括场板、场限环、横向变掺杂、结终端延伸及复合结终端技术等；台面终端技术包括机械磨角、沟槽刻蚀和填充等技术。
为了提高功率MOS器件的终端击穿电压，通常采用的是场板和场限环的复合结构。此结构制作工艺比较简单，但对工艺参数的设计要求比较严格。并且当耐压较高时，占用芯片的面积较大，导致其反向漏电流也很大，即芯片的利用率低。因此，现有的终端技术不能折中器件的终端击穿电压和芯片利用率，从而很大程度的限制了功率高压MOS器件的开发。
发明内容
本发明的目的是提供一种场限环-沟槽负斜角复合终端结构及制备方法，解决了功率MOS器件的终端占用芯片面积大、终端击穿电压低以及高温稳定性差的问题。
本发明所采用的技术方案为：
场限环-沟槽负斜角复合终端结构的制备方法，其特征在于：
所述方法包括以下步骤：
步骤1、制备器件的有源区和终端区，终端区设置至少一个以上的场限环；
步骤2、用掩模版1进行掩蔽曝光，在终端区刻蚀垂直沟槽；
步骤3、用掩模版2进行掩蔽曝光，在终端区进行二次刻蚀，形成负斜角沟槽；
步骤4、在负斜角沟槽区填充氮氧化硅绝缘材料，最后进行背面减薄、镀金及三端电极引出，得到场限环-沟槽负斜角复合终端结构。
步骤2中，利用等离子体刻蚀机在终端区进行垂直刻蚀，形成两侧面垂直、高度为D1、窗口宽度为W1 的沟槽。
步骤3中，利用等离子体刻蚀机在终端区进行二次刻蚀，在侧面形成负斜角为θ、高度为D的斜面。
步骤4中，利用化学气相淀积法对负斜角沟槽区填充氮氧化硅绝缘材料，并用刻蚀或者机械研磨的方式去除多余的氮氧化硅；最后进行背面减薄、镀金及三端电极引出，得到场限环-沟槽负斜角复合终端结构。
芯片中央为有源区，有源区外围为终端区，有源区和终端区共用n+衬底，即器件的漏极D，n+衬底上方设置为n-漂移区。
在有源区的n-漂移区中设置有多个并联的元胞，元胞内与n-漂移区相邻的是p-body区，p-body区中有n+源区且上方设有源电极S。
多晶硅栅极G设置在两个相邻源电极S之间，多晶硅栅极G做在栅氧化层上。
在终端区，场限环p区与元胞中的p-body区同时形成，在第二个场限环中设置有沟槽负斜角。
负斜角的角度为2°～4°。
沟槽负斜角通过两步光刻-刻蚀完成，将沟槽设置为两侧垂直、单边斜角且深入到n- 漂移区，此沟槽用氮氧化硅来填充。
本发明具有以下优点：
本发明适用于功率MOS 器件的场限环-沟槽负斜角复合终端结构，由于工艺简单，高温稳定性好，并且能在芯片面积与击穿电压两者之间取得较好的折衷，因此，该复合终端也可推广到IGBT和IEGT等功率器件。
附图说明
图1是本发明步骤1的制作效果示意图；
图2是本发明步骤2的制作效果示意图；
图3是本发明步骤3的制作效果示意图；
图4是本发明场限环-沟槽负斜角复合终端结构的剖面示意图；
图5是采用本发明复合终端结构功率MOSFET器件击穿特性的模拟曲线；
图6是采用本发明复合终端结构功率MOSFET器件在常温和高温下的击穿特性曲线；
图7是本发明的另一种场限环-沟槽负斜角终端结构的剖面示意图。
具体实施方式
下面结合具体实施方式对本发明进行详细的说明。
本发明涉及一种场限环-沟槽负斜角复合终端结构的制备方法，所述方法包括以下步骤：
步骤1、制备器件的有源区和终端区，终端区设置至少一个以上的场限环；
步骤2、用掩模版1进行掩蔽曝光，在终端区刻蚀垂直沟槽；
步骤3、用掩模版2进行掩蔽曝光，在终端区进行二次刻蚀，形成负斜角沟槽；
步骤4、在负斜角沟槽区填充氮氧化硅绝缘材料，最后进行背面减薄、镀金及三端电极引出，得到场限环-沟槽负斜角复合终端结构。
步骤2中，利用等离子体刻蚀机在终端区进行垂直刻蚀，形成两侧面垂直、高度为D1、窗口宽度为W1 的沟槽。
步骤3中，利用等离子体刻蚀机在终端区进行二次刻蚀，在侧面形成负斜角为θ、高度为D的斜面。
步骤4中，利用化学气相淀积法对负斜角沟槽区填充氮氧化硅绝缘材料，并用刻蚀或者机械研磨的方式去除多余的氮氧化硅；最后进行背面减薄、镀金及三端电极引出，得到场限环-沟槽负斜角复合终端结构。
上述制备方法得到的场限环-沟槽负斜角复合终端结构，适用于功率MOS器件，芯片中央为有源区，有源区外围为终端区，有源区和终端区共用n+衬底，即器件的漏极D，n+衬底上方设置为n-漂移区。
在有源区的n-漂移区中设置有多个并联的元胞，元胞内与n-漂移区相邻的是p-body区，p-body区中有n+源区且上方设有源电极S。多晶硅栅极G设置在两个相邻源电极S之间，多晶硅栅极G做在栅氧化层上。
在终端区，场限环p区与元胞中的p-body区同时形成，在第二个场限环中设置有沟槽负斜角。负斜角的角度为2°～4°。沟槽负斜角通过两步光刻-刻蚀完成，将沟槽设置为两侧垂直、单边斜角且深入到n- 漂移区，此沟槽用氮氧化硅来填充。
参见附图对本发明进行进一步详细的说明：
步骤1、用常规工艺制备器件的有源区，终端区设置至少有一个以上的场限环，主结与场限环1的间距S1，场限环1与场限环2的间距S2；终端区的场限环p区与有源区p-body区工艺一致，同时制作，参照图1；
步骤2、用掩模版1进行掩蔽曝光，利用等离子体刻蚀机在终端区进行垂直刻蚀，形成两侧面垂直、高度为D1、窗口宽度为W1 的沟槽，参照图2；
步骤3、用掩模版2进行掩蔽曝光，利用等离子体刻蚀机在终端区进行二次刻蚀，形成侧面负斜角为θ、斜面高度为D，参照图3；
步骤4、利用化学气相淀积法对负斜角沟槽区填充氮氧化硅绝缘材料，并用刻蚀或者机械研磨的方式去除多余的氮氧化硅。最后进行背面减薄、镀金及三端电极引出，得到图4所示结构。
本发明的场限环-沟槽负斜角复合终端结构，其耐压机理是：
终端区设置的p型场限环，增大了有源区主结耗尽层的曲率半径，缓解了表面电场集中，降低了表面电场强度，从而提高了终端耐压。由于沟槽负斜角θ，会使空间电荷区展宽到了斜面，也使表面的电场集中得到缓解，耐压提高。因此，p型场限环与沟槽负斜角结合，会更大程度的缓解表面电场的集中，使得终端耐压提高。
本发明适用于功率MOS 器件的场限环-沟槽负斜角复合终端结构中，由于场限环的技术已成熟，此处只讨论在场限环基础上所加的沟槽负斜角的重要参数。沟槽的深度、宽度、斜角θ以及斜角的高度这些参数的设置均是至关重要的。
以600V功率MOSFET为例，选取最优参数：S1为5um、S2为10um 、D1为3.5μm、W1为90μm、θ为3°、D为2.5μm，对其击穿特性进行模拟仿真。
图5给出了本发明复合终端结构功率MOSFET器件击穿特性的模拟曲线，其中黑实线表示采用场限环-沟槽负斜角复合终端的击穿特性，黑虚线表示其体内平行平面结的击穿特性。可见，采用上述复合终端的功率MOSFET 的终端击穿电压约为640V，平面结击穿电压约为688V，约为平面结的93%，其对应的终端区为160μm。通常，采用场限环结构只能实现平行平面结85%的击穿电压，且场限环尺寸至少需要210μm。这说明，采用该复合终端结构不仅提高了功率MOSFET器件的体击穿电压，而且还能缩小终端面积，提高芯片利用率。
图6是采用本发明复合终端结构功率MOSFET器件在常温和高温下的击穿特性。
本发明是适用于功率MOSFET器件的复合终端结构，模拟其在常温(300K)和高温(420K)下的击穿特性曲线，由图可见，与具有相同终端尺寸的沟槽负斜角终端结构相比，常温下的终端击穿电压基本一致，但其在高温下的终端击穿电压更高、漏电流密度更低。所以，本发明的场限环-沟槽负斜角复合终端结构具有更好的高温稳定性。
图7是本发明的另一种场限环-沟槽负斜角终端结构的剖面示意图；本发明实施例2 的沟槽负斜角结构是，整个沟槽与表面法线方向夹角为δ，沟槽中填充氮氧化硅。由于终端击穿电压与沟槽底部的水平夹角成正比，同时与斜角深度成反比，因此此沟槽结构更有利于折中斜角高度和水平夹角。此沟槽底部呈斜面，同样也可减小沟槽底部电场线的分布曲率，使沟槽底部承受的耐压变大。采用实施例2 的沟槽负斜角结构，也可获得接近平行平面结的击穿电压，并且所需的沟槽深度和终端区尺寸均比上述结构的小。可见，实施例2 的沟槽负斜角结构比前述的第一种结构在节约终端区面积与提高器件终端击穿电压方面更为优越。但其制造工艺难度较大且成本比较高。
综上所述，本发明适用于功率MOS 器件的场限环-沟槽负斜角复合终端结构，由于工艺简单，高温稳定性好，并且能在芯片面积与击穿电压两者之间取得较好的折衷。因此，该复合终端也可推广到IGBT和IEGT等功率器件。
本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。

Claims (9)

1.场限环-沟槽负斜角复合终端结构的制备方法，其特征在于：
所述方法包括以下步骤：
步骤1、制备器件的有源区和终端区，终端区设置至少一个以上的场限环；
步骤2、用掩模版1进行掩蔽曝光，在终端区刻蚀垂直沟槽；
步骤3、用掩模版2进行掩蔽曝光，在终端区进行二次刻蚀，形成负斜角沟槽；
步骤4、在负斜角沟槽区填充氮氧化硅绝缘材料，最后进行背面减薄、镀金及三端电极引出，得到场限环-沟槽负斜角复合终端结构；
在终端区，场限环p区与元胞中的p-body区同时形成，在与有源区相邻的第一个场限环中未设置有沟槽负斜角，在与第一个场限环相邻的第二个场限环中设置有沟槽负斜角。
2.根据权利要求1所述的场限环-沟槽负斜角复合终端结构的制备方法，其特征在于：
步骤2中，利用等离子体刻蚀机在终端区进行垂直刻蚀，形成两侧面垂直、高度为D1、窗口宽度为W1 的沟槽。
3.根据权利要求2所述的场限环-沟槽负斜角复合终端结构的制备方法，其特征在于：
步骤3中，利用等离子体刻蚀机在终端区进行二次刻蚀，在侧面形成负斜角为θ、高度为D的斜面。
4.根据权利要求3所述的场限环-沟槽负斜角复合终端结构的制备方法，其特征在于：
步骤4中，利用化学气相淀积法对负斜角沟槽区填充氮氧化硅绝缘材料，并用刻蚀或者机械研磨的方式去除多余的氮氧化硅；最后进行背面减薄、镀金及三端电极引出，得到场限环-沟槽负斜角复合终端结构。
5.如权利要求4所述的制备方法得到的场限环-沟槽负斜角复合终端结构，其特征在于：
芯片中央为有源区，有源区外围为终端区，有源区和终端区共用n+衬底，即器件的漏极D，n+衬底上方设置为n-漂移区。
6.根据权利要求5所述的场限环-沟槽负斜角复合终端结构，其特征在于：
在有源区的n-漂移区中设置有多个并联的元胞，元胞内与n-漂移区相邻的是p-body区，p-body区中有n+源区且上方设有源电极S。
7.根据权利要求6所述的场限环-沟槽负斜角复合终端结构，其特征在于：
多晶硅栅极G设置在两个相邻源电极S之间，多晶硅栅极G做在栅氧化层上。
8.根据权利要求7所述的场限环-沟槽负斜角复合终端结构，其特征在于：
负斜角的角度为2°～4°。
9.根据权利要求8所述的场限环-沟槽负斜角复合终端结构，其特征在于：
沟槽负斜角通过两步光刻-刻蚀完成，将沟槽设置为两侧垂直、单边斜角且深入到n-漂移区，此沟槽用氮氧化硅来填充。
CN202011005385.2A 2020-09-23 2020-09-23 场限环-沟槽负斜角复合终端结构的制备方法 Active CN112349768B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011005385.2A CN112349768B (zh) 2020-09-23 2020-09-23 场限环-沟槽负斜角复合终端结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011005385.2A CN112349768B (zh) 2020-09-23 2020-09-23 场限环-沟槽负斜角复合终端结构的制备方法

Publications (2)

Publication Number Publication Date
CN112349768A CN112349768A (zh) 2021-02-09
CN112349768B true CN112349768B (zh) 2023-03-31

Family

ID=74358066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011005385.2A Active CN112349768B (zh) 2020-09-23 2020-09-23 场限环-沟槽负斜角复合终端结构的制备方法

Country Status (1)

Country Link
CN (1) CN112349768B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040035131A (ko) * 2002-10-18 2004-04-29 한민구 반도체 소자의 접합 마감 구조
JP2011066207A (ja) * 2009-09-17 2011-03-31 Mitsubishi Electric Corp 半導体装置
CN102064094A (zh) * 2010-11-10 2011-05-18 嘉兴斯达半导体有限公司 大厚度氧化层场板结构及其制造方法
CN102254931A (zh) * 2011-07-14 2011-11-23 西安理工大学 一种浅槽负斜角终端结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040035131A (ko) * 2002-10-18 2004-04-29 한민구 반도체 소자의 접합 마감 구조
JP2011066207A (ja) * 2009-09-17 2011-03-31 Mitsubishi Electric Corp 半導体装置
CN102064094A (zh) * 2010-11-10 2011-05-18 嘉兴斯达半导体有限公司 大厚度氧化层场板结构及其制造方法
CN102254931A (zh) * 2011-07-14 2011-11-23 西安理工大学 一种浅槽负斜角终端结构及其制备方法

Also Published As

Publication number Publication date
CN112349768A (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
CN111933710B (zh) 碳化硅器件的元胞结构、其制备方法及碳化硅器件
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
KR20050018600A (ko) 종형 반도체장치 및 그 제조방법
US20190097005A1 (en) Semiconductor Device Having Termination Trench
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
CN105914230A (zh) 一种超低功耗半导体功率器件及制备方法
CN111509035A (zh) 低成本高性能沟槽型功率半导体器件及其制备方法
CN113555354B (zh) 一种集成sbd的沟槽终端结构及其制备方法
WO2022088925A1 (zh) 一种npn三明治栅结构的沟槽mosfet器件
CN108598151B (zh) 能提高耐压能力的半导体器件终端结构及其制造方法
CN114050184A (zh) 低米勒电容功率器件及其制造方法
CN111106043B (zh) 功率半导体器件元胞结构、其制备方法及功率半导体器件
CN112216743A (zh) 沟槽功率半导体器件及制造方法
CN112349768B (zh) 场限环-沟槽负斜角复合终端结构的制备方法
CN116153990A (zh) 一种具有改进终端结构的超结igbt器件及制作方法
CN115458599A (zh) 一种sgt-mosfet元胞及其制造方法和一种电子装置
CN113224135A (zh) 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法
CN111916497B (zh) 一种具有浮空电极的屏蔽栅功率mosfet及其制造方法
CN108831832B (zh) 沟槽台阶栅igbt芯片的制作方法
CN102254931A (zh) 一种浅槽负斜角终端结构及其制备方法
CN107863378B (zh) 超结mos器件及其制造方法
CN117059669B (zh) 一种屏蔽栅型mosfet终端结构及制作方法
CN217822819U (zh) 一种高压功率器件
CN214956891U (zh) 一种高雪崩耐量的屏蔽栅mosfet器件
CN114784099B (zh) 一种mosfet电流路径优化结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant