CN112313781B - 功率模块及其制造方法以及电力变换装置 - Google Patents

功率模块及其制造方法以及电力变换装置 Download PDF

Info

Publication number
CN112313781B
CN112313781B CN201980041513.8A CN201980041513A CN112313781B CN 112313781 B CN112313781 B CN 112313781B CN 201980041513 A CN201980041513 A CN 201980041513A CN 112313781 B CN112313781 B CN 112313781B
Authority
CN
China
Prior art keywords
conductive
conductive line
line
power module
bonding portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980041513.8A
Other languages
English (en)
Other versions
CN112313781A (zh
Inventor
松井智香
藤野纯司
近藤聪
内崎雅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112313781A publication Critical patent/CN112313781A/zh
Application granted granted Critical
Publication of CN112313781B publication Critical patent/CN112313781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

功率模块(1)具备多个导电线群(30；30；35)和密封部件(60)。多个导电线群分别包括第1键合部(30m；30m；35m)和第2键合部(30n；30p；35n)。相互相邻的一对导电线群的中间部之间的最大间隔大于相互相邻的一对导电线群的第1键合部之间的第1间隔。相互相邻的一对导电线群的中间部之间的最大间隔大于相互相邻的一对导电线群的第2键合部之间的第2间隔。因此，功率模块具有提高的可靠性。

Description

功率模块及其制造方法以及电力变换装置
技术领域
本发明涉及功率模块及其制造方法以及电力变换装置。
背景技术
日本特开2008-270455号公报(专利文献1)公开具备绝缘栅极型双极性晶体管(IGBT)芯片、发射极图案、多个导电线以及由环氧树脂构成的密封部件的功率模块。多个导电线将IGBT芯片和发射极图案相互电连接。密封部件对IGBT芯片、发射极图案以及多个导电线进行密封。密封部件通过直接灌封法设置。
现有技术文献
专利文献
专利文献1：日本特开2008-270455号公报
发明内容
为了不使功率模块大型化而能够使功率模块处置更大的电流，需要使多个导电线的根数增加、并且使相互相邻的一对导电线之间的间隔窄。但是，相互相邻的一对导电线之间的间隔窄，所以在设置密封部件时侵入到密封部件的气泡有时在多个导电线的下方并且密封部件中残存。该气泡使密封部件的绝缘性能降低，使功率模块的可靠性降低。本发明是鉴于上述课题完成的，其目的在于提供具有提高的可靠性的功率模块及其制造方法以及电力变换装置。
本发明的第一方面的功率模块具备第1导电部件、第2导电部件、多个导电线群以及密封部件。多个导电线群将第1导电部件和在第1方向上离开第1导电部件的第2导电部件相互电连接。密封部件对第1导电部件的至少一部分、第2导电部件的至少一部分以及多个导电线群进行密封。多个导电线群在与第1方向交叉的第2方向上并联地排列。多个导电线群分别包括与第1导电部件键合的第1键合部和与第2导电部件键合的第2键合部。在俯视第1导电部件时，相互相邻的一对导电线群的中间部之间在第2方向上的最大间隔大于相互相邻的一对导电线群的第1键合部之间在第2方向上的第1间隔。中间部处于第1键合部与第2键合部之间。在俯视第1导电部件时，相互相邻的一对导电线群的中间部之间在第2方向上的最大间隔大于相互相邻的一对导电线群的第2键合部之间在第2方向上的第2间隔。
本发明的第二方面功率模块具备第1导电部件、在第1方向上离开第1导电部件的第2导电部件、将第1导电部件和第2导电部件相互电连接的导电线群以及密封第1导电部件的至少一部分、第2导电部件的至少一部分及导电线群的密封部件。导电线群包括在与第1方向交叉的第2方向上交替排列的第1导电线和第2导电线。导电线群分别包括与第1导电部件键合的第1键合部和与第2导电部件键合的第2键合部。在从第2方向的第1俯视时，从连结第1键合部和第2键合部的第1线起的第1导电线的第1顶部的第1高度大于从第1线起的第2导电线的第1部分的第2高度。第1部分是在第1俯视时处于通过第1顶部并且与第1线垂直的第2线上的第2导电线的部分。第1高度与第2高度之间的差大于从与第1方向以及第2方向垂直的第3方向的第2俯视时的、第1键合部与第2键合部之间的、相互相邻的第1导电线与第2导电线之间的最小间隔。
本发明的第一方面的功率模块的制造方法具备经由多个导电线群将第1导电部件和在第1方向上离开第1导电部件的第2导电部件相互电连接的步骤。多个导电线群在与第1方向交叉的第2方向上并联地排列。本发明的第一方面的功率模块的制造方法还具备用密封部件对第1导电部件的至少一部分、第2导电部件的至少一部分以及多个导电线群进行密封的步骤。多个导电线群分别包括与第1导电部件键合的第1键合部和与第2导电部件键合的第2键合部。在俯视第1导电部件时，相互相邻的一对导电线群的中间部之间在第2方向上的最大间隔大于相互相邻的一对导电线群的第1键合部之间在第2方向上的第1间隔。中间部处于第1键合部与第2键合部之间。在俯视第1导电部件时，相互相邻的一对导电线群的中间部之间在第2方向上的最大间隔大于相互相邻的一对导电线群的第2键合部之间在第2方向上的第2间隔。
本发明的第二方面的功率模块的制造方法具备使用导电线群将第1导电部件和在第1方向上离开第1导电部件的第2导电部件相互电连接的步骤。导电线群包括在与第1方向交叉的第2方向上交替排列的第1导电线和第2导电线。本发明的第二方面的功率模块的制造方法具备用密封部件对第1导电部件的至少一部分、第2导电部件的至少一部分以及导电线群进行密封的步骤。导电线群分别包括与第1导电部件键合的第1键合部和与第2导电部件键合的第2键合部。在从第2方向的第1俯视时，从连结第1键合部和第2键合部的第1线起的第1导电线的第1顶部的第1高度大于从第1线起的第2导电线的第1部分的第2高度。第1部分是在第1俯视时处于通过第1顶部并且与第1线垂直的第2线上的第2导电线的部分。第1高度与第2高度之间的差大于从与第1方向以及第2方向垂直的第3方向的第2俯视时的、第1键合部与第2键合部之间的、相互相邻的第1导电线与第2导电线之间的最小间隔。
本发明的电力变换装置具备主变换电路和控制电路。主变换电路构成为具有本发明的第一方面或者第二方面的功率模块、并且能够变被换输入的电力而输出。控制电路构成为能够将控制主变换电路的控制信号输出到主变换电路。
在本发明的第一方面的功率模块及其制造方法以及电力变换装置中，在俯视第1导电部件时，相互相邻的一对导电线群的中间部之间在第2方向上的最大间隔大于相互相邻的一对导电线群的第1键合部之间在第2方向上的第1间隔、并且大于相互相邻的一对导电线群的第2键合部之间在第2方向上的第2间隔。因此，在设置密封部件时侵入到密封部件而留在多个导电线的下方的气泡通过相互相邻的一对导电线群之间而能够容易地排出到密封部件的外侧。防止密封部件的绝缘性能降低。本发明的第一方面的功率模块以及电力变换装置具有提高的可靠性。根据本发明的第一方面的功率模块的制造方法，能够得到具有提高的可靠性的功率模块。
在本发明的第二方面的功率模块及其制造方法以及电力变换装置中，第1导电线的第1顶部的第1高度与第2导电线的第1部分的第2高度之间的差大于从与第1方向以及第2方向垂直的第3方向的第2俯视时的、第1键合部与第2键合部之间的、相互相邻的第1导电线与第2导电线之间的最小间隔。第1导电线和第2导电线在第2方向上交替排列。因此，无需扩大上述最小间隔而能够高效地扩大第1导电线与第2导电线之间的间隙。在设置密封部件时侵入到密封部件而留在多个导电线的下方的气泡通过相互相邻的一对导电线群之间而能够容易地排出到密封部件的外侧。防止密封部件的绝缘性能降低。本发明的第二方面的功率模块以及电力变换装置具有提高的可靠性。根据本发明的第二方面的功率模块的制造方法，能够得到具有提高的可靠性的功率模块。
附图说明
图1是实施方式1所涉及的功率模块的概略俯视图。
图2是实施方式1所涉及的功率模块的、沿图1所示的剖面线II-II的概略剖面图。
图3是实施方式1所涉及的功率模块的、沿图1所示的剖面线III-III的概略剖面图。
图4是实施方式1所涉及的功率模块的概略部分放大俯视图。
图5是实施方式1所涉及的功率模块的、沿图4所示的剖面线V-V的概略部分放大剖面图。
图6是比较例所涉及的功率模块的概略部分放大俯视图。
图7是比较例所涉及的功率模块的、沿图6所示的剖面线VII-VII的概略部分放大剖面图。
图8是实施方式1所涉及的功率模块的概略部分放大俯视图。
图9是实施方式1所涉及的功率模块的、沿图8所示的剖面线IX-IX的概略部分放大剖面图。
图10是实施方式1所涉及的功率模块的概略部分放大俯视图。
图11是实施方式1所涉及的功率模块的、沿图10所示的剖面线XI-XI的概略部分放大剖面图。
图12是实施方式1的第1变形例所涉及的功率模块的概略部分放大剖面图。
图13是实施方式1的第1变形例所涉及的功率模块的概略部分放大剖面图。
图14是实施方式1的第1变形例所涉及的功率模块的概略部分放大剖面图。
图15是示出实施方式1以及实施方式2所涉及的功率模块的制造方法的一个工序的概略剖面图。
图16是示出实施方式1以及实施方式2所涉及的功率模块的制造方法中的、图15所示的工序的下一工序的概略剖面图。
图17是示出实施方式1所涉及的功率模块的制造方法中的、图16所示的工序的下一工序的概略俯视图。
图18是实施方式1所涉及的功率模块的制造方法的、沿图17所示的剖面线XVIII-XVIII的概略剖面图。
图19是实施方式1的第2变形例所涉及的功率模块的概略俯视图。
图20是实施方式1的第3变形例所涉及的功率模块的概略俯视图。
图21是实施方式1的第4变形例所涉及的功率模块的概略剖面图。
图22是实施方式1的第5变形例所涉及的功率模块的概略俯视图。
图23是实施方式1的第5变形例所涉及的功率模块的概略剖面图。
图24是实施方式2所涉及的功率模块的概略俯视图。
图25是实施方式2所涉及的功率模块的、沿图24所示的剖面线XXV-XXV的概略剖面图。
图26是实施方式2所涉及的功率模块的、沿图24所示的剖面线XXVI-XXVI的概略剖面图。
图27是实施方式2所涉及的功率模块的概略部分放大俯视图。
图28是实施方式2所涉及的功率模块的、沿图27所示的剖面线XXVIII-XXVIII的概略部分放大剖面图。
图29是实施方式2所涉及的功率模块的概略部分放大俯视图。
图30是实施方式2所涉及的功率模块的、沿图29所示的剖面线XXX-XXX的概略部分放大剖面图。
图31是实施方式2所涉及的功率模块的概略部分放大俯视图。
图32是实施方式2所涉及的功率模块的、沿图31所示的剖面线XXXII-XXXII的概略部分放大剖面图。
图33是实施方式2的第1变形例所涉及的功率模块的概略部分放大剖面图。
图34是实施方式2的第1变形例所涉及的功率模块的概略部分放大剖面图。
图35是实施方式2的第1变形例所涉及的功率模块的概略部分放大剖面图。
图36是示出实施方式2所涉及的功率模块的制造方法中的、图16所示的工序的下一工序的概略俯视图。
图37是实施方式2所涉及的功率模块的制造方法的、沿图36所示的剖面线XXXVII-XXXVII的概略剖面图。
图38是示出实施方式2所涉及的功率模块的制造方法中的、图36所示的工序的下一工序的概略俯视图。
图39是实施方式2的第2变形例所涉及的功率模块的概略俯视图。
图40是实施方式3所涉及的功率模块的概略俯视图。
图41是实施方式3所涉及的功率模块的、沿图40所示的剖面线XLI-XLI的概略剖面图。
图42是实施方式3所涉及的功率模块的、沿图40所示的剖面线XLII-XLII的概略剖面图。
图43是实施方式3的变形例所涉及的功率模块的概略俯视图。
图44是实施方式4所涉及的功率模块的概略俯视图。
图45是实施方式4所涉及的功率模块的、沿图44所示的剖面线XLV-XLV的概略剖面图。
图46是实施方式4所涉及的功率模块的、沿图44所示的剖面线XLVI-XLVI的概略剖面图。
图47是实施方式4所涉及的功率模块的概略部分放大俯视图。
图48是实施方式4所涉及的功率模块的、沿图47所示的剖面线XLVIII-XLVIII的概略部分放大剖面图。
图49是比较例所涉及的功率模块的概略部分放大俯视图。
图50是比较例所涉及的功率模块的、沿图49所示的剖面线L-L的概略部分放大剖面图。
图51是示出实施方式4所涉及的功率模块的制造方法的一个工序的概略剖面图。
图52是示出实施方式4所涉及的功率模块的制造方法中的、图51所示的工序的下一工序的概略剖面图。
图53是示出实施方式4所涉及的功率模块的制造方法中的、图52所示的工序的下一工序的概略俯视图。
图54是实施方式4所涉及的功率模块的制造方法的图53所示的工序的、沿剖面线LIV-LIV的概略剖面图。
图55是实施方式5所涉及的功率模块的概略俯视图。
图56是实施方式5所涉及的功率模块的、沿图55所示的剖面线LVI-LVI的概略剖面图。
图57是实施方式5所涉及的功率模块的、沿图55所示的剖面线LVII-LVII的概略剖面图。
图58是实施方式5所涉及的功率模块的概略部分放大俯视图。
图59是实施方式5所涉及的功率模块的、沿图58所示的剖面线LIX-LIX的概略部分放大剖面图。
图60是实施方式5的变形例所涉及的功率模块的概略剖面图。
图61是实施方式6所涉及的功率模块的概略俯视图。
图62是实施方式6所涉及的功率模块的、沿图61所示的剖面线LXII-LXII的概略剖面图。
图63是实施方式6所涉及的功率模块的、沿图61所示的剖面线LXIII-LXIII的概略剖面图。
图64是实施方式6所涉及的功率模块的概略部分放大俯视图。
图65是实施方式6所涉及的功率模块的、沿图64所示的剖面线LXV-LXV的概略部分放大剖面图。
图66是示出实施方式7所涉及的电力变换系统的结构的框图。
(符号说明)
1、1a、1b、1c、1d、1e、1f、1g、1h、1i、1j、1k、1l：功率模块；10：电路基板；11：绝缘基板；12：第1导电层；13：第2导电层；20：第1半导体元件；21：第1前面电极；21b：第1背面电极；23：第1导电接合部件；25：第2半导体元件；26：第2前面电极；26b：第2背面电极；27：第3前面电极；28：第2导电接合部件；30、30b：第1导电线群；30m、30n、30p、35m、35n：键合部；31a、31b、31c：第1导电线；35、35b：第2导电线群；36a、36b、36c：第2导电线；44：第3导电线；50：壳体；51：接合部件；52：第1引线端子；53：第2引线端子；54：第3引线端子；60：密封部件；71、73：第1线；72、74：第2线；80：第1导电线群；80m、80n、80p、85m、85n：键合部；81、86：第1导电线；81t、81v：第1顶部；82、87：第2导电线；82s、82u：第1部分；82t、82v：第2顶部；85：第2导电线群；100：电源；200：电力变换装置；201：主变换电路；202：半导体模块；203：控制电路；300：负载；h1、h4：第1高度；h2、h5：第2高度；h3、h6：第3高度；p：间距。
具体实施方式
以下，说明本发明的实施方式。此外，对同一结构附加同一参照编号，不重复其说明。
实施方式1.
参照图1至图14，说明实施方式1的功率模块1。
如图1至图3所示，功率模块1具备电路基板10。电路基板10在第1方向(x方向)和与第1方向交叉的第2方向(y方向)延伸。特定而言，第2方向与第1方向垂直。电路基板10包括绝缘基板11、第1导电层12以及第2导电层13。绝缘基板11包括第1主面和与第1主面相反的一侧的第2主面。
绝缘基板11例如由如氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)、二氧化硅(SiO2)或者氮化硼(BN)的无机陶瓷材料形成。绝缘基板11例如是如玻璃环氧基板的绝缘树脂基板。
第1导电层12设置于绝缘基板11的第1主面上。第1导电层12例如由如铜或者铝的金属材料形成。第2导电层13设置于绝缘基板11的第2主面上。第2导电层13例如由如铜或者铝的金属材料形成。
如图1至图3所示，功率模块1具备第1半导体元件20和第2半导体元件25。第1半导体元件20以及第2半导体元件25沿着第1方向(x方向)排列。第1半导体元件20以及第2半导体元件25例如是如绝缘栅极型双极性晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)或者二极管的功率半导体元件。第1半导体元件20以及第2半导体元件25例如由如硅(Si)或者碳化硅(SiC)、氮化镓(GaN)或金刚石的宽能带隙半导体材料形成。第1半导体元件20以及第2半导体元件25既可以在类型以及材料的至少1个方面相互相同，也可以相互不同。
在本实施方式中，第1半导体元件20是二极管。第1半导体元件20包括第1前面电极21和第1背面电极21b。在本实施方式中，第2半导体元件25是IGBT。第2半导体元件25包括第2前面电极26、第3前面电极27以及第2背面电极26b。第2前面电极26例如是发射极电极。第3前面电极27例如包括栅电极和温度传感器电极。第2背面电极26b例如是集电极电极。
第1半导体元件20搭载于第1导电层12上。第1背面电极21b通过第1导电接合部件23与第1导电层12接合。第2半导体元件25从第1半导体元件20在第1方向(x方向)隔开间隔而搭载到第1导电层12上。第2背面电极26b通过第2导电接合部件28与第1导电层12接合。第1导电接合部件23以及第2导电接合部件28例如是焊料或者在树脂中分散有如银填充物或铜填充物的金属填充物的导电性粘接剂。第1导电接合部件23以及第2导电接合部件28例如是通过在300℃以下的低温下对如银纳米粒子或者铜纳米粒子的金属纳米粒子进行烧成而形成的烧结接合部件。
如图1至图3所示，功率模块1具备壳体50。壳体50例如由如聚苯硫醚(PPS)树脂、环氧树脂、聚酰亚胺树脂、丙烯酸树脂、液晶聚合物(LCP)的具有电绝缘性的树脂形成。壳体50包括第1引线端子52、第2引线端子53以及第3引线端子54。第1引线端子52、第2引线端子53以及第3引线端子54例如由如铜或者铝的金属材料形成。第1引线端子52、第2引线端子53以及第3引线端子54分别通过壳体50的内部被抽出到功率模块1的外部。
电路基板10使用如硅树脂粘接剂的接合部件51与壳体50接合。接合部件51被填充到电路基板10与壳体50之间，防止密封部件60从电路基板10与壳体50之间的间隙漏出。
如图1至图3所示，功率模块1还具备多个第1导电线群30、多个第2导电线群35以及多个第3导电线44。
多个第1导电线群30在第2方向(y方向)并联地排列。多个第1导电线群30分别主要沿着第1方向(x方向)延伸。多个第1导电线群30分别包括多个第1导电线31a、31b。在本实施方式中，多个第1导电线群30分别包括2根第1导电线31a、31b。例如，多个第1导电线31a、31b分别具有0.4mm的直径。
多个第2导电线群35在与第1方向(x方向)交叉的第2方向(y方向)并联地排列。多个第2导电线群35分别主要沿着第1方向(x方向)延伸。多个第2导电线群35分别包括多个第2导电线36a、36b。在本实施方式中，多个第2导电线群35分别包括2根第2导电线36a、36b。例如，多个第2导电线36a、36b分别具有0.4mm的直径。
多个第3导电线44主要沿着第1方向(x方向)延伸。例如，多个第3导电线44分别具有0.15mm的直径。第2半导体元件25的第3前面电极27和第3引线端子54经由多个第3导电线44相互电连接。多个第1导电线群30(多个第1导电线31a、31b)、多个第2导电线群35(多个第2导电线36a、36b)以及多个第3导电线44例如是铝线、铜线、用铝包覆的铜线或者金线。
第1半导体元件20的第1前面电极21和第1引线端子52经由第1导电线群30相互电连接。多个第1导电线群30分别包括与第1半导体元件20的第1前面电极21键合的键合部30m和与第1引线端子52键合的键合部30n。键合部30m中的多个第1导电线31a、31b的电位相互相等。键合部30n中的多个第1导电线31a、31b的电位相互相等。键合部30m与键合部30n之间的多个第1导电线31a、31b的电位差相互相等。
在键合部30m，包含于多个第1导电线群30的多个第1导电线31a、31b也可以在第2方向(y方向)等间距(例如0.8mm)地排列。在键合部30n，包含于多个第1导电线群30的多个第1导电线31a、31b也可以在第2方向(y方向)等间距(例如0.8mm)地排列。
如图4所示，在俯视第1前面电极21时，相互相邻的一对第1导电线群30的第1中间部之间在第2方向(y方向)的最大间隔Gmax1大于相互相邻的一对第1导电线群30的键合部30m之间在的第2方向(y方向)的间隔G1。第1导电线群30的第1中间部处于第1导电线群30的键合部30m与键合部30n之间。在俯视第1前面电极21时，关于多个第1导电线群30各自，相比于第1导电线群30的键合部30m，在第1导电线群30的第1中间部具有更窄的宽度。在俯视第1前面电极21时，第1导电线群30的第1中间部相比于键合部30m，在第2方向(y方向)处于靠内侧。
最大间隔Gmax1例如是间隔G1的1.2倍以上。最大间隔Gmax1例如是间隔G1的1.3倍以上。最大间隔Gmax1例如是间隔G1的1.5倍以上。最大间隔Gmax1例如是间隔G1的2.0倍以上。最大间隔Gmax1例如是1.05mm以上。最大间隔Gmax1例如是1.10mm以上。最大间隔Gmax1例如是1.20mm以上。
在俯视第1前面电极21时，相互相邻的一对第1导电线群30的第1中间部之间在第2方向(y方向)的最大间隔Gmax1大于相互相邻的一对第1导电线群30的键合部30n之间在第2方向(y方向)的间隔G2。在俯视第1前面电极21时，关于多个第1导电线群30各自，相比于第1导电线群30的键合部30n，在第1导电线群30的第1中间部具有更窄的宽度。在俯视第1前面电极21时，第1导电线群30的第1中间部相比于键合部30n，在第2方向(y方向)处于靠内侧。最大间隔Gmax1例如是间隔G2的1.2倍以上。最大间隔Gmax1例如是间隔G2的1.3倍以上。最大间隔Gmax1例如是间隔G2的1.5倍以上。最大间隔Gmax1例如是间隔G2的2.0倍以上。
因此，在设置密封部件60时侵入到密封部件60而留在多个第1导电线31a、31b的下方的气泡通过相互相邻的一对第1导电线群30之间而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。功率模块1具有提高的可靠性。
相对于此，在图6以及图7所示的比较例的功率模块中，相比于本实施方式的功率模块1，相互相邻的一对第1导电线31a、31b之间的间隔更窄。因此，在设置密封部件60时侵入到密封部件60的气泡有时在多个第1导电线31a、31b的下方并且密封部件60中残存。该气泡使密封部件60的绝缘性能降低，使功率模块的可靠性降低。
特定而言，在功率模块1中，如图1以及图4所示，在第1导电线群30的第1中间部中，多个第1导电线31a、31b相互交叉。在俯视第1前面电极21的时，多个第1导电线31a、31b在一个部位相互交叉。在俯视第1前面电极21时，包含于多个第1导电线群30各自的多个第1导电线31a、31b的顶部相互重叠。第1导电线31a的顶部处于第1导电线31b的顶部的下方。在本说明书中，导电线的顶部意味着在与第1方向(x方向)以及第2方向(y方向)垂直的第3方向(z方向)上导电线的最高的部分。
第1导电线31a和第1导电线31b在第1导电线31a的顶部和第1导电线31b的顶部相互交叉。在俯视第1前面电极21时，相互相邻的一对第1导电线群30的顶部之间的间隔大于相互相邻的一对第1导电线群30的键合部30m之间在第2方向(y方向)的间隔G1。在俯视第1前面电极21时，相互相邻的一对第1导电线群30的顶部之间的间隔大于相互相邻的一对第1导电线群30的键合部30n之间在第2方向(y方向)的间隔G2。
第1导电线31a也可以和与第1导电线31a相邻的第1导电线31b接触。第1导电线31a也可以离开与第1导电线31a相邻的第1导电线31b。在由于第1导电线31a以及第1导电线31b的一方过于接近第1导电层12而第1导电线31a与第1导电线31b之间的间隔变得过大时，第1导电线31a以及第1导电线31b的一方与第1导电层12之间的距离变短，功率模块1的绝缘性能降低。另外，在由于第1导电线31a以及第1导电线31b的一方过于离开第1导电层12而第1导电线31a与第1导电线31b之间的间隔变得过大时，第1导电线31a以及第1导电线31b的一方与密封树脂60的上表面之间的距离变短，功率模块1的绝缘性能降低。因此，第1导电线31a也可以从第1导电线31b离开第1导电线31a的直径以下的距离。
包含于多个第1导电线群30各自的多个第1导电线31a、31b具有相互不同的长度。如图5所示，规定最大间隔Gmax1的相互相邻的一对第1导电线群30的部分的高度(例如相互相邻的一对第1导电线群30的顶部的高度)相互相同。
如图12所示，规定最大间隔Gmax1的相互相邻的一对第1导电线群30的部分的高度(例如相互相邻的一对第1导电线群30的顶部的高度)也可以相互不同。因此，相互相邻的一对第1导电线群30之间的间隔进一步变大。在设置密封部件60时侵入到密封部件60而留在多个第1导电线31a、31b的下方的气泡通过相互相邻的一对第1导电线群30之间而能够更容易地排出到密封部件60的外侧。
第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26经由第1导电线群30相互电连接。多个第1导电线群30分别包括与第1半导体元件20的第1前面电极21键合的键合部30m、和与第2半导体元件25的第2前面电极26键合的键合部30p。键合部30m中的多个第1导电线31a、31b的电位相互相等。键合部30p中的多个第1导电线31a、31b的电位相互相等。键合部30m与键合部30p之间的多个第1导电线31a、31b的电位差相互相等。
在键合部30m，包含于多个第1导电线群30的多个第1导电线31a、31b也可以在第2方向(y方向)等间距(例如0.8mm)地排列。在键合部30p，包含于多个第1导电线群30的多个第1导电线31a、31b也可以在第2方向(y方向)等间距(例如0.8mm)地排列。
如图8所示，在俯视第1前面电极21时，相互相邻的一对第1导电线群30的第2中间部之间在第2方向(y方向)的最大间隔Gmax2大于相互相邻的一对第1导电线群30的键合部30m之间在第2方向(y方向)的间隔G1。第1导电线群30的第2中间部处于第1导电线群30的键合部30m与第1导电线群30的键合部30p之间。在俯视第1前面电极21时，关于多个第1导电线群30各自，相比于第1导电线群30的键合部30m，在第1导电线群30的第2中间部具有更窄的宽度。在俯视第1前面电极21时，第1导电线群30的第2中间部相比于键合部30m，在第2方向(y方向)处于靠内侧。
最大间隔Gmax2例如是间隔G1的1.2倍以上。最大间隔Gmax2例如是间隔G1的1.3倍以上。最大间隔Gmax2例如是间隔G1的1.5倍以上。最大间隔Gmax2例如是间隔G1的2.0倍以上。最大间隔Gmax2例如是1.05mm以上。最大间隔Gmax2例如是1.10mm以上。最大间隔Gmax2例如是1.20mm以上。
在俯视第1前面电极21时，相互相邻的一对第1导电线群30的第2中间部之间在第2方向(y方向)的最大间隔Gmax2大于相互相邻的一对第1导电线群30的键合部30p之间在第2方向(y方向)的间隔G3。在俯视第1前面电极21时，关于多个第1导电线群30各自，相比于第1导电线群30的键合部30p，在第1导电线群30的第2中间部具有更窄的宽度。在俯视第1前面电极21时，第1导电线群30的第2中间部相比于键合部30p，在第2方向(y方向)处于靠内侧。最大间隔Gmax2例如是间隔G3的1.2倍以上。最大间隔Gmax2例如是间隔G3的1.3倍以上。最大间隔Gmax2例如是间隔G3的1.5倍以上。最大间隔Gmax2例如是间隔G3的2.0倍以上。
因此，在设置密封部件60时侵入到密封部件60而留在多个第1导电线31a、31b的下方的气泡，通过相互相邻的一对第1导电线群30之间而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。功率模块1具有提高的可靠性。
特定而言，如图1以及图8所示，在第1导电线群30的第2中间部，多个第1导电线31a、31b相互交叉。在俯视第1前面电极21时，多个第1导电线31a、31b在一个部位相互交叉。在俯视第1前面电极21时，包含于多个第1导电线群30各自的多个第1导电线31a、31b的顶部相互重叠。第1导电线31a的顶部处于第1导电线31b的顶部的下方。
第1导电线31a和第1导电线31b在第1导电线31a的顶部和第1导电线31b的顶部相互交叉。在俯视第1前面电极21时，相互相邻的一对第1导电线群30的顶部之间的间隔大于相互相邻的一对第1导电线群30的键合部30m之间在第2方向(y方向)的间隔G1。在俯视第1前面电极21时，相互相邻的一对第1导电线群30的顶部之间的间隔大于相互相邻的一对第1导电线群30的键合部30p之间在第2方向(y方向)的间隔G3。
第1导电线31a既可以和与第1导电线31a相邻的第1导电线31b接触，也可以离开第1导电线31b。包含于多个第1导电线群30各自的多个第1导电线31a、31b具有相互不同的长度。如图9所示，规定最大间隔Gmax2的相互相邻的一对第1导电线群30的部分的高度(例如相互相邻的一对第1导电线群30的顶部的高度)相互相同。
如图13所示，规定最大间隔Gmax2的相互相邻的一对第1导电线群30的部分的高度(例如相互相邻的一对第1导电线群30的顶部的高度)也可以相互不同。因此，相互相邻的一对第1导电线群30之间的间隔进一步变大。在设置密封部件60时侵入到密封部件60而留在多个第1导电线31a、31b的下方的气泡通过相互相邻的一对第1导电线群30之间而能够更容易地排出到密封部件60的外侧。
第1导电层12和第2引线端子53经由第2导电线群35相互电连接。多个第2导电线群35分别包括与第1导电层12键合的键合部35m和与第2引线端子53键合的键合部35n。键合部35m中的多个第2导电线36a、36b的电位相互相等。键合部35n中的多个第2导电线36a、36b的电位相互相等。键合部35m与键合部35n之间的多个第2导电线36a、36b的电位差相互相等。
在键合部35m，包含于多个第2导电线群35的多个第2导电线36a、36b也可以在第2方向(y方向)等间距(例如0.8mm)地排列。在键合部35n，包含于多个第2导电线群35的多个第2导电线36a、36b也可以在第2方向(y方向)等间距(例如0.8mm)地排列。
如图10所示，在俯视第1导电层12时，相互相邻的一对第2导电线群35的第3中间部之间在第2方向(y方向)的最大间隔Gmax3大于相互相邻的一对第2导电线群35的键合部35m之间在第2方向(y方向)的间隔G4。第2导电线群35的第3中间部处于第2导电线群35的键合部35m与键合部35n之间。在俯视第1导电层12时，关于多个第2导电线群35各自，相比于第2导电线群35的键合部35m，在第2导电线群35的第3中间部具有更窄的宽度。在俯视第1导电层12时，第2导电线群35的第3中间部相比于键合部35m，在第2方向(y方向)处于靠内侧。
最大间隔Gmax3例如是间隔G4的1.2倍以上。最大间隔Gmax3例如是间隔G4的1.3倍以上。最大间隔Gmax3例如是间隔G4的1.5倍以上。最大间隔Gmax3例如是间隔G4的2.0倍以上。最大间隔Gmax3例如是1.05mm以上。最大间隔Gmax3例如是1.10mm以上。最大间隔Gmax3例如是1.20mm以上。
在俯视第1导电层12时，相互相邻的一对第2导电线群35的第3中间部之间在第2方向(y方向)的最大间隔Gmax3大于相互相邻的一对第2导电线群35的键合部35n之间在第2方向(y方向)的间隔G5。在俯视第1导电层12时，关于多个第2导电线群35各自，相比于第2导电线群35的键合部35n，在第2导电线群35的第3中间部具有更窄的宽度。在俯视第1导电层12时，第2导电线群35的第3中间部相比于键合部35n，在第2方向(y方向)处于靠内侧。最大间隔Gmax3例如是间隔G5的1.2倍以上。最大间隔Gmax3例如是间隔G5的1.3倍以上。最大间隔Gmax3例如是间隔G5的1.5倍以上。最大间隔Gmax3例如是间隔G5的2.0倍以上。
因此，在设置密封部件60时侵入到密封部件60而留在多个第2导电线36a、36b的下方的气泡通过相互相邻的一对第2导电线群35之间而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。功率模块1具有提高的可靠性。
特定而言，如图1以及图10所示，在第2导电线群35的第3中间部，多个第2导电线36a、36b相互交叉。在俯视第1导电层12时，多个第2导电线36a、36b在一个部位相互交叉。在俯视第1导电层12时，包含于多个第2导电线群35各自的多个第2导电线36a、36b的顶部相互重叠。第2导电线36a的顶部处于第2导电线36b的顶部的下方。
第2导电线36a和第2导电线36b在第2导电线36a的顶部和第2导电线36b的顶部相互交叉。在俯视第1导电层12时，相互相邻的一对第2导电线群35的顶部之间的间隔大于相互相邻的一对第2导电线群35的键合部35m之间在第2方向(y方向)的间隔G4。在俯视第1导电层12时，相互相邻的一对第2导电线群35的顶部之间的间隔大于相互相邻的一对第2导电线群35的键合部35n之间在第2方向(y方向)的间隔G5。
第2导电线36a也可以和与第2导电线36a相邻的第2导电线36b接触。第2导电线36a也可以离开与第2导电线36a相邻的第2导电线36b。在由于第2导电线36a以及第2导电线36b的一方过于接近第1导电层12而第2导电线36a与第2导电线36b之间的间隔变得过大时，第2导电线36a以及第2导电线36b的一方与第1导电层12之间的距离变短，功率模块1的绝缘性能降低。另外，在由于第2导电线36a以及第2导电线36b的一方过于离开第1导电层12而第2导电线36a与第2导电线36b之间的间隔变得过大时，第2导电线36a以及第2导电线36b的一方与密封树脂60的上表面之间的距离变短，功率模块1的绝缘性能降低。因此，第2导电线36a也可以从第2导电线36b离开第2导电线36a的直径以下的距离。
包含于多个第2导电线群35各自的多个第2导电线36a、36b具有相互不同的长度。如图11所示，规定最大间隔Gmax3的相互相邻的一对第2导电线群35的部分的高度(例如相互相邻的一对第2导电线群35的顶部的高度)相互相同。
如图14所示，规定最大间隔Gmax3的相互相邻的一对第2导电线群35的部分的高度(例如相互相邻的一对第2导电线群35的顶部的高度)也可以相互不同。因此，相互相邻的一对第2导电线群35之间的间隔进一步变大。在设置密封部件60时侵入到密封部件60而留在多个第2导电线36a、36b的下方的气泡通过相互相邻的一对第2导电线群35之间而能够更容易地排出到密封部件60的外侧。
功率模块1还具备密封部件60。密封部件60对第1半导体元件20、第2半导体元件25、多个第1导电线群30、多个第2导电线群35以及多个第3导电线44进行密封。密封部件60还对第1引线端子52的一部分、第2引线端子53的一部分以及第3引线端子54的一部分进行密封。
密封部件60由绝缘树脂形成。密封部件60例如由如环氧树脂或硅树脂的可直接灌封的绝缘树脂或者如硅凝胶的绝缘树脂形成。在一个例子中，密封部件60通过直接灌封法设置。在其他例子中，密封部件60通过向设置有电路基板10等的模具内注入密封材料来设置。
密封部件60也可以包含微粒或者填充物。微粒或者填充物也可以在绝缘树脂中分散。微粒或者填充物例如由如二氧化硅(SiO2)、氧化铝(Al2O3)、氮化铝(AlN)、氮化硼(BN)、氮化硅(Si3N4)、金刚石(C)、碳化硅(SiC)或者氧化硼(B2O3)的无机陶瓷材料形成。微粒或者填充物具有30μm以上且200μm以下的最大直径。通过在绝缘树脂中添加微粒或者填充物，能够调整密封部件60的热膨胀系数。微粒或者填充物相比于作为密封部件60的主成分的绝缘树脂材料，既可以具有更高的热传导率，也可以提高密封部件60的热传导性。
参照图1至图3以及图15至图18，说明实施方式1的功率模块1的制造方法。
如图15所示，本实施方式的功率模块1的制造方法具备将第1半导体元件20以及第2半导体元件25搭载到电路基板10上。具体而言，准备电路基板10。例如，通过在绝缘基板11的第1主面粘贴第1导电层12，在绝缘基板11的第2主面粘贴第2导电层13，准备电路基板10。之后，通过第1导电接合部件23以及第2导电接合部件28，将第1半导体元件20以及第2半导体元件25分别搭载到电路基板10上。例如，在第1导电接合部件23以及第2导电接合部件28是焊料的情况下，使用回流焊接法，将第1半导体元件20以及第2半导体元件25焊接到电路基板10的第1导电层12。
如图16所示，本实施方式的功率模块1的制造方法具备将电路基板10安装到壳体50。例如，电路基板10使用如硅树脂粘接剂的接合部件51接合到壳体50。
如图17以及图18所示，本实施方式的功率模块1的制造方法具备经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第1引线端子52相互电连接。多个第1导电线群30在第2方向(y方向)并联地排列。多个第1导电线群30分别包括多个第1导电线31a、31b。多个第1导电线群30分别包括与第1半导体元件20的第1前面电极21键合的键合部30m和与第1引线端子52键合的键合部30n。具体而言，使用焊线机(未图示)，将多个第1导电线31a、31b键合到第1前面电极21和第1引线端子52。
如图4所示，在俯视第1前面电极21时，相互相邻的一对第1导电线群30的第1中间部之间在第2方向(y方向)的最大间隔Gmax1大于相互相邻的一对第1导电线群30的键合部30m之间在第2方向(y方向)的间隔G1。第1导电线群30的第1中间部处于第1导电线群30的键合部30m与键合部30n之间。在俯视第1前面电极21时，关于多个第1导电线群30各自，相比于第1导电线群30的键合部30m，在第1导电线群30的第1中间部具有更窄的宽度。在俯视第1前面电极21时，第1导电线群30的第1中间部相比于键合部30m，在第2方向(y方向)处于靠内侧。
在俯视第1前面电极21时，相互相邻的一对第1导电线群30的第1中间部之间在第2方向(y方向)的最大间隔Gmax1大于相互相邻的一对第1导电线群30的键合部30n之间在第2方向(y方向)的间隔G2。在俯视第1前面电极21时，关于多个第1导电线群30各自，相比于第1导电线群30的键合部30n，在第1导电线群30的第1中间部具有更窄的宽度。在俯视第1前面电极21时，第1导电线群30的第1中间部相比于键合部30n，在第2方向(y方向)处于靠内侧。
特定而言，在本实施方式的功率模块1的制造方法中，经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26相互电连接包括在第1导电线群30的第2中间部，使多个第1导电线31a、31b相互交叉。
如图17以及图18所示，本实施方式的功率模块1的制造方法具备经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26相互电连接。多个第1导电线群30在第2方向(y方向)并联地排列。多个第1导电线群30分别包括多个第1导电线31a、31b。多个第1导电线群30分别包括与第1半导体元件20的第1前面电极21键合的键合部30m和与第2半导体元件25的第2前面电极26键合的键合部30p。具体而言，使用焊线机(未图示)将多个第1导电线31a、31b键合到第1前面电极21和第2前面电极26。
如图8所示，在俯视第1前面电极21时，相互相邻的一对第1导电线群30的第2中间部之间在第2方向(y方向)的最大间隔Gmax2大于相互相邻的一对第1导电线群30的键合部30m之间在第2方向(y方向)的间隔G1。第2中间部处于键合部30m与键合部30p之间。在俯视第1前面电极21时，关于多个第1导电线群30各自，相比于第1导电线群30的键合部30m，在第1导电线群30的第2中间部具有更窄的宽度。在俯视第1前面电极21时，第1导电线群30的第2中间部相比于键合部30m，在第2方向(y方向)处于靠内侧。
在俯视第1前面电极21时，相互相邻的一对第1导电线群30的第2中间部之间在第2方向(y方向)的最大间隔Gmax2大于相互相邻的一对第1导电线群30的键合部30p之间在第2方向(y方向)的间隔G3。在俯视第1前面电极21时，关于多个第1导电线群30各自，相比于第1导电线群30的键合部30p，在第1导电线群30的第2中间部具有更窄的宽度。在俯视第1前面电极21时，第1导电线群30的第2中间部相比于键合部30p，在第2方向(y方向)处于靠内侧。
特定而言，在本实施方式的功率模块1的制造方法中，经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26相互电连接包括在第1导电线群30的第2中间部，使多个第1导电线31a、31b相互交叉。
如图17以及图18所示，本实施方式的功率模块1的制造方法具备经由多个第2导电线群35将第1导电层12和第2引线端子53相互电连接。多个第2导电线群35在第2方向(y方向)并联地排列。多个第2导电线群35分别包括多个第2导电线36a、36b。多个第2导电线群35分别包括与第1导电层12键合的键合部35m和与第2引线端子53键合的键合部35n。具体而言，使用焊线机(未图示)将多个第2导电线36a、36b键合到第1导电层12和第2引线端子53。
如图10所示，在俯视第1导电层12时，相互相邻的一对第2导电线群35的第3中间部之间在第2方向(y方向)的最大间隔Gmax3大于相互相邻的一对第2导电线群35的键合部35m之间在第2方向(y方向)的间隔G4。第2导电线群35的第3中间部处于第2导电线群35的键合部35m与键合部35n之间。在俯视第1导电层12时，关于多个第2导电线群35各自，相比于第2导电线群35的键合部35m，在第2导电线群35的第3中间部具有更窄的宽度。在俯视第1导电层12时，第2导电线群35的第3中间部相比于键合部35m，在第2方向(y方向)处于靠内侧。
在俯视第1导电层12时，相互相邻的一对第2导电线群35的第3中间部之间在第2方向(y方向)的最大间隔Gmax3大于相互相邻的一对第2导电线群35的键合部35n之间在第2方向(y方向)的间隔G5。在俯视第1导电层12时，关于多个第2导电线群35各自，相比于第2导电线群35的键合部35n，在第2导电线群35的第3中间部具有更窄的宽度。在俯视第1导电层12的时，第2导电线群35的第3中间部相比于键合部35n，在第2方向(y方向)处于靠内侧。
特定而言，在本实施方式的功率模块1的制造方法中，经由多个第2导电线群35将第1导电层12和第2引线端子53相互电连接包括在第2导电线群35的第3中间部，使多个第2导电线36a、36b相互交叉。
如图17以及图18所示，本实施方式的功率模块1的制造方法具备使用多个第3导电线44将第2半导体元件25的第3前面电极27和第3引线端子54相互电连接。具体而言，使用焊线机(未图示)将多个第3导电线44键合到第2半导体元件25的第3前面电极27和第3引线端子54。将多个第1导电线群30、多个第2导电线群35以及多个第3导电线44键合的工序也可以在将电路基板10安装到壳体50的工序之前进行。
本实施方式的功率模块1的制造方法具备用密封部件60对第1半导体元件20、第2半导体元件25、第1引线端子52的一部分、第2引线端子53的一部分、第3引线端子54的一部分、多个第1导电线群30、多个第2导电线群35以及多个第3导电线44进行密封。这样，能够得到图1至图3所示的功率模块1。
在用密封部件60密封的工序的第一例中，例如在500Pa的减压气氛中保持密封材料，对密封材料实施消泡处理。密封材料是如环氧树脂或者硅树脂的可直接灌封的绝缘树脂。密封材料通过直接灌封法被供给到壳体50内。可直接灌封的绝缘树脂例如具有5Pa·S以上的粘度。可直接灌封的绝缘树脂例如具有7Pa·S以上的粘度。可直接灌封的绝缘树脂例如具有10Pa·S以上的粘度。可直接灌封的绝缘树脂例如具有30Pa·S以下的粘度。密封材料的粘度越大，在设置密封部件60时气泡易于侵入到密封材料、并且难以从密封材料排出气泡。在本说明书中，绝缘树脂的粘度在40℃以上且90℃以下的温度下测定。
之后，例如在40℃以上且90℃以下的温度下，对密封材料进行加热。将加热后的密封材料供给到壳体50内，在壳体50内设置密封材料。对密封材料进行消泡。例如，也可以通过在减压气氛中保持密封材料，对密封材料进行消泡。特定而言，例如在700Pa以上且1500Pa以下的减压气氛中，保持包含密封材料的壳体50。例如，也可以通过使密封材料振动，对密封材料进行消泡。特定而言，使包含密封材料的壳体50振动。密封材料例如在10Hz以上且1kHz以下的振动频率下振动。之后，使密封材料硬化。这样，设置密封部件60。
在用密封部件60密封的工序的第二例中，密封部件60不使用壳体50而通过传递模塑法设置。具体而言，例如在500Pa的减压气氛中保持密封材料，对密封材料实施消泡处理。将搭载有第1半导体元件20及第2半导体元件25的电路基板10、第1引线端子52的一部分、第2引线端子53的一部分、第3引线端子54的一部分、多个第1导电线群30、多个第2导电线群35以及多个第3导电线44设置到模具内。将密封材料注入到模具内。密封材料是具有比可直接灌封的绝缘树脂低的粘度的绝缘树脂。密封材料例如具有0.2Pa·S以上的粘度。密封材料例如具有2.0Pa·S以下的粘度。密封材料例如是硅凝胶。与第一例同样地，对密封材料进行消泡，使密封材料硬化。这样，设置密封部件60。
如图4所示，在俯视第1前面电极21时，相互相邻的一对第1导电线群30的第1中间部之间在第2方向(y方向)的最大间隔Gmax1大于相互相邻的一对第1导电线群30的键合部30m之间在第2方向(y方向)的间隔G1、并且大于相互相邻的一对第1导电线群30的键合部30n之间在第2方向(y方向)的间隔G2。第1导电线群30的第1中间部处于第1导电线群30的键合部30m与键合部30n之间。因此，在设置密封部件60时侵入到密封部件60而留在多个第1导电线31a、31b的下方的气泡通过相互相邻的一对第1导电线群30之间而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。能够得到具有提高的可靠性的功率模块1。
如图8所示，在俯视第1前面电极21时，相互相邻的一对第1导电线群30的第2中间部之间在第2方向(y方向)的最大间隔Gmax2大于相互相邻的一对第1导电线群30的键合部30m之间在第2方向(y方向)的间隔G1、并且大于相互相邻的一对第1导电线群30的键合部30p之间在第2方向(y方向)的间隔G3。第1导电线群30的第2中间部处于第1导电线群30的键合部30m与键合部30p之间。因此，在设置密封部件60时侵入到密封部件60而留在多个第1导电线31a、31b的下方的气泡通过相互相邻的一对第1导电线群30之间而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。能够得到具有提高的可靠性的功率模块1。
如图10所示，在俯视第1导电层12时，相互相邻的一对第2导电线群35的第3中间部之间在第2方向(y方向)的最大间隔Gmax3大于相互相邻的一对第2导电线群35的键合部35m之间在第2方向(y方向)的间隔G4、并且大于相互相邻的一对第2导电线群35的键合部35n之间在第2方向(y方向)的间隔G5。第2导电线群35的第3中间部处于第2导电线群35的键合部35m与键合部35n之间。因此，在设置密封部件60时侵入到密封部件60而留在多个第2导电线36a、36b的下方的气泡通过相互相邻的一对第2导电线群35之间而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。能够得到具有提高的可靠性的功率模块1。
如图19所示的功率模块1a，多个第1导电线群30也可以分别包括3根以上的第1导电线31a、31b、31c。多个第2导电线群35也可以分别包括3根以上的第2导电线36a、36b、36c。
如图20所示的功率模块1b，相互相邻的一对第1导电线群30、30b也可以包括第1导电线群30和第1导电线群30b。在第1导电线群30，第1导电线31a处于第1导电线31b的下方。第1导电线群30b，第1导电线31b处于第1导电线31a的下方。相互相邻的一对第2导电线群35、35b也可以包括第2导电线群35和第2导电线群35b。在第2导电线群35，第2导电线36a处于第2导电线36b的下方。在第2导电线群35b，第2导电线36b处于第2导电线36a的下方。
如图21所示的功率模块1c，在俯视第1前面电极21时，也可以多个第1导电线31a、31b的顶部的位置相互不同、并且多个第1导电线31a、31b具有相互相同的长度。在俯视第1导电层12时，也可以多个第2导电线36a、36b的顶部的位置相互不同、并且多个第2导电线36a、36b具有相互相同的长度。
如图22以及图23所示的功率模块1d，键合部30n、30p也可以离开第1导电线群30的两端。键合部30n、30p也可以离开第1导电线31a、31b的两端。键合部35m、35n也可以离开第2导电线群35的两端。键合部35m、35n也可以离开第2导电线36a、36b的两端。
如图22以及图23所示的功率模块1d，也可以2个半导体元件(第1半导体元件20、第2半导体元件25)具有相互不同的厚度，第1前面电极21处于与第2前面电极26不同的高度。在一个例子中，如图23所示，第1半导体元件20的第1厚度小于第2半导体元件25的第2厚度。第1前面电极21低于第2前面电极26。在俯视第1前面电极21时，包含于多个第1导电线群30各自的多个第1导电线31a、31b的顶部相互重叠。第1导电线31a和第1导电线31b在第1导电线31a的顶部和第1导电线31b的顶部相互交叉。
例如，在第2前面电极26高于第1前面电极21的情况下，在使第1导电线31a和第1导电线31b相互简单地交叉时，第1导电线31a和第1导电线31b在接近第2前面电极26的部分相互交叉。因此，留在第1导电线31a、31b的下方的气泡不易排出到密封部件60的外侧。相对于此，在功率模块1d中，通过在使第1导电线31a和第1导电线31b变形之后，使第1导电线31a和第1导电线31b交叉，第1导电线31a和第1导电线31b在第1导电线31a的顶部和第1导电线31b的顶部相互交叉。因此，留在第1导电线31a、31b的下方的气泡易于排出到密封部件60的外侧。
本实施方式的功率模块1-1d具备2个半导体元件(第1半导体元件20、第2半导体元件25)，但也可以具备1个以上的半导体元件。例如，本实施方式的功率模块1-1d是将二极管(第1半导体元件20)以及IGBT(第2半导体元件25)包含一对的1合1(1in 1)类型的功率模块，但既可以是将二极管(第1半导体元件20)以及IGBT(第2半导体元件25)包含二对的2合1(2in 1)类型的功率模块，也可以是将二极管(第1半导体元件20)以及IGBT(第2半导体元件25)包含六对的6合1(6in 1)类型的功率模块。
说明本实施方式的功率模块1-1d及其制造方法的效果。
本实施方式的功率模块1-1d具备第1导电部件(第1前面电极21；第1前面电极21；第1导电层12)、在第1方向(x方向)离开第1导电部件的第2导电部件(第1引线端子52；第2前面电极26；第2引线端子53)、多个导电线群(多个第1导电线群30、30b；多个第1导电线群30、30b；多个第2导电线群35、35b)以及密封部件60。多个导电线群将第1导电部件和第2导电部件相互电连接。密封部件60对第1导电部件的至少一部分、第2导电部件的至少一部分以及多个导电线群进行密封。
多个导电线群在与第1方向(x方向)垂直的第2方向(y方向)并联地排列。多个导电线群分别包括多个导电线(多个第1导电线31a、31b、31c；多个第1导电线31a、31b、31c；多个第2导电线36a、36b、36c)。多个导电线群分别包括与第1导电部件键合的第1键合部(键合部30m；键合部30m；键合部35m)和与第2导电部件(第1引线端子52；第2前面电极26；第2引线端子53)键合的第2键合部(键合部30n；键合部30p；键合部35n)。
在俯视第1导电部件时，相互相邻的一对导电线群(一对第1导电线群30、30b；一对第1导电线群30、30b；一对第2导电线群35、35b)的中间部(第1中间部；第2中间部；第3中间部)之间在第2方向(y方向)的最大间隔(最大间隔Gmax1；最大间隔Gmax2；最大间隔Gmax3)大于相互相邻的一对导电线群的第1键合部之间在第2方向的第1间隔(间隔G1；间隔G1；间隔G4)。中间部处于第1键合部与第2键合部之间。在俯视第1导电部件时，相互相邻的一对导电线群的中间部之间在第2方向的最大间隔(最大间隔Gmax1；最大间隔Gmax2；最大间隔Gmax3)大于相互相邻的一对导电线群的第2键合部之间在第2方向的第2间隔(间隔G2；间隔G3；间隔G5)。
因此，在设置密封部件60时侵入到密封部件60而留在多个导电线的下方的气泡通过相互相邻的一对导电线群之间而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。本实施方式的功率模块1-1d具有提高的可靠性。
在本实施方式的功率模块1-1d中，能够使多个导电线的根数增加、并且使相互相邻的一对导电线之间的间隔窄。因此，功率模块1-1d能够在实现小型化的同时处置更大的电流。进而，本实施方式的功率模块1-1d具备能够省略确认有无气泡的工序的构造，所以能够得到提高的生产效率。
本实施方式的功率模块1-1d的制造方法具备经由多个导电线群(多个第1导电线群30、30b；多个第1导电线群30、30b；多个第2导电线群35、35b)将第1导电部件(第1前面电极21；第1前面电极21；第1导电层12)和在第1方向(x方向)离开第1导电部件的第2导电部件(第1引线端子52；第2前面电极26；第2引线端子53)相互电连接。多个导电线群在与第1方向交叉的第2方向(y方向)并联地排列。多个导电线群分别包括多个导电线(多个第1导电线31a、31b、31c；多个第1导电线31a、31b、31c；多个第2导电线36a、36b、36c)。
本实施方式的功率模块1-1d的制造方法还具备用密封部件60对第1导电部件的至少一部分、第2导电部件的至少一部分以及多个导电线群进行密封。多个导电线群分别包括与第1导电部件键合的第1键合部(键合部30m；键合部30m；键合部35m)和与第2导电部件键合的第2键合部(键合部30n；键合部30p；键合部35n)。
在俯视第1导电部件时，相互相邻的一对导电线群的中间部(第1中间部；第2中间部；第3中间部)之间在第2方向(y方向)的最大间隔(最大间隔Gmax1；最大间隔Gmax2；最大间隔Gmax3)大于相互相邻的一对导电线群的第1键合部之间在第2方向的第1间隔(间隔G1；间隔G1；间隔G4)。中间部处于第1键合部与第2键合部之间。在俯视第1导电部件时，相互相邻的一对导电线群的中间部之间在第2方向(y方向)的最大间隔(最大间隔Gmax1；最大间隔Gmax2；最大间隔Gmax3)大于相互相邻的一对导电线群的第2键合部之间在第2方向的第2间隔(间隔G2；间隔G3；间隔G5)。
因此，在设置密封部件60时侵入到密封部件60而留在多个导电线的下方的气泡通过相互相邻的一对导电线群之间而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。根据本实施方式的功率模块1-1d的制造方法，能够得到具有提高的可靠性的功率模块1-1d。
根据本实施方式的功率模块1-1d的制造方法，能够使多个导电线的根数增加、并且使相互相邻的一对导电线之间的间隔窄。因此，能够得到能够处置更大的电流的小型的功率模块1-1d。进而，根据本实施方式的功率模块1-1d的制造方法，能够省略确认有无气泡的工序，所以能够以提高的生产效率得到功率模块1-1d。
实施方式2.
参照图24至图32，说明实施方式2的功率模块1e。本实施方式的功率模块1e具备与实施方式1的功率模块1同样的结构，但主要在以下方面不同。
如图24至图28所示，在功率模块1e中，在俯视第1前面电极21时，多个第1导电线31a、31b在第2方向(y方向)排列。在俯视第1前面电极21时，多个第1导电线31a、31b未相互交叉。在俯视第1前面电极21时，相比于键合部30m以及键合部30n，在规定最大间隔Gmax1的多个第1导电线群30各自的部分，多个第1导电线31a、31b在第2方向(y方向)相互更接近。
第1导电线31a既可以和与第1导电线31a相邻的第1导电线31b接触，也可以离开第1导电线31b。在一个例子中，第1导电线31a的顶部处于与第1导电线31b的顶部相同的高度。如图26以及图28所示，规定最大间隔Gmax1的相互相邻的一对第1导电线群30的部分的高度(例如相互相邻的一对第1导电线群30的顶部的高度)相互相同。
如图33所示，规定最大间隔Gmax1的相互相邻的一对第1导电线群30的部分的高度(例如相互相邻的一对第1导电线群30的顶部的高度)也可以相互不同。因此，相互相邻的一对第1导电线群30之间的最大间隔进一步变大。在设置密封部件60时侵入到密封部件60而留在多个第1导电线31a、31b的下方的气泡通过相互相邻的一对第1导电线群30之间而能够更容易地排出到密封部件60的外侧。
如图24、图25、图29以及图30所示，在功率模块1e中，在俯视第1前面电极21时，多个第1导电线31a、31b在第2方向(y方向)排列。在俯视第1前面电极21时，多个第1导电线31a、31b未相互交叉。在俯视第1前面电极21时，相比于键合部30m以及键合部30p，在规定最大间隔Gmax2的多个第1导电线群30各自的部分，多个第1导电线31a、31b在第2方向(y方向)相互更接近。
第1导电线31a既可以和与第1导电线31a相邻的第1导电线31b接触，也可以离开第1导电线31b。在一个例子中，第1导电线31a的顶部处于与第1导电线31b的顶部相同的高度。如图30所示，规定最大间隔Gmax2的相互相邻的一对第1导电线群30的部分的高度(例如相互相邻的一对第1导电线群30的顶部的高度)相互相同。
如图34所示，规定最大间隔Gmax2的相互相邻的一对第1导电线群30的部分的高度(例如相互相邻的一对第1导电线群30的顶部的高度)也可以相互不同。因此，相互相邻的一对第1导电线群30之间的间隔进一步变大。在设置密封部件60时侵入到密封部件60而留在多个第1导电线31a、31b的下方的气泡通过相互相邻的一对第1导电线群30之间而能够更容易地排出到密封部件60的外侧。
如图24、图25、图31以及图32所示，在功率模块1e中，在俯视第1导电层12时，多个第2导电线36a、36b在第2方向(y方向)排列。在俯视第1导电层12时，多个第2导电线36a、36b未相互交叉。在俯视第1导电层12时，相比于键合部35m以及键合部35n，在规定最大间隔Gmax3的多个第2导电线群35各自的部分，多个第2导电线36a、36b在第2方向(y方向)相互更接近。
第2导电线36a既可以和与第2导电线36a相邻的第2导电线36b接触，也可以离开第2导电线36b。在一个例子中，第2导电线36a的顶部处于与第2导电线36b的顶部相同的高度。如图32所示，规定最大间隔Gmax3的相互相邻的一对第2导电线群35的部分的高度(例如相互相邻的一对第2导电线群35的顶部的高度)相互相同。
如图35所示，规定最大间隔Gmax3的相互相邻的一对第2导电线群35的部分的高度(例如相互相邻的一对第2导电线群35的顶部的高度)也可以相互不同。因此，相互相邻的一对第2导电线群35之间的间隔进一步变大。在设置密封部件60时侵入到密封部件60而留在多个第2导电线36a、36b的下方的气泡通过相互相邻的一对第2导电线群35之间而能够更容易地排出到密封部件60的外侧。
参照图15、图16、图24、图25以及图36至图38，说明实施方式2的功率模块1e的制造方法。
如图15所示，本实施方式的功率模块1e的制造方法与实施方式1的功率模块1的制造方法同样地具备将第1半导体元件20以及第2半导体元件25搭载到电路基板10上。如图16所示，本实施方式的功率模块1e的制造方法与实施方式1的功率模块1的制造方法同样地具备将电路基板10安装到壳体50。
如图36至图38所示，本实施方式的功率模块1e的制造方法具备经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第1引线端子52相互电连接。经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第1引线端子52相互电连接包括在俯视第1前面电极21时，相比于键合部30m以及键合部30n，在规定最大间隔Gmax1的多个第1导电线群30各自的部分，使多个第1导电线31a、31b在第2方向(y方向)相互更接近。
在俯视第1前面电极21时，多个第1导电线31a、31b在第2方向(y方向)排列。在俯视第1前面电极21时，多个第1导电线31a、31b未相互交叉。第1导电线31a既可以和与第1导电线31a相邻的第1导电线31b接触，也可以离开第1导电线31b。
说明经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第1引线端子52相互电连接的工序的一个例子。如图36以及图37所示，使用焊线机(未图示)将多个第1导电线31a、31b键合到第1前面电极21和第1引线端子52。在俯视第1前面电极21时，多个第1导电线31a、31b例如相互平行地排列。之后，使用如镊子的夹具(未图示)夹相互相邻的2根第1导电线31a、31b。相互相邻的2根第1导电线31a、31b变形。如图38所示，在俯视第1前面电极21时，相比于键合部30m以及键合部30n，在规定最大间隔Gmax1的多个第1导电线群30各自的部分，多个第1导电线31a、31b在第2方向(y方向)相互接近。
说明经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第1引线端子52相互电连接的工序的其他例子。通过控制焊线机(未图示)的动作，在俯视第1前面电极21时，相比于键合部30m以及键合部30n，在规定最大间隔Gmax1的多个第1导电线群30各自的部分，使多个第1导电线31a、31b在第2方向(y方向)相互接近，并且将多个第1导电线31a、31b键合到第1前面电极21和第1引线端子52。该其他例子相比于经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第1引线端子52相互电连接的工序的一个例子，能够以更少的工序制造功率模块1e。
如图36至图38所示，本实施方式的功率模块1e的制造方法具备经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26相互电连接。经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26相互电连接包括在俯视第1前面电极21时，相比于键合部30m以及键合部30p，在规定最大间隔Gmax2的多个第1导电线群30各自的部分，使多个第1导电线31a、31b在第2方向(y方向)相互更接近。
在俯视第1前面电极21时，多个第1导电线31a、31b在第2方向(y方向)排列。在俯视第1前面电极21时，多个第1导电线31a、31b未相互交叉。第1导电线31a既可以和与第1导电线31a相邻的第1导电线31b接触，也可以离开第1导电线31b。
说明经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26相互电连接的工序的一个例子。如图36以及图37所示，使用焊线机(未图示)将多个第1导电线31a、31b键合到第1前面电极21和第2前面电极26。在俯视第1前面电极21时，多个第1导电线31a、31b例如相互平行地排列。之后，使用如镊子的夹具(未图示)夹相互相邻的2根第1导电线31a、31b。相互相邻的2根第1导电线31a、31b变形。如图38所示，在俯视第1前面电极21时，相比于键合部30m以及键合部30p，在规定最大间隔Gmax2的多个第1导电线群30各自的部分，多个第1导电线31a、31b在第2方向(y方向)相互接近。
说明经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26相互电连接的工序的其他例子。通过控制焊线机(未图示)的动作，在俯视第1前面电极21时，相比于键合部30m以及键合部30p，在规定最大间隔Gmax2的多个第1导电线群30各自的部分，使多个第1导电线31a、31b在第2方向(y方向)相互接近，并且将多个第1导电线31a、31b键合到第1前面电极21和第2前面电极26。该其他例子相比于经由多个第1导电线群30将第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26相互电连接的工序的一个例子，能够以更少的工序制造功率模块1e。
如图36至图38所示，本实施方式的功率模块1e的制造方法具备经由多个第2导电线群35将第1导电层12和第2引线端子53相互电连接。经由多个第2导电线群35将第1导电层12和第2引线端子53相互电连接包括在俯视第1导电层12时，相比于键合部35m以及键合部35n，在规定最大间隔Gmax3的多个第2导电线群35各自的部分，使多个第2导电线36a、36b在第2方向(y方向)相互更接近。
在俯视第1导电层12时，多个第2导电线36a、36b在第2方向(y方向)排列。在俯视第1前面电极21时，多个第2导电线36a、36b未相互交叉。第2导电线36a既可以和与第2导电线36a相邻的第2导电线36b接触，也可以离开第2导电线36b。
说明经由多个第2导电线群35将第1导电层12和第2引线端子53相互电连接的工序的一个例子。如图36以及图37所示，使用焊线机(未图示)将多个第2导电线36a、36b键合到第1导电层12和第2引线端子53。在俯视第1导电层12时，多个第2导电线36a、36b例如相互平行地排列。之后，使用如镊子的夹具(未图示)夹相互相邻的2根第2导电线36a、36b。相互相邻的2根第2导电线36a、36b变形。如图38所示，在俯视第1导电层12时，相比于键合部35m以及键合部35n，在规定最大间隔Gmax3的多个第2导电线群35各自的部分，多个第2导电线36a、36b在第2方向(y方向)相互接近。
说明经由多个第2导电线群35将第1导电层12和第2引线端子53相互电连接的工序的其他例子。通过控制焊线机(未图示)的动作，在俯视第1导电层12时，相比于键合部35m以及键合部35n，在规定最大间隔Gmax3的多个第2导电线群35各自的部分，使多个第2导电线36a、36b在第2方向(y方向)相互更接近的，并且将多个第2导电线36a、36b键合到第1导电层12和第2引线端子53。该其他例子相比于经由多个第2导电线群35将第1导电层12和第2引线端子53相互电连接的工序的一个例子，能够以更少的工序制造功率模块1e。
之后，本实施方式的功率模块1e的制造方法与实施方式1的功率模块1的制造方法同样地，具备用密封部件60对第1半导体元件20、第2半导体元件25、第1引线端子52的一部分、第2引线端子53的一部分、第3引线端子54的一部分、多个第1导电线群30、多个第2导电线群35以及多个第3导电线44进行密封。本实施方式的功率模块1e的制造方法与实施方式1的功率模块1的制造方法同样地，在设置密封部件60时侵入到密封部件60而留在多个第1导电线31a、31b的下方的气泡通过相互相邻的一对第1导电线群30之间而能够容易地排出到密封部件60的外侧。在设置密封部件60时侵入到密封部件60而留在多个第2导电线36a、36b的下方的气泡通过相互相邻的一对第2导电线群35之间而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。能够得到具有提高的可靠性的功率模块1e。
如图39所示的功率模块1f，多个第1导电线群30也可以分别包括3根以上的第1导电线31a、31b、31c。多个第2导电线群35也可以分别包括3根以上的第2导电线36a、36b、36c。
本实施方式的功率模块1e、1f起到与实施方式1的功率模块1同样的以下的效果。
在本实施方式的功率模块1e、1f中，在俯视第1导电部件(第1前面电极21；第1前面电极21；第1导电层12)时，多个导电线(多个第1导电线31a、31b、31c；多个第1导电线31a、31b、31c；多个第2导电线36a、36b、36c)在第2方向(y方向)排列。在俯视第1导电部件时，相比于第1键合部(键合部30m；键合部30m；键合部35m)以及第2键合部(键合部30n；键合部30p；键合部35n)，在规定最大间隔(最大间隔Gmax1；最大间隔Gmax2；最大间隔Gmax3)的多个导电线群(多个第1导电线群30；多个第1导电线群30；多个第2导电线群35)各自的部分，多个导电线在第2方向(y方向)相互更接近。
因此，在设置密封部件60时侵入到密封部件60而留在多个导电线的下方的气泡通过相互相邻的一对导电线群之间而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。功率模块1e、1f具有提高的可靠性。
在本实施方式的功率模块1e、1f中，能够使多个导电线的根数增加、并且使相互相邻的一对导电线之间的间隔窄。因此，功率模块1e、1f能够在实现小型化的同时处置更大的电流。进而，本实施方式的功率模块1e、1f具备能够省略确认有无气泡的工序的构造，所以能够得到提高的生产效率。
在本实施方式的功率模块1e、1f的制造方法中，经由多个导电线群(多个第1导电线群30；多个第1导电线群30；多个第2导电线群35)将第1导电部件(第1前面电极21；第1前面电极21；第1导电层12)和第2导电部件(第1引线端子52；第2前面电极26；第2引线端子53)相互电连接包括在俯视第1导电部件时，相比于第1键合部(键合部30m；键合部30m；键合部35m)以及第2键合部(键合部30n；键合部30p；键合部35n)，在规定最大间隔(最大间隔Gmax1；最大间隔Gmax2；最大间隔Gmax3)的多个导电线群各自的部分，使多个导电线(多个第1导电线31a、31b、31c；多个第1导电线31a、31b、31c；多个第2导电线36a、36b、36c)在第2方向(y方向)相互更接近。在俯视第1导电部件时，多个导电线在第2方向(y方向)排列。
因此，在设置密封部件60时侵入到密封部件60而留在多个导电线的下方的气泡通过相互相邻的一对导电线群之间而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。根据本实施方式的功率模块1e、1f的制造方法，能够得到具有提高的可靠性的功率模块1e、1f。
根据本实施方式的功率模块1e、1f的制造方法，能够使多个导电线的根数增加、并且使相互相邻的一对导电线之间的间隔窄。因此，能够得到能够处置更大的电流的小型的功率模块1e、1f。进而，根据本实施方式的功率模块1e、1f的制造方法，能够省略确认有无气泡的工序，所以能够以提高的生产效率得到功率模块1e、1f。
实施方式3.
参照图40至图42，说明实施方式3的功率模块1g。本实施方式的功率模块1g具备与实施方式2的功率模块1e同样的结构，但主要在以下方面不同。
在键合部30m与键合部30n之间，多个第1导电线31a、31b具有相互不同的长度。在俯视第1前面电极21时，在键合部30m与键合部30n之间规定最大间隔的多个第1导电线群30各自的部分，多个第1导电线31a、31b相互重叠。第1导电线31a和第1导电线31b在第1导电线31a的顶部和第1导电线31b的顶部相互交叉。
在键合部30m与键合部30p之间，多个第1导电线31a、31b具有相互不同的长度。在俯视第1前面电极21时，在键合部30m与键合部30p之间规定最大间隔的多个第1导电线群30各自的部分，多个第1导电线31a、31b相互重叠。第1导电线31a和第1导电线31b在第1导电线31a的顶部和第1导电线31b的顶部相互交叉。
在键合部35m与键合部35n之间，多个第2导电线36a、36b具有相互不同的长度。在俯视第1导电层12时，在键合部35m与键合部35n之间规定最大间隔的多个第2导电线群35各自的部分，多个第2导电线36a、36b相互重叠。第2导电线36a和第2导电线36b在第2导电线36a的顶部和第2导电线36b的顶部相互交叉。
实施方式3的功率模块1g的制造方法具备与实施方式2的功率模块1e的制造方法同样的工序，但在以下的方面不同。在本实施方式的功率模块1g的制造方法中，在俯视第1前面电极21时，使多个第1导电线31a、31b在第2方向(y方向)相互接近，直至在键合部30m与键合部30n之间规定最大间隔的多个第1导电线群30各自的部分，多个第1导电线31a、31b相互重叠。
在俯视第1前面电极21时，使多个第1导电线31a、31b在第2方向(y方向)相互接近，直至在键合部30m与键合部30p之间规定最大间隔的多个第1导电线群30各自的部分，多个第1导电线31a、31b相互重叠。在俯视第1导电层12时，使多个第2导电线36a、36b在第2方向(y方向)相互接近，直至在键合部35m与键合部35n之间规定最大间隔的多个第2导电线群35各自的部分，多个第2导电线36a、36b相互重叠。
图43所示的功率模块1h具备与功率模块1g同样的结构，但多个第1导电线群30也可以分别包括3根以上的第1导电线31a、31b、31c。多个第2导电线群35也可以分别包括3根以上的第2导电线36a、36b、36c。
本实施方式的功率模块1g、1h起到与实施方式2的功率模块1d、1e同样的以下的效果。
在本实施方式的功率模块1g、1h中，多个导电线(多个第1导电线31a、31b、31c；多个第1导电线31a、31b、31c；多个第2导电线36a、36b、36c)具有相互不同的长度。在俯视第1导电部件(第1前面电极21；第1前面电极21；第1导电层12)时，多个导电线未相互交叉。在俯视第1导电部件时，在多个导电线群(多个第1导电线群30；多个第1导电线群30；多个第2导电线群35)各自的部分，多个导电线相互重叠。
因此，在俯视第1导电部件时，多个导电线的最大间隔进一步变大。在设置密封部件60时侵入到密封部件60而留在多个导电线的下方的气泡通过相互相邻的一对导电线群之间而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。功率模块1g、1h具有提高的可靠性。另外，能够使多个导电线的根数增加、并且使相互相邻的一对导电线之间的间隔进一步窄。因此，功率模块1g、1h能够在实现小型化的同时处置更大的电流。进而，功率模块1g、1h具备能够省略确认有无气泡的工序的构造，所以能够得到提高的生产效率。
实施方式4.
参照图44至图48，说明实施方式4的功率模块1i。本实施方式的功率模块1i具备与实施方式1的功率模块1同样的结构，但主要在代替多个第1导电线群30以及多个第2导电线群35(参照图1至图3)而具备第1导电线群80以及第2导电线群85的方面不同。
如图44至图48所示，功率模块1i还具备第1导电线群80、第2导电线群85、以及多个第3导电线44。
第1导电线群80主要沿着第1方向(x方向)延伸。第1导电线群80由在第2方向(y方向)交替排列的第1导电线81和第2导电线82构成。在俯视第1前面电极21时(俯视第2前面电极26时)，第1导电线81主要沿着第1方向(x方向)延伸。在俯视第1前面电极21时，第2导电线82主要沿着第1方向(x方向)延伸。在本说明书中，俯视第1前面电极21时(俯视第2前面电极26时)是从与第1方向以及第2方向垂直的第3方向(z方向)的第2俯视时。在俯视第1前面电极21时(从第3方向(z方向)的第2俯视时)，第1导电线81未与第2导电线82交叉。例如，第1导电线81分别具有100μm以上且500μm以下的直径，第2导电线82分别具有100μm以上且500μm以下的直径。
第2导电线群85主要沿着第1方向(x方向)延伸。第2导电线群85由在第2方向(y方向)交替排列的第1导电线86和第2导电线87构成。在俯视第1导电层12时(俯视第2引线端子53时、从第3方向(z方向)的第2俯视时)，第1导电线86主要沿着第1方向(x方向)延伸。在俯视第1导电层12时(从第3方向(z方向)的第2俯视时)，第2导电线87主要沿着第1方向(x方向)延伸。在俯视第1导电层12时，第1导电线86未与第2导电线87交叉。例如，第1导电线86分别具有100μm以上且500μm以下的直径，第2导电线87分别具有100μm以上且500μm以下的直径。
多个第3导电线44主要沿着第1方向(x方向)延伸。例如，多个第3导电线44分别具有0.15mm的直径。第2半导体元件25的第3前面电极27和第3引线端子54使用多个第3导电线44相互电连接。
第1导电线群80(第1导电线81、第2导电线82)、第2导电线群85(第1导电线86、第2导电线87)以及多个第3导电线44例如是铝线、铜线、用铝包覆的铜线或者金线。
如图44、图45、图47以及图48所示，第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26使用第1导电线群80相互电连接。第2前面电极26在第1方向(x方向)离开第1前面电极21。第1导电线群80包括与第1半导体元件20的第1前面电极21键合的键合部80m和与第2半导体元件25的第2前面电极26键合的键合部80p。
在从第3方向(z方向)的第2俯视时，相互相邻的第1导电线81和第2导电线82在键合部80m与键合部80p之间，至少离开最小间隔g。在键合部80m，第1导电线81以及第2导电线82也可以在第2方向(y方向)以间距p排列。在键合部80p，第1导电线81以及第2导电线82也可以在第2方向(y方向)以间距p排列。因此，能够在尽可能扩大相互相邻的第1导电线81与第2导电线82之间的间隔的同时，将更多的第1导电线81以及第2导电线82键合到第1前面电极21以及第2前面电极26。键合部80m中的间距p既可以与键合部80p中的间距p相同，也可以不同。
间距p例如是第1导电线81以及第2导电线82各自的直径的4.0倍以下。因此，能够使第1导电线81以及第2导电线82的数量增加，能够使用第1导电线群80在第1半导体元件20的第1前面电极21与第2半导体元件25的第2前面电极26之间流过更大的电流。间距p例如是第1导电线81以及第2导电线82各自的直径的1.5倍以上。
如图44以及图45所示，第1引线端子52和第1半导体元件20的第1前面电极21使用第1导电线群80相互电连接。第1前面电极21在第1方向(x方向)离开第1引线端子52。第1导电线群80包括与第1引线端子52键合的键合部80n和与第1半导体元件20的第1前面电极21键合的键合部80m。
在从第3方向(z方向)的第2俯视时，相互相邻的第1导电线81和第2导电线82在键合部80n与键合部80m之间，至少离开最小间隔。在键合部80n，第1导电线81以及第2导电线82也可以在第2方向(y方向)以间距p排列。在键合部80m，第1导电线81以及第2导电线82也可以在第2方向(y方向)以间距p排列。因此，能够在尽可能扩大相互相邻的第1导电线81与第2导电线82之间的间隔的同时，将更多的第1导电线81以及第2导电线82键合到第1引线端子52以及第1前面电极21。键合部80n中的间距p既可以与键合部80m中的间距p相同，也可以不同。
键合部80n与键合部80m之间的、第1导电线81与第2导电线82之间的最小间隔既可以与键合部80m与键合部80p之间的、第1导电线81与第2导电线82之间的最小间隔g相同，也可以不同。
间距p例如是第1导电线81以及第2导电线82各自的直径的4.0倍以下。因此，能够使第1导电线81以及第2导电线82的数量增加，能够使用第1导电线群80在第1引线端子52与第1半导体元件20的第1前面电极21之间流过更大的电流。间距p例如是第1导电线81以及第2导电线82各自的直径的1.5倍以上。
如图44以及图45所示，第2引线端子53和第1导电层12使用第2导电线群85相互电连接。第1导电层12在第1方向(x方向)离开第2引线端子53。第2导电线群85分别包括与第2引线端子53键合的键合部85n和与第1导电层12键合的键合部85m。
在从第3方向(z方向)的第2俯视时，相互相邻的第1导电线86和第2导电线87在键合部85n与键合部85m之间，至少离开最小间隔。在键合部85n，第1导电线86以及第2导电线87也可以在第2方向(y方向)以间距p排列。在键合部85m，第1导电线86以及第2导电线87也可以在第2方向(y方向)以间距p排列。因此，能够在尽可能扩大相互相邻的第1导电线86与第2导电线87之间的间隔的同时，将更多的第1导电线86以及第2导电线87键合到第2引线端子53以及第1导电层12。键合部85n中的间距p既可以与键合部85m中的间距p相同，也可以不同。
键合部85n与键合部85m之间的、第1导电线86与第2导电线87之间的最小间隔既可以与键合部80m与键合部80p之间的、第1导电线81与第2导电线82之间的最小间隔g相同，也可以不同。键合部85n与键合部85m之间的、第1导电线86与第2导电线87之间的最小间隔既可以与键合部80n与键合部80m之间的、第1导电线81与第2导电线82之间的最小间隔相同，也可以不同。
间距p例如是第1导电线86以及第2导电线87各自的直径的4.0倍以下。因此，能够使第1导电线86以及第2导电线87的数量增加，能够使用第2导电线群85在第1导电层12与第2引线端子53之间流过更大的电流。间距p例如是第1导电线86以及第2导电线87各自的直径的1.5倍以上。
如图45以及图48所示，在从第2方向(y方向)的第1俯视时，从连结键合部80m和键合部80p的第1线71起的第1导电线81的第1顶部81v的第1高度h1大于从第1线71起的第2导电线82的第1部分82u的第2高度h2。第1导电线81的第1顶部81v是第1导电线81中的、最远离第1线71的部分。第2导电线82的第1部分82u是在从第2方向(y方向)的第1俯视时处于通过第1顶部81v并且与第1线71垂直的第2线72上的第2导电线82的部分。第1高度h1与第2高度h2之间的差Δh1是第1导电线81以及第2导电线82各自的直径的2.0倍以上且5.0倍以下。差Δh1是填充物的最大直径的6倍以上且60倍以下。
在本实施方式中，在从第2方向(y方向)的第1俯视时，从第1线71起的第2顶部82v的第3高度h3小于第1高度h1。第2导电线82的第2顶部82v是第2导电线82中的、最远离第1线71的部分。第2导电线82的第1部分82u是从第1线71起的第2导电线82的第2顶部82v。
在键合部80m以及键合部80p，第1导电线81相比于第2导电线82，从第1线71更陡峭地立起。在从第2方向(y方向)的第1俯视时，第1导电线81的第1中间部整体上相比于第2导电线82的第2中间部，远离第1线71。在从第2方向(y方向)的第1俯视时，第1导电线81的第1中间部整体上高于第2导电线82的第2中间部。在从第2方向(y方向)的第1俯视时，第1导电线81的第1中间部未与第2导电线82的第2中间部交叉。第1中间部是键合部80m与键合部80p之间的第1导电线81的部分。第2中间部是键合部80m与键合部80p之间的第2导电线82的部分。
在键合部80m与键合部80p之间，第1导电线81比第2导电线82长。在沿着第1线71的方向，第1导电线81的第1顶部81v处于与第2导电线82的第2顶部82v相同的位置。在本实施方式的变形例中，在从第2方向(y方向)的第1俯视时，第1导电线81的第1顶部81v也可以从第2导电线82的第2顶部82v在沿着第1线71的方向偏移。
如图45所示，在从第2方向(y方向)的第1俯视时，从连结键合部80n和键合部80m的第1线73起的第1导电线81的第1顶部81t的第1高度h4大于从第1线73起的第2导电线82的第1部分82s的第2高度h5。第1导电线81的第1顶部81t是第1导电线81中的、最远离第1线73的部分。第2导电线82的第1部分82s是在从第2方向(y方向)的第1俯视时处于通过第1顶部81t并且与第1线73垂直的第2线74上的第2导电线82的部分。第1高度h4与第2高度h5之间的差Δh2是第1导电线81以及第2导电线82各自的直径的2.0倍以上且5.0倍以下。差Δh2是填充物的最大直径的6倍以上且60倍以下。
在本实施方式中，在从第2方向(y方向)的第1俯视时，从第1线73起的第2顶部82t的第3高度h6小于第1高度h4。第2导电线82的第2顶部82t是第2导电线82中的、最远离第1线73的部分。第2导电线82的第1部分82s是从第1线73起的第2导电线82的第2顶部82t。
在键合部80n以及键合部80m，第1导电线81相比于第2导电线82，从第1线73更陡峭地立起。在从第2方向(y方向)的第1俯视时，第1导电线81的第3中间部整体上相比于第2导电线82的第4中间部远离第1线73。在从第2方向(y方向)的第1俯视时，第1导电线81的第3中间部整体上高于第2导电线82的第4中间部。在从第2方向(y方向)的第1俯视时，第1导电线81的第3中间部未与第2导电线82的第4中间部交叉。第3中间部是键合部80n与键合部80m之间的第1导电线81的部分。第4中间部是键合部80n与键合部80m之间的第2导电线82的部分。
在键合部80n与键合部80m之间，第1导电线81比第2导电线82长。在沿着第1线73的方向，第1导电线81的第1顶部81t处于与第2导电线82的第2顶部82t相同的位置。在本实施方式的变形例中，在从第2方向(y方向)的第1俯视时，第1导电线81的第1顶部81t也可以从第2导电线82的第2顶部82t在沿着第1线73的方向偏移。
第2导电线群85也可以与连接第1引线端子52和第1半导体元件20的第1前面电极21的第1导电线群80同样地构成。
参照图45、图47以及图48，说明连接第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26的第1导电线群80的作用。第1高度h1与第2高度h2之间的差Δh1大于从第3方向(z方向)的第2俯视时的、第1键合部与第2键合部之间的、相互相邻的第1导电线81与第2导电线82之间的最小间隔g。因此，第1导电线81与第2导电线82之间的间隙G扩大。进而，第1导电线81和第2导电线82在第2方向(y方向)交替排列。无需扩大上述最小间隔g而能够高效地扩大第1导电线81与第2导电线82之间的间隙G。在设置密封部件60时侵入到密封部件60而留在第1导电线81以及第2导电线82的下方的气泡通过相互相邻的第1导电线81与第2导电线82之间的间隙G而能够容易地排出到密封部件60的外侧。间隙G例如是1.05mm以上。间隙G既可以是1.10mm以上，也可以是1.20mm以上。
相对于此，在图49以及图50所示的比较例的功率模块中，第1导电线81的第1顶部81v和第2导电线82的第2顶部82v具有相同的高度、并且在第1方向(x方向)处于相同的位置。在比较例的功率模块中，相比于本实施方式的功率模块1i，相互相邻的第1导电线81与第2导电线82之间的间隙更窄。因此，在设置密封部件60时侵入到密封部件60的气泡有时在第1导电线81以及第2导电线82的下方的密封部件60中残存。该气泡使密封部件60的绝缘性能降低，使功率模块1i的可靠性降低。
连接第1引线端子52和第1半导体元件20的第1前面电极21的第1导电线群80也具有与连接第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26的第1导电线群80同样的作用。第2导电线群85也可以具有与连接第1引线端子52和第1半导体元件20的第1前面电极21的第1导电线群80同样的作用。
参照图44至图46以及图51至图54，说明实施方式4的功率模块1i的制造方法。
如图51所示，本实施方式的功率模块1i的制造方法具备将第1半导体元件20以及第2半导体元件25搭载到电路基板10上。具体而言，在绝缘基板11的第1主面粘贴第1导电层12，在绝缘基板11的第2主面粘贴第2导电层13。这样，准备电路基板10。之后，通过第1导电接合部件23以及第2导电接合部件28，将第1半导体元件20以及第2半导体元件25分别搭载到电路基板10上。例如，在第1导电接合部件23以及第2导电接合部件28是焊料的情况下，使用回流焊接法，将第1半导体元件20以及第2半导体元件25焊接到电路基板10的第1导电层12。
如图52所示，本实施方式的功率模块1i的制造方法具备将电路基板10安装到壳体50。例如，电路基板10使用如硅树脂粘接剂的接合部件51接合到壳体50。
如图53以及图54所示，本实施方式的功率模块1i的制造方法具备使用第1导电线群80将第1半导体元件20的第1前面电极21和第2半导体元件25的第2前面电极26相互电连接。第2前面电极26在第1方向(x方向)离开第1前面电极21。第1导电线群80由在与第1方向(x方向)交叉的第2方向(y方向)交替排列的第1导电线81和第2导电线82构成。第1导电线群80包括与第1半导体元件20的第1前面电极21键合的键合部80m和与第2前面电极26键合的键合部80p。具体而言，使用焊线机(未图示)将第1导电线81以及第2导电线82在键合部80m与第1前面电极21键合，在键合部80p与第2前面电极26键合。
第1高度h1与第2高度h2之间的差Δh1大于从第3方向(z方向)的第2俯视时的、键合部80m与键合部80p之间的、相互相邻的第1导电线81与第2导电线82之间的最小间隔g。第1高度h1是在从第2方向(y方向)的第1俯视时，从连结键合部80m和键合部80p的第1线71起的第1导电线81的第1顶部81v的第1高度。第2高度h2是在从第2方向(y方向)的第1俯视时，从第1线71起的第2导电线82的第1部分82u的高度。第1部分82u是在从第2方向(y方向)的第1俯视时处于通过第1顶部81v并且与第1线71垂直的第2线72上的第2导电线82的部分。
在从第2方向(y方向)的第1俯视时，从第1线71起的第1导电线81的第1顶部81v的第1高度h1大于从第1线71起的第2导电线82的第1部分82u的第2高度h2。第1高度h1与第2高度h2之间的差Δh1是第1导电线81以及第2导电线82各自的直径的2.0倍以上且5.0倍以下。差Δh1是填充物的最大直径的6倍以上且60倍以下。
在从第2方向(y方向)的第1俯视时，从第1线71起的第2顶部82v的第3高度h3小于第1高度h1。第2导电线82的第1部分82u是从第1线71起的第2导电线82的第2顶部82v。
在键合部80m以及键合部80p，第1导电线81相比于第2导电线82，从第1线71更陡峭地立起。在从第2方向(y方向)的第1俯视时，第1导电线81的第1中间部整体上相比于第2导电线82的第2中间部远离第1线71。在从第2方向(y方向)的第1俯视时，第1导电线81的第1中间部整体上高于第2导电线82的第2中间部。在从第2方向(y方向)的第1俯视时，第1导电线81的第1中间部未与第2导电线82的第2中间部交叉。第1中间部是键合部80m与键合部80p之间的第1导电线81的部分。第2中间部是键合部80m与键合部80p之间的第2导电线82的部分。
在键合部80m与键合部80p之间，第1导电线81比第2导电线82长。在沿着第1线71的方向，第1导电线81的第1顶部81v处于与第2导电线82的第2顶部82v相同的位置。在本实施方式的变形例中，在从第2方向(y方向)的第1俯视时，第1导电线81的第1顶部81v也可以从第2导电线82的第2顶部82v在沿着第1线71的方向偏移。
如图53以及图54所示，本实施方式的功率模块1i的制造方法具备使用第1导电线群80将第1引线端子52和第1半导体元件20的第1前面电极21相互电连接。第1前面电极21在第1方向(x方向)离开第1引线端子52。第1导电线群80由在与第1方向(x方向)交叉的第2方向(y方向)交替排列的第1导电线81和第2导电线82构成。第1导电线群80包括与第1引线端子52键合的键合部80n和与第1半导体元件20的第1前面电极21键合的键合部80m。具体而言，使用焊线机(未图示)将第1导电线81以及第2导电线82在键合部80n与第1引线端子52键合，在键合部80m与第1前面电极21键合。
第1高度h4与第2高度h5之间的差Δh2大于从第3方向(z方向)的第2俯视时的、键合部80n与键合部80m之间的、相互相邻的第1导电线81与第2导电线82之间的最小间隔。第1高度h4是在从第2方向(y方向)的第1俯视时，从连结键合部80n和键合部80m的第1线73起的第1导电线81的第1顶部81t的高度。第2高度h5是在从第2方向(y方向)的第1俯视时，从第1线73起的第2导电线82的第1部分82s的高度。第1部分82s是在从第2方向(y方向)的第1俯视时处于通过第1顶部81t并且与第1线73垂直的第2线74上的第2导电线82的部分。
在从第2方向(y方向)的第1俯视时，从第1线73起的第1导电线81的第1顶部81t的第1高度h4大于从第1线73起的第2导电线82的第1部分82s的第2高度h5。第1高度h4与第2高度h5之间的差Δh2是第1导电线81以及第2导电线82各自的直径的2.0倍以上且5.0倍以下。差Δh2是填充物的最大直径的6倍以上且60倍以下。
在从第2方向(y方向)的第1俯视时，从第1线73起的第2顶部82t的第3高度h6小于第1高度h4。第2导电线82的第1部分82s是从第1线73起的第2导电线82的第2顶部82t。
在键合部80n以及键合部80m，第1导电线81相比于第2导电线82，从第1线73更陡峭地立起。在从第2方向(y方向)的第1俯视时，第1导电线81的第3中间部整体上相比于第2导电线82的第4中间部远离第1线73。在从第2方向(y方向)的第1俯视时，第1导电线81的第3中间部整体上高于第2导电线82的第4中间部。在从第2方向(y方向)的第1俯视时，第1导电线81的第3中间部未与第2导电线82的第4中间部交叉。第3中间部是键合部80n与键合部80m之间的第1导电线81的部分。第4中间部是键合部80n与键合部80m之间的第2导电线82的部分。
在键合部80n与键合部80m之间，第1导电线81比第2导电线82长。在沿着第1线73的方向，第1导电线81的第1顶部81t处于与第2导电线82的第2顶部82t相同的位置。在本实施方式的变形例中，在从第2方向(y方向)的第1俯视时，第1导电线81的第1顶部81t也可以从第2导电线82的第2顶部82t在沿着第1线73的方向偏移。
如图53以及图54所示，本实施方式的功率模块1i的制造方法具备使用第2导电线群85将第2引线端子53和第1导电层12相互电连接。第1导电层12在第1方向(x方向)离开第2引线端子53。第2导电线群85由在与第1方向(x方向)交叉的第2方向(y方向)交替排列的第1导电线86和第2导电线87构成。第2导电线群85包括与第2引线端子53键合的键合部85n和与第1导电层12键合的键合部85m。具体而言，使用焊线机(未图示)将第1导电线86以及第2导电线87在键合部85n与第2引线端子53键合，在键合部85m与第1导电层12键合。第2导电线群85也可以与连接第1引线端子52和第1半导体元件20的第1前面电极21的第1导电线群80同样地构成。
如图53以及图54所示，本实施方式的功率模块1i的制造方法具备使用多个第3导电线44将第2半导体元件25的第3前面电极27和第3引线端子54相互电连接。具体而言，使用焊线机(未图示)将多个第3导电线44键合到第2半导体元件25的第3前面电极27和第3引线端子54。对多个第1导电线群80、多个第2导电线群85以及多个第3导电线44进行键合的工序也可以在将电路基板10安装到壳体50的工序之前进行。
本实施方式的功率模块1i的制造方法具备用密封部件60对第1半导体元件20、第2半导体元件25、第1引线端子52的一部分、第2引线端子53的一部分、第3引线端子54的一部分、第1导电线群80、第2导电线群85以及多个第3导电线44进行密封。这样，能够得到图44至图46所示的功率模块1i。
在用密封部件60密封的工序的第一例中，例如在500Pa的减压气氛中保持密封材料，对密封材料实施消泡处理。密封材料是如环氧树脂或者硅树脂的可直接灌封的绝缘树脂。密封材料通过直接灌封法被供给到壳体50内。可直接灌封的绝缘树脂例如具有5Pa·S以上的粘度。可直接灌封的绝缘树脂例如具有7Pa·S以上的粘度。可直接灌封的绝缘树脂例如具有10Pa·S以上的粘度。可直接灌封的绝缘树脂例如具有30Pa·S以下的粘度。密封材料的粘度越大，在设置密封部件60时气泡易于侵入到密封材料、并且难以从密封材料排出气泡。在本说明书中，在40℃以上且90℃以下的温度下，测定绝缘树脂的粘度。
之后，例如在40℃以上且90℃以下的温度下，对密封材料进行加热。将加热后的密封材料供给到壳体50内，在壳体50内设置密封材料。对密封材料进行消泡。例如，也可以通过在减压气氛中保持密封材料，对密封材料进行消泡。在一个例子中，例如在700Pa以上且1500Pa以下的减压气氛中，保持包含密封材料的壳体50。在其他例子中，也可以通过使密封材料振动，对密封材料进行消泡。特定而言，使包含密封材料的壳体50振动。密封材料例如在10Hz以上且1kHz以下的振动频率下振动。之后，使密封材料硬化。这样，设置密封部件60。
在用密封部件60密封的工序的第二例中，密封部件60不使用壳体50，而通过传递模塑法设置。具体而言，例如在500Pa的减压气氛中保持密封材料，对密封材料实施消泡处理。将搭载有第1半导体元件20及第2半导体元件25的电路基板10、第1引线端子52的一部分、第2引线端子53的一部分、第3引线端子54的一部分、多个第1导电线群80、多个第2导电线群85以及多个第3导电线44设置到模具内。将密封材料注入到模具内。密封材料是具有比可直接灌封的绝缘树脂低的粘度的绝缘树脂。密封材料例如具有0.2Pa·S以上的粘度。密封材料例如具有2.0Pa·S以下的粘度。密封材料例如是硅凝胶。与第一例同样地，对密封材料进行消泡，使密封材料硬化。这样，设置密封部件60。
本实施方式的功率模块1i具备2个半导体元件(第1半导体元件20、第2半导体元件25)，但也可以具备1个以上的半导体元件。例如，本实施方式的功率模块1i是将二极管(第1半导体元件20)以及IGBT(第2半导体元件25)包含一对的1合1类型的功率模块1i，但既可以是将二极管(第1半导体元件20)以及IGBT(第2半导体元件25)包含二对的2合1类型的功率模块1i，也可以是将二极管(第1半导体元件20)以及IGBT(第2半导体元件25)包含六对的6合1类型的功率模块1i。
说明本实施方式的功率模块1i及其制造方法的效果。
本实施方式的功率模块1i具备第1导电部件(第1前面电极21；第1引线端子52)、在第1方向(x方向)离开第1导电部件的第2导电部件(第2前面电极26；第1前面电极21)、将第1导电部件和第2导电部件相互电连接的导电线群(第1导电线群80)以及密封第1导电部件的至少一部分、第2导电部件的至少一部分及导电线群的密封部件60。导电线群由在与第1方向交叉的第2方向(y方向)交替排列的第1导电线81和第2导电线82构成。导电线群分别包括与第1导电部件键合的第1键合部(键合部80m；键合部80n)和与第2导电部件键合的第2键合部(键合部80p；键合部80m)。在从第2方向的第1俯视时，从连结第1键合部和第2键合部的第1线71、73起的第1导电线81的第1顶部81v、81t的第1高度h1、h4大于从第1线71、73起的第2导电线82的第1部分82u、82s的第2高度h2、h5。第1部分82u、82s是在第1俯视时处于通过第1顶部81v、81t并且与第1线71、73垂直的第2线72、74上的第2导电线82的部分。第1高度h1、h4与第2高度h2、h5之间的差Δh1、Δh2大于从与第1方向以及第2方向垂直的第3方向(z方向)的第2俯视时的、第1键合部(键合部80m；键合部80n)与第2键合部(键合部80p；键合部80m)之间的、相互相邻的第1导电线81与第2导电线82之间的最小间隔。
本实施方式的功率模块1i的制造方法具备使用导电线群(第1导电线群80；第1导电线群80)将第1导电部件(第1前面电极21；第1引线端子52)和在第1方向(x方向)离开第1导电部件的第2导电部件(第2前面电极26；第1前面电极21)相互电连接。导电线群由在与第1方向交叉的第2方向(y方向)交替排列的第1导电线81和第2导电线82构成。本实施方式的功率模块1i的制造方法具备用密封部件60对第1导电部件的至少一部分、第2导电部件的至少一部分以及导电线群进行密封。导电线群分别包括与第1导电部件键合的第1键合部(键合部80m；键合部80n)和与第2导电部件键合的第2键合部(键合部80p；键合部80m)。在从第2方向的第1俯视时，从连结第1键合部和第2键合部的第1线71、73起的第1导电线81的第1顶部81v、81t的第1高度h1、h4大于从第1线71、73起的第2导电线82的第1部分82u、82s的第2高度h2、h5。第1部分82u、82s是在第1俯视时处于通过第1顶部81v、81t并且与第1线71、73垂直的第2线72、74上的第2导电线82的部分。第1高度h1、h4与第2高度h2、h5之间的差Δh1、Δh2大于从与第1方向以及第2方向垂直的第3方向(z方向)的第2俯视时的、第1键合部与第2键合部之间的、相互相邻的第1导电线81与第2导电线82之间的最小间隔。
因此，第1导电线81与第2导电线82之间的间隙(参照例如图48的间隙G)扩大。进而，第1导电线81和第2导电线82在第2方向(y方向)交替排列。无需扩大上述最小间隔，而能够高效地扩大第1导电线81与第2导电线82之间的间隙。因此，在设置密封部件60时侵入到密封部件60而留在第1导电线81以及第2导电线82的下方的气泡通过相互相邻的第1导电线81与第2导电线82之间的间隙而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。
在本实施方式的功率模块1i及其制造方法中，第1高度h1、h4与第2高度h2、h5之间的差Δh1、Δh2是第1导电线81以及第2导电线82各自的直径的2.0倍以上且5.0倍以下。
第1导电线81的第1顶部81v、81t的第1高度h1、h4与第2导电线82的第1部分82u、82s的第2高度h2、h5之间的差Δh1、Δh2是第1导电线81以及第2导电线82各自的直径的2.0倍以上。第1导电线81与第2导电线82之间的间隙(参照例如图48的间隙G)扩大。进而，第1导电线81和第2导电线82在第2方向(y方向)交替排列。无需扩大上述最小间隔，而能够高效地扩大第1导电线81与第2导电线82之间的间隙。因此，在设置密封部件60时侵入到密封部件60而留在第1导电线81以及第2导电线82的下方的气泡通过相互相邻的第1导电线81与第2导电线82之间的间隙而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。
另外，第1导电线81的第1顶部81v、81t的第1高度h1、h4与第2导电线82的第1部分82u、82s的第2高度h2、h5之间的差Δh1、Δh2是第1导电线81以及第2导电线82各自的直径的5.0倍以下。因此，能够通过密封部件60对第1导电线81以及第2导电线82全部进行密封，并且确保第2导电线82与电路基板10之间的电绝缘。进而，第1导电线81的电阻不会过度大于第2导电线82的电阻，所以防止在第2导电线82流过的电流过度大于在第1导电线81流过的电流，能够防止第2导电线82的断线。本实施方式的功率模块1i具有提高的可靠性。根据本实施方式的功率模块1i的制造方法，能够得到具有提高的可靠性的功率模块1i。
在本实施方式的功率模块1i及其制造方法中，在从第2方向(y方向)的第1俯视时，从第1线71、73起的第2顶部82v、82t的第3高度h3、h6小于第1高度h1、h4。在第1键合部(键合部80m；键合部80n)以及第2键合部(键合部80p；键合部80m)，第1导电线81相比于第2导电线82，从第1线71、73更陡峭地立起。本实施方式的功率模块1i具有提高的可靠性。根据本实施方式的功率模块1i的制造方法，能够得到具有提高的可靠性的功率模块1i。
在本实施方式的功率模块1i及其制造方法中，第2导电线82的第1部分82u、82s是从第1线71、73起的第2导电线82的第2顶部82v、82t。在沿着第1线71、73的方向，第1导电线81的第1顶部81v、81t处于与第2导电线82的第2顶部82v、82t相同的位置。本实施方式的功率模块1i具有提高的可靠性。根据本实施方式的功率模块1i的制造方法，能够得到具有提高的可靠性的功率模块1i。
在本实施方式的功率模块1i及其制造方法中，在从第2方向(y方向)的第1俯视时，第1导电线81的第1顶部81v、81t也可以从第2导电线82的第2顶部82v、82t在沿着第1线71、73的方向偏移。因此，第1高度h1、h4与第2高度h2、h5之间的差Δh1、Δh2进一步变大，第1导电线81与第2导电线82之间的间隙进一步扩大。在设置密封部件60时侵入到密封部件60而留在第1导电线81以及第2导电线82的下方的气泡通过相互相邻的第1导电线81与第2导电线82之间的间隙而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。本实施方式的功率模块1i具有提高的可靠性。根据本实施方式的功率模块1i的制造方法，能够得到具有提高的可靠性的功率模块1i。
在本实施方式的功率模块1i及其制造方法中，密封部件60包含绝缘树脂和在绝缘树脂中分散的填充物。第1高度h1、h4与第2高度h2、h5之间的差Δh1、Δh2是填充物的最大直径的6倍以上且60倍以下。因此，第1导电线81与第2导电线82之间的间隙扩大。在设置密封部件60时侵入到密封部件60而留在第1导电线81以及第2导电线82的下方的气泡通过相互相邻的第1导电线81与第2导电线82之间的间隙而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。本实施方式的功率模块1i具有提高的可靠性。根据本实施方式的功率模块1i的制造方法，能够得到具有提高的可靠性的功率模块1i。
在本实施方式的功率模块1i的制造方法中，密封包括：设置密封材料；对密封材料进行消泡；以及使密封材料硬化而形成密封部件60。因此，抑制气泡在密封部件60中残存。根据本实施方式的功率模块1i的制造方法，能够得到具有提高的可靠性的功率模块1i。
实施方式5.
参照图55至图59，说明实施方式5的功率模块1j。本实施方式的功率模块1j具备与实施方式4的功率模块1i同样的结构，本实施方式的功率模块1j的制造方法具备与实施方式4的功率模块1i的制造方法同样的工序，但主要在以下方面不同。
参照图56、图58以及图59，在本实施方式中，在从第2方向(y方向)的第1俯视时，第1导电线81的第1顶部81v从第2导电线82的第2顶部82v在沿着第1线71的方向偏移。在键合部80m，第2导电线82相比于第1导电线81，从第1线71更陡峭地立起。在键合部80p，第1导电线81相比于第2导电线82，从第1线71更陡峭地立起。在从第2方向(y方向)的第1俯视时，第1导电线81的第1中间部与第2导电线82的第2中间部交叉。第1中间部是键合部80m与键合部80p之间的第1导电线81的部分。第2中间部是键合部80m与键合部80p之间的第2导电线82的部分。
第2导电线82的第1部分82u处于第2导电线82的第2顶部82v与键合部80p之间。在键合部80m与键合部80p之间，第1导电线81具有与第2导电线82相同的长度。在本说明书中，第1导电线81的第1长度与第2导电线82的第2长度相同意味着第1导电线81的第1长度是第2导电线82的第2长度的97％以上且103％以下。如图56所示，在从第2方向(y方向)的第1俯视时，从第1线71起的第2顶部82v的第3高度h3等于第1高度h1。
参照图56，在本实施方式中，在从第2方向(y方向)的第1俯视时，第1导电线81的第1顶部81t从第2导电线82的第2顶部82t在沿着第1线71的方向偏移。在键合部80n，第2导电线82相比于第1导电线81，从第1线73更陡峭地立起。在键合部80m，第1导电线81相比于第2导电线82，从第1线73更陡峭地立起。在从第2方向(y方向)的第1俯视时，第1导电线81的第3中间部与第2导电线82的第4中间部交叉。第3中间部是键合部80n与键合部80m之间的第1导电线81的部分。第4中间部是键合部80n与键合部80m之间的第2导电线82的部分。
第2导电线82的第1部分82s处于第2导电线82的第2顶部82t与键合部80m之间。在键合部80n与键合部80m之间，第1导电线81具有与第2导电线82相同的长度。如图56所示，在从第2方向(y方向)的第1俯视时，从第1线73起的第2顶部82t的第3高度h6等于第1高度h4。
第2导电线群85也可以与连接第1引线端子52和第1半导体元件20的第1前面电极21的第1导电线群80同样地构成。
参照图60，在本实施方式的变形例的功率模块1k中，在从第2方向(y方向)的第1俯视时，从第1线71起的第2顶部82v的第3高度h3也可以小于第1高度h1。在从第2方向(y方向)的第1俯视时，从第1线73起的第2顶部82t的第3高度h6也可以小于第1高度h4。因此，第1高度h1、h4与第2高度h2、h5之间的差Δh1、Δh2进一步变大，第1导电线81与第2导电线82之间的间隙(参照例如图59的间隙G)进一步扩大。
本实施方式的功率模块1j、1k及其制造方法除了实施方式4的功率模块1i及其制造方法的效果以外，还起到以下的效果。
在本实施方式的功率模块1j、1k及其制造方法中，在从第2方向(y方向)的第1俯视时，第1导电线81的第1顶部81v、81t从第2导电线82的第2顶部82v、82t在沿着第1线71、73的方向偏移。在第1键合部(键合部80m；键合部80n)，第2导电线82相比于第1导电线81，从第1线71、73更陡峭地立起。在第2键合部(键合部80p；键合部80m)，第1导电线81相比于第2导电线82，从第1线71、73更陡峭地立起。
因此，即使假设在从第2方向(y方向)的第1俯视时，第2顶部82v、82t的第3高度h3、h6等于第1顶部81v、81t的第1高度h1、h4，第1高度h1、h4与第2高度h2、h5之间的差Δh1、Δh2进一步变大，第1导电线81与第2导电线82之间的间隙进一步扩大。在设置密封部件60时侵入到密封部件60而留在第1导电线81以及第2导电线82的下方的气泡通过相互相邻的第1导电线81与第2导电线82之间的间隙而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。本实施方式的功率模块1j、1k具有提高的可靠性。根据本实施方式的功率模块1j、1k的制造方法，能够得到具有提高的可靠性的功率模块1j、1k。
在本实施方式的功率模块1k及其制造方法中，在从第2方向(y方向)的第1俯视时，从第1线71、73起的第2顶部82v、82t的第3高度h3、h6小于第1高度h1、h4。因此，第1高度h1、h4与第2高度h2、h5之间的差Δh1、Δh2进一步变大，第1导电线81与第2导电线82之间的间隙进一步扩大。在设置密封部件60时侵入到密封部件60而留在第1导电线81以及第2导电线82的下方的气泡通过相互相邻的第1导电线81与第2导电线82之间的间隙而能够容易地排出到密封部件60的外侧。防止密封部件60的绝缘性能降低。本实施方式的功率模块1k具有提高的可靠性。根据本实施方式的功率模块1k的制造方法，能够得到具有提高的可靠性的功率模块1k。
在本实施方式的功率模块1j、1k中，在第1键合部(键合部80m；键合部80n)与第2键合部(键合部80p；键合部80m)之间，第1导电线81具有与第2导电线82相同的长度。因此，能够通过密封部件60对第1导电线81以及第2导电线82全部进行密封，并且确保第2导电线82和电路基板10的电绝缘。进而，第1导电线81的电阻实质上等于第2导电线82的电阻。在第1导电线81以及第2导电线82均等地流过电流，能够防止第1导电线81以及第2导电线82的断线。本实施方式的功率模块1j、1k具有提高的可靠性。根据本实施方式的功率模块1j、1k的制造方法，能够得到具有提高的可靠性的功率模块1j、1k。
实施方式6.
参照图61至图65，说明实施方式6的功率模块1l。本实施方式的功率模块1l具备与实施方式4的功率模块1i同样的结构，本实施方式的功率模块1l的制造方法具备与实施方式4的功率模块1i的制造方法同样的工序，但主要在以下方面不同。
参照图62、图64以及图65，在本实施方式中，在从第2方向(y方向)的第1俯视时，从第1线71起的第2顶部82v的第3高度h3小于第1高度h1。在键合部80m以及键合部80p，第1导电线81相比于第2导电线82，从第1线71更缓慢地立起。
在从第2方向(y方向)的第1俯视时，第1导电线81的第1中间部分与第2导电线82的第3中间部分交叉。第1导电线81的第1中间部分是键合部80m与第1顶部81v之间的部分。第2导电线82的第3中间部分是键合部80m与第2顶部82v之间的部分。在从第2方向(y方向)的第1俯视时，第1导电线81的第2中间部分与第2导电线82的第4中间部分交叉。第1导电线81的第2中间部分是键合部80p与第1顶部81v之间的部分。第2导电线82的第4中间部分是键合部80p与第2顶部82v之间的部分。
在本实施方式中，在键合部80m与键合部80p之间，第1导电线81具有与第2导电线82相同的长度。第2导电线82的第1部分82u是从第1线71起的第2导电线82的第2顶部82v。在本实施方式的变形例中，在从第2方向(y方向)的第1俯视时，第1导电线81的第1顶部81v也可以从第2导电线82的第2顶部82v在沿着第1线71的方向偏移。
参照图62，在本实施方式中，在从第2方向(y方向)的第1俯视时，从第1线73起的第2顶部82t的第3高度h6小于第1高度h4。在键合部80n以及键合部80m，第1导电线81相比于第2导电线82，从第1线71更缓慢地立起。
在从第2方向(y方向)的第1俯视时，第1导电线81的第5中间部分与第2导电线82的第7中间部分交叉。第1导电线81的第5中间部分是键合部80n与第1顶部81t之间的部分。第2导电线82的第7中间部分是键合部80n与第2顶部82t之间的部分。在从第2方向(y方向)的第1俯视时，第1导电线81的第6中间部分与第2导电线82的第8中间部分交叉。第1导电线81的第6中间部分是键合部80m与第1顶部81t之间的部分。第2导电线82的第8中间部分是键合部80m与第2顶部82t之间的部分。
在本实施方式中，在键合部80n与键合部80m之间，第1导电线81具有与第2导电线82相同的长度。第2导电线82的第1部分82s是从第1线73起的第2导电线82的第2顶部82t。在本实施方式的变形例中，在从第2方向(y方向)的第1俯视时，第1导电线81的第1顶部81t也可以从第2导电线82的第2顶部82t在沿着第1线73的方向偏移。
第2导电线群85也可以与连接第1引线端子52和第1半导体元件20的第1前面电极21的第1导电线群80同样地构成。
说明本实施方式的功率模块1l及其制造方法的效果。
在本实施方式的功率模块1l及其制造方法中，在从第2方向(y方向)的第1俯视时，从第1线71、73起的第2顶部82v、82t的第3高度h3、h6小于第1高度h1、h4。在第1键合部(键合部80m；键合部80n)以及第2键合部(键合部80p；键合部80m)，第1导电线81相比于第2导电线82，从第1线71、73更缓慢地立起。本实施方式的功率模块1l及其制造方法起到与实施方式4的功率模块1i及其制造方法同样的效果。
在本实施方式的功率模块1l中，在第1键合部(键合部80m；键合部80n)与第2键合部(键合部80p；键合部80m)之间，第1导电线81具有与第2导电线82相同的长度。因此，能够通过密封部件60对第1导电线81以及第2导电线82全部进行密封，并且确保第2导电线82和电路基板10的电绝缘。进而，第1导电线81的电阻实质上等于第2导电线82的电阻。在第1导电线81以及第2导电线82均等地流过电流，能够防止第1导电线81以及第2导电线82的断线。本实施方式的功率模块1l具有提高的可靠性。根据本实施方式的功率模块1l的制造方法，能够得到具有提高的可靠性的功率模块1l。
实施方式7.
本实施方式是将实施方式1至实施方式6的功率模块1-1l应用于电力变换装置的例子。本实施方式的电力变换装置200没有特别限定，但以下说明是三相的逆变器的情况。
图66所示的电力变换系统包括电源100、电力变换装置200、负载300。电源100是直流电源，对电力变换装置200供给直流电力。电源100没有特别限定，但例如既可以由直流系统、太阳能电池或者蓄电池构成，也可以由与交流系统连接的整流电路或者AC/DC转换器构成。电源100也可以由将从直流系统输出的直流电力变换为其他直流电力的DC/DC转换器构成。
电力变换装置200是连接于电源100与负载300之间的三相的逆变器，将从电源100供给的直流电力变换为交流电力，对负载300供给交流电力。电力变换装置200如图66所示，具备：主变换电路201，将直流电力变换为交流电力而输出；以及控制电路203，将控制主变换电路201的控制信号输出给主变换电路201。
负载300是通过从电力变换装置200供给的交流电力驱动的三相的电动机。此外，负载300没有特别限定，但为搭载于各种电气设备的电动机、例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或者空调设备的电动机。
以下，详细说明电力变换装置200。主变换电路201具备开关元件(未图示)和续流二极管(未图示)。通过开关元件对从电源100供给的电压进行开关，主变换电路201将从电源100供给的直流电力变换为交流电力，供给到负载300。主变换电路201的具体的电路结构有各种例子，但本实施方式所涉及的主变换电路201是2电平的三相全桥电路，能够由6个开关元件和与各个开关元件反并联的6个续流二极管构成。在主变换电路201的各开关元件以及各续流二极管的至少任意器件中，应用上述实施方式1至实施方式6的功率模块1-1l中的任意功率模块。关于6个开关元件，针对每2个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相以及W相)。而且，各上下支路的输出端子、即主变换电路201的3个输出端子与负载300连接。
另外，主变换电路201具备驱动各开关元件的驱动电路(未图示)。驱动电路既可以内置于半导体模块202，也可以与半导体模块202独立地设置。驱动电路生成驱动包含于主变换电路201的开关元件的驱动信号，对主变换电路201的开关元件的控制电极供给驱动信号。具体而言，依照来自控制电路203的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路203以对负载300供给期望的电力的方式，控制主变换电路201的开关元件。具体而言，根据应供给到负载300的电力，计算主变换电路201的各开关元件应成为导通状态的时间(导通时间)。例如，能够通过根据应输出的电压调制开关元件的导通时间的脉冲宽度调制(PWM)控制，控制主变换电路201。而且，以在各时间点，对应成为导通状态的开关元件输出导通信号，对应成为截止状态的开关元件输出截止信号的方式，向主变换电路201具备的驱动电路输出控制指令(控制信号)。驱动电路依照该控制信号，向各开关元件的控制电极输出导通信号或者截止信号作为驱动信号。
在本实施方式所涉及的电力变换装置200中，作为包含于主变换电路201的半导体模块202，应用实施方式1至实施方式6所涉及的功率模块1-1l中的任意功率模块。因此，本实施方式所涉及的电力变换装置200具有提高的可靠性。
在本实施方式中，说明在2电平的三相逆变器中应用本发明的例子，但不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但既可以是3电平的电力变换装置，也可以是多电平的电力变换装置。在电力变换装置对单相负载供给电力的情况下，也可以在单相的逆变器中应用本发明。在电力变换装置对直流负载等供给电力的情况下，也可以在DC/DC转换器或者AC/DC转换器中应用本发明。
应用本发明的电力变换装置不限定于负载是电动机的情况，例如，能够嵌入到放电加工机或者激光加工机的电源装置或者感应加热烹调器或者非接触器供电系统的电源装置。应用本发明的电力变换装置能够用作太阳能发电系统或者蓄电系统等的功率调节器。
应认为本次公开的实施方式1-7在所有方面为例示而非限制性的。只要不存在矛盾，也可以组合本次公开的实施方式1-7的至少2个。本发明的范围并非由上述说明而示出而由权利要求书示出，意图包括与权利要求书均等的意义以及范围内的所有变更。

Claims (20)

1.一种功率模块，具备：
第1导电部件；
第2导电部件，在第1方向上离开所述第1导电部件；
多个导电线群，将所述第1导电部件和所述第2导电部件相互电连接；以及
绝缘密封部件，对所述第1导电部件的至少一部分、所述第2导电部件的至少一部分及所述多个导电线群进行密封，
所述多个导电线群在与所述第1方向垂直的第2方向上并联地排列，所述多个导电线群分别由多个导电线构成，
所述多个导电线仅由所述绝缘密封部件覆盖，
所述多个导电线群分别包括与所述第1导电部件键合的第1键合部和与所述第2导电部件键合的第2键合部，
在俯视所述第1导电部件时，相互相邻的一对所述导电线群的中间部之间在所述第2方向上的最大间隔大于所述一对导电线群的所述第1键合部之间在所述第2方向上的第1间隔，所述中间部处于所述第1键合部与所述第2键合部之间，
在所述俯视时，所述一对导电线群的所述中间部之间在所述第2方向上的所述最大间隔大于所述一对导电线群的所述第2键合部之间在所述第2方向上的第2间隔，
在所述中间部，所述多个导电线相互交叉。
2.根据权利要求1所述的功率模块，其中，
在所述俯视时，所述多个导电线的顶部的位置相互不同，
所述多个导电线具有相互相同的长度。
3.根据权利要求1所述的功率模块，其中，
所述第1导电部件是第1半导体元件的第1电极，
所述第2导电部件是第2半导体元件的第2电极，
所述第1电极处于与所述第2电极不同的高度，
在所述俯视时，所述多个导电线的顶部相互重叠。
4.根据权利要求1所述的功率模块，其中，
在所述俯视时，所述多个导电线在所述第2方向上排列，
在所述俯视时，相比于所述第1键合部以及所述第2键合部，在规定所述最大间隔的所述多个导电线群各自的部分，所述多个导电线在所述第2方向上相互更接近。
5.根据权利要求4所述的功率模块，其中，
所述多个导电线具有相互不同的长度，
在所述俯视时，所述多个导电线未相互交叉，
在所述俯视时，在所述多个导电线群各自的所述部分，所述多个导电线相互重叠。
6.根据权利要求1至5中的任意一项所述的功率模块，其中，
规定所述最大间隔的所述一对导电线群的部分的高度相互不同。
7.一种功率模块，具备：
第1导电部件；
第2导电部件，在第1方向上离开所述第1导电部件；
导电线群，将所述第1导电部件和所述第2导电部件相互电连接；以及
绝缘密封部件，对所述第1导电部件的至少一部分、所述第2导电部件的至少一部分及所述导电线群进行密封，
所述导电线群包括在与所述第1方向交叉的第2方向上交替排列的第1导电线和第2导电线，
所述第1导电线和所述第2导电线仅由所述绝缘密封部件覆盖，
所述导电线群分别包括与所述第1导电部件键合的第1键合部和与所述第2导电部件键合的第2键合部，
在从所述第2方向的第1俯视时，从连结所述第1键合部和所述第2键合部的第1线起的所述第1导电线的第1顶部的第1高度大于从所述第1线起的所述第2导电线的第1部分的第2高度，
所述第1部分是在所述第1俯视时处于通过所述第1顶部并且与所述第1线垂直的第2线上的所述第2导电线的部分，
所述第1高度与所述第2高度之间的差大于从与所述第1方向以及所述第2方向垂直的第3方向的第2俯视时的、所述第1键合部与所述第2键合部之间的、相互相邻的所述第1导电线与所述第2导电导之间的最小间隔。
8.根据权利要求7所述的功率模块，其中，
所述第1高度与所述第2高度之间的所述差是所述第1导电线以及所述第2导电线各自的直径的2.0倍以上且5.0倍以下。
9.根据权利要求7或者8所述的功率模块，其中，
在所述第1俯视时，从所述第1线起的所述第2导电线的第2顶部的第3高度小于所述第1高度，
在所述第1键合部以及所述第2键合部，所述第1导电线相比于所述第2导电线，从所述第1线更陡峭地立起。
10.一种功率模块的制造方法，
具备经由多个导电线群将第1导电部件和在第1方向上离开所述第1导电部件的第2导电部件相互电连接的步骤，所述多个导电线群在与所述第1方向交叉的第2方向上并联地排列，所述多个导电线群分别由多个导电线构成，
还具备用绝缘密封部件对所述第1导电部件的至少一部分、所述第2导电部件的至少一部分以及所述多个导电线群进行密封的步骤，
所述多个导电线仅由所述绝缘密封部件覆盖，
所述多个导电线群分别包括与所述第1导电部件键合的第1键合部和与所述第2导电部件键合的第2键合部，
在俯视所述第1导电部件时，相互相邻的一对所述导电线群的中间部之间在所述第2方向上的最大间隔大于所述一对导电线群的所述第1键合部之间在所述第2方向上的第1间隔，所述中间部处于所述第1键合部与所述第2键合部之间，
在所述俯视时，所述一对导电线群的所述中间部之间在所述第2方向上的所述最大间隔大于所述一对导电线群的所述第2键合部之间在所述第2方向上的第2间隔，
经由所述多个导电线群将所述第1导电部件和所述第2导电部件相互电连接的步骤包括在所述中间部使所述多个导电线相互交叉的步骤。
11.根据权利要求10所述的功率模块的制造方法，其中，
经由所述多个导电线群将所述第1导电部件和所述第2导电部件相互电连接的步骤包括在所述俯视时，相比于所述第1键合部以及所述第2键合部，在规定所述最大间隔的所述多个导电线群各自的部分，使所述多个导电线在所述第2方向上相互更接近的步骤，
在所述俯视时，所述多个导电线在所述第2方向上排列。
12.一种功率模块的制造方法，
具备使用导电线群将第1导电部件和在第1方向上离开所述第1导电部件的第2导电部件相互电连接的步骤，所述导电线群包括在与所述第1方向交叉的第2方向上交替排列的第1导电线和第2导电线，
还具备用绝缘密封部件对所述第1导电部件的至少一部分、所述第2导电部件的至少一部分以及所述导电线群进行密封的步骤，
所述第1导电线和所述第2导电线仅由所述绝缘密封部件覆盖，
所述导电线群分别包括与所述第1导电部件键合的第1键合部和与所述第2导电部件键合的第2键合部，
在从所述第2方向的第1俯视时，从连结所述第1键合部和所述第2键合部的第1线起的所述第1导电线的第1顶部的第1高度大于从所述第1线起的所述第2导电线的第1部分的第2高度，
所述第1部分是在所述第1俯视时处于通过所述第1顶部并且与所述第1线垂直的第2线上的所述第2导电线的部分，
所述第1高度与所述第2高度之间的差大于从与所述第1方向以及所述第2方向垂直的第3方向的第2俯视时的、所述第1键合部与所述第2键合部之间的、相互相邻的所述第1导电线与所述第2导电导之间的最小间隔。
13.根据权利要求12所述的功率模块的制造方法，其中，
所述第1高度与所述第2高度之间的所述差是所述第1导电线以及所述第2导电线各自的直径的2.0倍以上且5.0倍以下。
14.根据权利要求12所述的功率模块的制造方法，其中，
在所述第1俯视时，从所述第1线起的所述第2导电线的第2顶部的第3高度小于所述第1高度，
在所述第1键合部以及所述第2键合部，所述第1导电线相比于所述第2导电线，从所述第1线更陡峭地立起。
15.根据权利要求13所述的功率模块的制造方法，其中，
在所述第1俯视时，从所述第1线起的所述第2导电线的第2顶部的第3高度小于所述第1高度，
在所述第1键合部以及所述第2键合部，所述第1导电线相比于所述第2导电线，从所述第1线更陡峭地立起。
16.根据权利要求10至15中的任意一项所述的功率模块的制造方法，其中，
所述密封的步骤包括：设置绝缘密封材料的步骤；对所述绝缘密封材料进行消泡的步骤；以及使所述绝缘密封材料硬化而形成所述绝缘密封部件的步骤。
17.根据权利要求16所述的功率模块的制造方法，其中，
对所述绝缘密封材料进行消泡的步骤包括在减压气氛中保持所述绝缘密封材料的步骤。
18.根据权利要求16所述的功率模块的制造方法，其中，
对所述绝缘密封材料进行消泡的步骤包括对所述绝缘密封材料提供振动的步骤。
19.根据权利要求17所述的功率模块的制造方法，其中，
对所述绝缘密封材料进行消泡的步骤包括对所述绝缘密封材料提供振动的步骤。
20.一种电力变换装置，具备：
主变换电路，具有权利要求1至9中的任意一项所述的所述功率模块，并且该主变换电路将被输入的电力变换而输出；以及
控制电路，将控制所述主变换电路的控制信号输出给所述主变换电路。
CN201980041513.8A 2018-06-27 2019-06-18 功率模块及其制造方法以及电力变换装置 Active CN112313781B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018121663 2018-06-27
JP2018-121663 2018-06-27
JP2018229024 2018-12-06
JP2018-229024 2018-12-06
PCT/JP2019/024141 WO2020004153A1 (ja) 2018-06-27 2019-06-18 パワーモジュール及びその製造方法並びに電力変換装置

Publications (2)

Publication Number Publication Date
CN112313781A CN112313781A (zh) 2021-02-02
CN112313781B true CN112313781B (zh) 2024-05-24

Family

ID=68986608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980041513.8A Active CN112313781B (zh) 2018-06-27 2019-06-18 功率模块及其制造方法以及电力变换装置

Country Status (4)

Country Link
US (1) US11562979B2 (zh)
JP (1) JP7008819B2 (zh)
CN (1) CN112313781B (zh)
WO (1) WO2020004153A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6971952B2 (ja) * 2018-11-07 2021-11-24 三菱電機株式会社 半導体装置
JP7278902B2 (ja) * 2019-08-07 2023-05-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JPWO2022163695A1 (zh) * 2021-01-28 2022-08-04
CN115799199A (zh) * 2022-10-31 2023-03-14 华为数字能源技术有限公司 键合结构和功率器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064248A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 半導体装置およびその製造方法
DE102011111032A1 (de) * 2011-08-19 2013-02-21 Semikron Elektronik Gmbh & Co. Kg Verfahren zum Aufbau von Leistungs-Halbleitermodulen sowie ein nach dem Verfahren hergestelltes Leistungs-Halbleitermodul
JP2017034152A (ja) * 2015-08-04 2017-02-09 三菱電機株式会社 電力用半導体装置
CN108064417A (zh) * 2015-06-26 2018-05-22 英特尔公司 具有聚集的绝缘线的封装组合件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3490894B2 (ja) 1998-06-26 2004-01-26 シャープ株式会社 発光表示装置およびその製造方法
JP2007157958A (ja) 2005-12-05 2007-06-21 Denso Corp 電子装置
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
JP2008270455A (ja) 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
KR101555300B1 (ko) * 2008-12-05 2015-09-24 페어차일드코리아반도체 주식회사 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
JP2010283053A (ja) 2009-06-03 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法
JP5136569B2 (ja) 2010-01-21 2013-02-06 三菱電機株式会社 ゲル注入器およびそれを用いたパワーモジュールの製造方法
US9129962B1 (en) * 2014-05-07 2015-09-08 Mediatek Inc. Bonding pad arrangment design for multi-die semiconductor package structure
JP6575135B2 (ja) 2015-05-15 2019-09-18 富士電機株式会社 加熱冷却方法及び加熱冷却機器
JP2017157604A (ja) 2016-02-29 2017-09-07 株式会社三社電機製作所 半導体装置
JP2018073923A (ja) 2016-10-27 2018-05-10 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064248A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 半導体装置およびその製造方法
DE102011111032A1 (de) * 2011-08-19 2013-02-21 Semikron Elektronik Gmbh & Co. Kg Verfahren zum Aufbau von Leistungs-Halbleitermodulen sowie ein nach dem Verfahren hergestelltes Leistungs-Halbleitermodul
CN108064417A (zh) * 2015-06-26 2018-05-22 英特尔公司 具有聚集的绝缘线的封装组合件
JP2017034152A (ja) * 2015-08-04 2017-02-09 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JPWO2020004153A1 (ja) 2021-05-13
WO2020004153A1 (ja) 2020-01-02
US20210217724A1 (en) 2021-07-15
JP7008819B2 (ja) 2022-01-25
US11562979B2 (en) 2023-01-24
CN112313781A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
CN112313781B (zh) 功率模块及其制造方法以及电力变换装置
CN110462817B (zh) 半导体装置及其制造方法、以及电力转换装置
US10978366B2 (en) Power module having a hole in a lead frame for improved adhesion with a sealing resin, electric power conversion device, and method for producing power module
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP2019083283A (ja) 半導体モジュール、その製造方法及び電力変換装置
WO2019176199A1 (ja) 半導体パワーモジュールおよび電力変換装置
US20190393184A1 (en) Power module and power conversion apparatus
JP2019197842A (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JP7047900B2 (ja) 半導体装置および電力変換装置ならびに半導体装置の製造方法
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
CN111052325B (zh) 半导体模块以及电力转换装置
CN110880488B (zh) 半导体装置及电力转换装置
JP6952889B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
CN110622307B (zh) 半导体模块以及电力变换装置
CN112204729A (zh) 半导体装置以及电力变换装置
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US20220415738A1 (en) Power Semiconductor Device and Method of Manufacturing the Same, and Power Conversion Device
JP2021019139A (ja) 電力用半導体装置及び電力変換装置
CN114981956A (zh) 功率模块和电力变换装置
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2020188042A (ja) 半導体装置、電力変換装置、及び半導体装置の製造方法
CN116344522A (zh) 半导体装置以及电力变换装置
JPWO2019171666A1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant