CN112230448A - 微环电光调制器及其制备方法 - Google Patents

微环电光调制器及其制备方法 Download PDF

Info

Publication number
CN112230448A
CN112230448A CN202011102516.9A CN202011102516A CN112230448A CN 112230448 A CN112230448 A CN 112230448A CN 202011102516 A CN202011102516 A CN 202011102516A CN 112230448 A CN112230448 A CN 112230448A
Authority
CN
China
Prior art keywords
micro
conductive type
ring
type doped
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011102516.9A
Other languages
English (en)
Inventor
周悦
毕大炜
吴龙生
武爱民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202011102516.9A priority Critical patent/CN112230448A/zh
Publication of CN112230448A publication Critical patent/CN112230448A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/0305—Constructional arrangements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/0305—Constructional arrangements
    • G02F1/0316—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本发明提供一种微环电光调制器及其制备方法，微环电光调制器包括从下至上的硅衬底、埋氧层、辐射加固层、硅层及氧化硅层；本发明将掺杂离子注入埋氧层中形成辐射加固层，以在辐射加固层中产生大量电子陷阱，从而可俘获电子，以补偿由于高能电离辐射所导致的Si/SiO2界面和体氧化物中所累积的正电荷，以此可降低绝缘埋氧层中正电荷数量，从而在对微环电光调制器施加偏置电压之后，可以有效地减缓P型掺杂板被夹断的速度，增加载流子浓度变化的时长，使得有效折射率可以持续改变，从而可增加微环电光调制器的调制时长，使得微环电光调制器可以在辐射环境中工作更长时间。

Description

微环电光调制器及其制备方法
技术领域
本发明属于半导体领域，涉及一种微环电光调制器及其制备方法。
背景技术
硅基光电子技术是将微电子领域低成本、批量化、高集成度的大规模集成电路制造技术与光电子芯片的大带宽、高速率和高抗干扰能力等优势结合起来的一种新兴技术。由于硅基光电子器件具有高集成度、重量小等特性，使得硅基光电子器件可应用在高能物理实验、近核反应堆和高能粒子碰撞器等复杂环境中，然而工作在这些复杂环境中的硅基光电子器件，由于长期承受各种辐射粒子的作用，因此硅基光电子器件很容易受损或失效，且硅基光电子器件失效之后难以进行维修和更换。因此，硅基光电子器件在投入使用之前，须对硅基光电子器件进行抗辐射加固，以降低辐射粒子对硅基光电子器件的损伤，研究硅基光电子器件的抗辐射加固方法具有重要的科学意义。
其中，硅基电光调制器是硅光链路系统中不可或缺的器件，通过硅基电光调制器可将输入的电信号加载到光信号上。目前，最为成熟的硅基电光调制器是利用等离子色散效应，将半导体中自由载流子浓度变化转换为折射率的变化，导致载流子浓度变化区域的折射率发生变化，从而引起出射光的强度调制。硅光微环谐振器尺寸小、能效高，广泛应用于光学调制器。由于折射率的改变会影响微环的谐振条件，因此可以通过改变硅微环谐振腔的折射率改变其调制性能。
但传统的微环电光调制器，由于在高能辐射下会产生电离损伤，在Si/SiO2的界面处和体氧化物层中累积缺陷电荷和捕获正电荷，在施加偏置电压之后，由于正电荷的作用会使P型掺杂板产生沟道夹断(pinch off)，载流子浓度变化逐渐减小直至停止变化，有效折射率也不再变化，即调制器失效。
因此，提供一种微环电光调制器及其制备方法，以实现微环电光调制器在辐射环境下的抗辐射加固实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种微环电光调制器及其制备方法，用于解决现有技术中的微环电光调制器在辐射环境下容易受损或失效的问题。
为实现上述目的及其他相关目的，本发明提供一种微环电光调制器，所述微环电光调制器包括从下至上的硅衬底、埋氧层、辐射加固层、硅层及氧化硅层；所述硅层中包括微环调制器，所述微环调制器包括第一导电类型掺杂区及第二导电类型掺杂区；所述氧化硅层中包括贯穿所述氧化硅层的电极，所述电极包括设置于所述微环调制器内侧且与所述第一导电类型掺杂区相接触的第一电极及设置于所述微环调制器外侧且与所述第二导电类型掺杂区相接触的第二电极。
可选地，所述辐射加固层中的掺杂离子包括硅离子或氮离子或氮氧离子中的一种。
可选地，所述第一导电类型掺杂区中包括第一凹槽，所述第二导电类型掺杂区中包括第二凹槽。
可选地，所述第一导电类型掺杂区包括掺杂浓度不同的第一导电类型掺杂一区、第一导电类型掺杂二区及第一导电类型掺杂三区，所述第二导电类型掺杂区包括掺杂浓度不同的第二导电类型掺杂一区、第二导电类型掺杂二区及第二导电类型掺杂三区。
可选地，所述微环调制器包括PN微环调制器或PIN微环调制器。
可选地，所述微环电光调制器包括单个微环电光调制器或级联微环电光调制器。
本发明提供一种微环电光调制器的制备方法，包括以下步骤：
提供SOI衬底，所述SOI衬底包括从下至上的硅衬底、埋氧层及硅层；
进行离子注入及退火工艺，以于所述埋氧层中形成辐射加固层；
图形化所述硅层，并进行第一导电类型离子注入及第二导电类型离子注入，以形成包括第一导电类型掺杂区及第二导电类型掺杂区的微环调制器；
沉积氧化硅层，以覆盖所述硅层；
形成贯穿所述氧化硅层的电极，所述电极包括设置于所述微环调制器内侧且与所述第一导电类型掺杂区相接触的第一电极及设置于所述微环调制器外侧且与所述第二导电类型掺杂区相接触的第二电极。
可选地，形成SOI衬底及辐射加固层的步骤包括：
提供硅衬底，并于所述硅衬底上形成氧化硅介电层；
进行离子注入及退火工艺，以于所述氧化硅介电层中形成辐射加固层；
采用键合工艺形成硅层。
可选地，形成所述辐射加固层所采用的掺杂离子包括硅离子或氮离子或氮氧离子中的一种。
可选地，所述退火工艺的温度范围包括900℃～1100℃。
可选地，图形化所述硅层的步骤中包括于所述硅层中形成第一凹槽及第二凹槽的步骤。
可选地，进行所述第一导电类型离子注入的步骤中包括形成掺杂浓度不同的第一导电类型掺杂一区、第一导电类型掺杂二区及第一导电类型掺杂三区的步骤，进行所述第二导电类型离子注入的步骤中包括形成掺杂浓度不同的第二导电类型掺杂一区、第二导电类型掺杂二区及第二导电类型掺杂三区的步骤。
如上所述，本发明的微环电光调制器及其制备方法，将掺杂离子注入埋氧层中形成辐射加固层，以在辐射加固层中产生大量电子陷阱，从而可俘获电子，以补偿由于高能电离辐射所导致的Si/SiO2界面和体氧化物中所累积的正电荷，以此可降低绝缘埋氧层中正电荷数量，从而在对微环电光调制器施加偏置电压之后，可以有效地减缓P型掺杂板被夹断(pinch off)的速度，增加载流子浓度变化的时长，使得有效折射率可以持续改变，从而可增加微环电光调制器的调制时长，使得微环电光调制器可以在辐射环境中工作更长时间；
进一步的，本发明采用浅刻蚀工艺，在硅层中形成第一凹槽及第二凹槽，可使得浅刻蚀脊型波导的P型掺杂板中有更多的空穴数量，使得P型掺杂板可更慢地被夹断；
进一步的，本发明在第一导电类型掺杂区中形成有掺杂浓度不同的第一导电类型掺杂一区、第一导电类型掺杂二区及第一导电类型掺杂三区，以及在第二导电类型掺杂区中形成掺杂浓度不同的第二导电类型掺杂一区、第二导电类型掺杂二区及第二导电类型掺杂三区，从而也会使P型掺杂板中具有更多的空穴数量，使得P型掺杂板更慢被夹断。
附图说明
图1显示为实施例中微环电光调制器的结构示意图。
图2显示为实施例中微环电光调制器的制备工艺流程图。
图3～图12显示为实施例中制备微环电光调制器各步骤所呈现的截面结构示意图。
图13显示为实施例中微环电光调制器应用于辐射环境中经过辐射加固的电荷分布图。
元件标号说明
10 光波导
20 微环调制器
101 硅衬底
102 埋氧层
103 硅层
1031 第一导电类型掺杂一区
1032 第二导电类型掺杂一区
1033 第一导电类型掺杂二区
1034 第二导电类型掺杂二区
1035 第一导电类型掺杂三区
1036 第二导电类型掺杂三区
104 辐射加固层
105 氧化硅层
106 金属种子层
107 金属层
1071 第一电极
1072 第二电极
Ⅰ 第一导电类型掺杂区
Ⅱ 第二导电类型掺杂区
A1 第一凹槽
A2 第二凹槽
T 厚度
h 深度
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
本实施例提供一种微环电光调制器，需要说明的是，在本实施例中仅以单个微环电光调制器作为示例进行介绍，但并非局限于此，根据需要，在另一实施例中，所述微环电光调制器也可采用级联微环电光调制器，其中，有关所述级联微环电光调制器的结构及制备等可参阅以下有关所述单个微环电光调制器，本实施例中不作赘述。
具体的，参阅图1，所述微环电光调制器包括光波导10及微环调制器20。光经所述光波导10传输，其中满足所述微环调制器20的谐振条件的光则被限制在所述微环调制器20中，由于折射率的改变会影响微环的谐振条件，因此可以通过改变微环谐振腔的折射率改变其调制性能。
参阅图3～12，显示为制备所述微环电光调制器各步骤所呈现的截面结构示意图，可以理解图示中仅示意了有关所述微环调制器20的部分。
具体的，所述微环电光调制器包括从下至上的硅衬底101、埋氧层102、辐射加固层104、硅层103及氧化硅层105；所述硅层103中包括所述微环调制器20，所述微环调制器20包括第一导电类型掺杂区Ⅰ及第二导电类型掺杂区Ⅱ；所述氧化硅层105中包括贯穿所述氧化硅层105的电极，所述电极包括设置于所述微环调制器20内侧且与所述第一导电类型掺杂区Ⅰ相接触的第一电极1071及设置于所述微环调制器20外侧且与所述第二导电类型掺杂区Ⅱ相接触的第二电极1072。
本实施例中，所述第一导电类型掺杂区Ⅰ为N型掺杂区，所述第二导电类型掺杂区Ⅱ为P型掺杂区，但并非局限于此，也可根据需要对所述第一导电类型掺杂区Ⅰ及第二导电类型掺杂区Ⅱ的导电类型进行互换，此处不作赘述。
本实施例中，由于所述微环电光调制器包括所述辐射加固层104，因此在高能辐射下，所述辐射加固层104可产生大量电子陷阱，从而可俘获电子，以补偿由于高能电离辐射所导致的Si/SiO2界面和体氧化物中所累积的正电荷，以此可降低所述埋氧层102正电荷数量，从而在对所述微环电光调制器施加偏置电压之后，可以有效地减缓P型掺杂板被夹断的速度，增加载流子浓度变化的时长，使得有效折射率可以持续改变，从而可增加微环电光调制器的调制时长，使得所述微环电光调制器可以在辐射环境中工作更长时间。
参阅图2，显示为所述微环电光调制器的制备工艺流程图。具体包括以下步骤：
首先，参阅图3，提供SOI衬底，所述SOI衬底包括从下至上的硅衬底101、埋氧层102及硅层103。本实施例中，所述SOI衬底采用晶圆级，如6寸、8寸、12寸等，且所述硅层103的厚度为满足制备需要采用220nm，但所述SOI衬底的结构及尺寸等，可根据需要进行选择，并非局限于此。
接着，参阅图4，进行离子注入及退火工艺，以于所述埋氧层102中形成辐射加固层104。
作为示例，进行离子注入形成所述辐射加固层104时，所采用的掺杂离子可包括硅离子或氮离子或氮氧离子中的一种。
具体的，本实施例中，所述掺杂离子采用硅离子，且考虑到所述硅层103的厚度为220nm，因此，离子注入能量采用200KeV、离子注入剂量采用1e15cm-3，但并非局限于此，在另一实施例中，也可采用如氮离子注入或氮氧离子共注入中的一种，并根据所述硅层103的厚度，对所述离子注入的工艺参数进行调整，使得掺杂离子注入到所述硅层103的下部的所述埋氧层102中的预设深度处即可，包括10nm～90nm，如深度为20nm、40nm、50nm、70nm、80nm等，具体可根据需要进行选择。
作为示例，所述退火工艺的温度范围包括900℃～1100℃。
具体的，通过高温退火工艺可使掺杂离子在半导体/绝缘体界面堆积，以产生大电子俘获截面，从而可引入大量电子陷阱，以有效地减缓P型掺杂板被夹断的速度，增加载流子浓度变化的时长，使得有效折射率可以持续改变，从而可增加微环电光调制器的调制时长，使得所述微环电光调制器可以在辐射环境中工作更长时间。且高温退火工艺可以恢复在进行离子注入中对所述硅层103的损伤。如以硅离子为例，通过离子注入及高温退火工艺，可形成尺寸较小、具有大电子俘获截面的硅纳米晶，以引入大量电子陷阱，且可使所述硅层103的损伤得以恢复。
需要说明的是，在本实施例中是直接提供SOI衬底进行工艺制备的，但并非局限于此，在另一实施例中，形成SOI衬底及辐射加固层104的步骤可包括：
提供硅衬底，并于所述硅衬底上形成氧化硅介电层；
进行离子注入及退火工艺，以于所述氧化硅介电层中形成辐射加固层；
采用键合工艺形成硅层。
具体的，若采用先离子注入及退火工艺，以在形成所述硅层103之前，先形成所述辐射加固层104，而后可采用键合工艺等形成所述硅层103，采用该方法可以避免在形成所述辐射加固层104时离子注入工艺对所述硅层103所造成的损伤。其中，有关制备所述辐射加固层104所采用的注入离子及工艺此处不作赘述。
接着，参阅图5～图9，图形化所述硅层103，并进行第一导电类型离子注入及第二导电类型离子注入，以形成包括所述第一导电类型掺杂区Ⅰ及第二导电类型掺杂区Ⅱ的所述微环调制器20。
具体的，参阅图5～图6，通过光刻工艺刻蚀所述硅层103，以图形化所述硅层103形成脊型波导。
进一步的，本实施例中，在图形化所述硅层103的步骤中包括于所述硅层103中的所述第一导电类型掺杂区中Ⅰ中形成第一凹槽A1及在第二导电类型掺杂区Ⅱ中形成第二凹槽A2的步骤，以通过浅刻蚀工艺，使得浅刻蚀脊型波导的P型掺杂板中有更多的空穴数量，使得P型掺杂板可更慢地被夹断。
其中，所述第一凹槽A1及第二凹槽A2的深度h与所述硅层103的厚度T的比值可包括1/4～1/3，如所述硅层103的厚度可采用220nm，所述第一凹槽A1及第二凹槽A2的深度h可采用60nm，但所述硅层103、第一凹槽A1及第二凹槽A2的深度及比值关系并非局限于此，其中所述深度h的选择能够满足光能限制在波导内传输即可。
作为示例，参阅图7～图9，本实施例中，进行所述第一导电类型离子注入的步骤中包括形成掺杂浓度不同的第一导电类型掺杂一区1031、第一导电类型掺杂二区1033及第一导电类型掺杂三区1035的步骤，进行所述第二导电类型离子注入的步骤中包括形成掺杂浓度不同的第二导电类型掺杂一区1032、第二导电类型掺杂二区1034及第二导电类型掺杂三区1036的步骤。
具体的，本实施例中由于所述第一导电类型为N型，所述第二导电类型为P型，因此在N型掺杂区中形成有掺杂浓度不同的N型掺杂一区(N型掺杂)、N型掺杂二区(N+型掺杂)及N型掺杂三区(N++型掺杂)，以及在P型掺杂区中形成掺杂浓度不同的P型掺杂一区(P型掺杂)、P型掺杂二区(P+型掺杂)及P型掺杂三区(P++型掺杂)，其中，N型掺杂一区及P型掺杂一区作为波导掺杂区，N型掺杂二区及P型掺杂二区作为中间掺杂区，N型掺杂三区及P型掺杂三区作为欧姆接触掺杂区。P型掺杂一区可采用如5×1018ions/cm2，从而相较于1×1018ions/cm2可在P型掺杂一区形成高掺杂区，以使P型掺杂板中具有更多的空穴数量，使得P型掺杂板更慢被夹断，当然具有较大掺杂量的所述P型掺杂二区及P型掺杂三区也可以使P型掺杂板中具有更多的空穴数量，使得P型掺杂板更慢被夹断。
作为示例，所述微环调制器20包括PN微环调制器或PIN微环调制器。
具体的，本实施例中，所述第一导电类型掺杂区Ⅰ及第二导电类型掺杂区Ⅱ相接触，形成PN微环调制器，但并非局限于此，所述第一导电类型掺杂区Ⅰ及第二导电类型掺杂区Ⅱ也可根据需要设置为非接触的PIN结构，以扩大应用范围，此处不作赘述。
接着，参阅图10，沉积氧化硅层105，以覆盖所述硅层103，从而形成波导上包层。
接着，参阅图11及12，形成贯穿所述氧化硅层105的电极，所述电极包括设置于所述微环调制器20内侧且与所述第一导电类型掺杂区Ⅰ相接触的第一电极1071及设置于所述微环调制器20外侧且与所述第二导电类型掺杂区Ⅱ相接触的第二电极1072。
具体的，形成所述电极的方法包括电镀法，如可先采用刻蚀法形成贯穿所述氧化硅层105的沟槽；接着在所述沟槽中形成金属种子层106；而后采用电镀法形成填充所述沟槽的金属层107；最后可通过刻蚀工艺形成所述第一电极1071及第二电极1072，且所述第一电极1071与重掺杂的所述第一导电类型掺杂三区1035相接触，所述第二电极1072与重掺杂的所述第二导电类型掺杂三区1036相接触，以形成良好的欧姆接触。
作为示例，所述金属种子层106的材质可包括Ni、Ti/TiN等，所述金属层107的材质可包括金属W、金属Al、金属Cu等。但形成所述电极的方法并非局限于此，如根据需要，也可采用掩膜法等制备所述电极。
参阅图1及12，本实施例还提供一种微环电光调制器，所述微环电光调制器可采用上述制备方法制备，但并非局限于此。
在本实施例中，仅以单个微环电光调制器作为示例进行介绍，但并非局限于此，根据需要，在另一实施例中，所述微环电光调制器也可采用级联微环电光调制器，其中，有关所述级联微环电光调制器的结构及制备等可参阅所述单个微环电光调制器，本实施例中不作赘述。
具体的，参阅图1，所述微环电光调制器包括光波导10及微环调制器20。光经所述光波导10传输，其中满足所述微环调制器20的谐振条件的光则被限制在所述微环调制器20中，由于折射率的改变会影响微环的谐振条件，因此可以通过改变微环谐振腔的折射率改变其调制性能。
参阅图12，所述微环电光调制器包括从下至上的硅衬底101、埋氧层102、辐射加固层104、硅层103及氧化硅层105；所述硅层103中包括所述微环调制器20，所述微环调制器20包括第一导电类型掺杂区Ⅰ及第二导电类型掺杂区Ⅱ；所述氧化硅层105中包括贯穿所述氧化硅层105的电极，所述电极包括设置于所述微环调制器20内侧且与所述第一导电类型掺杂区Ⅰ相接触的第一电极1071及设置于所述微环调制器20外侧且与所述第二导电类型掺杂区Ⅱ相接触的第二电极1072。
本实施例中，所述第一导电类型掺杂区Ⅰ为N型掺杂区，所述第二导电类型掺杂区Ⅱ为P型掺杂区，但并非局限于此，也可根据需要对所述第一导电类型掺杂区Ⅰ及第二导电类型掺杂区Ⅱ的导电类型进行互换，此处不作赘述。
本实施例中，由于所述微环电光调制器包括所述辐射加固层104，因此在高能辐射下，所述辐射加固层104可产生大量电子陷阱，从而可俘获电子，以补偿由于高能电离辐射所导致的Si/SiO2界面和体氧化物中所累积的正电荷，以此可降低所述埋氧层102正电荷数量，从而在对所述微环电光调制器施加偏置电压之后，可以有效地减缓P型掺杂板被夹断的速度，增加载流子浓度变化的时长，使得有效折射率可以持续改变，从而可增加微环电光调制器的调制时长，使得所述微环电光调制器可以在辐射环境中工作更长时间。
作为示例，所述辐射加固层104中的掺杂离子包括硅离子或氮离子或氮氧离子中的一种。
作为示例，所述第一导电类型掺杂区Ⅰ中包括第一凹槽A1，所述第二导电类型掺杂区Ⅱ中包括第二凹槽A2。
作为示例，所述第一导电类型掺杂区Ⅰ包括掺杂浓度不同的第一导电类型掺杂一区1031、第一导电类型掺杂二区1033及第一导电类型掺杂三区1035，所述第二导电类型掺杂区Ⅱ包括掺杂浓度不同的第二导电类型掺杂一区1032、第二导电类型掺杂二区1034及第二导电类型掺杂三区1036。
作为示例，所述微环调制器20包括PN微环调制器或PIN微环调制器。
具体的，本实施例中，所述第一导电类型掺杂区Ⅰ及第二导电类型掺杂区Ⅱ相接触，形成PN微环调制器，但并非局限于此，所述第一导电类型掺杂区Ⅰ及第二导电类型掺杂区Ⅱ也可根据需要设置为非接触的PIN结构，以扩大应用范围，此处不作赘述。
参阅图13，显示为本实施例中的所述微环电光调制器应用于辐射环境中经过辐射加固的电荷分布图。由图13可以看出，本实施例的所述微环电光调制器在辐射加固层中产生了大量电子陷阱，从而可俘获电子，以补偿由于高能电离辐射所导致的Si/SiO2界面和体氧化物中所累积的正电荷，以此可降低所述埋氧层102中正电荷数量，从而在对所述微环电光调制器施加偏置电压之后，可以有效地减缓P型掺杂板被夹断的速度，增加载流子浓度变化的时长，使得有效折射率可以持续改变，从而可增加所述微环电光调制器的调制时长，使得所述微环电光调制器可以在辐射环境中工作更长时间。
综上所述，本发明的微环电光调制器及其制备方法，将掺杂离子注入埋氧层中形成辐射加固层，以在辐射加固层中产生大量电子陷阱，从而可俘获电子，以补偿由于高能电离辐射所导致的Si/SiO2界面和体氧化物中所累积的正电荷，以此可降低绝缘埋氧层中正电荷数量，从而在对微环电光调制器施加偏置电压之后，可以有效地减缓P型掺杂板被夹断的速度，增加载流子浓度变化的时长，使得有效折射率可以持续改变，从而可增加微环电光调制器的调制时长，使得微环电光调制器可以在辐射环境中工作更长时间；
进一步的，本发明采用浅刻蚀工艺，在硅层中形成第一凹槽及第二凹槽，可使得浅刻蚀脊型波导的P型掺杂板中有更多的空穴数量，使得P型掺杂板可更慢地被夹断；
进一步的，本发明在第一导电类型掺杂区中形成有掺杂浓度不同的第一导电类型掺杂一区、第一导电类型掺杂二区及第一导电类型掺杂三区，以及在第二导电类型掺杂区中形成掺杂浓度不同的第二导电类型掺杂一区、第二导电类型掺杂二区及第二导电类型掺杂三区，从而也会使P型掺杂板中具有更多的空穴数量，使得P型掺杂板更慢被夹断。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种微环电光调制器，其特征在于：所述微环电光调制器包括从下至上的硅衬底、埋氧层、辐射加固层、硅层及氧化硅层；所述硅层中包括微环调制器，所述微环调制器包括第一导电类型掺杂区及第二导电类型掺杂区；所述氧化硅层中包括贯穿所述氧化硅层的电极，所述电极包括设置于所述微环调制器内侧且与所述第一导电类型掺杂区相接触的第一电极及设置于所述微环调制器外侧且与所述第二导电类型掺杂区相接触的第二电极。
2.根据权利要求1所述的微环电光调制器，其特征在于：所述辐射加固层中的掺杂离子包括硅离子或氮离子或氮氧离子中的一种。
3.根据权利要求1所述的微环电光调制器，其特征在于：所述第一导电类型掺杂区中包括第一凹槽，所述第二导电类型掺杂区中包括第二凹槽。
4.根据权利要求1所述的微环电光调制器，其特征在于：所述第一导电类型掺杂区包括掺杂浓度不同的第一导电类型掺杂一区、第一导电类型掺杂二区及第一导电类型掺杂三区，所述第二导电类型掺杂区包括掺杂浓度不同的第二导电类型掺杂一区、第二导电类型掺杂二区及第二导电类型掺杂三区。
5.根据权利要求1所述的微环电光调制器，其特征在于：所述微环调制器包括PN微环调制器或PIN微环调制器。
6.根据权利要求1～5中任一所述的微环电光调制器，其特征在于：所述微环电光调制器包括单个微环电光调制器或级联微环电光调制器。
7.一种微环电光调制器的制备方法，其特征在于，包括以下步骤：
提供SOI衬底，所述SOI衬底包括从下至上的硅衬底、埋氧层及硅层；
进行离子注入及退火工艺，以于所述埋氧层中形成辐射加固层；
图形化所述硅层，并进行第一导电类型离子注入及第二导电类型离子注入，以形成包括第一导电类型掺杂区及第二导电类型掺杂区的微环调制器；
沉积氧化硅层，以覆盖所述硅层；
形成贯穿所述氧化硅层的电极，所述电极包括设置于所述微环调制器内侧且与所述第一导电类型掺杂区相接触的第一电极及设置于所述微环调制器外侧且与所述第二导电类型掺杂区相接触的第二电极。
8.根据权利要求7所述的微环电光调制器的制备方法，其特征在于，形成SOI衬底及辐射加固层的步骤包括：
提供硅衬底，并于所述硅衬底上形成氧化硅介电层；
进行离子注入及退火工艺，以于所述氧化硅介电层中形成辐射加固层；
采用键合工艺形成硅层。
9.根据权利要求7所述的微环电光调制器的制备方法，其特征在于：形成所述辐射加固层所采用的掺杂离子包括硅离子或氮离子或氮氧离子中的一种。
10.根据权利要求7所述的微环电光调制器的制备方法，其特征在于：所述退火工艺的温度范围包括900℃～1100℃。
11.根据权利要求7所述的微环电光调制器的制备方法，其特征在于：图形化所述硅层的步骤中包括于所述硅层中形成第一凹槽及第二凹槽的步骤。
12.根据权利要求7所述的微环电光调制器的制备方法，其特征在于：进行所述第一导电类型离子注入的步骤中包括形成掺杂浓度不同的第一导电类型掺杂一区、第一导电类型掺杂二区及第一导电类型掺杂三区的步骤，进行所述第二导电类型离子注入的步骤中包括形成掺杂浓度不同的第二导电类型掺杂一区、第二导电类型掺杂二区及第二导电类型掺杂三区的步骤。
CN202011102516.9A 2020-10-15 2020-10-15 微环电光调制器及其制备方法 Pending CN112230448A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011102516.9A CN112230448A (zh) 2020-10-15 2020-10-15 微环电光调制器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011102516.9A CN112230448A (zh) 2020-10-15 2020-10-15 微环电光调制器及其制备方法

Publications (1)

Publication Number Publication Date
CN112230448A true CN112230448A (zh) 2021-01-15

Family

ID=74113176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011102516.9A Pending CN112230448A (zh) 2020-10-15 2020-10-15 微环电光调制器及其制备方法

Country Status (1)

Country Link
CN (1) CN112230448A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290148A (zh) * 2020-02-19 2020-06-16 联合微电子中心有限责任公司 一种基于晶圆键合形成SiO2衬底的调制器制作方法及其调制器结构
CN113120857A (zh) * 2021-04-14 2021-07-16 中国科学院上海微系统与信息技术研究所 一种光学微纳结构的制备方法
WO2023122939A1 (zh) * 2021-12-28 2023-07-06 华为技术有限公司 一种微环调制器及光信号传输方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795813A (en) * 1996-05-31 1998-08-18 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardening of SOI by ion implantation into the buried oxide layer
CN1708725A (zh) * 2002-10-25 2005-12-14 英特尔公司 利用具有电荷调制区的环形谐振器调制光束的方法和装置
CN102522362A (zh) * 2011-12-14 2012-06-27 中国科学院微电子研究所 一种改进soi结构抗辐照性能的方法
CN104169785A (zh) * 2012-03-29 2014-11-26 富士通株式会社 光半导体元件以及光半导体元件的控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795813A (en) * 1996-05-31 1998-08-18 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardening of SOI by ion implantation into the buried oxide layer
CN1708725A (zh) * 2002-10-25 2005-12-14 英特尔公司 利用具有电荷调制区的环形谐振器调制光束的方法和装置
CN102522362A (zh) * 2011-12-14 2012-06-27 中国科学院微电子研究所 一种改进soi结构抗辐照性能的方法
CN104169785A (zh) * 2012-03-29 2014-11-26 富士通株式会社 光半导体元件以及光半导体元件的控制方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
FRANCESCO DE LEONARDIS ET AL: "Modeling of Radiation Effects in Silicon Photonic Devices", 《IEEE TRANSACTIONS ON NUCLEAR SCIENCE》 *
FRANCESCO MORICHETTI, ET AL: "Alpha Radiation Effects on Silicon Oxynitride Waveguides", 《ACS PHOTONICS》 *
LI-HUA DAI ET AL: "Research on the radiation hardened SOI devices with single-step Si ion implantation", 《CHIN. PHYS. B》 *
YUN SHEN,ET AL: "Fabrication of depletion type micro-ring modulator with high extinction ratio and high coupling quality factor", 《MATEC WEB OF CONFERENCES》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290148A (zh) * 2020-02-19 2020-06-16 联合微电子中心有限责任公司 一种基于晶圆键合形成SiO2衬底的调制器制作方法及其调制器结构
CN113120857A (zh) * 2021-04-14 2021-07-16 中国科学院上海微系统与信息技术研究所 一种光学微纳结构的制备方法
WO2023122939A1 (zh) * 2021-12-28 2023-07-06 华为技术有限公司 一种微环调制器及光信号传输方法

Similar Documents

Publication Publication Date Title
CN112230448A (zh) 微环电光调制器及其制备方法
KR100558803B1 (ko) 느린 광 캐리어를 저지하거나 제거하기 위한 배리어층을 갖는 고속 광다이오드 및 상기 광다이오드를 형성하기 위한 방법
US6720595B2 (en) Three-dimensional island pixel photo-sensor
KR20000045305A (ko) 완전 공핍형 에스·오·아이 소자 및 그 제조방법
CN112162446A (zh) Mz电光调制器及其制备方法
US20070272996A1 (en) Self-aligned implanted waveguide detector
CN111610651B (zh) 一种基于应力硅的硅基电光调制器及其制作方法
JP2000307061A (ja) 静電放電保護デバイス
US4474623A (en) Method of passivating a semiconductor body
CN211017088U (zh) 一种集成esd的vdmos器件
US5401682A (en) Method of fabricating high voltage junction termination extension structure for a semiconductor integrated circuit device
US20050214964A1 (en) Sige super lattice optical detectors
CN113809198A (zh) 光电二极管和/或pin二极管结构
TW202220207A (zh) 使用底部崩潰電流路徑的雪崩保護電晶體及其形成方法
US5416030A (en) Method of reducing leakage current in an integrated circuit
CN110676220B (zh) 沟槽型mosfet的制作方法、沟槽型mosfet和电子产品
CN109360854A (zh) 一种功率器件终端结构及其制作方法
CN112992676B (zh) 一种AlAs-GeSn-AlAs结构的高注入比异质PiN二极管的制备方法及其器件
KR102437528B1 (ko) 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법
WO2013091331A1 (zh) 一种减小电荷共享效应的cmos器件及其制备方法
CN112993047B (zh) 一种异质GeSn基深槽保护PiN二极管及其制备方法
US8633375B2 (en) Solar cell and method for Manufacturing the same
WO2020043094A1 (zh) 半导体器件及其制备方法、快恢复二极管及其制备方法
CN116504780A (zh) 降低集成电路中无源器件损耗的结构及方法
CN113451426A (zh) 具有相邻阳极-阴极对的光电探测器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210115

RJ01 Rejection of invention patent application after publication