CN112216713B - 电阻式随机存取存储器及其重置方法 - Google Patents

电阻式随机存取存储器及其重置方法 Download PDF

Info

Publication number
CN112216713B
CN112216713B CN202010431179.1A CN202010431179A CN112216713B CN 112216713 B CN112216713 B CN 112216713B CN 202010431179 A CN202010431179 A CN 202010431179A CN 112216713 B CN112216713 B CN 112216713B
Authority
CN
China
Prior art keywords
layer
oxygen
reset
memory cell
verification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010431179.1A
Other languages
English (en)
Other versions
CN112216713A (zh
Inventor
王炳琨
林铭哲
陈侑廷
白昌宗
廖绍憬
刘奇青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN112216713A publication Critical patent/CN112216713A/zh
Application granted granted Critical
Publication of CN112216713B publication Critical patent/CN112216713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本发明提供一种电阻式随机存取存储器包括至少一存储单元。至少一存储单元包括：上电极、下电极、数据存储层、氧吸附层、第一阻障层以及氧供应层。数据存储层配置在上电极与下电极之间。氧吸附层配置在数据存储层与上电极之间。第一阻障层配置在氧吸附层与数据存储层之间。氧供应层配置在氧吸附层与上电极之间以和/或配置在氧吸附层与第一阻障层之间。

Description

电阻式随机存取存储器及其重置方法
技术领域
本发明涉及一种存储器及其重置方法，尤其涉及一种电阻式随机存取存储器及其重置方法。
背景技术
电阻式随机存取存储器(Resistive random access memory,RRAM)是一种非易失性存储器。RRAM可利用阻态的改变来存储或存储数据。RRAM与集成电路工艺的兼容性极佳。
在RRAM中，形成(forming)、设定(set)以及重置(reset)三个操作为确保RRAM的电气特性以及数据保持能力(data retention)的三个重要步骤。然而，在多次操作后RRAM发生故障(fail)的机会会愈来愈高。举例来说，当使用过高的电压来进行重置操作时，可能会使原本应为低电流状态的电阻式存储单元反而增加其电流，此种现象称为是互补切换(complementary switching，CS)现象，此为RRAM领域中的一种独特现象。
当电阻式存储单元出现CS现象时，此电阻式存储单元的高阻态(HRS)与低阻态(LRS)将变得难以辨别。也就是说，此电阻式存储单元将会丧失存储能力。因此，如何提供一种RRAM及其重置方法，以减少电阻式存储单元的互补切换现象，进而延长RRAM的耐久度(Endurance)将成为重要的一门课题。
发明内容
本发明是针对一种电阻式随机存取存储器及其重置方法，其可减少电阻式存储单元的互补切换现象，进而延长RRAM的耐久度。
本发明提供一种电阻式随机存取存储器，包括至少一存储单元。至少一存储单元包括：上电极、下电极、数据存储层、氧吸附层(oxygen gettering layer)、第一阻障层以及氧供应层(oxygen supplying layer，OSL)。数据存储层配置在上电极与下电极之间。氧吸附层配置在数据存储层与上电极之间。第一阻障层配置在氧吸附层与数据存储层之间。氧供应层配置在氧吸附层与上电极之间以和/或配置在氧吸附层与第一阻障层之间。
本发明提供一种电阻式随机存取存储器的重置方法。对至少一电阻式存储单元进行重置循环(reset loop)，其步骤如下。对至少一电阻式存储单元进行第一重置操作，并在第一重置操作完成后对至少一电阻式存储单元进行第一验证操作；依据第一验证操作的验证结果来决定是否对至少一电阻式存储单元进行第二重置操作，并在决定进行且完成第二重置操作后对至少一电阻式存储单元进行第二验证操作；以及依据第二验证操作的验证结果来决定是否对至少一电阻式存储单元进行复原重置操作，其包括：当第二验证操作的验证电流大于预设值电流，对至少一电阻式存储单元进行复原重置操作，其中复原重置操作的重置电压大于第二重置操作的重置电压。
基于上述，本发明实施例通过将氧供应层配置在氧吸附层与上电极之间以和/或配置在氧吸附层与第一阻障层之间，以在重置操作期间对数据存储层持续补充氧离子或氧原子。在此情况下，便可避免数据存储层因过高的重置电压而导致互补切换(CS)现象发生。此外，本发明实施例还可对RRAM进行复原重置操作，以更进一步降低互补切换现象发生机率，进而延长RRAM的耐久度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1示出为本发明一实施例的一种电阻式随机存取存储器(RRAM)的剖面示意图；
图2A至图2D分别示出为本发明另一实施例的一种RRAM存储单元的设定(set)、重置(reset)、深度重置(reset deep)以及互补切换(CS)现象的示意图；
图3A示出为本发明第一实施例的一种RRAM存储单元的剖面示意图；
图3B示出为本发明第二实施例的一种RRAM存储单元的剖面示意图；
图3C示出为本发明第三实施例的一种RRAM存储单元的剖面示意图；
图4示出为本发明第四实施例的电阻式存储单元的重置操作的波形式示意图；
图5示出为本发明第五实施例的电阻式存储单元的重置操作的波形式示意图；
图6示出为本发明其他实施例的电阻式存储单元的重置电流与操作周期数的关系图。
具体实施方式
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
请参照图1，本发明一实施例的电阻式随机存取存储器(RRAM)10包括晶体管100与至少一存储单元200。具体来说，晶体管100包括基底102、源极104、漏极106以与栅极结构108。栅极结构108配置在基底102上且电性连接至字元线WL。栅极结构108包括栅介电层108a与位于栅介电层108a上的栅极108。
源极104与漏极106分别配置在栅极结构108两侧的基底100中。源极104电性连接至源极线SL，而漏极106则是电性连接至存储单元200。
如图1所示，存储单元200配置在晶体管100上。存储单元200的一端通过第一内连线110与晶体管100的漏极106电性连接，而存储单元200的另一端则是通过第二内连线120与位线BL电性连接。虽然图1仅示出出1个存储单元200，但本发明不以此为限。在其他实施例中，存储单元200的数量可依需求而增加至多个，且多个存储单元200可排列成存储单元阵列。
详细地说，第一内连线110可包括介层窗(via)112、116与位于介层窗112、116之间的导线层114。介层窗112电性耦接或直接接触漏极106；而介层窗116电性耦接或直接接触存储单元200的下电极。在一些实施例中，介层窗112、116的材料与导线层114的材料可包括金属材料、阻障金属材料或其组合等合适的导体材料。介层窗112、116与导线层114可具有相同材料或不同材料。第二内连线120可包括介层窗122与介层窗122上的导线层124。介层窗122电性耦接或直接接触存储单元200的上电极。在另一实施例中，介层窗122的材料与导线层124的材料可包括金属材料、阻障金属材料或其组合等合适的导体材料。介层窗122与导线层124可具有相同材料或不同材料。虽然图1所示出的存储单元200位于导线层114(亦即第一金属层，metal-1)与导线层124(亦即第二金属层，metal-2)之间，但本发明不以此为限。在其他实施例中，存储单元200可位于后段工艺(BEOL)中的任意两个金属层之间、与任一金属层处于相同水平(at the same level)或是与任一介层窗处于相同水平。
为了简化说明，在图2A至图2D仅示出出下电极210、上电极220以及下电极210与上电极220之间的数据存储层202。其他未示出的构件请详见图3A至图3C的说明。
在一些实施例中，存储单元200具有至少两种阻值状态，其可利用在电极两端施加不同的电压来改变存储单元200的阻值状态，以提供存储数据的功能。具体来说，当对存储单元200进行操作前，首先需进行形成程序(forming procedure)。也就是说，对存储单元200施加较高的正偏压(亦即形成电压)，以对数据存储层202产生一个外加电场。此外加电场会将氧原子分离成氧离子250及氧空缺252，进而形成灯丝(filament)，作为电流传递路径。在此情况下，存储单元200具有低阻态(LRS)，如图2A所示。
在进行重置操作时，对存储单元200施加负偏压(亦即重置电压)，使得灯丝断开。具体来说，上电极220的氧离子250与邻近上电极220处的氧空缺252结合，使得灯丝与邻近上电极220处断开并相距一空隙G1。在此情况下，存储单元200由低阻态转变为高阻态(HRS)，如图2B所示。
在进行深度重置操作时，也就是对存储单元200施加更大的负偏压时，更多的氧离子250与氧空缺252结合，使得灯丝与上电极220之间的空隙G2加大，进而增加存储单元200的阻值，如图2C所示。在此情况下，上电极220的氧离子250随着重置电压的增加而减少。
在一些实施例中，使用过高的电压来进行重置操作而使得外加电场超过临界值时，数据存储层202会产生介电崩溃，从而由高阻态转变为低阻态。也就是说，上电极220已无法提供氧离子250来与氧空缺252结合，使得外加电场横越数据存储层202，进而产生不必要的灯丝254，如图2D所示。在此情况下，存储单元200的电流不减反增(或阻值不升反降)。此情况可称为互补切换(CS)现象，其导致存储单元200的高阻态(亦即数字信号“0”)与低阻态(亦即数字信号“1”)变得难以辨别，进而丧失存储能力。
另一方面，在正常重置操作后，可进行设定操作。也就是说，对存储单元200施加正偏压(亦即设定电压)，以将数据存储层202中的氧原子再次分离成氧离子250及氧空缺252，并重新形成灯丝。在此情况下，存储单元200再次由高阻态转变为低阻态，如图2A所示。
基于上述，本发明实施例提供各种RRAM存储单元的结构，以减少存储单元200的互补切换(CS)现象，详细说明请参照以下段落。
具体来说，如图3A所示，存储单元200a包括：下电极210、上电极220、数据存储层202、第一阻障层204、氧吸附层206、氧供应层230以及第二阻障层208。数据存储层202配置在下电极210与上电极220之间。在一实施例中，上电极210的材料与下电极220的材料分别包括导电材料，其可例如是金属材料、金属氮化物或其他合适的导电材料。所述金属材料包括选自由Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge所组成的群组中的至少一者。所述金属氮化物包括选自由Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge所组成的群组中的至少一者的金属所形成的氮化物。举例来说，上电极210与下电极220可例如是TiN层。在替代实施例中，数据存储层202的材料包括选自由TiO2、NiO、HfO、HfO2、ZrO、ZrO2、Ta2O5、ZnO、WO3、CoO及Nb2O5所组成的群组中的至少一者的氧化物材料。举例来说，数据存储层202可例如是HfO2层，数据存储层202的厚度可以是5nm至10nm。但本发明不以此为限，在其他实施例中，数据存储层202的材料是可以通过电压的施予改变其自身电阻的可变电阻材料。
如图3A所示，氧吸附层206配置在数据存储层202与上电极220之间。在一些实施例中，氧吸附层206的材料可包括Ti、Ta、Hf、Zr、Al或其组合等合适的金属材料。举例来说，氧吸附层206可例如是Ti层，氧吸附层206的厚度可以是20nm至40nm。在替代实施例中，氧吸附层206对氧离子的吸附能力或结合能力可大于数据存储层202的吸附能力或结合能力，以在存储单元200a操作时快速地吸附或结合氧离子，藉此在数据存储层202中产生灯丝。
第一阻障层204配置在氧吸附层206与数据存储层202之间，以当作氧扩散阻障层。具体来说，第一阻障层204可阻挡氧离子从氧吸附层206扩散至数据存储层202中，而与数据存储层202中的氧空缺再结合(recombination)，进而避免高温数据保持能力不佳(HTDRfail)的问题产生。在一些实施例中，第一阻障层204的材料包括氧化铝(Al2O3)、氮化硅、碳化硅、碳氮化硅、或其组合等合适的绝缘材料或介电材料，第一阻障层204的厚度可以是0.3nm至2nm。但本发明不以此为限，在其他实施例中，第一阻障层204的功函数可大于氧吸附层206的功函数，且第一阻障层204与氧吸附层206可具有不同材料。
第二阻障层208配置在氧吸附层206(或氧供应层230)与上电极220之间，以当作氧扩散阻障层。具体来说，第二阻障层208可阻挡氧离子从氧吸附层206(或氧供应层230)扩散至上电极220中，而无法再度回到数据存储层202中，进而避免元件失效的问题。在一些实施例中，第二阻障层208的材料包括氧化铝(Al2O3)、氮化硅、碳化硅、碳氮化硅、或其组合等合适的绝缘材料或介电材料，第二阻障层208的厚度可以是0.3nm至2nm。但本发明不以此为限，在其他实施例中，第二阻障层208的功函数可大于氧供应层230的功函数，且第二阻障层208与氧供应层230可具有不同材料。在替代实施例中，第一阻障层204与第二阻障层208可具有相同材料或是不同材料。
氧供应层230配置在氧吸附层206与第二阻障层208之间，以在重置操作期间对氧吸附层206持续补充氧离子或氧原子。在此情况下，便可避免数据存储层202因过高的重置电压而导致互补切换(CS)现象发生。在一些实施例中，氧供应层230的材料包括TiO、TaO、NiO、WO、HfO或其组合。举例来说，氧供应层230可例如是TiO层。在替代实施例中，氧供应层230的氧含量大于氧吸附层206的氧含量。
具体来说，氧供应层230包括第一区232、第二区236以及第三区234。第一区232与氧吸附层206直接接触；第二区236与第二阻障层208直接接触；而第三区234位于第一区232与第二区236之间。在一些实施例中，第一区232的氧含量大于第三区234的氧含量；而第三区234的氧含量大于第二区236的氧含量。在另一实施例中，氧供应层230的氧含量沿着靠近氧吸附层206至远离氧吸附层206的方向减少。也就是说，氧供应层230的氧含量是呈梯度分布而渐变。
值得注意的是，较多的氧含量的第一区232可直接对氧吸附层206供应大量氧离子或氧原子，以避免互补切换(CS)现象。较少的氧含量的第二区236则可维持整个氧供应层230的电阻值，而不影响存储单元200a的操作电压。在一些实施例中，第一区232的氧含量可介于60.3wt％至73.7wt％，例如约为67％；第三区234的氧含量可介于45wt％至55wt％，例如约为50wt％；而第二区236的氧含量可介于20.7wt％至25.3wt％，例如约为23wt％。在替代实施例中，第一区232的氧含量与第二区236的氧含量的比可介于2.4至3.6之间，例如约为3。虽然图3A所示出的氧供应层230分为三区，但本发明不以此为限。在其他实施例中，氧供应层230可依设计需求包括两区或更多区，例如四区、五区、六区等。
请参照图3B，第二实施例的RRAM存储单元200b与第一实施例的RRAM存储单元200a相似。上述两者不同之处在于：RRAM存储单元200b的氧供应层240配置在氧吸附层206与第一阻障层204之间。具体来说，氧供应层240包括第一区242、第二区246以及第三区244。第一区242与氧吸附层206直接接触；第二区246与第一阻障层204直接接触；而第三区244位于第一区242与第二区246之间。在一些实施例中，第一区242的氧含量大于第三区244的氧含量；而第三区244的氧含量大于第二区246的氧含量。在另一实施例中，氧供应层240的氧含量沿着靠近氧吸附层206至远离氧吸附层206的方向减少。也就是说，氧供应层240的氧含量是呈梯度分布而渐变。
在本实施例中，氧供应层240的组成比例与氧供应层230的组成比例相似，于此便不再赘述。值得注意的是，氧供应层240的第二区246靠近数据存储层202。某种程度来说，具有较少的氧含量的第二区246可用以当作氧吸附层206，以在存储单元200b操作时快速地吸附或结合氧离子，藉此在数据存储层202中产生灯丝。在此情况下，氧供应层240的第二区246对氧离子的吸附能力或结合能力可大于数据存储层202的吸附能力或结合能力。
请参照图3C，第三实施例的RRAM存储单元200c是结合RRAM存储单元200a的氧供应层230与RRAM存储单元200b的氧供应层240。也就是说，RRAM存储单元200c包括配置在氧吸附层206与第二阻障层208之间的氧供应层230(也可称为第二氧供应层)以及配置在氧吸附层206与第一阻障层204之间的氧供应层240(也可称为第一氧供应层)。氧吸附层206则是夹置在氧供应层230与氧供应层240之间。在一些实施例中，如图3C所示，氧供应层230的氧含量与氧供应层240的氧含量皆沿着靠近氧吸附层206至远离氧吸附层206的方向减少。
除了上述实施例所提供的RRAM存储单元200a、200b、200c可减少存储单元200的互补切换(CS)现象之外，本发明实施例还可通过复原重置操作更进一步降低互补切换现象发生机率，进而延长RRAM的耐久度。详细说明请参照以下段落。
请参照图4，对电阻式存储单元进行重置循环(reset loop)20a。在一些实施例中，上述的电阻式存储单元可以是上述存储单元200a、200b、200c中的任一个，本发明不以此为限。具体来说，首先，通过提供第一重置电压VR1以跨接在电阻式存储单元的两端(例如，上电极与下电极)，并对电阻式存储单元进行第一重置操作R1。在第一重置操作R1完成后，对电阻式存储单元进行第一验证操作V1。然后，依据第一验证操作V1的验证结果来决定是否对电阻式存储单元进行第二重置操作R2。具体来说，第一验证操作V1的步骤包括提供验证电压跨接在电阻式存储单元的两端，并测量电阻式存储单元依据上述的验证电压所产生的验证电流。接着，判断第一验证操作V1的验证电流是否大于一预设值电流(或一阀值电流)，以产生第一验证操作V1的验证结果。当第一验证操作V1所产生验证电流小于等于上述的预设值电流(或阀值电流)时，表示此电阻式存储单元的重置操作已经完成，不需要进行后续的第二重置操作R2。相对地，若第一验证操作V1所产生验证电流大于上述的预设值电流(或阀值电流)时，表示此电阻式存储单元的重置操作尚未完成，则需要进行后续的第二重置操作R2。在一些实施例中，第一验证操作V1的验证电压小于第一重置操作R1的第一重置电压VR1。
当第一验证操作V1的验证结果指示电阻式存储单元的重置动作未完成时，可对电阻式存储单元进行第二重置操作R2。也就是说，提供第二重置电压VR2至电阻式存储单元的两端，并针对电阻式存储单元进行第二重置操作R2。在第二重置操作R2完成后，对电阻式存储单元进行第二验证操作V2。然后，依据第二验证操作V2的验证结果来决定是否对电阻式存储单元进行第三重置操作R3、第四重置操作R4或是复原重置操作HR。也就是说，虽然图4示出出4个重置操作R1、R2、R3、R4与4个验证操作V1、V2、V3、V4，但本发明不以此为限。在其他实施例中，重置操作的次数可依据实际需求而定。举例来说，在此重置操作的站点的总操作时间结束之前，可进行一次或多次的重置操作与相对应次数的验证操作，藉此完成电阻式存储单元的重置动作。在一些实施例中，第二验证操作V2的验证电压、第三验证操作V3的验证电压以及第四验证操作V4的验证电压分别小于第二重置操作R2的第二重置电压VR2、第三重置操作R3的第三重置电压VR3以及第四重置操作R4的第四重置电压VR4。
如图4所示，当第四验证操作V4的验证结果指示电阻式存储单元的重置动作未完成时，可对电阻式存储单元进行复原重置操作HR，以结束重置循环20a。具体来说，提供复原重置电压VHR至电阻式存储单元的两端，并针对电阻式存储单元进行复原重置操作HR。具体来说，第四验证操作V4可针对完成第四重置操作R4后的电阻式存储单元的电流值进行验证，且当第四验证操作V4所产生验证电流小于等于一预设值电流(或一阀值电流)时，表示此电阻式存储单元的重置操作已经完成，不需要进行后续的复原重置操作HR。相对地，若第四验证操作V4所产生验证电流大于上述的预设值电流(或阀值电流)时，表示此电阻式存储单元的重置操作尚未完成，则需要进行后续的复原重置操作HR。在一些实施例中，复原重置操作HR的复原重置电压VHR与复原重置时间THR分别大于重置操作R1、R2、R3、R4的重置电压VR1、VR2、VR3、VR4与重置时间TR1、TR2、TR3、TR4。值得注意的是，在本实施例中，较大的复原重置电压VHR可将氧供应层中的氧离子或氧原子更强力地供应至数据存储层中，以更有效地降低互补切换现象发生。因此，本实施例不仅可以在重置操作期间通过氧供应层对数据存储层持续补充氧离子或氧原子，还可通过复原重置操作，以更有效地降低互补切换现象发生。
基本上，图5的波形式示意图与图4的波形式示意图相似。上述两者不同之处在于：图5的重置循环20b中的重置操作R1、R2、R3、R4的重置电压VR1、VR2、VR3、VR4可随着重置操作次数的增加而增加；而图4的重置循环20a中的重置操作R1、R2、R3、R4的重置电压VR1、VR2、VR3、VR4则实质上相同。另外，图5的重置循环20b中的重置操作R1、R2、R3、R4的重置时间TR1、TR2、TR3、TR4亦可随着重置操作次数的增加而增加；而图4的重置循环20a中的重置操作R1、R2、R3、R4的重置时间TR1、TR2、TR3、TR4则实质上相同。
请参照图6，一开始，电阻式存储单元位于待重置(Under Reset)区域UR中。在电阻式存储单元的操作周期数小于240次(此操作周期数可随设计需求而变动)之前，电阻式存储单元的验证电流Iv皆小于阀值电流It。也就是说，此时的电阻式存储单元是在正常重置(Normal Reset)区域NR中。随着电阻式存储单元的操作周期数增加，电阻式存储单元的物理状态会从正常重置状态改变到重置互补切换区域CS。也就是说，此时的电阻式存储单元的验证电流Iv会大于阀值电流It，而无法完成重置操作。在此情况下，本实施例可通过氧供应层以和/或通过复原重置操作将验证电流曲线Iv改变为验证电流曲线Iv’，以增加正常重置状态下电阻式存储单元的操作周期数，进而延长电阻式存储单元的耐久度。
综上所述，本发明实施例通过将氧供应层配置在氧吸附层与上电极之间以和/或配置在氧吸附层与第一阻障层之间，以在重置操作期间对数据存储层持续补充氧离子或氧原子。在此情况下，便可避免数据存储层因过高的重置电压而导致互补切换现象发生。此外，本发明实施例还可对RRAM进行复原重置操作，以更进一步降低互补切换现象发生机率，进而延长RRAM的耐久度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种电阻式随机存取存储器，其特征在于，包括至少一存储单元，所述至少一存储单元包括：
数据存储层，配置在上电极与下电极之间；
氧吸附层，配置在所述数据存储层与所述上电极之间；
第一阻障层，配置在所述氧吸附层与所述数据存储层之间；以及
氧供应层，配置在所述氧吸附层与所述上电极之间以及配置在所述氧吸附层与所述第一阻障层之间，
其中所述氧供应层与所述氧吸附层直接接触。
2.根据权利要求1所述的电阻式随机存取存储器，其中所述氧供应层的氧含量沿着靠近所述氧吸附层至远离所述氧吸附层的方向减少。
3.根据权利要求1所述的电阻式随机存取存储器，还包括第二阻障层配置在所述氧吸附层与所述上电极之间。
4.根据权利要求3所述的电阻式随机存取存储器，其中所述氧供应层包括：
第一区，直接接触所述氧吸附层；
第二区，直接接触所述第二阻障层；以及
第三区，位于所述第一区与所述第二区之间，且所述第一区的氧含量大于所述第二区的氧含量。
5.根据权利要求3所述的电阻式随机存取存储器，其中所述氧供应层包括第一氧供应层与第二氧供应层，所述第一氧供应层配置在所述氧吸附层与所述第一阻障层之间，所述第二氧供应层配置在所述氧吸附层与所述第二阻障层之间，且所述氧吸附层配置在所述第一氧供应层与所述第二氧供应层之间。
6.根据权利要求1所述的电阻式随机存取存储器，其中所述氧供应层包括：
第一区，直接接触所述氧吸附层；
第二区，直接接触所述第一阻障层；以及
第三区，位于所述第一区与所述第二区之间，且所述第一区的氧含量大于所述第二区的氧含量。
7.一种电阻式随机存取存储器的重置方法，其特征在于，包括：
对至少一电阻式存储单元进行重置循环，包括：
对所述至少一电阻式存储单元进行第一重置操作，并在所述第一重置操作完成后对所述至少一电阻式存储单元进行第一验证操作；
依据所述第一验证操作的验证结果来决定是否对所述至少一电阻式存储单元进行第二重置操作，并在决定进行且完成所述第二重置操作后对所述至少一电阻式存储单元进行第二验证操作；以及
依据所述第二验证操作的验证结果来决定是否对所述至少一电阻式存储单元进行复原重置操作，其包括：当所述第二验证操作的验证电流大于预设值电流，对所述至少一电阻式存储单元进行所述复原重置操作，
其中所述复原重置操作的重置电压大于所述第二重置操作的重置电压，
其中对所述至少一电阻式存储单元进行所述第一验证操作的步骤包括：
提供验证电压跨接在所述至少一电阻式存储单元的两端，并量测所述至少一电阻式存储单元依据所述验证电压所产生的验证电流；以及
判断所述第一验证操作的所述验证电流是否大于所述预设值电流以产生所述第一验证操作的所述验证结果，其中当所述第一验证操作的所述验证电流大于所述预设值电流时，进行所述第二重置操作，
其中所述至少一电阻式存储单元包括：
数据存储层，配置在上电极与下电极之间；
氧吸附层，配置在所述数据存储层与所述上电极之间；
第一阻障层，配置在所述氧吸附层与所述数据存储层之间；以及
氧供应层，配置在所述氧吸附层与所述上电极之间以及配置在所述氧吸附层与所述第一阻障层之间，
其中所述氧供应层与所述氧吸附层直接接触。
8.根据权利要求7所述的电阻式随机存取存储器的重置方法，其中在决定进行并完成所述复原重置操作后结束所述重置循环。
9.根据权利要求7所述的电阻式随机存取存储器的重置方法，其中所述第一验证操作的所述验证电压小于所述第一重置操作的重置电压。
10.根据权利要求7所述的电阻式随机存取存储器的重置方法，其中所述第二重置操作的所述重置电压大于或等于所述第一重置操作的重置电压。
11.根据权利要求7所述的电阻式随机存取存储器的重置方法，其中所述第二重置操作的重置时间大于或等于所述第一重置操作的重置时间，且所述复原重置操作的重置时间大于所述第二重置操作的重置时间。
12.根据权利要求7所述的电阻式随机存取存储器的重置方法，在对所述至少一电阻式存储单元进行所述复原重置操作之前，还包括对电阻式随机存取存储器进行多次第三重置操作，并在决定进行且完成每一次的第三重置操作后对所述至少一电阻式存储单元进行第三验证操作。
CN202010431179.1A 2019-07-09 2020-05-20 电阻式随机存取存储器及其重置方法 Active CN112216713B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108124117 2019-07-09
TW108124117A TWI696179B (zh) 2019-07-09 2019-07-09 電阻式隨機存取記憶體及其重置方法

Publications (2)

Publication Number Publication Date
CN112216713A CN112216713A (zh) 2021-01-12
CN112216713B true CN112216713B (zh) 2023-10-17

Family

ID=72176345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010431179.1A Active CN112216713B (zh) 2019-07-09 2020-05-20 电阻式随机存取存储器及其重置方法

Country Status (3)

Country Link
US (2) US11176996B2 (zh)
CN (1) CN112216713B (zh)
TW (1) TWI696179B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740787B (zh) * 2021-03-09 2021-09-21 華邦電子股份有限公司 半導體結構及其形成方法
CN113437964B (zh) * 2021-06-10 2022-09-16 安徽大学 一种由rram构成的可阻态区分且可重构的运算电路
CN114400032B (zh) * 2022-03-24 2022-08-05 之江实验室 一种动态加速阻变存储器阻值设置的方法、装置和介质

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031517B2 (en) * 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
US8362454B2 (en) 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
JP4971522B2 (ja) * 2009-06-18 2012-07-11 パナソニック株式会社 不揮発性記憶装置及びその製造方法
CN101621114A (zh) 2009-07-21 2010-01-06 中国科学院上海硅酸盐研究所 一类氧化物多层梯度薄膜及其构建的rram元器件
CN103222055B (zh) 2010-10-08 2016-06-22 松下知识产权经营株式会社 非易失性存储元件及其制造方法
US8853046B2 (en) 2012-02-16 2014-10-07 Intermolecular, Inc. Using TiON as electrodes and switching layers in ReRAM devices
JP5602175B2 (ja) * 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
US20150188039A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. Embedded Resistors with Oxygen Gettering Layers
US9306160B2 (en) * 2014-06-19 2016-04-05 Macronix International Co., Ltd. Memory device having oxygen control layers and manufacturing method of same
KR102140785B1 (ko) * 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
CN105789207A (zh) 2014-12-22 2016-07-20 旺宏电子股份有限公司 具有含氧控制层的存储装置及其制造方法
US9343151B1 (en) * 2015-01-09 2016-05-17 Taiwan Semiconductor Manufacturing Company Limited Resistive random access memory and method of resetting a resistive random access memory
US9361980B1 (en) * 2015-02-12 2016-06-07 Taiwan Semiconductor Manufacturing Company Limited RRAM array using multiple reset voltages and method of resetting RRAM array using multiple reset voltages
US9425391B1 (en) * 2015-03-04 2016-08-23 Macronix International Co., Ltd. Damascene process of RRAM top electrodes
JP2016170848A (ja) * 2015-03-16 2016-09-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
TWI563502B (en) * 2015-04-27 2016-12-21 Winbond Electronics Corp Resistive random access memory
CN106653079B (zh) * 2015-10-30 2021-07-06 华邦电子股份有限公司 电阻式存储器装置及其写入方法
US9972779B2 (en) * 2015-12-14 2018-05-15 Winbond Electronics Corp. Resistive random access memory
KR102462921B1 (ko) * 2016-03-14 2022-11-07 에스케이하이닉스 주식회사 가변 저항 소자를 포함하는 전자 장치 및 그 동작 방법
US9773975B1 (en) * 2016-03-22 2017-09-26 Winbond Electronics Corp. Resistive random access memory
US10516106B2 (en) * 2017-06-26 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrode structure to improve RRAM performance
CN109215709B (zh) * 2017-07-03 2020-12-22 华邦电子股份有限公司 电阻式存储器装置及其电阻式存储单元的设定方法
JP2019169210A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体記憶装置
TWI657446B (zh) * 2018-05-29 2019-04-21 華邦電子股份有限公司 電阻式記憶體及寫入方法

Also Published As

Publication number Publication date
US11176996B2 (en) 2021-11-16
US20220028454A1 (en) 2022-01-27
CN112216713A (zh) 2021-01-12
TWI696179B (zh) 2020-06-11
US11538525B2 (en) 2022-12-27
TW202103169A (zh) 2021-01-16
US20210012839A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
CN112216713B (zh) 电阻式随机存取存储器及其重置方法
US9178148B2 (en) Resistive random access memory cell having three or more resistive states
CN104871313B (zh) 存储装置和存储装置制造方法
US8421051B2 (en) Resistance-change memory
US9680093B2 (en) Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method
TWI578587B (zh) 切換組件及記憶體單元
US9966139B2 (en) Resistive random access memory device
TWI542054B (zh) 記憶體元件，製造其之方法，及記憶體裝置
TWI497491B (zh) 記憶體元件及記憶體裝置
US9178143B2 (en) Resistive memory structure
US20130248795A1 (en) Nonvolatile memory device and method for manufacturing the same
JP5571833B2 (ja) 不揮発性記憶素子及び不揮発性記憶素子の製造方法
US20100252796A1 (en) Resistance change element and method of manufacturing the same
JP5390730B2 (ja) 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置
US8860002B2 (en) Limited maximum fields of electrode-switching layer interfaces in Re-RAM cells
WO2013057920A1 (ja) 不揮発性記憶素子及びその製造方法
US20180358551A1 (en) Resistance change memory devices
US20210408119A1 (en) Non-volatile storage device and method of manufacturing the same
CN116634853A (zh) 阻变存储器及其制备方法
JP2014175419A (ja) 電流制御素子、不揮発性記憶素子、不揮発性記憶装置および電流制御素子の製造方法
JP2014086692A (ja) 不揮発性記憶素子及び不揮発性記憶素子の駆動方法
CN113363380A (zh) 阻变存储器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant