CN112203425A - 一种高层盲埋孔厚铜板的制作方法 - Google Patents

一种高层盲埋孔厚铜板的制作方法 Download PDF

Info

Publication number
CN112203425A
CN112203425A CN202011010783.3A CN202011010783A CN112203425A CN 112203425 A CN112203425 A CN 112203425A CN 202011010783 A CN202011010783 A CN 202011010783A CN 112203425 A CN112203425 A CN 112203425A
Authority
CN
China
Prior art keywords
buried hole
blind buried
rise
thick copper
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011010783.3A
Other languages
English (en)
Inventor
周兴勉
高平安
王晓槟
李小海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huizhou China Eagle Electronics Technology Co ltd
Original Assignee
Huizhou China Eagle Electronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huizhou China Eagle Electronics Technology Co ltd filed Critical Huizhou China Eagle Electronics Technology Co ltd
Priority to CN202011010783.3A priority Critical patent/CN112203425A/zh
Publication of CN112203425A publication Critical patent/CN112203425A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明属于线路板加工技术领域，提供一种高层盲埋孔厚铜板的制作方法，其特征在于，包括以下步骤：开料→烤板→盲埋孔钻孔→盲埋孔PTH→内层图形制作→压合→削溢胶→减铜→钻孔→PTH→外层线路蚀刻→阻焊→文字→沉金→成型→测试→成品检验→包装。通过相关检测，本发明方法所生产的高层盲埋孔厚铜板的各项性能都能达到客户品质要求，将此类产品实现了量产化。

Description

一种高层盲埋孔厚铜板的制作方法
技术领域
本发明属于线路板加工技术领域，具体涉及一种高层盲埋孔厚铜板的制作方法。
背景技术
现有技术中，一般将内外层完成铜厚≥68.6微米（2oz）的线路板称之为厚铜板，其主要特点是：承载大电流，减少热应变和散热；主要应用于通讯设备、航空航天、汽车、网络能源、平面变压器以及电源模块等；目前制作较多的厚铜板主要是2层-8层厚铜板，对于8层以上厚铜板甚至8层以上的盲埋孔厚铜板的制作较少，随着层数增加，厚铜板各层之间的介质厚度也越来越薄，其可靠性能也随之降低。
随着电子技术的发展，芯片工艺集成速度越来越高，线路设计也越来越小，导致线路的承载电流也相应变得越来越小，另一方面，线路板上集成的功能元器件会越来越多，在缩小线宽的同时又要提高线路的电流承载能力，只能是相应的提高线路导体厚度即铜厚。对于成品102.9微米（3oz）铜厚的厚铜板，因其铜较厚，吸收热量多，容易爆板，为实现实现高层盲埋孔厚铜板的量产化，需要提供一种高层盲埋孔厚铜板的制作方法。
发明内容
有鉴于此，本发明提供一种高层盲埋孔厚铜板的制作方法，本发明可实现高层盲埋孔厚铜板的量产化。
本发明的技术方案为：
一种高层盲埋孔厚铜板的制作方法，其特征在于，包括以下步骤：开料→烤板→盲埋孔钻孔→盲埋孔PTH→内层图形制作→压合→削溢胶→减铜→钻孔→PTH→外层线路蚀刻→阻焊→文字→沉金→成型→测试→成品检验→包装。
进一步的，所述盲埋孔钻孔工艺中，根据材料的涨缩特性，在钻盲埋孔先提供一个预补偿系数的钻带，以保证压合后回归到1:1涨缩，同时为防止混板，在板上需要相应的钻出层别代码以方便区分。
进一步的，所述盲埋孔PTH工艺中，因芯板板厚薄仅0.13mm，电镀需要使用夹棍或薄板架生产以防止板损，并使用低电流进行电镀，以减少因板薄晃动而导致的镀铜厚度不均匀，一般电镀使用10ASF-12ASF的电流密度进行生产，另孔铜要求最小35微米，表面铜完成厚度为102.9微米(3oz)，在线路制作前进行额外板电加厚，方便图形电镀生产，避免夹膜。
进一步的，所述内层图形制作工艺包括以下步骤：内层图形转移→图形电镀→蚀刻→AOI检查；芯板板薄需要注意防止曝光不良，蚀刻需控制线圈处线宽大小在控制范围内，且AOI需加严检查线圈处线路，防止线圈处缺陷漏检；
进一步的，所述压合工艺中，为保证层间对准度，采用先热熔合，再用8个铆钉铆合方式生产，为保证压合填胶完全，将上高压时间提前以及加大高压压力，并控制升温速率在1.5℃/min-3℃/min之间，在压合出来后做6次热冲击，切片检查填胶状况与层偏；
进一步的，所述削溢胶及减铜工艺中，为保证削溢胶磨板不会导致孔口镀层磨破，需使用专用削溢胶减铜磨板机生产；
进一步的，所述钻孔工艺中，因总铜厚达到1234.8微米(36oz)，钻孔参数需要特别调整才能可以保证孔粗和钉头状况，适当降低进刀与退刀速度，1片/叠；
进一步的，所述外层线路蚀刻工艺包括以下步骤：外层图形转移→图形电镀→蚀刻→AOI检查；控制线圈处线宽在102.9微米(3oz)以上，且AOI全检，并对线圈处加严检查，防止线圈处缺陷漏检。
进一步的，所述阻焊工艺中，因面铜厚度在102.9微米(3oz)以上，为防止油墨气泡并保证油墨厚度，采取两次印刷制作，每次印刷完后需抽真空10min，将油墨中气泡全部赶出来之后，才可以进行预烘烤。
进一步的，所述测试工艺中，包括电感测试、耐高压测试、热冲击测试、热油测试；其中，所述电感测试条件为使用专用电感测试仪，频率10khz，电压1V；所述耐高压测试条件为使用专用高压测试仪，电压2000V，升压时间3秒，保持时间24秒，降压时间3秒，漏电电流最大50uA。
进一步的，所述热冲击测试条件为浸锡炉288℃/10秒，重复做6次，要求无分层爆板，无孔壁分离及树脂裂缝等异常；所述热油测试条件为在恒温油槽中25℃保持20秒，260℃保持20秒，中间转移时间＜10秒，做20个循环，要求无孔壁分层，无孔铜断裂等异常。
本发明选择符合IPC-4101/126标准的材料，且成品要求耐2000V电压，为防止耐高压不良，必须保证各层之间的介质厚度必须＞0.1mm，且开料材料规定需严格控制为0.13±0.013mm的高Tg板材，因其板厚限制，以及满足厚铜填胶要求，压合半固化片结构选择为3张106半固化片压合。
本申请发明人通过大量创造性劳动，通过以下对以下加工方法的创新优化，使得本发明获得意想不到的技术效果，具体为：
1.材料选择符合IPC-4101/126标准的材料，解决各层之间的介质厚度最小在0.1mm以上的加工难题；
2.盲埋孔钻带使用补偿钻带制作，以满足压合后1:1的补偿，避免层偏导致内开内短；
3.压合使用升温速率较快以及高压压力较大的程式压合，防止流胶不足导致缺胶与空洞；
4.钻孔通过调整参数预防了孔粗和钉头；
5.使用专用的溢胶磨板机防止将孔口镀层磨破；
6.电镀使用低电流密度加厚，以保证镀铜均匀性，方便蚀刻制作；
7.密闭线圈部位有短路在成品通断测试无法检测出来，所以必须在AOI加严检查；
8.阻焊油墨需要印刷两次来确保油墨厚度，并加长静置时间或采用抽真空方式来保证无气泡。
通过相关检测，本发明方法所生产的高层盲埋孔厚铜板的各项性能都能达到客户品质要求，将此类产品实现了量产化。
附图说明
图1为本发明一实施例加工厚铜板的结构示意图；
图2为本发明一实施例加工厚铜板的结构示意图；
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合具体实施方式，对本发明进行进一步的详细说明。应当理解的是，此处所描述的具体实施方式仅用以解释本发明，并不限定本发明的保护范围。
实施例1
一种高层盲埋孔厚铜板的制作方法，其特征在于，包括以下步骤：开料→烤板→盲埋孔钻孔→盲埋孔PTH→内层图形制作→压合→削溢胶→减铜→钻孔→PTH→外层线路蚀刻→阻焊→文字→沉金→成型→测试→成品检验→包装。
进一步的，所述盲埋孔钻孔工艺中，根据材料的涨缩特性，在钻盲埋孔先提供一个预补偿系数的钻带，以保证压合后回归到1:1涨缩，并在板上需要相应的钻出层别代码以方便区分。
进一步的，所述盲埋孔PTH工艺中，因芯板板厚薄仅0.13mm，电镀使用夹棍或薄板架生产，并使用低电流进行电镀，电镀使用10ASF-12ASF的电流密度进行生产，另孔铜要求最小35微米，表面铜完成厚度为102.9微米。
进一步的，所述内层图形制作工艺包括以下步骤：内层图形转移→图形电镀→蚀刻→AOI检查；芯板板薄要防止曝光不良，蚀刻要控制线圈处线宽大小在控制范围内，且AOI要求加严检查线圈处线路，防止线圈处缺陷漏检。
进一步的，所述压合工艺中，采用先热熔合，再用8个铆钉铆合方式生产，将上高压时间提前以及加大高压压力，并控制升温速率在1.5℃/min-3℃/min之间，在压合出来后做6次热冲击，切片检查填胶状况与层偏。
进一步的，所述削溢胶及减铜工艺中，使用专用削溢胶减铜磨板机生产。
进一步的，所述钻孔工艺中，因总铜厚达到1234.8微米，对钻孔参数特别调整，降低进刀与退刀速度，1片/叠。
进一步的，所述外层线路蚀刻工艺包括以下步骤：外层图形转移→图形电镀→蚀刻→AOI检查；控制线圈处线宽在102.9微米以上，且AOI全检，并对线圈处加严检查，防止线圈处缺陷漏检。
进一步的，所述阻焊工艺中，采取两次印刷制作，每次印刷完后需抽真空10min，将油墨中气泡全部赶出来之后，进行预烘烤。
进一步的，所述测试工艺中，包括电感测试、耐高压测试、热冲击测试、热油测试；其中，所述电感测试条件为使用专用电感测试仪，频率10khz，电压1V；所述耐高压测试条件为使用专用高压测试仪，电压2000V，升压时间3秒，保持 时间24秒，降压时间3秒，漏电电流最大50uA。
进一步的，所述热冲击测试条件为浸锡炉288℃/10秒，重复做6次，要求无分层爆板，无孔壁分离及树脂裂缝等异常；所述热油测试条件为在恒温油槽中25℃保持20秒，260℃保持20秒，中间转移时间＜10秒，做20个循环，要求无孔壁分层，无孔铜断裂异常。
实施例2
一种高层盲埋孔厚铜板的制作方法，其特征在于，包括以下步骤：开料→烤板→盲埋孔钻孔→盲埋孔PTH→内层图形制作→压合→削溢胶→减铜→钻孔→PTH→外层线路蚀刻→阻焊→文字→沉金→成型→测试→成品检验→包装。
进一步的，所述盲埋孔钻孔工艺中，根据材料的涨缩特性，在钻盲埋孔先提供一个预补偿系数的钻带，以保证压合后回归到1:1涨缩，并在板上需要相应的钻出层别代码以方便区分。
进一步的，所述盲埋孔PTH工艺中，因芯板板厚薄仅0.13mm，电镀使用夹棍或薄板架生产，并使用低电流进行电镀，电镀使用11ASF的电流密度进行生产，另孔铜要求最小35微米，表面铜完成厚度为102.9微米。
进一步的，所述内层图形制作工艺包括以下步骤：内层图形转移→图形电镀→蚀刻→AOI检查；芯板板薄要防止曝光不良，蚀刻要控制线圈处线宽大小在控制范围内，且AOI要求加严检查线圈处线路，防止线圈处缺陷漏检。
进一步的，所述压合工艺中，采用先热熔合，再用8个铆钉铆合方式生产，将上高压时间提前以及加大高压压力，并控制升温速率在2℃/min之间，在压合出来后做6次热冲击，切片检查填胶状况与层偏。
进一步的，所述削溢胶及减铜工艺中，使用专用削溢胶减铜磨板机生产。
进一步的，所述钻孔工艺中，因总铜厚达到1234.8微米，对钻孔参数特别调整，降低进刀与退刀速度，1片/叠。
进一步的，所述外层线路蚀刻工艺包括以下步骤：外层图形转移→图形电镀→蚀刻→AOI检查；控制线圈处线宽在102.9微米以上，且AOI全检，并对线圈处加严检查，防止线圈处缺陷漏检。
进一步的，所述阻焊工艺中，采取两次印刷制作，每次印刷完后需抽真空10min，将油墨中气泡全部赶出来之后，进行预烘烤。
进一步的，所述测试工艺中，包括电感测试、耐高压测试、热冲击测试、热油测试；其中，所述电感测试条件为使用专用电感测试仪，频率10khz，电压1V；所述耐高压测试条件为使用专用高压测试仪，电压2000V，升压时间3秒，保持时间24秒，降压时间3秒，漏电电流最大50uA。
进一步的，所述热冲击测试条件为浸锡炉288℃/10秒，重复做6次，要求无分层爆板，无孔壁分离及树脂裂缝等异常；所述热油测试条件为在恒温油槽中25℃保持20秒，260℃保持20秒，中间转移时间＜10秒，做20个循环，要求无孔壁分层，无孔铜断裂异常。
实施例3
一种高层盲埋孔厚铜板的制作方法，其特征在于，包括以下步骤：开料→烤板→盲埋孔钻孔→盲埋孔PTH→内层图形制作→压合→削溢胶→减铜→钻孔→PTH→外层线路蚀刻→阻焊→文字→沉金→成型→测试→成品检验→包装。
进一步的，所述盲埋孔钻孔工艺中，根据材料的涨缩特性，在钻盲埋孔先提供一个预补偿系数的钻带，以保证压合后回归到1:1涨缩，并在板上需要相应的钻出层别代码以方便区分。
进一步的，所述盲埋孔PTH工艺中，因芯板板厚薄仅0.13mm，电镀使用夹棍或薄板架生产，并使用低电流进行电镀，电镀使用11ASF的电流密度进行生产，另孔铜要求最小35微米，表面铜完成厚度为102.9微米。
进一步的，所述内层图形制作工艺包括以下步骤：内层图形转移→图形电镀→蚀刻→AOI检查；芯板板薄要防止曝光不良，蚀刻要控制线圈处线宽大小在控制范围内，且AOI要求加严检查线圈处线路，防止线圈处缺陷漏检。
进一步的，所述压合工艺中，采用先热熔合，再用8个铆钉铆合方式生产，将上高压时间提前以及加大高压压力，并控制升温速率在2.5℃/min之间，在压合出来后做6次热冲击，切片检查填胶状况与层偏。
进一步的，所述削溢胶及减铜工艺中，使用专用削溢胶减铜磨板机生产。
进一步的，所述钻孔工艺中，因总铜厚达到1234.8微米，对钻孔参数特别调整，降低进刀与退刀速度，1片/叠。
进一步的，所述外层线路蚀刻工艺包括以下步骤：外层图形转移→图形电镀→蚀刻→AOI检查；控制线圈处线宽在102.9微米以上，且AOI全检，并对线圈处加严检查，防止线圈处缺陷漏检。
进一步的，所述阻焊工艺中，采取两次印刷制作，每次印刷完后需抽真空10min，将油墨中气泡全部赶出来之后，进行预烘烤。
进一步的，所述测试工艺中，包括电感测试、耐高压测试、热冲击测试、热油测试；其中，所述电感测试条件为使用专用电感测试仪，频率10khz，电压1V；所述耐高压测试条件为使用专用高压测试仪，电压2000V，升压时间3秒，保持时间24秒，降压时间3秒，漏电电流最大50uA。
进一步的，所述热冲击测试条件为浸锡炉288℃/10秒，重复做6次，要求无分层爆板，无孔壁分离及树脂裂缝等异常；所述热油测试条件为在恒温油槽中25℃保持20秒，260℃保持20秒，中间转移时间＜10秒，做20个循环，要求无孔壁分层，无孔铜断裂异常。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。需注意的是，本发明中所未详细描述的技术特征，均可以通过本领域任一现有技术实现。

Claims (10)

1.一种高层盲埋孔厚铜板的制作方法，其特征在于，包括以下步骤：开料→烤板→盲埋孔钻孔→盲埋孔PTH→内层图形制作→压合→削溢胶→减铜→钻孔→PTH→外层线路蚀刻→阻焊→文字→沉金→成型→测试→成品检验→包装。
2.根据权利要求1所述的高层盲埋孔厚铜板的制作方法，其特征在于，所述盲埋孔钻孔工艺中，根据材料的涨缩特性，在钻盲埋孔先提供一个预补偿系数的钻带，以保证压合后回归到1:1涨缩，并在板上需要相应的钻出层别代码以方便区分。
3.根据权利要求1所述的高层盲埋孔厚铜板的制作方法，其特征在于，所述盲埋孔PTH工艺中，因芯板板厚薄仅0.13mm，电镀使用夹棍或薄板架生产，并使用低电流进行电镀，电镀使用10ASF-12ASF的电流密度进行生产，另孔铜要求最小35微米，表面铜完成厚度为102.9微米。
4.根据权利要求1所述的高层盲埋孔厚铜板的制作方法，其特征在于，所述内层图形制作工艺包括以下步骤：内层图形转移→图形电镀→蚀刻→AOI检查；芯板板薄要防止曝光不良，蚀刻要控制线圈处线宽大小在控制范围内，且AOI要求加严检查线圈处线路，防止线圈处缺陷漏检。
5.根据权利要求1所述的高层盲埋孔厚铜板的制作方法，其特征在于，所述压合工艺中，采用先热熔合，再用8个铆钉铆合方式生产，将上高压时间提前以及加大高压压力，并控制升温速率在1.5℃/min-3℃/min之间，在压合出来后做6次热冲击，切片检查填胶状况与层偏。
6.根据权利要求1所述的高层盲埋孔厚铜板的制作方法，其特征在于，所述钻孔工艺中，因总铜厚达到1234.8微米，对钻孔参数特别调整，降低进刀与退刀速度，1片/叠。
7.根据权利要求1所述的高层盲埋孔厚铜板的制作方法，其特征在于，所述外层线路蚀刻工艺包括以下步骤：外层图形转移→图形电镀→蚀刻→AOI检查；控制线圈处线宽在102.9微米以上，且AOI全检，并对线圈处加严检查，防止线圈处缺陷漏检。
8.根据权利要求1所述的高层盲埋孔厚铜板的制作方法，其特征在于，所述阻焊工艺中，采取两次印刷制作，每次印刷完后需抽真空10min，将油墨中气泡全部赶出来之后，进行预烘烤。
9.根据权利要求1所述的高层盲埋孔厚铜板的制作方法，其特征在于，所述测试工艺中，包括电感测试、耐高压测试、热冲击测试、热油测试；其中，所述电感测试条件为使用专用电感测试仪，频率10khz，电压1V；所述耐高压测试条件为使用专用高压测试仪，电压2000V，升压时间3秒，保持时间24秒，降压时间3秒，漏电电流最大50uA。
10.根据权利要求9所述的高层盲埋孔厚铜板的制作方法，其特征在于，所述热冲击测试条件为浸锡炉288℃/10秒，重复做6次，要求无分层爆板，无孔壁分离及树脂裂缝等异常；所述热油测试条件为在恒温油槽中25℃保持20秒，260℃保持20秒，中间转移时间＜10秒，做20个循环，要求无孔壁分层，无孔铜断裂异常。
CN202011010783.3A 2020-09-23 2020-09-23 一种高层盲埋孔厚铜板的制作方法 Pending CN112203425A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011010783.3A CN112203425A (zh) 2020-09-23 2020-09-23 一种高层盲埋孔厚铜板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011010783.3A CN112203425A (zh) 2020-09-23 2020-09-23 一种高层盲埋孔厚铜板的制作方法

Publications (1)

Publication Number Publication Date
CN112203425A true CN112203425A (zh) 2021-01-08

Family

ID=74014515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011010783.3A Pending CN112203425A (zh) 2020-09-23 2020-09-23 一种高层盲埋孔厚铜板的制作方法

Country Status (1)

Country Link
CN (1) CN112203425A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112788870A (zh) * 2021-01-31 2021-05-11 惠州中京电子科技有限公司 一种埋磁芯电源模块多层印制电路板制作方法
CN115334756A (zh) * 2022-08-19 2022-11-11 东莞联桥电子有限公司 一种球栅阵列印刷电路板制作工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200221577A1 (en) * 2018-12-20 2020-07-09 Intel Corporation Asymmetric electronic substrate and method of manufacture
CN111405780A (zh) * 2020-02-27 2020-07-10 惠州中京电子科技有限公司 一种高速板材高层厚铜混压板的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200221577A1 (en) * 2018-12-20 2020-07-09 Intel Corporation Asymmetric electronic substrate and method of manufacture
CN111405780A (zh) * 2020-02-27 2020-07-10 惠州中京电子科技有限公司 一种高速板材高层厚铜混压板的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112788870A (zh) * 2021-01-31 2021-05-11 惠州中京电子科技有限公司 一种埋磁芯电源模块多层印制电路板制作方法
CN115334756A (zh) * 2022-08-19 2022-11-11 东莞联桥电子有限公司 一种球栅阵列印刷电路板制作工艺

Similar Documents

Publication Publication Date Title
US9713261B2 (en) Fabrication process of stepped circuit board
CN109587975B (zh) 一种改善压合熔合位流胶的方法
CN112203425A (zh) 一种高层盲埋孔厚铜板的制作方法
CN105764273B (zh) 一种嵌入散热块的pcb的制作方法
CN105578778A (zh) 一种单面局部电镀厚金pcb的制作方法
US10446412B2 (en) Printing of multi-layer circuits
CN110505770B (zh) 多层夹芯金属基电路板生产方法
CN104540320B (zh) 一种pcb中树脂塞孔的制作方法
CN111741617B (zh) 多层阶梯盲槽高频微波天线板生产工艺
CN111405780A (zh) 一种高速板材高层厚铜混压板的制作方法
CN104284520A (zh) 一种pcb表面处理方法
CN108770238A (zh) 一种改善钻孔扯铜的内层图形设计方法
CN108882527A (zh) 一种高平整度via-in-pad线路板的制作方法
CN116916534A (zh) 一种充电桩用超厚铜pcb及其制作方法
CN109548321B (zh) 一种正凹蚀pcb的制作方法
CN105848428A (zh) 一种在pcb上制作金属化盲孔的方法
CN111182743A (zh) 一种陶瓷基线路板的制作方法
CN109831874A (zh) 一种解决阻焊爆油上pad的方法
CN110225675A (zh) 一种薄芯板线路板的制作方法
CN102858098B (zh) 不对称pcb电路板的制作方法
CN111901966A (zh) 一种通讯pcb背板及埋铜板的压合排板方法
CN112770540A (zh) 一种台阶位置含邦定结构的厚铜pcb板的加工方法
CN113784545B (zh) 一种印制板防止树脂塞孔孔破的方法
CN115942651A (zh) 一种多层超厚铜两阶埋盲孔电路板的制作方法
CN1698403B (zh) 基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210108

RJ01 Rejection of invention patent application after publication