CN112103341A - 具有掩埋栅极结构的半导体器件及其制造方法 - Google Patents

具有掩埋栅极结构的半导体器件及其制造方法 Download PDF

Info

Publication number
CN112103341A
CN112103341A CN201911239968.9A CN201911239968A CN112103341A CN 112103341 A CN112103341 A CN 112103341A CN 201911239968 A CN201911239968 A CN 201911239968A CN 112103341 A CN112103341 A CN 112103341A
Authority
CN
China
Prior art keywords
gate
diffused
dielectric layer
dipole
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911239968.9A
Other languages
English (en)
Inventor
金东洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112103341A publication Critical patent/CN112103341A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01071—Lutetium [Lu]

Abstract

公开了一种用于改善栅极感应漏极泄漏的半导体器件及其制造方法，并且该半导体器件可以包括：衬底；第一掺杂区和第二掺杂区，二者被形成为被衬底中的沟槽彼此间隔开；在沟槽之上的栅极电介质层；在栅极电介质层之上的掩埋栅极；沟道，沿着沟槽的轮廓在第一掺杂区与第二掺杂区之间；第一偶极子感应部分，嵌入在掩埋栅极与沟道之间的栅极电介质层中；以及第二偶极子感应部分，嵌入在掩埋栅极与第一掺杂区和第二掺杂区之间的栅极电介质层中。

Description

具有掩埋栅极结构的半导体器件及其制造方法
相关申请的交叉引用
本申请要求2019年6月17日提交的申请号为10-2019-0071564的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
各个实施例总体上涉及一种半导体器件，并且更具体地，涉及一种具有掩埋栅极结构的半导体器件及其制造方法。
背景技术
为了晶体管的高性能而应用金属栅电极。特别地，掩埋栅极型晶体管需要控制阈值电压以用于高性能操作。另外，栅极感应漏极泄漏(GIDL)特性极大地影响了掩埋栅极型晶体管的性能。
发明内容
本发明总体上涉及一种半导体器件，并且更具体地，涉及一种具有掩埋栅极结构的半导体器件及其制造方法。
本发明的各种实施例针对具有掩埋栅极结构的半导体器件，该掩埋栅极结构可以改善栅极感应漏极泄漏(GIDL)。本发明的各种实施例还针对一种用于制造半导体器件的方法。
根据一个实施例，一种半导体器件可以包括：衬底；第一掺杂区和第二掺杂区，二者被形成为被衬底中的沟槽彼此间隔开；在所述沟槽之上的栅极电介质层；在栅极电介质层之上的掩埋栅极；沟道，所述沟道沿着所述沟槽的轮廓在第一掺杂区与第二掺杂区之间；第一偶极子感应部分，所述第一偶极子感应部分嵌入在掩埋栅极与沟道之间的栅极电介质层中；第二偶极子感应部分，所述第二偶极子感应部分嵌入在掩埋栅极与第一掺杂区和第二掺杂区之间的栅极电介质层中。
根据一个实施例，一种用于制造半导体器件的方法可以包括：在衬底中形成沟槽；在所述沟槽之上形成栅极电介质层；在所述沟槽下侧上的栅极电介质层中嵌入第一偶极子感应部分；在第一偶极子感应部分之上填充下栅极；在所述沟槽上侧上的栅极电介质层中嵌入第二偶极子感应部分；在所述下栅极之上形成上栅极。
本发明的这些和其他特征以及优点可以在下面的具体实施例中结合附图进行描述。
附图说明
图1是示出根据本发明一个实施例的半导体器件的平面图。
图2A是示出沿图1所示的A-A’线截取的半导体器件的截面图。
图2B是示出沿图1所示的B-B’线截取的半导体器件的截面图。
图3A至图3C是示出根据本发明一个实施例的半导体器件的截面图。
图4A至图4O是示出根据一个实施例的形成半导体器件的方法的示例的截面图。
图5A至图5D是示出形成半导体器件的方法的另一示例的截面图。
图6是示出存储单元的截面图。
具体实施方式
本文所述的各种实施例可以参考作为根据本发明的特定实施例的半导体器件的理想示意图的截面图、平面图和框图来描述。应注意，可以根据制造技术和/或公差来修改附图的结构。本发明不限于所描述的实施例和附图中所示的特定结构，而是可以包括其他实施例，或者包括根据制造工艺的要求可以产生的结构的任何改变的所描述的实施例的变型。因此，在附图中示出的区域具有示意性属性，并且在附图中示出的区域的形状旨在示出所述元件的区域的特定结构，而不旨在限制本发明的范围。
在下文中，在本实施例中，阈值电压Vt可以取决于平带电压VFB，并且平带电压VFB可以取决于功函数。可以通过各种方法来调整功函数。例如，可以通过用于栅电极的材料的类型或在栅电极与晶体管的沟道之间所采用的材料的类型来调整功函数。调整功函数可能会导致平带电压移位。通常，高功函数可以使平带电压沿正方向移位，而低功函数可以使平带电压沿负方向移位。这样，可以通过使平带电压移位来调节阈值电压。在各种实施例中，即使在沟道浓度减小或省略沟道掺杂时，也可以通过使平带电压移位来调节阈值电压。特别地，可以通过采用具有低功函数的材料或偶极子来降低平带电压，从而改善栅极感应漏极泄漏(GIDL)。
在下文中，在所述半导体器件的各种实施例中，掩埋栅极结构可以位于沟槽中。所述掩埋栅极结构可以包括栅极电介质层和栅电极。栅极电介质层可以覆盖沟槽的表面，并且栅电极可以形成在栅极电介质层上。栅电极可以部分地填充沟槽。所述栅电极可以被称为“掩埋栅电极”。栅电极可以包括下掩埋部分LB和上掩埋部分UB。下掩埋部分LB可以填充沟槽的下部，并且上掩埋部分UB可以填充沟槽的在下掩埋部分LB上的上部。上掩埋部分UB可以形成在下掩埋部分LB上。所述栅电极可以被称为双栅电极。下掩埋部分LB可以与形成在第一掺杂区与第二掺杂区之间的沟道重叠，并且上掩埋部分UB可以与第一掺杂区和第二掺杂区部分地重叠。上掩埋部分UB与第一掺杂区和第二掺杂区部分地重叠可以表示上掩埋部分UB的侧壁可以与第一掺杂区和第二掺杂区的侧表面重叠。第一掺杂区和第二掺杂区可以分别被称为源极区和漏极区。
图1是示出根据本发明一个实施例的半导体器件100的平面图。图2A是示出沿图1所示的A-A’线截取的半导体器件的截面图。图2B是示出沿图1所示的B-B’线截取的半导体器件的截面图。
参考图1至图2B，半导体器件100可以包括掩埋栅极结构100G、第一掺杂区113和第二掺杂区114。可以在衬底101中形成隔离层102和有源区104。第一掺杂区113和第二掺杂区114可以形成在有源区104中。沟槽105可以形成为穿过有源区104和隔离层102。掩埋栅极结构100G可以形成在沟槽105中。可以在掩埋栅极结构100G旁的第一掺杂区113与第二掺杂区114之间形成沟道CH。可以沿着沟槽105的轮廓来限定沟道CH。半导体器件100可以是存储单元的一部分。例如，半导体器件100可以是DRAM的单元晶体管。
半导体器件100可以包括：衬底101；第一掺杂区113和第二掺杂区114，二者形成为被衬底101中的沟槽105彼此间隔开；覆盖沟槽105表面的栅极电介质层106；掩埋栅极BG，掩埋栅极BG填充栅极电介质层106上的沟槽105；沟道CH，沟道CH沿着沟槽105的轮廓限定在第一掺杂区113与第二掺杂区114之间；第一偶极子感应部分107H，第一偶极子感应部分107H嵌入在掩埋栅极BG与沟道CH之间的栅极电介质层106中；以及第二偶极子感应部分107L，第二偶极子感应部分107L嵌入在掩埋栅极BG与第一掺杂区113和第二掺杂区114之间的栅极电介质层106中。第一偶极子感应部分107H和第二偶极子感应部分107L可以设置在栅极电介质层106中。第二偶极子感应部分107L也可以在比掩埋栅极BG高的水平上延伸，并且可以具有与栅极电介质层106的顶表面以及第一掺杂区113和第二掺杂区114各自的顶表面处于同一水平的顶表面。
半导体器件100可以形成在衬底101上。衬底101可以是适合于半导体工艺的材料。衬底101可以包括半导体衬底。衬底101可以由含硅材料形成。衬底101可以包含硅、单晶硅、多晶硅、非晶硅、锗硅、单晶锗硅、多晶锗硅、碳掺杂的硅，它们的组合或它们的多层。衬底101可以包含另一半导体材料，例如锗。衬底101可以包括III/V族半导体衬底，例如，诸如砷化镓(GaAs)的化合物半导体衬底。衬底101可以包括绝缘体上硅(SOI)衬底。
可以在衬底101中形成隔离层102和有源区104。有源区104可以由隔离层102来限定。隔离层102可以是由沟槽蚀刻形成的浅沟槽隔离(STI)区域。可以通过用电介质材料填充浅沟槽(例如，隔离沟槽103)来形成隔离层102。隔离层102可以包含硅氧化物、硅氮化物或它们的组合。
可以在衬底101中形成沟槽105。如图1所示，沟槽105可以具有沿任一方向延伸的线形。沟槽105可以具有与有源区104和隔离层102交叉的线形。沟槽105可以具有比隔离沟槽103浅的深度。图2A中所示的沟槽105具有平坦的底表面。然而，在一些实施例中(未示出)，沟槽105的底部和底表面可以具有曲率。沟槽105提供可以在其中形成掩埋栅极结构100G的空间，并且可以被称为“栅极沟槽”。
第一掺杂区113和第二掺杂区114可以形成在有源区104中。第一掺杂区113和第二掺杂区114是掺杂有导电掺杂剂的区域。例如，所述导电掺杂剂可以包括磷(P)、砷(As)、锑(Sb)或硼(B)。第一掺杂区113和第二掺杂区114可以掺杂有相同导电类型的掺杂剂。第一掺杂区113和第二掺杂区114可以位于沟槽105两侧的有源区104中。第一掺杂区113和第二掺杂区114的底表面可以位于距有源区104的顶表面预定深度处。第一掺杂区113和第二掺杂区114可以接触沟槽105的侧壁。第一掺杂区113和
第二掺杂区114的底表面可以高于沟槽105的底表面。第一掺杂区113可以被称为“第一源极/漏极区”，并且第二掺杂区114可以被称为“第二源极/漏极区”。
沟槽105可以包括第一沟槽T1和第二沟槽T2。第一沟槽T1可以形成在有源区104中。第二沟槽T2可以形成在隔离层102中。沟槽105可以具有从第一沟槽T1连续地延伸到第二沟槽T2的形状。在沟槽105中，第一沟槽T1的底表面与第二沟槽T2的底表面可以位于不同的水平。例如，第一沟槽T1的底表面可以位于比第二沟槽T2的底表面更高的水平。第一沟槽T1和第二沟槽T2之间的高度差可以由于隔离层102被凹陷而形成。因此，第二沟槽T2可以包括凹陷区域R，该凹陷区域R的底表面低于第一沟槽T1的底表面。由于在第一沟槽T1与第二沟槽T2之间的深度的阶梯变化，可以在有源区104中形成鳍区104F。因此，有源区104可以包括鳍区104F。
如所描述的，鳍区104F可以形成在第一沟槽T1的下方，并且鳍区104F的侧壁被凹陷的隔离层102F暴露出来。鳍区104F是沟道CH的一部分可以形成在其中的区域。鳍区104F被称为“鞍形鳍”。鳍区104F可以增大沟道宽度并改善电特性。
在一个实施例中，鳍区104F可以省略。
掩埋栅极结构100G可以被嵌入在沟槽105中。例如，掩埋栅极结构100G可以被设置在沟槽105中。掩埋栅极结构100G可以被设置在第一掺杂区113与第二掺杂区114之间的有源区104中，并延伸到隔离层102中。在掩埋栅极结构100G中，设置在有源区104中的部分的底表面和设置在隔离层102中的部分的底表面可以位于不同的水平。在省略鳍区104F的情况下，在掩埋栅极结构100G中，设置在有源区104中的部分的底表面和设置在隔离层102中的部分的底表面可以位于同一水平。
掩埋栅极结构100G可以包括栅极电介质层106、第一偶极子感应部分107H、第二偶极子感应部分107L、掩埋栅极BG和覆盖层112。
栅极电介质层106可以共形地形成在沟槽105的底表面和侧壁上。栅极电介质层106可以包含硅氧化物、硅氮化物、硅氮氧化物、高k材料或它们的组合。高k材料可以包括具有比氧化硅高的介电常数的材料。例如，高k材料可以包括介电常数高于3.9的任何合适的材料。在一个实施例中，高k材料可以包括介电常数比10高的任何合适的材料。在一个实施例中，高k材料可以包括介电常数范围为10到30的任何合适的材料。所述高k材料可以包含至少一种金属元素。高k材料可以包括含铪材料。含铪材料可以包括铪氧化物、铪硅氧化物、铪硅氮氧化物或它们的组合。在一个实施例中，高k材料可以包括镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、锆硅氮氧化物、铝氧化物或它们的组合。也可以选择性地使用其他公知的高k材料作为所述高k材料。栅极电介质层106可以包含金属氧化物。栅极电介质层106可以具有围绕掩埋栅极BG的底表面和侧壁的形状。
掩埋栅极BG的顶表面可以位于比有源区104的掺杂区113和114的顶表面低的水平。掩埋栅极BG可以具有填充沟槽105下部的形状。掩埋栅极BG可以由低电阻材料形成以减小栅极薄膜电阻。掩埋栅极BG可以由金属基材料形成。掩埋栅极BG可以包含例如金属、金属氮化物或它们的组合。掩埋栅极BG可以包含氮化钽(TaN)、氮化钛(TiN)、钨(W)、氮化钨(WN)或它们的组合。掩埋栅极BG可以仅由氮化钛形成。另外，掩埋栅极BG可以由氮化钛(TiN)与钨(W)的层叠(即TiN/W)形成。
覆盖层112可以用于保护掩埋栅极BG。覆盖层112可以填充掩埋栅极BG上的沟槽105的上部。覆盖层112可以由包括例如硅氮化物、硅氮氧化物或它们的组合的电介质材料形成。在一个实施例中，覆盖层112可以包含硅氮化物与硅氧化物的组合。在一个实施例中，覆盖层112可以包括硅氮化物衬里和旋涂式介电(SOD)材料。
第一偶极子感应部分107H和第二偶极子感应部分107L可以被嵌入在栅极电介质层106中。第一偶极子感应部分107H可以被嵌入在沟槽105下侧上的栅极电介质层106中，并且第二偶极子感应部分107L可以被嵌入在沟槽105上侧上的栅极电介质层106中。
下面将描述在栅极电介质层106中嵌入第一偶极子感应部分107H和第二偶极子感应部分107L的方法。
第一偶极子感应部分107H可以位于掩埋栅极BG与沟道CH之间。第一偶极子感应部分107H可以沿着沟道CH位于栅极电介质层106中。第二偶极子感应部分107L可以位于掩埋栅极BG与第一掺杂区113和第二掺杂区114之间。第二偶极子感应部分107L可以位于栅极电介质层106中并且与第一掺杂区113和第二掺杂区114横向重叠。第一偶极子感应部分107H可以直接接触掩埋栅极BG的下部。应注意，掩埋栅极BG的下部具有与沟道层CH的顶表面处于同一水平的顶表面。第二偶极子感应部分107L可以直接接触掩埋栅极BG的上部。第二偶极子感应部分107L也可以直接接触覆盖层112。第一偶极子感应部分107H可以包含增大掩埋栅极BG的下部的有效功函数的材料。第二偶极子感应部分107L可以包含减小掩埋栅极BG的上部的有效功函数的材料。第一偶极子感应部分107H可以包含具有比栅极电介质层106高的氧原子面密度的材料。第二偶极子感应部分107L可以包含具有比栅极电介质层106低的氧原子面密度的材料。
第一偶极子感应部分107H可以包含具有比氧化硅(SiO2)高的氧原子面密度的材料。氧原子面密度，该术语在这里使用时被定义为每单位体积的氧原子数。第一偶极子感应部分107H和栅极电介质层106可以具有不同的氧原子面密度。第一偶极子感应部分107H可以具有比栅极电介质层106高的氧原子面密度。高的氧原子面密度可以指高的单位体积氧含量。第一偶极子感应部分107H与氧化硅(SiO2)的氧原子面密度之比可以大于1。
第一偶极子感应部分107H可以包含具有比栅极电介质层106高的单位体积氧含量的材料。例如，当栅极电介质层106是氧化硅(SiO2)时，第一偶极子感应部分107H可以包含氧原子面密度比氧化硅高的材料，即，单位体积氧含量高的材料。第一偶极子感应部分107H可以含有第一化学物质，所述第一化学物质包括钛、铪、钽、铝、锆或它们的组合。所述第一化学物质可以被称为“第一偶极子感应化学物质”。
栅极电介质层106可以由氧化硅形成，并且第一偶极子感应部分107H可以由含有第一化学物质的氧化硅形成。含有第一化学物质的氧化硅可以包括掺杂、扩散或注入有第一化学物质的氧化硅。例如，第一偶极子感应部分107H可以是扩散有钛的氧化硅(扩散有Ti的SiO2)、扩散有铪的氧化硅(扩散有Hf的SiO2)、扩散有钽的氧化硅(扩散有Ta的SiO2)、扩散有铝的氧化硅(扩散有Al的SiO2)或扩散有锆的氧化硅(扩散有Zr的SiO2)。扩散有第一化学物质的氧化硅可以被称为“金属硅酸盐”。
第二偶极子感应部分107L可以包含具有比氧化硅(SiO2)低的氧原子面密度的材料。第二偶极子感应部分107L和栅极电介质层106可以具有不同的氧原子面密度。第二偶极子感应部分107L可以具有比栅极电介质层106低的氧原子面密度。低的氧原子面密度可以指低的单位体积氧含量。第二偶极子感应部分107L与氧化硅(SiO2)的氧原子面密度之比可以小于1。
第二偶极子感应部分107L可以包含具有比栅极电介质层106低的单位体积氧含量的材料。例如，当栅极电介质层106是氧化硅(SiO2)时，第二偶极子感应部分107L可以包含氧原子面密度低于氧化硅的材料，即，单位体积氧含量低的材料。第二偶极子感应部分107L可以含有第二化学物质，所述第二化学物质包括镧、钡、镥、锶或它们的组合。所述第二化学物质可以被称为“第二偶极子感应化学物质”。
栅极电介质层106可以由氧化硅形成，并且第二偶极子感应部分107L可以由含有第二化学物质的氧化硅形成。含有第二化学物质的氧化硅可以包括掺杂、扩散或注入有第二化学物质的氧化硅。例如，第二偶极子感应部分107L可以是扩散有镧的氧化硅(扩散有La的SiO2)、扩散有钡的氧化硅(扩散有Ba的SiO2)、扩散有镥的氧化硅(扩散有Lu的SiO2)或扩散有锶的氧化硅(扩散有Sr的SiO2)。扩散有第二化学物质的氧化硅可以被称为“金属硅酸盐”。
图3A是示出根据实施例的半导体器件200的截面图。除了掩埋栅极结构200G之外，图3A中示出的半导体器件200的其他配置可以类似于图2A所示的半导体器件100。在下文中，在本实施例中，可以省略与上述实施例的配置重复的配置的详细描述。
半导体器件200可以包括掩埋栅极结构200G、第一掺杂区113和第二掺杂区114。掩埋栅极结构200G可以包括栅极电介质层106、第一偶极子感应部分107H、第二偶极子感应部分107L、下掩埋部分LB、上掩埋部分UB和覆盖层112。下掩埋部分LB和上掩埋部分UB的层叠可以对应于图2A的掩埋栅极BG。
下掩埋部分LB的顶表面可以位于比有源区104的顶表面低的水平。下掩埋部分LB的顶表面可以与沟道CH的顶表面位于同一水平。下掩埋部分LB的顶表面可以位于与掺杂区113、114的底表面相同的水平。下掩埋部分LB可以具有填充沟槽105下部的形状。下掩埋部分LB可以由低电阻材料形成以减小栅极薄膜电阻。下掩埋部分LB可以由金属基材料形成。例如，下掩埋部分LB可以包含金属、金属氮化物或它们的组合。例如，下掩埋部分LB可以包含氮化钽(TaN)、氮化钛(TiN)、钨(W)、氮化钨(WN)或它们的组合。在一个实施例中，下掩埋部分LB可以仅由氮化钛形成。在一个实施例中，下掩埋部分LB可以由氮化钛(TiN)与钨(W)的层叠(即TiN/W)形成。
在一个实施例中，下掩埋部分LB可以具有高功函数。高功函数是指比硅的中间带隙功函数高的功函数。低功函数是指比硅的中间带隙功函数低的功函数。具体地，高功函数可以高于4.5eV，而低功函数可以低于4.5eV。例如，下掩埋部分LB可以包含P型多晶硅。
在一个实施例中，下掩埋部分LB可以具有增大的高功函数。例如，下掩埋部分LB可以包含金属硅氮化物。所述金属硅氮化物可以是掺杂有硅的金属氮化物。例如，下掩埋部分LB可以包含具有调整的硅原子百分比的金属硅氮化物。例如，下掩埋部分LB可以是硅氮化钽(TaSiN)或硅氮化钛(TiSiN)。氮化钛可以具有高的功函数，而包含硅使其功函数进一步提高。硅氮化钛可以具有调整的硅原子百分比，从而具有增大的高功函数。为了具有增大的高功函数，硅氮化钛中的硅的原子百分比(at％)可以等于或小于21at％。作为比较示例，为了具有低的功函数，硅氮化钛中的硅的原子百分比(at％)可以等于或大于30at％。
上掩埋部分UB可以形成在下掩埋部分LB上。上掩埋部分UB的顶表面可以位于比有源区104的顶表面低的水平。上掩埋部分UB可以具有部分地填充沟槽105上部的形状。上掩埋部分UB和下掩埋部分LB可以由相同的材料或不同的材料制成。
上掩埋部分UB可以由低电阻材料形成以减小栅极薄膜电阻。例如，上掩埋部分UB可以由金属基材料形成。例如，上掩埋部分UB可以包含金属、金属氮化物或它们的组合。在一个实施例中，上掩埋部分UB可以包含氮化钽(TaN)、氮化钛(TiN)、钨(W)、氮化钨(WN)或它们的组合。在一个实施例中，上掩埋部分UB可以仅由氮化钛形成。在一个实施例中，上掩埋部分UB可以由氮化钛(TiN)与钨(W)的层叠(即TiN/W)形成。在一个实施例中，下掩埋部分LB和上掩埋部分UB中的每一个可以仅由氮化钛形成。在一个实施例中，下掩埋部分LB和上掩埋部分UB中的每一个可以由氮化钛(TiN)与钨(W)的层叠(即TiN/W)形成。上掩埋部分UB的高度可以小于下掩埋部分LB的高度，因此下掩埋部分LB在沟槽105中所占据的体积可以更大。下掩埋部分LB和上掩埋部分UB可以具有相同的高度或不同的高度。
在一个实施例中，上掩埋部分UB可以具有低功函数。在一个实施例中，上掩埋部分UB可以包含N型多晶硅。在一个实施例中，下掩埋部分LB可以是P型多晶硅，而上掩埋部分UB可以是N型多晶硅。此外，在一个实施例中，下掩埋部分LB可以由氮化钛与钨的层叠(TiN/W)形成，并且上掩埋部分UB可以是N型多晶硅。
在一个实施例中，下掩埋部分LB可以由基于金属的低电阻材料形成，并且上掩埋部分UB可以由具有低功函数的材料形成。
在一个实施例中，下掩埋部分LB可以由低电阻材料形成，并且上掩埋部分UB可以由具有低功函数的材料形成。
在一个实施例中，下掩埋部分LB可以由具有高功函数的低电阻材料形成，并且上掩埋部分UB可以由具有低功函数的低电阻材料形成。
在一个实施例中，下掩埋部分LB和上掩埋部分UB可以由相同的低电阻金属基材料形成。具体地，例如，下掩埋部分LB可以包含具有高功函数的低电阻金属基材料，并且在一个实施例中，上掩埋部分UB可以包含具有低功函数的低电阻金属基材料。例如，下掩埋部分LB和上掩埋部分UB中每一个可以由氮化钛形成，例如，下掩埋部分LB可以包含具有高功函数的氮化钛，并且在一个实施例中，上掩埋部分UB可以包含具有低功函数的氮化钛。
第一偶极子感应部分107H和第二偶极子感应部分107L可以被嵌入在栅极电介质层106中。在栅极电介质层106中嵌入第一偶极子感应部分107H和第二偶极子感应部分107L的方法可以描述如下。
第一偶极子感应部分107H可以位于下掩埋部分LB与沟道CH之间。第二偶极子感应部分107L可以位于上掩埋部分UB与第一掺杂区域113和第二掺杂区域114之间。第一偶极子感应部分107H可以直接接触下掩埋部分LB，第二偶极子感应部分107L可以直接接触上掩埋部分UB。第二偶极子感应部分107L也可以直接接触覆盖层112。第一偶极子感应部分107H可以包含增大下掩埋部分LB的有效功函数的材料。第二偶极子感应部分107L可以包含减小上掩埋部分UB的有效功函数的材料。第一偶极子感应部分107H可以包含具有比栅极电介质层106高的氧原子面密度的材料。第二偶极子感应部分107L可以包含具有比栅极电介质层106低的氧原子面密度的材料。
第一偶极子感应部分107H可以包含具有比氧化硅(SiO2)高的氧原子面密度的材料。第一偶极子感应部分107H和栅极电介质层106可以具有不同的氧原子面密度。第一偶极子感应部分107H可以具有比栅极电介质层106高的氧原子面密度。高的氧原子面密度可以指高的单位体积氧含量。第一偶极子感应部分107H与氧化硅(SiO2)的氧原子面密度之比可以大于1。
第一偶极子感应部分107H可以包含具有比栅极电介质层106高的单位体积氧含量的材料。例如，当栅极电介质层106是氧化硅(SiO2)时，第一偶极子感应部分107H可以包含氧原子面密度比氧化硅高的材料，即，单位体积氧含量高的材料。第一偶极子感应部分107H可以含有第一化学物质，并且所述第一化学物质可以包括钛、铪、钽、铝、锆或它们的组合。
栅极电介质层106可以由氧化硅形成，并且第一偶极子感应部分107H可以由含有第一化学物质的氧化硅形成。含有第一化学物质的氧化硅可以包括掺杂、扩散或注入有第一化学物质的氧化硅。例如，第一偶极子感应部分107H可以是扩散有钛的氧化硅(扩散有Ti的SiO2)、扩散有铪的氧化硅(扩散有Hf的SiO2)、扩散有钽的氧化硅(扩散有Ta的SiO2)、扩散有铝的氧化硅(扩散有Al的SiO2)或扩散有锆的氧化硅(扩散有Zr的SiO2)。扩散有第一化学物质的氧化硅可以被称为“金属硅酸盐”。
第二偶极子感应部分107L可以包含具有比氧化硅(SiO2)低的氧原子面密度的材料。第二偶极子感应部分107L和栅极电介质层106可以具有不同的氧原子面密度。第二偶极子感应部分107L可以具有比栅极电介质层106低的氧原子面密度。低的氧原子面密度可以指低的单位体积氧含量。第二偶极子感应部分107L与氧化硅(SiO2)的氧原子面密度之比可以小于1。
第二偶极子感应部分107L可以包含具有比栅极电介质层106低的单位体积氧含量的材料。例如，当栅极电介质层106是氧化硅(SiO2)时，第二偶极子感应部分107L可以包含氧原子面密度低于氧化硅的材料，即，单位体积氧含量低的材料。第二偶极子感应部分107L可以包含第二化学物质，并且所述第二化学物质可以包括镧、钡、镥、锶或它们的组合。
栅极电介质层106可以由氧化硅形成，并且第二偶极子感应部分107L可以由含有第二化学物质的氧化硅形成。含有第二化学物质的氧化硅可以包括掺杂、扩散或注入有第二化学物质的氧化硅。例如，第二偶极子感应部分107L可以是扩散有镧的氧化硅(扩散有La的SiO2)、扩散有钡的氧化硅(扩散有Ba的SiO2)、扩散有镥的氧化硅(扩散有Lu的SiO2)或扩散有锶的氧化硅(扩散有Sr的SiO2)。扩散有第二化学物质的氧化硅可以被称为“金属硅酸盐”。
图3B是示出根据一个实施例的半导体器件300的截面图。除了掩埋栅极结构300G之外，图3B所示的半导体器件300的其他配置可以类似于图2A所示的半导体器件100。在下文中，在本实施例中，可以省略与上述实施例的配置重复的配置的详细描述。
参考图3B，半导体器件300可以包括掩埋栅极结构300G、第一掺杂区113和第二掺杂区114。
掩埋栅极结构300G可以包括栅极电介质层106、第一偶极子感应部分107H、第二偶极子感应部分107L、下掩埋部分LB、上掩埋部分UB和覆盖层112。下掩埋部分LB和上掩埋部分UB的层叠可以对应于图2A的掩埋栅极BG。
例如，下掩埋部分LB可以包括第一阻挡层108和第一栅电极109，并且上掩埋部分UB可以包括第二阻挡层110和第二栅电极111。
第一阻挡层108可以共形地形成在栅极电介质层106上。第一栅电极109可以形成在第一阻挡层108上。第一阻挡层108的顶表面和第一栅电极109的顶表面可以位于比有源区104的顶表面低的水平。第一阻挡层108的顶表面和第一栅电极109的顶表面可以与沟道CH的顶表面位于同一水平。第一阻挡层108的顶表面和第一栅电极109的顶表面可以与掺杂区113、114的底表面位于同一水平。第一阻挡层108和第一栅电极109可以具有填充沟槽105下部的形状。第一阻挡层108和第一栅电极109可以是低电阻材料，以减小栅极薄膜电阻。第一阻挡层108和第一栅电极109可以是金属基材料。
第一阻挡层108可以包含金属氮化物。第一阻挡层108可以由氮化钽(TaN)或氮化钛(TiN)形成。在一个实施例中，第一阻挡层108可以具有高功函数。高功函数是指比硅的中间带隙功函数高的功函数。低功函数是指比硅的中间带隙功函数低的功函数。具体地，高功函数可以高于4.5eV，低功函数可以低于4.5eV。
第一阻挡层108可以具有增大的高功函数。第一阻挡层108可以包含金属硅氮化物。所述金属硅氮化物可以是掺杂有硅的金属氮化物。第一阻挡层108可以是具有调整的硅原子百分比的金属硅氮化物。例如，第一阻挡层108可以是硅氮化钽(TaSiN)或硅氮化钛(TiSiN)。氮化钛可以具有高的功函数，而含有硅使其功函数进一步提高。硅氮化钛可以具有调整的硅原子百分比，从而具有增大的高功函数。为了具有增大的高功函数，硅氮化钛中的硅的原子百分比(at％)可以等于或小于21at％。作为比较示例，为了具有低功函数，硅氮化钛中的硅的原子百分比(at％)可以等于或大于30at％。第一阻挡层108与第一偶极子感应部分107H可以彼此直接接触。
第一栅电极109可以包含金属或金属氮化物。第一栅电极109可以包含钨或氮化钛。当钨用作第一栅电极109时，栅极电介质层106可能受到侵蚀。例如，可以利用六氟化钨(WF6)气体来沉积钨层，并且此时，栅极电介质层106可能被氟侵蚀。因此，可以在第一栅电极109与栅极电介质层106之间形成第一阻挡层108以防止氟侵蚀栅极电介质层106。在本实施例中，第一栅电极109可以由钨(W)形成，并且第一阻挡层108可以由氮化钛(TiN)形成。因此，例如，下掩埋部分LB可以包括TiN/W的层叠。
可以在第一栅电极109上和第一阻挡层108的顶表面上形成第二阻挡层110。第二阻挡层110可以形成在第二栅电极111与下掩埋部分LB的顶表面之间。下掩埋部分LB的顶表面可以包括第一栅电极的顶表面和第一阻挡层108的顶表面。第二阻挡层110可以形成在第一栅电极109与第二栅电极111之间。第二阻挡层110可以形成在第一阻挡层108与第二栅电极111之间。第一阻挡层108和第二阻挡层110可以由相同的材料或不同的材料制成。第二阻挡层110可以包含金属氮化物。第二阻挡层110可以由氮化钽(TaN)、氮化钛(TiN)或氮化钨(WN)形成。可以如下所述，第二阻挡层110可以通过诸如物理气相沉积(PVD)之类的沉积工艺或诸如等离子体氮化之类的等离子体处理来形成。
第二栅电极111可以形成在第二阻挡层110上。第二栅电极111的顶表面可以位于比有源区104的顶表面低的水平。第二阻挡层110的第二栅电极111可以具有部分地填充沟槽105上部的形状。第二栅电极111可以包含具有低功函数的材料。第二栅电极111可以包含具有低功函数的多晶硅，例如，掺杂有N型杂质的多晶硅。第二栅电极111与第二偶极子感应部分107L可以彼此直接接触。
覆盖层112可以用来保护第二栅电极111。覆盖层112可以填充第二栅电极111上的沟槽105的上部。覆盖层112可以包含电介质材料。覆盖层112可以包含硅氮化物、硅氮氧化物或它们的组合。在一个实施例中，覆盖层112可以包含硅氮化物与硅氧化物的组合。覆盖层112可以包括硅氮化物衬里和旋涂式电介质(SOD)材料。
图3C是示出根据实施例的半导体器件400的截面图。除了掩埋栅极结构400G之外，图3C所示的半导体器件400的其他配置可以类似于图2A所示的半导体器件100。在下文中，在本实施例中，可以省略与上述实施例的配置重复的配置的详细描述。
参考图3C，半导体器件400可以包括掩埋栅极结构400G、第一掺杂区113和第二掺杂区114。
掩埋栅极结构400G可以包括栅极电介质层106、第一偶极子感应部分107H、第二偶极子感应部分107L、下掩埋部分LB、上掩埋部分UB和覆盖层112。下掩埋部分LB与上掩埋部分UB的层叠可以对应于图2A的掩埋栅极BG。
例如，下掩埋部分LB可以包括第一阻挡层108和第一栅电极109，并且在一个实施例中，上掩埋部分UB可以包括第二阻挡层110、第二栅电极411和低功函数栅电极412。
第一阻挡层108可以共形地形成在栅极电介质层106上。第一栅电极109可以形成在第一阻挡层108上。第一阻挡层108的顶表面和第一栅电极109的顶表面可以位于比有源区104的顶表面低的水平。第一阻挡层108的顶表面和第一栅电极109的顶表面可以与掺杂区113、114的底表面位于同一水平。第一阻挡层108的顶表面和第一栅电极109的顶表面可以与沟道CH的顶表面位于同一水平。第一阻挡层108和第一栅电极109可以具有填充沟槽105的下部形状。第一阻挡层108和第一栅电极109可以是低电阻材料，以减小栅极薄膜电阻。第一阻挡层108和第一栅电极109可以是金属基材料。
第一阻挡层108可以包含金属氮化物。第一阻挡层108可以由氮化钽(TaN)或氮化钛(TiN)形成。在一个实施例中，第一阻挡层108可以具有高功函数。高功函数是指比硅的中间带隙功函数高的功函数。低功函数是指比硅的中间带隙功函数低的功函数。具体地，高功函数可以高于4.5eV，而低功函数可以低于4.5eV。
第一阻挡层108可以具有增大的高功函数。第一阻挡层108可以包含金属硅氮化物。所述金属硅氮化物可以是掺杂有硅的金属氮化物。第一阻挡层108可以是具有调整的硅原子百分比的金属硅氮化物。例如，第一阻挡层108可以是硅氮化钽(TaSiN)或硅氮化钛(TiSiN)。氮化钛可以具有高的功函数，而含有硅使其功函数进一步提高。硅氮化钛可以具有调整的硅原子百分比，从而具有增大的高功函数。为了具有增大的高功函数，硅氮化钛中的硅的原子百分比(at％)可以等于或小于21at％。作为比较示例，为了具有低功函数，硅氮化钛中的硅的原子百分比(at％)可以等于或大于30at％。第一阻挡层108与第一偶极子感应部分107H可以彼此直接接触。
第一栅电极109可以包含金属或金属氮化物。第一栅电极109可以包含钨或氮化钛。当钨用作第一栅电极109时，栅极电介质层106可能受到侵蚀。例如，可以利用六氟化钨(WF6)气体来沉积钨层，并且此时，栅极电介质层106可能被氟侵蚀。因此，可以在第一栅电极109与栅极电介质层106之间形成第一阻挡层108，以防止氟侵蚀栅极电介质层106。在本实施例中，第一栅电极109可以由钨(W)形成，而第一阻挡层108可以由氮化钛(TiN)形成。因此，例如，下掩埋部分LB可以包括TiN/W的层叠。
可以在第一栅电极109上形成第二阻挡层110。第二阻挡层110可以形成在第一栅电极109与第二栅电极411之间。第一阻挡层108和第二阻挡层110可以是由相同的材料或不同的材料制成。第二阻挡层110可以包含金属氮化物。第二阻挡层110可以由氮化钽(TaN)、氮化钛(TiN)或氮化钨(WN)形成。如下所述，第二阻挡层110可以通过诸如物理气相沉积的沉积工艺或者通过诸如等离子体氮化的等离子体处理来形成。
第二栅电极411和低功函数栅电极412可以形成在第二阻挡层110上。第二栅电极411和低功函数栅电极412的顶表面可以位于比有源区104的顶表面低的水平。第二阻挡层110、第二栅电极411和低功函数栅电极412可以具有部分地填充沟槽105上部的形状。第二栅电极411可以包含金属基材料。低功函数栅电极412可以包含具有低功函数的多晶硅，例如，掺杂有N型杂质的多晶硅。低功函数栅电极412和第二偶极子感应部分107L可以彼此直接接触。
覆盖层112可以用于保护第二栅电极411和低功函数栅电极412。覆盖层112可以填充第二栅电极411和低功函数栅极412上的沟槽105的上部。覆盖层112可以包含电介质材料。覆盖层112可以包含硅氮化物、硅氮氧化物或它们的组合。在一个实施例中，覆盖层112可以包含硅氮化物与硅氧化物的组合。覆盖层112可以包括硅氮化物衬里和旋涂式电介质(SOD)材料。
如图1至图2B所示，第一偶极子感应部分107H可以被嵌入在掩埋栅极BG的下部与沟道CH之间的栅极电介质层106中。第二偶极子感应部分107L可以被嵌入在掩埋栅极BG的上部与第一掺杂区113和第二掺杂区114之间的栅极电介质层106中。
如图3A至图3C所示，第一偶极子感应部分107H可以被嵌入在下掩埋部分LB与沟道CH之间的栅极电介质层106中。第二偶极子感应部分107L可以被嵌入在上掩埋部分UB与第一掺杂区113和第二掺杂区114之间的栅极电介质层106中。
第一偶极子感应部分107H可以感应高的功函数，而第二偶极子感应部分107L可以感应低的功函数。在第一偶极子感应部分107H与栅极电介质层106之间的界面处可以产生第一偶极子D1。在第二偶极子感应部分107L与栅极电介质层106之间的界面处可以产生第二偶极子D2。第一偶极子D1可以由于第一偶极子感应部分107H与栅极电介质层106之间的氧原子面密度的差异而产生。第二偶极子D2可以由于第二偶极子感应部分107L与栅极电介质层106之间的氧原子面密度的差异而产生。
第一偶极子感应部分107H中的氧原子面密度高于栅极电介质层106的氧原子面密度。由于所述氧原子面密度之间的差异，第一偶极子感应部分107H中的氧原子可以扩散到栅极电介质层106中。通过所述氧原子的扩散，第一偶极子感应部分107H变为带正电，并且栅极电介质层106变为带负电。这样，在带负电的栅极电介质层106与带正电的第一偶极子感应部分107H之间的界面处感应出第一偶极子D1。当感应出第一偶极子D1时，掩埋栅极BG的下部和下掩埋部分LB的能带减小，因此掩埋栅极BG的下部和下掩埋部分LB可以具有增大的功函数。结果，由于掩埋栅极BG的下部的功函数和下掩埋部分LB的功函数增大，可以容易地调节阈值电压。
第二偶极子感应部分107L中的氧原子面密度可以低于栅极电介质层106的氧原子面密度。由于所述氧原子面密度的差异，栅极电介质层106的氧原子可以扩散到第二偶极子感应部分107L中。通过所述氧原子的扩散，栅极电介质层106变为带正电，并且第二偶极子感应部分107L变为带负电。这样，在带正电的栅极电介质层106与带负电的第二偶极子感应部分107L之间的界面处感应出第二偶极子D2。当感应出第二偶极子D2时，掩埋栅极BG的上部和上掩埋部分UB的能带增大，因此掩埋栅极BG的上部和上掩埋部分UB可以具有减小的功函数。结果，由于掩埋栅极BG的上部的功函数和上掩埋部分UB的功函数减小，GIDL可以被抑制。
如上所述，可以通过控制偶极子的极性方向来控制功函数。第一偶极子D1可以感应高功函数，第二偶极子D2可以感应低功函数。可以通过第一偶极子感应部分107H来调节阈值电压Vt。例如，可以通过第一偶极子感应部分107H使阈值电压Vt移位。第一偶极子D1可以感应出高功函数，从而使阈值电压Vt移位，结果，通过第一偶极子感应部分107H可以降低沟道CH的沟道剂量。例如，当第一偶极子感应部分107H是具有比栅极电介质层106大的单位体积氧含量比率的材料时，可以产生在感应出高功函数的方向上的第一偶极子D1。当第二偶极子感应部分107L是具有比栅极电介质层106小的单位体积氧含量比率的材料时，可以产生在感应出低功函数的方向上的第二偶极子D2。
由于沟槽105具有高的纵横比，因此难以通过常规的沟道掺杂来充分地执行对沟槽105的底部或鳍区104F的掺杂。因此，在沟道掺杂之后，还可以局部地执行对沟槽105或鳍区104F的底部的沟道掺杂，这被称为“局部沟道掺杂”。当注入被应用于局部沟道掺杂时，其被称为“局部沟道注入(LCI)”。
由于可以通过第一偶极子感应部分107H来调节阈值电压Vt，因此LCI的剂量可以显著降低，或者可以省略LCI。结果，这些实施例降低了沟道剂量，从而改善了结泄漏特性。
此外，第二偶极子感应部分107L可以抑制GIDL。如图3A和图3B所示，通过具有低功函数的上掩埋部分UB可以进一步抑制GIDL。
已经发现，当第一偶极子感应部分107H与第一掺杂区113和第二掺杂区114重叠时，GIDL可以由于高功函数感应而增大。因此，可以将第一偶极子感应部分107H的高度调整为不与第一掺杂区113和第二掺杂区114重叠。换言之，可以将第一偶极子感应部分107H的高度调整为不延伸到与第一掺杂区113和第二掺杂区114同一水平处。
图4A至图4O是示出根据一个实施例的形成半导体器件的方法的示例的截面图。图4A至图4O示出了用于形成图3B所示的半导体器件300的方法的示例。
如图4A所示，可以在衬底11中形成隔离层12。可以由隔离层12来限定有源区14。隔离层12可以通过浅沟槽隔离(STI)工艺来形成。例如，可以通过蚀刻衬底11来形成隔离沟槽13。可以用电介质材料填充隔离沟槽13以形成隔离层12。隔离层12可以包含硅氧化物、硅氮化物或它们的组合。可以通过化学气相沉积(CVD)工艺或另一种沉积工艺用电介质材料来填充隔离沟槽13。另外，可以附加地执行诸如化学机械抛光(CMP)的平坦化工艺。
可以在衬底11中形成沟槽15。沟槽15可以具有与有源区14和隔离层12交叉的线形。可以使用硬掩模层16作为时刻掩模蚀刻衬底11来形成沟槽15。硬掩模层16可以形成在衬底11上，并且具有针对要形成的每个沟槽15的线形开口。硬掩模层16可以由对衬底11具有蚀刻选择性的材料形成。硬掩模层16可以由诸如原硅酸四乙酯(TEOS)的硅氧化物形成。沟槽15可以形成为比隔离沟槽13浅。沟槽15可以足够深以形成随后将要形成的栅电极的大的平均横截面积。这样，可以减小栅电极的电阻。沟槽15的底边缘可以具有平坦的表面。在一个实施例中，沟槽15的底边缘可以具有曲率(未示出)。
随后，可以形成鳍区14F。可以通过选择性地使隔离层12在沟槽15下方凹陷来形成鳍区14F。对于鳍区14F的结构，可以参考图2B的鳍区104F。
如图4B所示，可以在沟槽15的表面上形成栅极电介质层17。在可以形成栅极电介质层17之前，可以恢复由于蚀刻工艺而损坏的沟槽15的表面。例如，可以通过热氧化处理来形成牺牲氧化物，然后可以去除所述牺牲氧化物。
可以通过热氧化工艺形成栅极电介质层17。栅极电介质层17可以包含硅氧化物。
在一个实施例中，栅极电介质层17可以通过诸如CVD工艺或原子层沉积(ALD)工艺的沉积工艺来形成。可以通过沉积工艺形成的栅极电介质层17可以包含高k材料、氧化物、氮化物、氮氧化物或它们的组合。所述高k材料可以包括含铪材料。含铪材料可以包括铪氧化物、铪硅氧化物、铪硅氮氧化物或它们的组合。在一个实施例中，所述高k材料可以包括镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、锆硅氮氧化物、铝氧化物或它们的组合。也可以选择性地使用其他高k材料作为所述高k材料。栅极电介质层17可以包含具有高的氧原子面密度的材料。
随后，可以形成第一牺牲材料18A。第一牺牲材料18A可以包含第一化学物质。所述第一化学物质可以产生增大有效功函数的偶极子。所述第一化学物质可以包含金属原子。第一牺牲材料18A可以包含钛、铪、钽、铝、锆或它们的组合。第一牺牲材料18A可以共形地沉积在栅极电介质层17上。可以通过ALD工艺形成第一牺牲材料18A。
第一牺牲材料18A可以包含具有比氧化硅(SiO2)高的氧原子面密度的材料。第一牺牲材料18A和栅极电介质层17可以具有不同的氧原子面密度。第一牺牲材料18A可以具有比栅极电介质层17高的氧原子面密度。高的氧原子面密度可以指大的单位体积氧含量。第一牺牲材料18A与氧化硅(SiO2)的氧原子面密度之比可以大于1。
第一牺牲材料18A可以由高含氧金属氧化物形成，所述高含氧金属氧化物的单位体积氧含量大于栅极电介质层17。当栅极电介质层17是氧化硅(SiO2)时，第一牺牲材料18A可以包含氧原子面密度比氧化硅(SiO2)高的材料，即，单位体积氧含量大的材料。第一牺牲材料18A可以包含氧化钛(TiO2)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化铝(Al2O3)、氧化锆(ZrO2)或它们的组合。
在一个实施例中，第一牺牲材料18A可以包括金属层。换言之，第一牺牲材料18A可以包括钛层、铪层、钽层、铝层、锆层或它们的组合。
如图4C所示，可以在第一牺牲材料18A上形成保护层18B。随后，可以使保护层18B凹陷。保护层18B可以具有部分地填充沟槽15的形状。例如，保护层18B可以填充沟槽15的下部区域。保护层18B可以包含对第一牺牲材料18A具有蚀刻选择性的材料。保护层18B可以包含光致抗蚀剂和多晶硅等。
随后，第一牺牲材料18A可以被凹陷。为了使第一牺牲材料18A凹陷，可以使用保护层18B作为蚀刻阻挡层来执行回蚀工艺。
可以通过对第一牺牲材料18A的回蚀工艺来形成第一牺牲衬里18L。第一牺牲衬里18L可以部分地覆盖栅极电介质层17的表面。第一牺牲衬里18L可以位于沟槽15的下部区域中。第一牺牲衬里18L的顶表面与保护层18B的顶表面可以位于同一水平。
如图4D所示，可以执行第一热退火工艺19。可以在去除保护层18B之后执行第一热退火工艺19。第一热退火工艺19可以包括快速热退火(RTA)工艺。
可以使第一牺牲衬里18L暴露于第一热退火工艺19。在执行第一热退火工艺19时，第一化学物质可以从第一牺牲衬里18L扩散。扩散的第一化学物质可以均匀地位于栅极电介质层17的表面上。扩散的第一化学物质可以位于栅极电介质层17与第一牺牲衬里18L之间的界面处。因此，可以在栅极电介质层17中形成第一偶极子感应部分18。第一偶极子感应部分18可以包括扩散的第一化学物质。第一偶极子感应部分18可以包含钛、铪、钽、铝、锆或它们的组合。栅极电介质层17可以由氧化硅形成，并且第一偶极子感应部分18可以是扩散有第一化学物质的氧化硅。例如，第一偶极子感应部分18可以是扩散有钛的氧化硅(Ti扩散有的SiO2)、扩散有铪的氧化硅(扩散有Hf的SiO2)、扩散有钽的氧化硅(扩散有Ta的SiO2)、扩散有铝的氧化硅(扩散有Al的SiO2)或扩散有锆的氧化硅(扩散有Zr的SiO2)。扩散有第一化学物质的氧化硅可以被称为“金属硅酸盐”。
第一偶极子感应部分18可以是具有比氧化硅(SiO2)高的氧原子面密度的材料。第一偶极子感应部分18和栅极电介质层17可以具有不同的氧原子面密度。第一偶极子感应部分18可以具有比栅极电介质层17高的氧原子面密度。第一偶极子感应部分18与氧化硅(SiO2)的氧原子面密度之比可以大于1。
第一偶极子感应部分18可以设置在沟槽15下侧上的栅极电介质层17中。
如图4E所示，可以去除第一牺牲衬里18L。可以通过湿法蚀刻工艺去除第一牺牲衬里18L。通过如上所述将湿法蚀刻工艺应用于第一牺牲衬里18L，可以选择性地去除第一牺牲衬里18L而不侵蚀栅极电介质层17。
通过去除第一牺牲衬里18L，在随后形成第一阻挡材料和第一栅电极时，可以防止发生空隙。
如图4F所示，可以在第一偶极子感应部分18和栅极电介质层17上形成第一阻挡材料20A。第一阻挡材料20A可以共形地形成在栅极电介质层17的表面上。第一阻挡材料20A可以包含金属基材料。第一阻挡材料20A可以包含金属氮化物。第一阻挡材料20A可以包含氮化钛或氮化钽。可以通过ALD或CVD工艺来形成第一阻挡材料20A。
可以在第一阻挡材料20A上形成第一导电层21A。第一导电层21A可以填充第一阻挡材料20A上的沟槽15。第一导电层21A可以由包括例如钨的低电阻金属材料形成。可以通过CVD或ALD工艺来形成第一导电层21A。
由于在去除第一牺牲材料18A之后形成第一阻挡材料20A和第一导电层21A，所以沟槽15可以被第一导电层21A无空隙地填充。
如图4G所示，可以在沟槽15中形成第一阻挡层20和第一栅电极21。为了形成第一阻挡层20和第一栅电极21，可以执行凹陷工艺。所述凹陷工艺可以包括干法蚀刻工艺，例如，回蚀工艺。可以通过对第一阻挡材料20A执行回蚀工艺来形成第一阻挡层20。可以通过对第一导电层21A执行回蚀工艺来形成第一栅电极21。在一个实施例中，可以预先执行平坦化工艺以暴露出硬掩模层16的顶表面，然后可以执行所述凹陷工艺的回蚀工艺。第一阻挡层20的顶表面与第一栅电极21的顶表面可以位于同一的水平。
第一阻挡层20的顶表面和第一栅电极21的顶表面可以被凹陷到比有源区14的顶表面低的水平。第一阻挡层20和第一栅电极21可以简称为“下掩埋部分LB”。
在形成第一阻挡层20和第一栅电极21之后，栅极电介质层17的表面可以被部分地暴露出来。
第一偶极子感应部分18可以用来增大下掩埋部分LB的有效功函数。
在具有不同的氧原子面密度的栅极电介质层17与第一偶极子感应部分18之间可以形成第一偶极子(参考图3A至图3C的附图标记‘D1’)。具体地，第一偶极子感应部分18的氧移动到栅极电介质层17，因此可以在第一偶极子感应部分18中形成正电荷，并且可以在栅极电介质层17中形成负电荷。通过所述正电荷和负电荷，可以在从栅极电介质层17朝向第一偶极子感应部分18的方向上形成第一偶极子D1。可以通过所述第一偶极子D1来增大下掩埋部分LB的有效功函数。
如图4H所示，可以形成第二牺牲材料22A。第二牺牲材料22A可以包含第二化学物质。所述第二化学物质可以产生降低有效功函数的偶极子。所述第二化学物质可以包含金属原子。第一化学物质和第二化学物质可以是不同的材料。第二牺牲材料22A可以包含镧、钡、镥、锶或它们的组合。第二牺牲材料22A可以共形地沉积在第一栅电极21和栅极电介质层17上。可以通过ALD工艺形成第二牺牲材料22A。
第二牺牲材料22A可以包含具有比氧化硅(SiO2)低的氧原子面密度的材料。第二牺牲材料22A和栅极电介质层17可以具有不同的氧原子面密度。第二牺牲材料22A可以具有比栅极电介质层17低的氧原子面密度。低的氧原子面密度可以指小的单位体积氧含量。第二牺牲材料22A与氧化硅(SiO2)的氧原子面密度之比可以小于1。
第二牺牲材料22A可以由低含氧金属氧化物形成，所述低含氧金属氧化物的单位体积氧含量小于栅极电介质层17。当栅极电介质层17是氧化硅(SiO2)时，第二牺牲材料22A可以包含氧原子面密度比氧化硅(SiO2)低的材料，即，单位体积氧含量低的材料。第二牺牲材料22A可以包含氧化镧(La2O3)、氧化钡(BaO)、氧化镥(Lu2O3)、氧化锶(SrO)或它们的组合。
在一个实施例中，第二牺牲材料22A可以包括金属层。换言之，第二牺牲材料22A可以包括镧层、钡层、镥层、锶层或它们的组合。
如图4I所示，可以形成第二牺牲衬里22L。可以通过对第二牺牲材料22A执行回蚀工艺来形成第二牺牲衬里22L。第二牺牲衬里22L可以覆盖栅极电介质层17的表面。第二牺牲衬里22L可以位于沟槽15的上部区域中。第二牺牲衬里22L可以具有间隔物形状。
随后，可以执行第二热退火工艺23。第二热退火工艺23可以包括快速热退火(RTA)工艺。可以使第二牺牲衬里22L暴露于第二热退火工艺23。在执行第二热退火工艺23时，第二化学物质可以从第二牺牲衬里22L扩散。扩散的第二化学物质可以均匀地位于栅极电介质层17的表面上。扩散的第二化学物质可以位于栅极电介质层17与第二牺牲衬里22L之间的界面处。因此，可以在栅极电介质层17中形成第二偶极子感应部分22。第二偶极子感应部分22可以包括扩散的第二化学物质。第二偶极子感应部分22可以包含镧、钡、镥、锶或它们的组合。栅极电介质层17可以由氧化硅形成，并且第二偶极子感应部分22可以是扩散有第二化学物质的氧化硅。例如，第二偶极子感应部分22可以是扩散有镧的氧化硅(扩散有La的SiO2)、扩散有钡的氧化硅(扩散有Ba的SiO2)、扩散有镥的氧化硅(扩散有Lu的SiO2)或扩散有锶的氧化硅(扩散有Sr的SiO2)。扩散有第二化学物质的氧化硅可以被称为“金属硅酸盐”。
第二偶极子感应部分22可以是具有比氧化硅(SiO2)低的氧原子面密度的材料。第二偶极子感应部分22和栅极电介质层17可以具有不同的氧原子面密度。第二偶极子感应部分22的氧原子面密度可以比栅极电介质层17低。第二偶极子感应部分22与氧化硅(SiO2)的氧原子面密度之比可以小于1。
第二偶极子感应部分22可以设置在沟槽15上侧上的栅极电介质层17中。
在一个实施例中，在保留第二牺牲材料22A的同时，可以执行第二热退火工艺23。
如图4J所示，可以去除第二牺牲衬里22L。可以通过湿法蚀刻工艺去除第二牺牲衬里22L。通过如上所述将湿法蚀刻工艺应用于第二牺牲衬里22L，可以选择性地去除第二牺牲衬里22L而不侵蚀栅极电介质层17。
如图4K所示，可以在第一栅电极21的顶表面上形成第二阻挡材料24。第一阻挡层20以及第二阻挡材料24可以由相同的材料或不同的材料形成。第二阻挡材料24可以包含金属基材料。第二阻挡材料24可以包含金属氮化物。第二阻挡材料24可以包含氮化钛、氮化钽、氮化钨或它们的组合。可以非共形地形成第二阻挡材料24。可以通过PVD形成非共形的第二阻挡材料24。例如，根据PVD，第二阻挡材料24可以覆盖第一栅电极21的顶表面，而不覆盖栅极电介质层17的一部分。
在沉积第二阻挡材料24时，可以形成第一至第三虚设材料24A、24B和24C。第一至第三虚设材料24A、24B和24C可以由与第二阻挡材料24相同的材料制成。第一虚设材料24A可以覆盖硬掩模层16的顶表面，第二虚设材料24B可以从第一虚设材料24A延伸并且覆盖硬掩模层16的侧壁，以及第三虚设材料24C可以从第二虚设材料24B延伸并覆盖栅极电介质层17的顶部的一部分。
如上所述，在沉积第二阻挡材料24时，可以形成第一至第三虚设材料24A、24B和24C。
第二阻挡材料24可以包括通过PVD沉积的氮化钛，即，PVD TiN。第二阻挡材料24可以用于防止第一栅电极21与随后的第二栅电极之间的相互扩散或相互作用。第一至第三虚设材料24A、24B和24C可以在随后的工艺中被去除。
如图4L所示，可以在第二阻挡材料24和栅极电介质层17上形成第二导电层25A。第二导电层25A可以填充栅极电介质层17上的沟槽15。第二导电层25A可以由具有低功函数的材料形成。例如，第二导电层25A可以包含具有低功函的多晶硅，例如，掺杂有N型杂质的多晶硅。在一个实施例中，第二导电层25A可以通过CVD或ALD形成。在一个实施例中，第一栅电极21和第二导电层25A可以是不同的材料。在一个实施例中，第一栅电极21和第二导电层25A可以由相同的材料制成。低电阻材料的第二导电层25A的形成可以减小栅极薄膜电阻。
如图4M所示，可以在沟槽15中形成第二栅电极25。为了形成第二栅电极25，可以执行凹陷工艺。所述凹陷工艺可以包括干法蚀刻工艺，例如，回蚀工艺。可以通过对第二导电层25A执行回蚀工艺来形成第二栅电极25。在一个实施例中，可以预先执行平坦化工艺以暴露出硬掩模层16，然后可以执行所述凹陷工艺的回蚀工艺。第二栅电极25的顶表面可以被凹陷到比有源区14的顶表面低的水平。
在对第二导电层25A执行回蚀工艺时，第一至第三虚设材料24A、24B和24C可以用于保护栅极电介质层17。换言之，可以在对第二导电层25A执行回蚀工艺时防止栅极电介质层17受到损坏。
第三虚设材料24C可以不保留在第二栅电极25与栅极电介质层17之间的接触表面上。为此，可以调整第二栅电极25的高度。
另外，在对第二导电层25A执行回蚀工艺时，可以防止栅极电介质层17受到损坏。第二偶极子感应部分22可以用作保护层，以防止对栅极电介质层17的蚀刻损坏。由于栅极电介质层17被无损坏地保留，因此可以改善GIDL。
第二阻挡材料24和第二栅电极25可以被称为“上掩埋部分UB”。因此，可以形成包括下掩埋部分LB和上掩埋部分UB的双掩埋栅极结构。例如，下掩埋部分LB可以包括具有低电阻的第一栅电极21，并且在一个实施例中，上掩埋部分UB可以包括具有低功函数的第二栅电极25。可以通过第一栅电极21降低双掩埋栅极结构的栅极电阻，并且可以通过第二栅电极25来改善GIDL。第二阻挡材料24可以防止第一栅电极21与第二栅电极25之间的相互扩散和相互作用。由于在第二栅电极25的侧壁上不存在第二阻挡材料24，因此GIDL可以通过第二栅电极25而进一步改善。
第二偶极子感应部分22可以用来减小上掩埋部分UB的有效功函数。在具有不同的氧原子面密度的栅极电介质层17与第二偶极子感应部分22之间可以形成第二偶极子(参考图3A至图3C的‘D2’)。具体地，栅极电介质层17的氧移动到第二偶极子感应部分22，因此可以在第二偶极子感应部分22中形成负电荷，并且可以在栅极电介质层17中形成正电荷。通过所述正电荷和负电荷，可以在从第二偶极子感应部分22朝向栅极电介质层17的方向上形成第二偶极子D2。可以通过所述第二偶极子D2来减小上掩埋部分UB的有效功函数。
如图4N所示，可以去除第一至第三虚设材料24A、24B和24C。可以通过湿法蚀刻工艺去除第一至第三虚设材料24A、24B和24C。此时，硬掩模层16、栅极电介质层17和第二栅电极25可以不丢失。当第一至第三虚设材料24A、24B和24C被去除时，栅极电介质层17的表面可以被暴露出来。
在一个实施例中，当形成第二栅电极25的工艺完成时，第一至第三虚设材料24A、24B和24C不会保留。换言之，在对第二导电层25A执行的回蚀工艺完成时，第一至第三虚设材料24A、24B和24C可以全部被去除。
如图4O所示，可以在第二栅电极25和栅极电介质层17上形成覆盖层26。覆盖层26可以由包括硅氮化物的电介质材料形成。随后，可以将覆盖层26平坦化，从而暴露出硬掩模层16的顶表面。覆盖层26可以具有氧化物-氮化物-氧化物(ONO)结构。
通过上述一系列工艺，可以形成掩埋栅极结构。所述掩埋栅极结构可以包括栅极电介质层17、第一偶极子感应部分18、第一阻挡层20、第一栅电极21、第二偶极子感应部分22、第二阻挡材料24、第二栅电极25和覆盖层26。第二栅电极25的顶表面可以位于比有源区14的顶表面低的水平。由于第二栅电极25的顶表面被凹陷到低的水平，因此可以充分确保第二栅电极25与外围导电材料(例如，接触插塞)之间的物理距离。
在覆盖层26形成之后，可以通过注入或其他掺杂技术来执行杂质的掺杂工艺。因此，在衬底11中形成第一掺杂区27和第二掺杂区28。第一掺杂区27和第二掺杂区28可以具有在水平方向上与第二栅电极25和栅极电介质层17重叠的深度。第二偶极子感应部分22可以与第一掺杂区27和第二掺杂区28在水平方向上重叠。第一阻挡层20和第一栅电极21可以在水平方向上与第一掺杂区27和第二掺杂区28不重叠。第二偶极子感应部分22的最低部分可以与第一掺杂区27和第二掺杂区28的最低部分位于同一水平。
当第一掺杂区27和第二掺杂区28形成时，可以沿着沟槽15的表面来限定沟道29。沟道29的长度可以由下掩埋部分LB限定。
第一偶极子感应部分18和栅极电介质层17可以位于下掩埋部分LB与沟道29之间，并且第二偶极子感应部分22与栅极电介质层17可以位于上掩埋部分UB与第一掺杂区27和第二掺杂区28之间。
图5A至图5D是示出形成半导体器件的方法的另一示例的截面图。图5A至图5D所示的方法可以类似于图4A至图4O所示的方法。
通过图4A至图4J所示的方法，可以形成第二偶极子感应部分22。
随后，如图5A中所示，可以执行等离子体处理31。等离子体处理31可以在含氮气体或含氧气体的气氛中进行。等离子体处理31可以包括等离子体氮化或等离子体氧化。
可以通过等离子体处理31使下掩埋部分LB的顶表面改性。例如，可以通过等离子体氮化使下掩埋部分LB的顶表面氮化。可以通过这种等离子体氮化来形成第二阻挡层21N。第二阻挡层21N可以是第一栅电极21的顶表面被氮化的部分。第二阻挡层21N可以是第一栅电极21的氮化物。当第一栅电极21包含钨时，第二阻挡层21N可以是氮化钨。
如上所述，第二阻挡层21N可以仅选择性地形成在下掩埋部分LB的顶表面上。
如图5B所示，可以在第二阻挡层21N上形成第二导电层25A。第二导电层25A可以填充第二阻挡层21N上的沟槽15。第二导电层25A可以由具有低功函数的材料形成。例如，第二导电层25A可以包含具有低功函数的多晶硅，例如掺杂有N型杂质的多晶硅。在一个实施例中，可以通过CVD或ALD形成第二导电层25A。第一栅电极21和第二导电层25A可以是不同的材料。在一个实施例中，第一栅电极21和第二导电层25A可以由相同的材料制成。第二导电层25A由低电阻材料形成可以减小栅极薄膜电阻。
如图5C所示，可以在沟槽15中形成第二栅电极25。为了形成第二栅电极25，可以执行凹陷工艺。所述凹陷工艺可以包括干法蚀刻工艺，例如，回蚀工艺。可以通过对第二导电层25A执行回蚀工艺来形成第二栅电极25。在一个实施例中，可以预先执行平坦化工艺以暴露出硬掩模层16，然后可以执行所述凹陷工艺的回蚀工艺。第二栅电极25的顶表面可以被凹陷到比有源区14的顶表面低的水平。
第二阻挡层21N和第二栅电极25可以被称为“上掩埋部分UB”。因此，可以形成包括下掩埋部分LB和上掩埋部分UB的双掩埋栅极结构。例如，下掩埋部分LB可以包括具有低电阻的第一栅电极21，而上掩埋部分UB可以包括具有低功函数的第二栅电极25。可以通过第一栅电极21降低双掩埋栅极结构的栅极电阻，并且可以通过第二栅电极25来改善GIDL。第二阻挡层21N可以防止第一栅电极21与第二栅电极25之间的相互扩散和相互作用。由于在第二栅电极25的侧壁上不存在第二阻挡层21N，因此GIDL可以通过第二栅电极25而进一步改善。
如图5D所示，可以在第二栅电极25上形成覆盖层26。覆盖层26可以由包括氮化硅的电介质材料形成。随后，可以将覆盖层26平坦化，从而暴露出硬掩模层16的顶表面。在一个实施例中，覆盖层26可以具有ONO结构。
在形成覆盖层26之后，可以通过注入或其他掺杂技术来执行杂质的掺杂工艺。因此，可以在衬底11中形成第一掺杂区27和第二掺杂区28。
图6是示出存储单元100M的截面图。
参考图6，示出了存储单元100M。存储单元100M可以包括单元晶体管、位线BL和电容器CAP。单元晶体管可以包括图3B的半导体器件300。因此，单元晶体管可以包括掩埋栅极结构300G、沟道CH、第一掺杂区113和第二掺杂区114。第一掺杂区113可以电连接到位线BL。第二掺杂区114可以电连接到电容器CAP。
在存储单元100M中，掩埋栅极结构300G可以被称为掩埋字线结构BWL。掩埋字线结构BWL可以被嵌入在沟槽105中。掩埋字线结构BWL可以包括栅极电介质层106，第一偶极子感应部分107H、第二偶极子感应部分107L、第一阻挡层108、第一栅电极109、第二阻挡层110、第二栅电极111和覆盖层112。第一偶极子感应部分107H和第二偶极子感应部分107L可以被局部地嵌入栅极电介质层106中。
除了掩埋栅极结构300G之外，所述掩埋字线结构BWL可以用根据上述实施例的任何一种掩埋栅极结构代替。
电容器CAP可以包括储存节点、电介质层和平板节点。储存节点可以具有圆柱形状或柱形状。电介质层可以形成在储存节点的表面上。电介质层可以包含选自包括氧化锆、氧化铝和氧化铪的组中的至少一种。例如，电介质层可以具有ZAZ(ZrO2/Al2O3/ZrO2)结构，其中层叠有第一氧化锆、氧化铝和第二氧化锆。平板节点可以形成在电介质层上。储存节点和平板节点可以包括含金属的材料。
存储单元100M可以是动态随机存取存储器(DRAM)设备的一部分。当将存储单元100M应用于DRAM设备时，可以改善DRAM设备的刷新特性。而且，可以防止泄漏，从而改善了保留时间。另外，可以减小掩埋字线的电阻。
根据本发明的实施例，可以在沟道与掩埋栅极之间形成感应出高功函数的偶极子，从而减少沟道剂量和结泄漏。
此外，根据本发明的实施例，可以在掩埋栅极与掺杂区之间形成感应出低功函数的偶极子，从而减少GIDL。
此外，根据本发明的实施例，将偶极子感应部分设置在栅极电介质层中，从而改善掩埋栅极的间隙填充特性。
虽然已经针对特定实施例描述了本发明，但是应当注意，这些实施例是用于描述而不是限制本发明。此外，应当注意，在不脱离由所附权利要求所限定的本发明的范围的情况下，本领域技术人员可以通过替代、改变和修改以各种方式实现本发明。

Claims (39)

1.一种半导体器件，包括：
衬底；
第一掺杂区和第二掺杂区，二者被形成为被所述衬底中的沟槽彼此间隔开；
栅极电介质层，在所述沟槽之上；
掩埋栅极，在所述栅极电介质层之上；
沟道，沿着所述沟槽的轮廓在所述第一掺杂区与第二掺杂区之间；
第一偶极子感应部分，嵌入在所述掩埋栅极与所述沟道之间的栅极电介质层中；和
第二偶极子感应部分，嵌入在所述掩埋栅极与所述第一掺杂区和第二掺杂区之间的栅极电介质层中。
2.根据权利要求1所述的半导体器件，其中，所述第一偶极子感应部分直接接触所述掩埋栅极的下部。
3.根据权利要求1所述的半导体器件，其中，所述第二偶极子感应部分直接接触所述掩埋栅极的上部。
4.根据权利要求1所述的半导体器件，其中，所述第一偶极子感应部分包含增大所述掩埋栅极的功函数的第一化学物质。
5.根据权利要求4所述的半导体器件，其中，所述第一化学物质包括钛、铪、钽、铝、锆或它们的组合。
6.根据权利要求1所述的半导体器件，其中，所述栅极电介质层包含氧化硅，并且所述第一偶极子感应部分包含具有比所述氧化硅高的氧原子面密度的材料。
7.根据权利要求1所述的半导体器件，其中，所述第一偶极子感应部分包含扩散有钛的氧化硅(扩散有Ti的SiO2)、扩散有铪的氧化硅(扩散有Hf的SiO2)、扩散有钽的氧化硅(扩散有Ta的SiO2)、扩散有铝的氧化硅(扩散有Al的SiO2)或扩散有锆的氧化硅(扩散有Zr的SiO2)。
8.根据权利要求1所述的半导体器件，其中，所述第二偶极子感应部分包含减小所述掩埋栅极的功函数的第二化学物质。
9.根据权利要求8所述的半导体器件，其中，所述第二化学物质包括镧、钡、镥、锶或它们的组合。
10.根据权利要求1所述的半导体器件，其中，所述栅极电介质层包含氧化硅，并且所述第二偶极子感应部包含氧原子的面密度比所述氧化硅低的材料。
11.根据权利要求1所述的半导体器件，其中，所述第二偶极子感应部分包含扩散有镧的氧化硅(扩散有La的SiO2)、扩散有钡的氧化硅(扩散有Ba的SiO2)、扩散有镥的氧化硅(扩散有Lu的SiO2)或扩散有锶的氧化硅(扩散有Sr的SiO2)。
12.根据权利要求1所述的半导体器件，其中，所述掩埋栅极包括下掩埋部分和在所述下掩埋部分上的上掩埋部分，所述下掩埋部分直接接触所述第一偶极子感应部分，并且所述上掩埋部分直接接触所述第二偶极子感应部分。
13.根据权利要求12所述的半导体器件，其中，所述下掩埋部分包括第一阻挡层与第一栅电极的层叠，并且所述上掩埋部分包括第二阻挡层与第二栅电极的层叠。
14.根据权利要求13所述的半导体器件，其中，所述第一阻挡层和所述第二阻挡层包含金属氮化物，并且所述第一栅电极和所述第二栅电极包含金属。
15.根据权利要求13所述的半导体器件，其中，所述第一阻挡层和所述第二阻挡层包含金属氮化物，所述第一栅电极包含低电阻金属，并且所述第二栅电极包含具有低功函数的材料。
16.根据权利要求15所述的半导体器件，其中，所述具有低功函数的材料包括掺杂有N型杂质的多晶硅。
17.根据权利要求12所述的半导体器件，其中，所述下掩埋部分和所述上掩埋部分由金属氮化物形成。
18.根据权利要求12所述的半导体器件，其中，所述下掩埋部分和所述上掩埋部分包含金属基材料，以及
在所述上掩埋部分与所述第二偶极子感应部分之间还包含掺杂有N型杂质的多晶硅。
19.根据权利要求1所述的半导体器件，还包括形成在所述沟槽下方的鳍区，
其中，所述第一偶极子感应部分、所述栅极电介质层和所述掩埋栅极覆盖所述鳍区的顶表面和侧壁。
20.根据权利要求1所述的半导体器件，还包括：
与所述第一掺杂区耦接的位线；和
与所述第二掺杂区耦接的电容器。
21.一种用于制造半导体器件的方法，包括：
在衬底中形成沟槽；
在所述沟槽之上形成栅极电介质层；
在所述沟槽下侧上的栅极电介质层中嵌入第一偶极子感应部分；
在所述第一偶极子感应部分之上填充下栅极；
在所述沟槽上侧上的栅极电介质层中嵌入第二偶极子感应部分；和
在所述下栅极之上形成上栅极。
22.根据权利要求21所述的方法，其中，所述第一偶极子感应部分包含增大所述下栅极的功函数的第一化学物质。
23.根据权利要求22所述的方法，其中，所述第一化学物质包括钛、铪、钽、铝、锆或它们的组合。
24.根据权利要求21所述的方法，其中，所述栅极电介质层包含氧化硅，并且所述第一偶极子感应部分包含具有比所述氧化硅高的氧原子面密度的材料。
25.根据权利要求21所述的方法，其中，所述第一偶极子感应部分包括扩散有钛的氧化硅(扩散有Ti的SiO2)、扩散有铪的氧化硅(扩散有Hf的SiO2)、扩散有钽的氧化硅(扩散有Ta的SiO2)、扩散有铝的氧化硅(扩散有Al的SiO2)或扩散有锆的氧化硅(扩散有Zr的SiO2)。
26.根据权利要求21所述的方法，其中，所述第二偶极子感应部分包含减小所述上栅极的功函数的第二化学物质。
27.根据权利要求26所述的方法，其中所述第二化学物质包括镧、钡、镥、锶或它们的组合。
28.根据权利要求21所述的方法，其中，所述栅极电介质层包含氧化硅，并且所述第二偶极子感应部分包含具有比所述氧化硅低的氧原子面密度的材料。
29.根据权利要求21所述的方法，其中，所述第二偶极子感应部分包含扩散有镧的氧化硅(扩散有La的SiO2)、扩散有钡的氧化硅(扩散有Ba的SiO2)、扩散有镥的氧化硅(扩散有Lu的SiO2)或扩散有锶的氧化硅(扩散有Sr的SiO2)。
30.根据权利要求21所述的方法，其中，在所述沟槽下侧上的栅极电介质层中嵌入所述第一偶极子感应部分的步骤包括：
在所述栅极电介质层上形成含有第一偶极子感应化学物质的第一牺牲材料；
选择性地去除所述第一牺牲材料，以在所述沟槽下侧上的栅极电介质层上形成第一牺牲衬里；
通过第一热退火工艺使所述第一牺牲衬里的第一偶极子感应化学物质扩散到所述沟槽下侧上的栅极电介质层中；以及
去除所述第一牺牲衬里。
31.根据权利要求21所述的方法，其中，在所述沟槽上侧上的栅极电介质层中嵌入所述第二偶极子感应部分的步骤包括：
在所述下掩埋部分和所述栅极电介质层上形成含有第二偶极子感应化学物质的第二牺牲材料；
选择性地去除所述第二牺牲材料，以允许第二牺牲衬里保留在所述沟槽上侧上的栅极电介质层上；
通过第二热退火工艺使所述第二牺牲衬里的第二偶极子感应化学物质扩散到所述沟槽上侧上的栅极电介质层中；和
去除所述第二牺牲衬里。
32.根据权利要求21所述的方法，其中，所述下栅极包括第一阻挡层与第一栅电极的层叠，并且所述上栅极包括第二阻挡层与第二栅电极的层叠。
33.根据权利要求32所述的方法，其中，所述第一阻挡层和所述第二阻挡层包含金属氮化物，并且所述第一栅电极和所述第二栅电极包含金属。
34.根据权利要求32所述的方法，其中，所述第一阻挡层和所述第二阻挡层包含金属氮化物，所述第一栅电极包含低电阻金属，并且所述第二栅电极包含具有低功函数的材料。
35.根据权利要求34所述的方法，其中，所述具有低功函数的材料包括掺杂有N型杂质的多晶硅。
36.根据权利要求21所述的方法，其中，所述下栅极和所述上栅极由金属氮化物形成。
37.根据权利要求21所述的方法，其中，所述下栅极和所述上栅极包含金属基材料，以及
还包括：在所述上栅极与所述第二偶极子感应部分之间形成掺杂有N型杂质的多晶硅。
38.根据权利要求21所述的方法，还包括：在形成所述栅极电介质层之前，在所述沟槽下方形成鳍区，
其中，所述栅极电介质层、所述第一偶极子感应部分和所述下栅极覆盖所述鳍区的顶面和侧壁。
39.根据权利要求21所述的方法，还包括：
在形成所述上栅极之后，
在所述上栅极上形成覆盖层；以及
形成第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区具有与所述衬底中的所述上栅极和所述覆盖层在水平方向上重叠的深度。
CN201911239968.9A 2019-06-17 2019-12-06 具有掩埋栅极结构的半导体器件及其制造方法 Pending CN112103341A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0071564 2019-06-17
KR1020190071564A KR20200144182A (ko) 2019-06-17 2019-06-17 매립 게이트 구조를 구비한 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN112103341A true CN112103341A (zh) 2020-12-18

Family

ID=73745221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911239968.9A Pending CN112103341A (zh) 2019-06-17 2019-12-06 具有掩埋栅极结构的半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US11183579B2 (zh)
KR (1) KR20200144182A (zh)
CN (1) CN112103341A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053825A (zh) * 2021-03-09 2021-06-29 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113314535A (zh) * 2021-05-19 2021-08-27 福建省晋华集成电路有限公司 半导体器件及其形成方法
WO2023197828A1 (zh) * 2022-04-15 2023-10-19 华为技术有限公司 晶体管及其制备方法、半导体器件及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102457515B1 (ko) * 2018-02-22 2022-10-21 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법
KR20210003997A (ko) * 2019-07-02 2021-01-13 삼성전자주식회사 반도체 소자 및 그의 제조방법
US11018256B2 (en) * 2019-08-23 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Selective internal gate structure for ferroelectric semiconductor devices
US11784052B2 (en) * 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same
CN113990800A (zh) * 2020-07-27 2022-01-28 长鑫存储技术有限公司 半导体器件的制备方法及半导体器件
US11424360B1 (en) * 2021-02-04 2022-08-23 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
US11937420B2 (en) * 2022-01-19 2024-03-19 Nanya Technology Corporation Memory device having word line with improved adhesion between work function member and conductive layer
US11895820B2 (en) 2022-01-19 2024-02-06 Nanya Technology Corporation Method of manufacturing memory device having word line with improved adhesion between work function member and conductive layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304710A (zh) * 2014-05-29 2016-02-03 爱思开海力士有限公司 双功函数掩埋栅型晶体管、形成方法和包括其的电子器件
US20160087035A1 (en) * 2014-09-19 2016-03-24 Junsoo Kim Semiconductor device and method of fabricating the same
CN106067482A (zh) * 2015-04-22 2016-11-02 爱思开海力士有限公司 具有埋栅结构的半导体器件及制造其的方法
CN106935650A (zh) * 2015-10-28 2017-07-07 爱思开海力士有限公司 半导体器件及其制造方法、存储单元和电子设备
CN106941120A (zh) * 2015-12-23 2017-07-11 爱思开海力士有限公司 具有掩埋栅结构的半导体器件及其制造方法以及存储单元

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101853316B1 (ko) 2012-03-29 2018-04-30 삼성전자주식회사 반도체 소자
KR102250583B1 (ko) * 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
KR102381342B1 (ko) 2015-09-18 2022-03-31 삼성전자주식회사 게이트를 갖는 반도체 소자의 형성 방법
KR102410919B1 (ko) * 2015-10-29 2022-06-21 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체구조물 및 그 제조 방법, 그를 구비한 메모리셀
KR102399497B1 (ko) * 2017-05-29 2022-05-19 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법
KR102457515B1 (ko) * 2018-02-22 2022-10-21 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법
KR20200144179A (ko) * 2019-06-17 2020-12-29 에스케이하이닉스 주식회사 매립 게이트 구조를 구비한 반도체 장치 및 그 제조 방법
KR20210026808A (ko) * 2019-09-02 2021-03-10 에스케이하이닉스 주식회사 매립 게이트 구조를 구비한 반도체 장치 및 그 제조 방법
US11328988B2 (en) * 2019-12-27 2022-05-10 Intel Corporation Top gate recessed channel CMOS thin film transistor in the back end of line and methods of fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304710A (zh) * 2014-05-29 2016-02-03 爱思开海力士有限公司 双功函数掩埋栅型晶体管、形成方法和包括其的电子器件
US20160087035A1 (en) * 2014-09-19 2016-03-24 Junsoo Kim Semiconductor device and method of fabricating the same
CN106067482A (zh) * 2015-04-22 2016-11-02 爱思开海力士有限公司 具有埋栅结构的半导体器件及制造其的方法
CN106935650A (zh) * 2015-10-28 2017-07-07 爱思开海力士有限公司 半导体器件及其制造方法、存储单元和电子设备
CN106941120A (zh) * 2015-12-23 2017-07-11 爱思开海力士有限公司 具有掩埋栅结构的半导体器件及其制造方法以及存储单元

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053825A (zh) * 2021-03-09 2021-06-29 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
WO2022188330A1 (zh) * 2021-03-09 2022-09-15 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113314535A (zh) * 2021-05-19 2021-08-27 福建省晋华集成电路有限公司 半导体器件及其形成方法
CN113314535B (zh) * 2021-05-19 2023-12-29 福建省晋华集成电路有限公司 半导体器件及其形成方法
WO2023197828A1 (zh) * 2022-04-15 2023-10-19 华为技术有限公司 晶体管及其制备方法、半导体器件及其制备方法

Also Published As

Publication number Publication date
US11935939B2 (en) 2024-03-19
KR20200144182A (ko) 2020-12-29
US20220059670A1 (en) 2022-02-24
US11183579B2 (en) 2021-11-23
US20200395461A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
CN112447521B (zh) 具有掩埋栅结构的半导体器件及其制造方法
US11923416B2 (en) Semiconductor device having buried gate structure and method for fabricating the same
US11183579B2 (en) Semiconductor device having buried gate structure and method for fabricating the same
US11075272B2 (en) Semiconductor device having buried gate structure and method for fabricating the same
KR102396085B1 (ko) 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
CN106941120B (zh) 具有掩埋栅结构的半导体器件及其制造方法以及存储单元
KR102410919B1 (ko) 매립게이트구조를 구비한 반도체구조물 및 그 제조 방법, 그를 구비한 메모리셀
US11935792B2 (en) Semiconductor device having buried gate structure and method for fabricating the same
KR102377358B1 (ko) 반도체 메모리 소자 및 그 제조 방법
US20230095446A1 (en) Semiconductor device having buried gate structure and method for fabricating the same
CN118019327A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination