CN113314535B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN113314535B CN113314535B CN202110546280.6A CN202110546280A CN113314535B CN 113314535 B CN113314535 B CN 113314535B CN 202110546280 A CN202110546280 A CN 202110546280A CN 113314535 B CN113314535 B CN 113314535B
- Authority
- CN
- China
- Prior art keywords
- buried gate
- buried
- forming
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 46
- 238000006722 reduction reaction Methods 0.000 claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 11
- 230000006698 induction Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000011946 reduction process Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 78
- 239000007789 gas Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910005793 GeO 2 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开一种半导体器件的形成方法，包括：提供衬底，所述衬底内形成有埋栅沟槽；在所述埋栅沟槽内壁表面形成栅介电层；在所述栅介电层表面形成至少填充所述埋栅沟槽部分高度的第一埋栅极；对所述第一埋栅极表面进行还原处理。上述半导体器件的形成方法能够提高形成的半导体器件的性能。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体器件及其形成方法。
背景技术
动态随机存取存储器(dynamic random access memory；DRAM)广泛应用于集成电路中，以进行二进制数据的存取。DRAM包概括多个阵列分布的存储单元，每一个存储单元通常由晶体管和电容所构成，晶体管的栅极与字线(word line，WL)相连、源极与电容相连、漏极与位线(bit line，BL)相连，通过字线上的电压信号控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入电容器中进行存储。
随着集成电路的集成度的提高，存储单元的尺寸也逐渐缩小，为了提高晶体管的沟道宽度，采用埋栅结构，以提高沟道长度，通过在衬底内形成埋栅沟槽，并在埋栅沟槽内填充栅极层，以形成埋栅极。
现有技术的埋栅极通常采用金属导电材料，性能还有待进一步提高。
发明内容
鉴于此，本申请提供一种半导体器件及其形成方法，以进一步提高现有的半导体器件的性能。
本申请提供的一种半导体器件的形成方法，包括：提供衬底，所述衬底内形成有埋栅沟槽；在所述埋栅沟槽内壁表面形成栅介电层；在所述栅介电层表面形成至少填充所述埋栅沟槽部分高度的第一埋栅极；对所述第一埋栅极表面进行还原处理。
可选的，所述还原处理包括：在还原反应条件下，利用还原气体与所述第一埋栅极表面进行还原反应。
可选的，所述第一埋栅极表面形成有自然氧化层，所述还原处理包括：通过还原性气体与所述自然氧化层进行还原反应，将所述氧化层处理还原为第一埋栅极的材料。
可选的，所述第一埋栅极的形成方法包括：在所述埋栅沟槽内沉积第一埋栅极材料层；对所述第一埋栅极材料进行回刻蚀，使得所述第一埋栅极材料的表面低于所述埋栅沟槽顶部，形成位于所述埋栅沟槽内的第一埋栅极。
可选的，所述第一埋栅极材料包括W、Al、Ti、Ta、TiN、WN、TaCN、TaN中的至少一种。
可选的，所述热处理采用的还原性气体包括：H2，还原反应条件至少包括：温度为350℃～700℃，时间为30min～120min。
可选的，还包括：在所述还原处理之后，在所述埋栅沟槽内形成位于所述第一埋栅极上的第二埋栅极。
可选的，所述第二埋栅极包括：偶极子诱导层和位于所述偶极子诱导层表面的电极层。
可选的，还包括：在形成所述第二埋栅极之前，还包括形成覆盖所述第一埋栅极表面的扩散阻挡层。
可选的，所述第二埋栅极顶部低于所述埋栅沟槽顶部，还包括：在所述第二埋栅极顶部形成覆盖所述第二埋栅极的盖帽层。
本申请上述半导体器件的形成方法，通过对第一埋栅极表面进行还原处理，能够去除所述第一埋栅极表面可能形成的自然氧化层，降低第一埋栅极表面的电阻，从而提高所述第一埋栅极的导电性能。
进一步的，在第一埋栅极表面形成第二埋栅极，由于第一埋栅极表面经过还原处理，可以降低第一埋栅极和第二埋栅极之间的连接电阻，提高第一埋栅极和第二埋栅极之间的电连接性能，进而提高所述半导体器件的可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a至图8是本申请一实施例的半导体器件的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术中的埋栅极通常采用金属材料。发明人研究发现，埋栅极采用金属材料，经常会出现可靠性下降，晶体管的导通电压升高等问题。进一步研究发现，由于金属材料在工艺制成中，容易被自然氧化形成氧化层，导致栅极的电阻增大，从而影响晶体管的性能。
为了解决上述问题，本申请提出一种新的半导体器件及其形成方法。
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
请参考图1a至图8是本发明一实施例的半导体器件的形成过程的结构示意图。
请参考图1a和图1b，提供衬底100，所述衬底100内形成有埋栅沟槽110。图1a为沿图1b中割线A-A’的剖面示意图。
所述衬底100为半导体衬底，包括单晶硅、单晶锗、锗硅、碳化硅等半导体衬底中的至少一种。所述衬底100内形成有隔离结构101，将衬底100分隔为若干有源区102。通常，所述隔离结构101为浅沟槽隔离结构(STI)，填充有氧化硅等绝缘介质。所述有源区102内可以通过扩散或注入等方式形成掺杂阱。
所述衬底100内形成有埋栅沟槽110，所述埋栅沟槽110为长条状，部分形成于有源区102内，部分形成于所述隔离结构101内。所述埋栅沟槽110采用刻蚀工艺形成，对所述衬底100内的有源区102和隔离结构101进行刻蚀，形成若干埋栅沟槽110。
请参考图2，在所述埋栅沟槽110内壁表面形成栅介电层201。
所述栅介电层201的材料包括氧化硅、氮氧化硅等绝缘介质材料。在其他实施例中，所述栅介电层201的可以采用高K介电材料，例如氧化铪、氧化铝、氧化锆等。
该实施例中，通过沉积工艺，在所述埋栅沟槽110内壁表面形成栅介电层201。所述栅介电层201覆盖所述埋栅沟槽110的内壁，同时还覆盖所述衬底100的表面。在一些实施例中，所述衬底100表面还可以保留有用于刻蚀衬底形成埋栅沟槽110的硬掩模层，此时，沉积形成的栅介电层201覆盖所述硬掩模层表面。
在其他实施例中，还可以通过对所述衬底100及所述埋栅沟槽110内壁进行氧化处理，形成所述栅介电层201，这种情况下，仅会在有源区102内的埋栅沟槽110内壁表面以及有源区102的表面形成所述栅介电层。
请参考图3，在所述埋栅沟槽110内填充第一埋栅材料300。
采用沉积工艺在所述埋栅沟槽110内填充所述第一埋栅材料层300，为了确保所述第一埋栅材料层300具有足够的厚度，所述第一埋栅材料层300填充满所述埋栅沟槽100并覆盖于所述衬底100表面的栅介电层201。
可以采用化学气相沉积(CVD)、物理气相沉积(PVD)、金属有机化学气相沉积工艺(MOCVD)、原子层沉积工艺(ALD)等沉积形成所述第一埋栅材料层300。
所述第一埋栅材料层300为导电材料，所述第一埋栅材料层300的材料包括W、Al、Ti、Ta、TiN、WN、TaCN、TaN中的至少一种；可以是多层堆叠结构，例如TiN层堆叠W层，也可以是单层结构。
请参考图4a，刻蚀所述第一埋栅材料层300，形成填充于所述埋栅沟槽110内的第一埋栅极301，并对所述第一埋栅极301表面进行还原处理。
可以通过等离子体刻蚀工艺，对所述第一埋栅材料层300进行刻蚀，去除衬底100表面以及所述埋栅沟槽110顶部开口处的部分第一埋栅材料层300，使得所述第一埋栅极材料层的表面低于所述埋栅沟槽110顶部，形成位于所述埋栅沟槽110内的第一埋栅极301。所述第一埋栅极301上表面低于所述埋栅沟槽110的顶部边缘。
在一些实施例中，可以首先通过研磨工艺，去除衬底100上部分厚度的第一埋栅材料层300，再对剩余的第一埋栅材料层300进行回刻蚀，以减少刻蚀所耗时间，提高效率。
该实施例中，所述第一埋栅极301仅填充所述埋栅沟槽110的部分高度，在其他实施例中，所述第一埋栅极301还可以填充满整个埋栅沟槽110。
该实施例中，由于采用刻蚀工艺刻蚀所述第一埋栅材料层300，刻蚀过程的等离子体携带能量轰击，会导致所述第一埋栅极301的表面晶格发生缺陷，表面的原子活性较高，极易与周围环境中的氧原子结合，形成氧化层。进一步的，所述第一埋栅极301的材料通常为金属材料，本身易于氧化，上表面很容易由于自然氧化形成氧化层，影响可靠度。该实施例中，所述第一埋栅极301的材料为W，容易发生自然氧化，在表面形成自然氧化层。综合上述多种原因，所述第一埋栅极301表面会存在一薄层的氧化层301a(请参考图4b)，和/或表面晶格缺陷较多，这就导致第一埋栅极301的表面电阻增加，第一埋栅极301的电性能下降，影响可靠度。
本发明的实施例中，对刻蚀后形成的第一埋栅极301表面还进行还原处理，所述还原处理包括：在还原反应条件下，利用还原气体与所述第一埋栅极301表面进行还原反应。
通过还原处理，去除所述第一埋栅极301表面的氧化层。所述还原处理进一步包括：通过还原性气体与所述氧化层进行还原反应，将所述氧化层处理还原为第一埋栅极的材料。
同时，由于还原反应的温度环境较高，还可以对所述第一埋栅极301表面的晶格缺陷起到一定的修复作用，进一步降低所述第一埋栅极301的表面电阻。
该实施例中，所述第一埋栅极301的材料为W，所述还原处理采用的还原性气体包括：H2，所述还原反应条件至少包括：温度为350℃～700℃，时间为30min～120min。所述还原气体还可以包括为CO、H2、CH4等具有还原性的气体中的一种或多种的混合气体。可以根据所述第一埋栅极301的材料，选择合适的还原气体、温度和时间等参数。
请参考图5，在所述还原处理之后，形成扩散阻挡层501。
所述扩散阻挡层501的材料为导电材料，包括TiN、Ti、Ta、TaN中的至少一层。所述扩散阻挡层501能够阻挡所述第一埋栅极301和外部材料层之间的原子的相互扩散。
可以采用原子层沉积工艺或者溅射等工艺，形成所述扩散阻挡层601。该实施例中，所述扩散阻挡层501覆盖所述第一埋栅极301的上表面，所述第一埋栅极301上方的埋栅沟槽110的侧壁表面以及衬底100上的栅介电层201表面。
请参考图6，在所述埋栅沟槽110内形成第二埋栅材料层600。
所述第二埋栅材料层600填充满所述埋栅沟槽110，还覆盖所述衬底100上方的扩散阻挡层501。
所述第二埋栅材料层600采用导电材料，可以为单层或多层结构。该实施例中，所述第二埋栅材料层600的材料为N型掺杂多晶硅。
请参考图7，刻蚀所述第二埋栅材料层600和扩散阻挡层501，在所述埋栅沟槽110内形成第二埋栅极601。
对所述第二埋栅材料层600进行回刻蚀，去除衬底100表面上的第二埋栅材料层600，形成填充于所述埋栅沟槽110内的第二埋栅极601，所述第二埋栅极601位于所述第一埋栅极301上方。在刻蚀所述第二埋栅材料层600的同时，还对所述扩散阻挡层501进行了刻蚀，去除未被第二埋栅极601覆盖的其他位置处的扩散阻挡层材料。
在其他实施例中，所述第二埋栅极601还可以为多层结构。在一个实施例中，所述第二埋栅极601包括偶极子诱导层和位于所述偶极子诱导层表面的电极层，依次沉积形成偶极子诱导材料层和电极材料层之后，对所述偶极子诱导材料层和电极材料层形成所述偶极子诱导层和电极层。所述偶极子诱导层的材料包括Y2O3、GeO2、Lu2O3或SrO中的至少一种。
由于所述第一埋栅极301表面经过还原处理，去除了氧化层以及表面缺陷，使得所述第一埋栅极301与上方的材料层之间的电连接性能提高，电阻下降，提高位于所述埋栅沟槽内的整个埋栅极的电学性能，以及半导体器件的可靠性。
请参考图8，在所述第二埋栅极顶部形成覆盖所述第二埋栅极601的盖帽层701。
该实施例中，所述第二埋栅极601的顶部低于所述埋栅沟槽110顶部，所述盖帽层701填充满所述第二埋栅极601顶部的埋栅沟槽空间，所述盖帽层701顶部与所述埋栅沟槽110的顶部边缘齐平。
所述盖帽层601的材料包括氮化硅、氧化硅等绝缘介质材料，用于对所述埋栅沟槽110内的埋栅极形成保护，以及为后续工艺提供平坦表面。
上述半导体器件的形成方法，在埋栅沟槽内形成第一埋栅极之后，对所述第一埋栅极表面进行还原处理，能够去除所述第一埋栅极表面可能形成的自然氧化层，修复缺陷，降低第一埋栅极表面的电阻，从而提高所述第一埋栅极的导电性能。
进一步的，在第一埋栅极表面形成第二埋栅极，由于第一埋栅极表面经过还原处理，可以降低第一埋栅极和第二埋栅极之间的连接电阻，提高第一埋栅极和第二埋栅极之间的电连接性，进而提高所述半导体器件的性能。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (7)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，在所述衬底内形成有源区和隔离结构；
埋栅沟槽，所述埋栅沟槽部分形成于所述有源区、部分形成于所述隔离结构内；
对所述衬底及所述埋栅沟槽内部进行氧化处理，形成栅介电层；
在所述栅介电层表面形成至少填充所述埋栅沟槽部分高度的第一埋栅极；
对所述第一埋栅极表面进行还原处理，去除所述第一埋栅极表面的自然氧化层；
对所述第一埋栅极表面进行还原处理之后，在所述埋栅沟槽内形成位于所述第一埋栅极上的第二埋栅极，且在形成所述第二埋栅极之前，形成覆盖所述第一埋栅极的表面的扩散阻挡层，其中，所述第二埋栅极包括偶极子诱导层和位于所述偶极子诱导层表面的电极层。
2.根据权利要求1所述的形成方法，其特征在于，所述还原处理包括：在还原反应条件下，利用还原气体与所述第一埋栅极表面进行还原反应。
3.根据权利要求1所述的形成方法，其特征在于，所述第一埋栅极表面形成有自然氧化层，所述还原处理包括：通过还原性气体与所述自然氧化层进行还原反应，将所述自然氧化层处理还原为第一埋栅极的材料。
4.根据权利要求1所述的形成方法，其特征在于，所述第一埋栅极的形成方法包括：在所述埋栅沟槽内沉积第一埋栅极材料层；对所述第一埋栅极材料进行回刻蚀，使得所述第一埋栅极材料的表面低于所述埋栅沟槽顶部，形成位于所述埋栅沟槽内的第一埋栅极。
5.根据权利要求4所述的形成方法，其特征在于，所述第一埋栅极材料包括W、Al、Ti、Ta、TiN、WN、TaCN、TaN中的至少一种。
6.根据权利要求2所述的形成方法，其特征在于，所述还原处理采用的还原性气体包括：H2，还原反应条件至少包括：温度为350℃~700℃，时间为30min~120min。
7.根据权利要求1所述的形成方法，其特征在于，所述第二埋栅极顶部低于所述埋栅沟槽顶部，还包括：在所述第二埋栅极顶部形成覆盖所述第二埋栅极的盖帽层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110546280.6A CN113314535B (zh) | 2021-05-19 | 2021-05-19 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110546280.6A CN113314535B (zh) | 2021-05-19 | 2021-05-19 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113314535A CN113314535A (zh) | 2021-08-27 |
| CN113314535B true CN113314535B (zh) | 2023-12-29 |
Family
ID=77373988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110546280.6A Active CN113314535B (zh) | 2021-05-19 | 2021-05-19 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113314535B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112103341A (zh) * | 2019-06-17 | 2020-12-18 | 爱思开海力士有限公司 | 具有掩埋栅极结构的半导体器件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3808700B2 (ja) * | 2000-12-06 | 2006-08-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US8487369B2 (en) * | 2009-10-30 | 2013-07-16 | Hynix Semiconductor Inc. | Semiconductor device with buried gates and buried bit lines and method for fabricating the same |
| US10854472B2 (en) * | 2014-03-19 | 2020-12-01 | Globalfoundries Inc. | Method for forming a metal gate including de-oxidation of an oxidized surface of the metal gate utilizing a reducing agent |
| US9768177B2 (en) * | 2015-08-04 | 2017-09-19 | Micron Technology, Inc. | Method of forming conductive material of a buried transistor gate line and method of forming a buried transistor gate line |
-
2021
- 2021-05-19 CN CN202110546280.6A patent/CN113314535B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112103341A (zh) * | 2019-06-17 | 2020-12-18 | 爱思开海力士有限公司 | 具有掩埋栅极结构的半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113314535A (zh) | 2021-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9412665B2 (en) | Semiconductor device and method of fabricating the same | |
| US8343829B2 (en) | Recessed-gate transistor device having a dielectric layer with multi thicknesses and method of making the same | |
| US8609492B2 (en) | Vertical memory cell | |
| US10497704B2 (en) | Buried word line structure and method of making the same | |
| US20160172304A1 (en) | Semiconductor device including air gaps and method of fabricating the same | |
| US8164138B2 (en) | Recessed channel transistor | |
| US11456307B2 (en) | Flash memory containing air gaps | |
| US20230171938A1 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| KR20110064963A (ko) | 매립 게이트를 갖는 반도체 소자 제조 방법 | |
| WO2021109504A1 (zh) | 半导体存储器及其形成方法 | |
| US20220320095A1 (en) | Capacitor array structure and method for forming the same | |
| US20240008263A1 (en) | Semiconductor structure and method for manufacturing same | |
| CN115188760B (zh) | 半导体结构的形成方法 | |
| US20220406787A1 (en) | Semiconductor device and method of forming same | |
| US10535664B2 (en) | Fabricating method of oxide layer within peripheral circuit region | |
| CN113314535B (zh) | 半导体器件及其形成方法 | |
| US20230019366A1 (en) | Semiconductor structure and method for forming same | |
| US10475900B2 (en) | Method for manufacturing a semiconductor device with a cobalt silicide film | |
| WO2023279515A1 (zh) | 半导体器件及其形成方法 | |
| US20230171942A1 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| US20050062113A1 (en) | Semiconductor device with an insulating layer including deuterium and a manufacturing method thereof | |
| US11482526B1 (en) | Manufacturing method of memory | |
| US20230345712A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| US20230411412A1 (en) | Semiconductor structure and forming method thereof | |
| US20230027860A1 (en) | Semiconductor structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |