CN112103322A - 显示面板及其制备方法、显示装置 - Google Patents

Abstract

本发明涉及显示技术领域，提出一种显示面板及其制备方法、显示装置。该显示面板阵列基板、平坦化层组以及多个子像素；阵列基板包括由多个开关单元形成的开关阵列；平坦化层组设于阵列基板之上，平坦化层组上设置有多个纳米级的凹槽；多个子像素设于平坦化层组的远离阵列基板的一侧，子像素包括多个第一电极，第一电极连接至阵列基板的开关单元，相邻两个第一电极之间设置有纳米级的第二间隙，第二间隙在阵列基板上的正投影位于凹槽在阵列基板上的正投影内。该显示面板可以避免产生摩尔纹异常，而且第二电极不容易断裂。

Description

显示面板及其制备方法、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板及显示面板的制备方法、包括该显示面板的显示装置。

背景技术

传统的OLED(Organic Light-Emitting Diode，有机发光二极管)显示局限在2D(Dimension，维)显示，随着半导体技术及工艺的进步，图像处理技术突飞猛进，目前的图像处理硬件实现了微型化、高效化和低发热的特性，3D显示逐步提上日程。另外，各种3D显示的光学方案日新月异，为3D显示技术的普及奠定了基础。

目前，3D显示技术和产品仍旧集中在LCD(Liquid Crystal Display，液晶显示器)中，基于OLED的3D显示比较罕见。有一些研究实现了OLED的3D显示，但是，会产生严重的摩尔纹异常以及阴极短路的问题。

所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于克服上述现有技术的会产生严重的摩尔纹异常以及阴极短路的不足，提供一种不会产生摩尔纹异常以及阴极短路的显示面板及显示面板的制备方法、包括该显示面板的显示装置。

本发明的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本发明的实践而习得。

根据本公开的一个方面，提供一种显示面板，包括：

阵列基板，包括由多个开关单元形成的开关阵列；

平坦化层组，设于所述阵列基板之上，所述平坦化层组上设置有多个纳米级的凹槽；

多个子像素，设于所述平坦化层组的远离所述阵列基板的一侧，所述子像素包括：

多个第一电极，所述第一电极连接至所述阵列基板的所述开关单元，相邻两个所述第一电极之间设置有纳米级的第二间隙，所述第二间隙在所述阵列基板上的正投影位于所述凹槽在所述阵列基板上的正投影内。

在本公开的一种示例性实施例中，所述凹槽的开口的宽度小于槽底宽度。

在本公开的一种示例性实施例中，所述平坦化层组包括：

平坦化层，设于所述阵列基板之上，在所述平坦化层上设置有底部凹槽；

第二钝化层，设于所述平坦化层的远离所述阵列基板的一侧，在所述第二钝化层上设置有与所述底部凹槽连通的纳米级的第一间隙，所述第一间隙在所述阵列基板上的正投影位于所述凹槽在所述阵列基板上的正投影内。

在本公开的一种示例性实施例中，所述第一间隙的宽度大于等于10纳米且小于等于50纳米；所述底部凹槽的宽度大于50纳米且小于等于100纳米，所述底部凹槽的深度大于等于150纳米。

在本公开的一种示例性实施例中，所述平坦化层组包括：

平坦化层，其材质为负性光刻胶，所述凹槽设置在所述平坦化层上，所述凹槽的与所述第二间隙的延伸方向垂直的截面形状为底部宽度大于开口部宽度的梯形。

在本公开的一种示例性实施例中，所述子像素还包括：

像素界定层，设于多个所述第一电极的远离所述阵列基板的一侧，部分所述像素界定层填充至所述第二间隙以及至少部分所述凹槽内形成隔离插塞。

在本公开的一种示例性实施例中，在所述像素界定层上设置有第二过孔以使多个所述第一电极裸露，所述子像素还包括：

发光层，设于所述像素界定层的所述第二过孔内，所述发光层与多个所述第一电极连接；

第二电极，设于所述发光层的远离所述阵列基板的一侧。

在本公开的一种示例性实施例中，所述阵列基板包括：

衬底基板；

缓冲层，设于所述衬底基板之上；

有源层，设于所述缓冲层的远离所述衬底基板的一侧；

栅绝缘层，设于所述有源层的远离所述衬底基板的一侧；

栅极，设于所述栅绝缘层的远离所述衬底基板的一侧；

层间介电层，设于所述栅极的远离所述衬底基板的一侧，在所述栅绝缘层上设有第三过孔，在所述层间介电层上设有与所述第三过孔连通的第四过孔，以使部分所述有源层裸露；

第一源极和第一漏极，设于所述层间介电层的远离所述衬底基板的一侧，所述第一源极和所述第一漏极通过所述第四过孔和所述第三过孔连接至所述有源层。

在本公开的一种示例性实施例中，所述阵列基板还包括：

第一钝化层，设于所述第一源极和所述第一漏极的远离所述衬底基板的一侧，并在所述第一钝化层上设有第五过孔以使所述第一源极和所述第一漏极裸露；

第二源极和第二漏极，设于所述第一钝化层的远离所述衬底基板的一侧，所述第二源极和第二漏极通过所述第五过孔连接至所述第一源极和所述第一漏极。

根据本公开的一个方面，提供一种显示面板的制备方法，包括：

提供一阵列基板，所述阵列基板包括由多个开关单元形成的开关阵列；

在所述阵列基板之上形成平坦化层组，在所述平坦化层组上形成多个纳米级的凹槽；

在所述平坦化层组的远离所述阵列基板的一侧形成多个子像素，所述子像素包括：

多个第一电极，所述第一电极与所述阵列基板的所述开关单元连接，相邻两个所述第一电极之间形成有纳米级的第二间隙，所述第二间隙在所述阵列基板上的正投影位于所述凹槽在所述阵列基板上的正投影内。

在本公开的一种示例性实施例中，所述子像素还包括：像素界定层，设于多个所述第一电极的远离所述阵列基板的一侧，部分所述像素界定层填充至所述第二间隙以及至少部分所述凹槽内形成隔离插塞。

在本公开的一种示例性实施例中，在所述阵列基板之上形成平坦化层组，在所述平坦化层组上形成多个纳米级的凹槽，包括：

在所述阵列基板之上形成平坦化层；

在所述平坦化层的远离所述阵列基板的一侧形成第二钝化层，并在所述第二钝化层上通过纳米压印工艺形成纳米级的第一间隙；

以所述第二钝化层为掩模对所述平坦化层进行图案化处理，在所述平坦化层上形成与所述第一间隙连通的底部凹槽，所述第一间隙在所述阵列基板上的正投影位于所述底部凹槽在所述阵列基板上的正投影内。

在本公开的一种示例性实施例中，在所述阵列基板之上形成平坦化层组，在所述平坦化层组上形成多个纳米级的凹槽，包括：

在所述阵列基板的远离所述阵列基板的一侧形成平坦化层，所述平坦化层的材质为负性光刻胶；

对所述平坦化层进行纳米压印工艺以使在所述平坦化层上形成所述凹槽，所述凹槽的与所述第二间隙的延伸方向垂直的截面形状为底部宽度大于开口部宽度的梯形。

根据本公开的一个方面，提供一种显示面板，包括：上述任意一项所述的显示面板。

由上述技术方案可知，本发明具备以下优点和积极效果中的至少之一：

本发明的显示面板，在阵列基板之上设有平坦化层组，在平坦化层组上设有多个纳米级的凹槽；在平坦化层组的远离衬底基板的一侧设有多个第一电极，相邻两个第一电极之间形成有纳米级的第二间隙，第二间隙在衬底基板上的正投影位于凹槽在衬底基板上的正投影内。一方面，通过形成在平坦化层组上的纳米级的凹槽使得在相邻两个第一电极之间形成有纳米级的第二间隙，避免产生摩尔纹异常；另一方面，第一电极设置在平坦化层组之上，避免层叠设置，从而使设置在第一电极之上的第二电极起伏较为平缓不容易由于断裂而造成断路；再一方面，相对于现有技术，设置在多个第一电极之上的发光层共面，因此能够完全设置在透镜的焦平面上，提高显示效果；又一方面，多个第一电极51通过一次构图工艺形成，相对于现有技术，减少一道制作阳极的工序，提高生产效率，节省人力物力。

附图说明

通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。

图1是OLED的3D显示面板的结构示意图；

图2是图1中的子像素的拆分结构示意图；

图3是图1中显示面板产生摩尔纹不良的显示效果图；

图4是图1中显示面板产生摩尔纹不良的原理示意图；

图5是阳极间隙的宽度与摩尔纹不良程度的对应图；

图6是相关技术中阳极的排布结构示意图；

图7是相关技术中阴极断裂显微结构示意图；

图8是本发明显示面板一示例实施方式的结构示意图；

图9是本发明显示面板的制备方法一示例实施方式的流程示意框图；

图10-图20是本发明显示面板的制备方法各个步骤的结构示意图；

图21是图19之前一步形成第一电极材料层后的局部放大结构示意图；

图22是本发明显示面板形成第一电极材料层后的另一示例实施方式的局部放大结构示意图。

图中主要元件附图标记说明如下：

1、衬底基板；

2、阵列基板；21、缓冲层；22、有源层；23、栅绝缘层；24、栅极；25、层间介电层；26、第一源极；27、第一漏极；28、第一钝化层；29、第二源极；30、第二漏极；

3、平坦化层组；31、平坦化层；32、第二钝化层；

4、凹槽；41、第一间隙；42、底部凹槽；

5、亚像素；51、第一电极；511、第二间隙；52、像素界定层；521、隔离插塞；53、发光层；54、第二电极；

6、封装层；

71、第一过孔；72、第二过孔；73、第三过孔；74、第四过孔；75、第五过孔；

81、红色子像素；82、红色亚像素；83、绿色子像素；84、绿色亚像素；85、蓝色子像素；86、蓝色亚像素；

9、眼睛；10、透镜；11、显示面板；12、阳极；13、阴极；14、第一电极材料层。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

参照图1以及图2所示，在相关技术中，OLED的显示面板11实现3D显示的方法是将一个子像素分成多个亚像素，例如图2所示，将红色子像素81拆分形成四个红色亚像素82，绿色子像素83拆分形成四个绿色亚像素84，蓝色子像素85拆分形成四个蓝色亚像素86；且将显示面板11的子像素的发光层置于透镜10焦平面上。但是，受制于显示面板11的工艺水平，各个子像素中的亚像素之间的间隙只能实现为微米级，导致OLED实现3D显示时产生如图3所示的严重的摩尔纹异常。参照图4所示，产生摩尔纹异常的原理为：当亚像素不连续发光时，由于各个子像素中的亚像素之间的间隙不发光，导致眼睛9观看到的透镜区域有亮有暗，并且所有暗区域会连接在一起形成3D摩尔纹。通过模拟得到图5所示的阳极间隙的宽度与摩尔纹不良程度的对应图；可知当亚像素之间的间隙小于0.05um时摩尔纹程度可控制在5％以内，处于可接受的范围。而亚像素之间的间隙决定于阳极之间的间隙。

另外，参照图6所示的相关技术中阳极的排布结构示意图；从图中可以得到，亚像素之间是叠层结构，即相邻两个亚像素的阳极12设置在不同层，相邻两个阳极12，其中一个阳极12直接设置在平坦化层31之上，另一个阳极12与平坦化层31之间还设置有第二钝化层32，亚像素的叠层结构最终导致图7所示的设置在阳极12之上的阴极13由于断裂而断路，图中箭头所指处就是断裂处。

本示例实施方式首先提供了一种显示面板，参照图8所示，该显示面板可以包括衬底基板1、阵列基板2、平坦化层组3和多个子像素；阵列基板2设于所述衬底基板1之上；平坦化层组3设于所述阵列基板2的远离所述衬底基板1的一侧，且平坦化层组3的远离衬底基板1的一面为平面，所述平坦化层组3上设置有多个纳米级的凹槽4，且设置有多个第一过孔71。多个子像素设于所述平坦化层组3的远离所述阵列基板2的一侧，所述子像素包括像素界定层52、发光层53、第二电极54以及多个第一电极51；多个第一电极51设于所述平坦化层组3的远离所述衬底基板1的一侧，所述第一电极51通过所述第一过孔71连接至阵列基板2，即第一电极连接至阵列基板2的所述开关单元，相邻两个所述第一电极51之间设置有纳米级的第二间隙511，所述第二间隙511在所述衬底基板1上的正投影位于所述凹槽4在所述衬底基板1上的正投影内；像素界定层52设于多个所述第一电极51的远离所述衬底基板1的一侧，且部分所述素界定层填充至所述第二间隙511以及至少部分所述凹槽4内形成隔离插塞521，以使相邻的所述第一电极51互相隔离，且在所述像素界定层52上设置有第二过孔72以使多个所述第一电极51裸露；发光层53设于所述像素界定层52的所述第二过孔72内，与第一电极51连接；第二电极54设于所述发光层53的远离所述衬底基板1的一侧。

进一步的，本示例实施方式还提供了一种显示面板的制备方法，参照图9所示的本发明显示面板的制备方法一示例实施方式的流程示意框图；该显示面板的制备方法可以包括以下步骤：

步骤S10，提供一阵列基板，所述阵列基板包括由多个开关单元形成的开关阵列。

步骤S20，在所述阵列基板之上形成平坦化层组，在所述平坦化层组上形成多个纳米级的凹槽。

步骤S30，在所述平坦化层组的远离所述阵列基板的一侧形成多个子像素。

其中，所述子像素包括像素界定层52和多个第一电极，所述第一电极与所述阵列基板的所述开关单元连接，相邻两个所述第一电极之间形成有纳米级的第二间隙，所述第二间隙在所述阵列基板上的正投影位于所述凹槽在所述阵列基板上的正投影内；像素界定层52设于多个所述第一电极的远离所述阵列基板的一侧，部分所述像素界定层52填充至所述第二间隙以及至少部分所述凹槽内形成隔离插塞。

下面对上述各个步骤以及显示面板的具体结构进行详细说明。

步骤S10，提供一阵列基板，所述阵列基板包括由多个开关单元形成的开关阵列。

本示例实施方式中，阵列基板2是顶栅型TFT(Thin Film Transistor，薄膜场效应晶体管)阵列基板2。其制备方法具体如下：

参照图10所示，提供一衬底基板1。在本示例实施方式中，衬底基板1为玻璃基板，当然也可以是柔性基板，例如，聚酰亚胺树脂。

在衬底基板1之上沉积形成缓冲层21，缓冲层21的材质可以是氮化硅或氮氧化硅，还可以是氮化硅和氮氧化硅形成的层叠结构。在缓冲层21的远离衬底基板1的一侧沉积形成有源材料层，并对有源材料层进行光刻形成有源层22，有源材料层的材质可以是多晶硅(p-Si)或氧化物(铟镓锌氧化物)膜层。

参照图11所示，在有源层22以及缓冲层21的远离衬底基板1的一侧沉积形成栅绝缘层23，栅绝缘层23的材质可以是氧化硅、氮化硅或氮氧化硅，还可以是氧化硅、氮化硅和氮氧化硅中的两种或三种形成的层叠结构。

参照图12所示，在栅绝缘层23的远离衬底基板1的一侧沉积形成栅极材料层，并对所述栅极材料层进行干刻或湿刻形成栅极24，栅极材料层的材质可以是Mo、Ti、AL等等，当然也可以是其他导电性好的金属。

参照图13所示，在栅极24以及栅绝缘层23的远离衬底基板1的一侧沉积形成层间介电层25，层间介电层25的材质可以是氧化硅、氮化硅或氮氧化硅，还可以是氧化硅、氮化硅和氮氧化硅中的两种或三种形成的层叠结构。并对层间介电层25和栅绝缘层23进行干刻，使得在层间介电层25上形成第四过孔74，在栅绝缘层23上形成第三过孔73，第三过孔73和第四过孔74连通至有源层22，使有源层22的部分裸露。

参照图14所示，在层间介电层25的远离衬底基板1的一侧沉积形成第一源漏材料层，第一源漏材料层的材质可以是Mo、Ti、AL等等，当然也可以是其他导电性好的金属。并对第一源漏材料层进行干刻使第一源漏材料层形成第一源极26和第一漏极27，第一源极26和第一漏极27分别连接至有源层22。

参照图15所示，在第一源极26、第一漏极27和层间介电层25的远离衬底基板1的一侧沉积形成第一钝化层28，第一钝化层28的材质可以是氧化硅、氮化硅或氮氧化硅，还可以是氧化硅、氮化硅和氮氧化硅中的两种或三种形成的层叠结构。并在第一钝化层28上干刻形成第五过孔75，第五过孔75连通至第一源极26和第一漏极27。

参照图16所示，在第一钝化层28的远离衬底基板1的一侧沉积形成第二源漏材料层，第二源漏材料层的材质可以是Mo、Ti、AL等等，当然也可以是其他导电性好的金属。并对第二源漏材料层进行干刻使第二源漏材料层形成第二源极29和第二漏极30，第二源极29和第二漏极30分别对应连接至第一源极26和第一漏极27。将第二源极29和第二漏极30作为第一源极26和第一漏极27的连接引线，方便后续第一电极51以及各个子像素的设计，使各个子像素的设计不必受第一源极26和第一漏极27的位置的影响，可以根据需要设置在合适的位置。

至此完成了阵列基板2的制备。当然，在本发明的其他示例实施方式中，阵列基板2还可以是底栅型TFT阵列基板或双栅型TFT阵列基板等等，在此不一一进行说明。而且也可以不设置第一钝化层28，且不设置第二源极29和第二漏极30，即使后续生成的第一电极51直接与第一源极26和第一漏极27连接。

一个栅极24、一个有源层22、一个第一源极26和和第一漏极27形成一个薄膜晶体管，即形成一个开关单元，多个开关单元控制一个亚像素5。多个亚像素5的多个开关单元形成开关阵列。

步骤S20，在所述阵列基板之上形成平坦化层组，在所述平坦化层组上形成多个纳米级的凹槽。

在本示例实施方式中，凹槽的开口的宽度小于槽底宽度。凹槽的延伸方向即是凹槽的长度方向，宽度方向为与长度方向基本垂直的方向。而且，在本说明书中所提及的宽度均于凹槽的宽度方向一致。

参照图17所示，在第二源极29、第二漏极30和第一钝化层28的远离衬底基板1的一侧涂覆形成平坦化层31，平坦化层31的材质可以是树脂。在平坦化层31的远离衬底基板1的一侧沉积形成第二钝化层32，第二钝化层32的材质可以是氧化硅、氮化硅或氮氧化硅，还可以是氧化硅、氮化硅和氮氧化硅中的两种或三种形成的层叠结构。

通过纳米压印工艺在第二钝化层32上形成纳米级的第一间隙41。具体为：在第二钝化层32的远离衬底基板1的一侧涂覆形成光刻胶，并用压印模板对光刻胶进行压印，使得在需要形成第一间隙41的位置的光刻胶被挤压的较薄。然后用紫外光使光刻胶固化，去除压印模板；再用刻蚀液将上一步未完全去除的光刻胶刻蚀掉，露出需要形成第一间隙41的位置的第二钝化层32表面，然后使用化学刻蚀的方法进行加工使得在第二钝化层32上形成纳米级的第一间隙41，完成后去除全部光刻胶，最终得到高精度的纳米级的第一间隙41。

然后，以第二钝化层32为掩模对平坦化层31进行刻蚀，刻蚀工艺可以是干刻，使得在平坦化层31上形成底部凹槽42。第一间隙41和底部凹槽42连通形成凹槽4。在本示例实施方式中，底部凹槽42没有将平坦化层31贯穿，第一间隙41在衬底基板1上的正投影位于底部凹槽42在衬底基板1上的正投影内，即第一间隙41的宽度小于底部凹槽42的宽度。参照图21所示，在后续沉积第一电极材料层14时，第一电极材料层14只能沉积在底部凹槽42的部分底部和第一间隙41的侧壁，无法沉积在底部凹槽42的侧壁和顶部导致第一电极材料层14在该凹槽处无法连接形成第二间隙511。

在本示例实施方式中，第一间隙41的宽度大于等于10纳米且小于等于50纳米；底部凹槽42的宽度大于等于50纳米且小于等于100纳米，底部凹槽42的深度大于等于150纳米。

在本发明的其他示例实施方式中，参照图22所示，平坦化层组3可以仅包括一层平坦化层31，平坦化层31的材质为负性光刻胶；对平坦化层31进行纳米压印工艺以使在平坦化层上形成凹槽4，凹槽4的与第二间隙511的延伸方向垂直的截面形状为底部宽度大于开口部宽度的梯形。在后续沉积第一电极材料层14时，第一电极材料层14只能沉积在凹槽4的部分底部和凹槽4开口处，无法沉积在凹槽4的靠近底部的侧壁上导致第一电极材料层14在该凹槽4处无法连接形成第二间隙511。

还有，第一间隙41和底部凹槽42连通形成凹槽4的深度较深，大约为150nm。此时可以使第一间隙41在衬底基板1上的正投影与底部凹槽42在衬底基板1上的正投影重合，即第一间隙41的宽度等于底部凹槽42的宽度。当然，在第一间隙41和底部凹槽42连通形成凹槽4的深度足够深的情况下，底部凹槽42的靠近衬底基板1一侧的宽度可以比第一间隙41窄。

参照图18所示，对第二钝化层32和平坦化层31进行刻蚀以形成第一过孔71，第一过孔71为微米级的。

至此完成了平坦化层组3的制备，当然，在本发明的其他示例实施方式中，平坦化层组3还可以包括更多层，例如还可以再设置一层层间介电层。还可以仅设置一层第二钝化层32，使第二钝化层32的厚度较厚，能够在第二钝化层32上形成较深的第一间隙41，该第一间隙41的深度足够使得在后续沉积形成第一电极材料层的时候在第一间隙41形成纳米级的第二间隙511。

步骤S30，在所述平坦化层组的远离所述阵列基板的一侧形成多个子像素。

本示例实施方式中以将一个子像素分割形成两个亚像素5为例进行说明。当然，在本发明的其他示例实施方式中可以将一个子像素分割形成三个、四个或更多个亚像素5。

参照图19所示，在第二钝化层32的远离衬底基板1的一侧沉积形成第一电极材料层，第一电极材料层的材质可以是ITO(氧化铟锡)或ITO/Ag/ITO形成的层叠结构。第一电极材料层在沉积时，由于纳米级的凹槽4的存在，在凹槽4处无法沉积第一电极材料层，使第一电极材料层形成纳米级尺寸的断裂，即形成纳米级的第二间隙511。然后对第一电极材料层进行刻蚀形成多个第一电极51。且第一电极51通过第一过孔71连接至第二源极29。当然，在本发明的其他示例实施方式中，第一电极51也可以通过第一过孔71连接至第二漏极30。

参照图20所示，在多个第一电极51和第二钝化层32的远离衬底基板1的一侧形成像素界定层52材料层，在此过程，由于像素界定层52的材料是流体状，会流入第一电极51之间的第二间隙511，并流入第二钝化层32上的至少部分第一间隙41和至少部分底部凹槽42内形成隔离插塞521，隔离插塞521也是纳米级的。隔离插塞521使相邻两个第一电极51之间相互隔离，进一步确保相邻两个第一电极51之间不会连接。然后对像素界定层52材料层进行刻蚀以形成第二过孔72，第二过孔72使多个第一电极51裸露，即一个第二过孔72使多个第一电极51裸露。

参照图8所示，在像素界定层52的第二过孔72内形成发光层53；在发光层53和像素界定层52的远离衬底基板1的一侧形成第二电极54。并在第二电极54的远离衬底基板1的一侧形成封装层6。

在本示例实施方式中，第一电极51可以为阳极，第二电极54可以为阴极。

本发明的显示面板及其制备方法，通过形成在平坦化层组3上的纳米级的凹槽4使得在相邻两个第一电极51之间形成有纳米级的第二间隙511，且在第二间隙511间填充部分像素界定层52形成隔离插塞521，从而使亚像素5之间形成纳米级的隔离插塞521，避免产生摩尔纹异常；另一方面，第一电极51设置在平坦化层组4之上，避免层叠设置，从而使设置在第一电极51之上的第二电极54起伏较为平缓不容易由于断裂而造成断路；再一方面，相对于现有技术，设置在多个第一电极51之上的发光层53共面，因此能够完全设置在透镜10的焦平面上，提高显示效果；又一方面，多个第一电极51通过一次构图工艺形成，相对于现有技术，减少一道制作第一电极51的工序，提高生产效率，节省人力物力。

进一步的，示例实施方式还提供了一种显示装置，该显示装置包括上述任意一项所述的显示面板，显示面板的具体结构上述已经进行了详细说明，因此，此处不再赘述。

而该显示装置的具体类型不受特别的限制，本领域常用的显示装置类型均可，具体例如手机等移动装置、手表等可穿戴设备、VR装置等等，本领域技术人员可根据该显示设备的具体用途进行相应地选择，在此不再赘述。

需要说明的是，该显示装置除了显示面板以外，还包括其他必要的部件和组成，以显示器为例，具体例如外壳、电路板、电源线，等等，本领域技术人员可根据该显示装置的具体使用要求进行相应地补充，在此不再赘述。

与现有技术相比，本发明示例实施方式提供的显示装置的有益效果与上述示例实施方式提供的显示面板的有益效果相同，在此不做赘述。

上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组件、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

本说明书中，用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

应可理解的是，本发明不将其应用限制到本说明书提出的部件的详细结构和布置方式。本发明能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本发明的范围内。应可理解的是，本说明书公开和限定的本发明延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本发明的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本发明的最佳方式，并且将使本领域技术人员能够利用本发明。

Claims (14)

1.一种显示面板，其特征在于，包括：

阵列基板，包括由多个开关单元形成的开关阵列；

平坦化层组，设于所述阵列基板之上，所述平坦化层组上设置有多个纳米级的凹槽；

多个子像素，设于所述平坦化层组的远离所述阵列基板的一侧，所述子像素包括：

多个第一电极，所述第一电极连接至所述阵列基板的所述开关单元，相邻两个所述第一电极之间设置有纳米级的第二间隙，所述第二间隙在所述阵列基板上的正投影位于所述凹槽在所述阵列基板上的正投影内。

2.根据权利要求1所述的显示面板，其特征在于，所述凹槽的开口的宽度小于槽底宽度。

3.根据权利要求2所述的显示面板，其特征在于，所述平坦化层组包括：

平坦化层，设于所述阵列基板之上，在所述平坦化层上设置有底部凹槽；

第二钝化层，设于所述平坦化层的远离所述阵列基板的一侧，在所述第二钝化层上设置有与所述底部凹槽连通的纳米级的第一间隙，所述第一间隙在所述阵列基板上的正投影位于所述凹槽在所述阵列基板上的正投影内。

4.根据权利要求3所述的显示面板，其特征在于，所述第一间隙的宽度大于等于10纳米且小于等于50纳米；所述底部凹槽的宽度大于50纳米且小于等于100纳米，所述底部凹槽的深度大于等于150纳米。

5.根据权利要求1所述的显示面板，其特征在于，所述平坦化层组包括：

平坦化层，其材质为负性光刻胶，所述凹槽设置在所述平坦化层上，所述凹槽的与所述第二间隙的延伸方向垂直的截面形状为底部宽度大于开口部宽度的梯形。

6.根据权利要求1所述的显示面板，其特征在于，所述子像素还包括：

像素界定层，设于多个所述第一电极的远离所述阵列基板的一侧，部分所述像素界定层填充至所述第二间隙以及至少部分所述凹槽内形成隔离插塞。

7.根据权利要求6所述的显示面板，其特征在于，在所述像素界定层上设置有第二过孔以使多个所述第一电极裸露，所述子像素还包括：

发光层，设于所述像素界定层的所述第二过孔内，所述发光层与多个所述第一电极连接；

第二电极，设于所述发光层的远离所述阵列基板的一侧。

8.根据权利要求1所述的显示面板，其特征在于，所述阵列基板包括：

衬底基板；

缓冲层，设于所述衬底基板之上；

有源层，设于所述缓冲层的远离所述衬底基板的一侧；

栅绝缘层，设于所述有源层的远离所述衬底基板的一侧；

栅极，设于所述栅绝缘层的远离所述衬底基板的一侧；

层间介电层，设于所述栅极的远离所述衬底基板的一侧，在所述栅绝缘层上设有第三过孔，在所述层间介电层上设有与所述第三过孔连通的第四过孔，以使部分所述有源层裸露；

第一源极和第一漏极，设于所述层间介电层的远离所述衬底基板的一侧，所述第一源极和所述第一漏极通过所述第四过孔和所述第三过孔连接至所述有源层。

9.根据权利要求8所述的显示面板，其特征在于，所述阵列基板还包括：

第一钝化层，设于所述第一源极和所述第一漏极的远离所述衬底基板的一侧，并在所述第一钝化层上设有第五过孔以使所述第一源极和所述第一漏极裸露；

第二源极和第二漏极，设于所述第一钝化层的远离所述衬底基板的一侧，所述第二源极和第二漏极通过所述第五过孔连接至所述第一源极和所述第一漏极。

10.一种显示面板的制备方法，其特征在于，包括：

提供一阵列基板，所述阵列基板包括由多个开关单元形成的开关阵列；

在所述阵列基板之上形成平坦化层组，在所述平坦化层组上形成多个纳米级的凹槽；

在所述平坦化层组的远离所述阵列基板的一侧形成多个子像素，所述子像素包括：

多个第一电极，所述第一电极与所述阵列基板的所述开关单元连接，相邻两个所述第一电极之间形成有纳米级的第二间隙，所述第二间隙在所述阵列基板上的正投影位于所述凹槽在所述阵列基板上的正投影内。

11.根据权利要求10所述的显示面板的制备方法，其特征在于，所述子像素还包括：像素界定层，设于多个所述第一电极的远离所述阵列基板的一侧，部分所述像素界定层填充至所述第二间隙以及至少部分所述凹槽内形成隔离插塞。

12.根据权利要求10所述的显示面板的制备方法，其特征在于，在所述阵列基板之上形成平坦化层组，在所述平坦化层组上形成多个纳米级的凹槽，包括：

在所述阵列基板之上形成平坦化层；

在所述平坦化层的远离所述阵列基板的一侧形成第二钝化层，并在所述第二钝化层上通过纳米压印工艺形成纳米级的第一间隙；

以所述第二钝化层为掩模对所述平坦化层进行图案化处理，在所述平坦化层上形成与所述第一间隙连通的底部凹槽，所述第一间隙在所述阵列基板上的正投影位于所述底部凹槽在所述阵列基板上的正投影内。

13.根据权利要求10所述的显示面板的制备方法，其特征在于，在所述阵列基板之上形成平坦化层组，在所述平坦化层组上形成多个纳米级的凹槽，包括：

在所述阵列基板的远离所述阵列基板的一侧形成平坦化层，所述平坦化层的材质为负性光刻胶；

对所述平坦化层进行纳米压印工艺以使在所述平坦化层上形成所述凹槽，所述凹槽的与所述第二间隙的延伸方向垂直的截面形状为底部宽度大于开口部宽度的梯形。

14.一种显示面板，其特征在于，包括：权利要求1～9任意一项所述的显示面板。

Images