CN113097272B - 显示背板及其制作方法、显示装置 - Google Patents
显示背板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN113097272B CN113097272B CN202110344766.1A CN202110344766A CN113097272B CN 113097272 B CN113097272 B CN 113097272B CN 202110344766 A CN202110344766 A CN 202110344766A CN 113097272 B CN113097272 B CN 113097272B
- Authority
- CN
- China
- Prior art keywords
- electrode
- pixel
- pixel electrode
- layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本公开提供一种显示背板及其制作方法、显示装置;所述显示背板,包括:衬底基板,以及在所述衬底基板上依次层叠设置的像素电路层和平坦层;所述平坦层远离所述衬底基板一侧的表面设置有多个像素电极;所述平坦层设置有与多个所述像素电极一一对应的多个电极孔,所述电极孔用于使相应的所述像素电极与所述像素电路层连接;所述平坦层还设置有与所述像素电极对应的凹槽;所述凹槽位于所述像素电极靠近相邻的所述像素电极的电极孔一侧的边缘,用于防止所述像素电极与所述电极孔短接。本公开的方案能够避免显示时出现显示异常、异常亮点等不良现象,提升显示效果。
Description
技术领域
本公开涉及显示技术领域,尤其涉及一种显示背板及其制作方法、显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode,OLED)又称为有机电激光显示、有机发光半导体。OLED产品为自发光器件,靠驱动自身有机发光材料发光,因此具有亮度高、功耗低、高分辨率等优点。
随着OLED产品的发展,对其像素密度(Pixels Per Inch,PPI)的要求越来越高,因此在像素设计上,要做到高分辨率,就需要将像素设计的较为密集。然而,相关技术中的高分辨率OLED产品普遍存在显示异常、异常亮点等不良现象,严重影响显示效果。
发明内容
有鉴于此,本公开的目的在于提出一种显示背板及其制作方法、显示装置。
基于上述目的,本公开提供了一种显示背板,包括:衬底基板,以及在所述衬底基板上依次层叠设置的像素电路层和平坦层;所述平坦层远离所述衬底基板一侧的表面设置有多个像素电极;所述平坦层设置有与多个所述像素电极一一对应的多个电极孔,所述电极孔用于使相应的所述像素电极与所述像素电路层连接;所述平坦层还设置有与所述像素电极对应的凹槽;所述凹槽位于所述像素电极靠近相邻的所述像素电极的电极孔一侧的边缘,用于防止所述像素电极与所述电极孔短接。
基于同一发明构思,本公开还提供了一种显示装置,包括:如上任意一项所述的显示背板。
基于同一发明构思,本公开还提供了一种显示背板的制作方法,包括:
提供一衬底基板,并在所述衬底基板上依次形成像素电路层和平坦层;其中,所述平坦层形成有与待形成的像素电极对应的电极孔和凹槽;
在所述平坦层上形成所述像素电极。
从上面所述可以看出,本公开提供的显示背板及其制作方法、显示装置,在平坦层设置与像素电极对应的凹槽,该凹槽位于像素电极靠近相邻的像素电极的电极孔一侧的边缘。通过该凹槽的设置,使得在形成像素电极时,像素电极与电极孔之间的位置不易发生电极材料的残留,并且即使出现电极材料的残留,残留的电极材料也会形成在凹槽的内部,不会靠近电极孔的方向,也即实现了增加像素电极与电极孔的间距的效果,从而有效的防止像素电极与电极孔发生短接,避免显示时出现显示异常、异常亮点等不良现象,提升显示效果。
附图说明
为了更清楚地说明本公开或相关技术中的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为相关技术中的显示背板结构示意图;
图2为本公开实施例的显示背板结构示意图;
图3为本公开一可选实施例的显示背板结构示意图;
图4为本公开实施例的显示背板的制作方法流程图;
图5为本公开实施例中平坦层的制作步骤流程图;
图6为本公开实施例中形成有电极孔的平坦层结构示意图;
图7为本公开实施例中形成有电极孔和凹槽的平坦层结构示意图;
图8为本公开实施例中形成的电极材料膜层结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明。
需要说明的是,除非另外定义,本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
如背景技术所述,相关技术中的高分辨率OLED产品普遍存在显示异常、异常亮点等不良现象。在实现本公开的过程中,申请人发现,相关技术存在上述问题的原因如下:参考图1,相关技术中的显示背板中,像素电极通过平坦层设置的电极孔与像素电路层连接。对于相邻的两个像素电极,一个像素电极与另一个像素电极的电极孔之间的间距很小。在通过图案化工艺形成像素电极时,由于图案化工艺普遍存在的曝光不充分问题,像素电极与电极孔间距较近的位置处会出现光刻胶残留;形成像素电极后,像素电极的边缘位置会相应形成电极材料残留(如图1中虚线框所示位置)。该电极材料残留会导致像素电极与电极孔相连而造成短接。像素电极与相邻的像素电极的电极孔短接后,便造成了显示时的显示异常、异常亮点等不良现象。
针对于相关技术存在的问题,并基于上述发现,本公开提供了一种显示背板及其制作方法、显示装置,在平坦层设置与像素电极对应的凹槽,该凹槽位于像素电极靠近相邻的像素电极的电极孔一侧的边缘。通过该凹槽的设置,使得在形成像素电极时,像素电极与电极孔之间的位置不易发生电极材料的残留,并且即使出现电极材料的残留,残留的电极材料也会形成在凹槽的内部,不会靠近电极孔的方向,也即实现了增加像素电极与电极孔的间距的效果,从而有效的防止像素电极与电极孔发生短接,避免显示时出现显示异常、异常亮点等不良现象,提升显示效果。
以下,通过具体的实施例来进一步详细说明本公开的技术方案。
首先,本公开实施例提供了一种显示背板。参考图1,该显示背板包括:衬底基板10,以及在衬底基板10上依次层叠设置的像素电路层20和平坦层30。
衬底基板10,用于承载其他层级结构,其材料可以为玻璃、石英,或者是硬性或柔性的透明树脂材料等,本公开实施例中对此不做限定。
像素电路层20为像素电极40提供电压的电路层,其可以包括:交叉设置的多条栅线和多条数据线,以及连接栅线和数据线的开关管;该开关管例如可以是薄膜晶体管(ThinFilm Transistor,TFT)。薄膜晶体管连接像素电极40,即能够实现对于该像素电极40对应的像素的显示控制。
平坦层30为像素电极40提供制作基础,也即为像素电极40提供平坦的表面,以保证制作得到的像素电极40具有更佳的平坦度。
平坦层30远离衬底基板10一侧的表面设置有多个像素电极40。一般情况下,平坦层30上设置的该像素电极40为像素结构中的阳极。在此基础上,阳极上还可以依次设置有机发光层和阴极,以构成完整的像素结构。与像素电极40相对应的,平坦层30设置有与多个像素电极40一一对应的多个电极孔301。对于任一像素电极40,其对应的电极孔301用于使该像素电极40与像素电路层20连接。
参考图1,平坦层30还设置有与像素电极40对应的凹槽302。该凹槽302位于像素电极40靠近相邻的像素电极40的电极孔301一侧的边缘。在形成像素电极40时,一般是先在平坦层30表面溅镀形成电极材料膜层,再通过图案化工艺形成像素电极40。在本实施例中,基于该凹槽302朝向衬底基板10方向凹陷的结构特点,使得在形成像素电极40时,预先形成的电极材料膜层在凹槽302对应的位置处会相应存在凹陷结构,且在位置上来看,该凹陷结构靠近像素电极40边缘与电极孔301之间的位置。故,在图案化形成像素电极40时,凹槽302对应的位置、也即像素电极40靠近电极孔301的位置处发生电极材料残留的可能性大大降低。此外,即使像素电极40靠近电极孔301的位置处出现电极材料的残留,该残留的电极材料也会相应的形成于凹槽302内部,且为凹槽302远离电极孔301半边区域内。这样,残留的电极材料不会靠近电极孔301。也即,通过凹槽302的设置,降低了像素电极40靠近电极孔301的位置处发生电极材料残留的可能性,并且在结构上增加了像素电极40与电极孔301的间距,有效的防止像素电极40与电极孔301发生短接。
在规格尺寸方面,凹槽302的长度可以设置为电极孔301直径的1.5-2倍;这样可以保证像素电极40靠近电极孔301的边缘与电极孔301相对的部分能够完全被凹槽302所间隔开;具体的,相关技术中的电极孔301的一般约为4.5微米,则相应的,凹槽302的长度可以设置为6.5微米-9微米。凹槽302的宽度可以设置为2微米-6微米。凹槽302的深度可以设置为0.5微米-1微米。此外,为保证防止短接的效果,凹槽302与电极孔301之间的间距可以设置为1微米-2微米。基于上述规格尺寸的设置,可以使得凹槽302有效的实现其防止像素电极40与电极孔301短接的技术效果,同时还能够保证平坦层30的整体结构强度和平坦度。
此外,在一些情况下,通过对图案化工艺的控制,像素电极40靠近电极孔301一侧的边缘,也可以不延伸至凹槽内,而是仅延伸至凹槽302的槽口位置。
可以理解的是,对于多个像素电极40中的任意一个,只要该像素电极40的任一边缘靠近相邻像素电极40的电极孔301,该像素电极40靠近电极孔301的边缘在平坦层30上对应的位置处即可以设置本公开实施例所述的凹槽302。
可以理解的是,凹槽302并不需要设置为与像素电极40靠近电极孔301一侧的边缘完全对应,也即凹槽302的长度并不需要与像素电极40靠近电极孔301一侧的边缘的长度完全适应,只需要将凹槽302的长度设置为与像素电极40的边缘上与电极孔301相对应的一部分的长度相适应即可。
在一些实施例中,参考图3,凹槽302还填充有绝缘材质的填充部50。在形成像素电极40后,像素电极40靠近电极孔301一侧的边缘会部分的延伸至凹槽302内,且延伸至凹槽302内部分一般仅会处于凹槽302远离电极孔301半边区域内。而凹槽302的其他部分仍保持凹陷结构,存在影响平坦层30的功能和结构强度的可能性。故,本实施例中,在凹槽302填充绝缘材质的填充部50。该填充部50能够将凹槽302的凹陷结构填平,以使得填充部50的上边缘(远离凹槽302的槽底的边缘)与平坦层30远离衬底基板10一侧的表面平齐。通过填充部50的设置,即可以使得平坦层30远离衬底基板10一侧的表面整体上保持平坦,保证平坦层30、乃至整个显示背板结构强度。
填充部50的材质可以选择常用的有机树脂材料,如聚酰亚胺树脂(Polyimide,PI)、亚克力等。在制作时,填充部50可以是采用与平坦层30相同的类似的材质,在平坦层30的基础上单独制作形成;为节省工艺流程,填充部50也可以与后续的像素界定层通过一次图案化工艺制作。
需要说明的是,本公开的各说明书附图中,为方便表示,仅示出了两个相邻的像素电极之间的结构,该示出的数量、分布方式等内容,仅为示例性的示出和说明。显然,在实际实施过程中,上述特征的具体数量和分布方式可以与附图中示出的不同。
由上述实施例可见,本公开提供的显示背板,在平坦层设置与像素电极对应的凹槽,该凹槽位于像素电极靠近相邻的像素电极的电极孔一侧的边缘。通过该凹槽的设置,使得在形成像素电极时,像素电极与电极孔之间的位置不易发生电极材料的残留,并且即使出现电极材料的残留,残留的电极材料也会形成在凹槽的内部,不会靠近电极孔的方向,也即实现了增加像素电极与电极孔的间距的效果,从而有效的防止像素电极与电极孔发生短接,避免显示时出现显示异常、异常亮点等不良现象,提升显示效果。
基于同一发明构思,本公开还提供了一种显示背板的制作方法。参考图4,该显示背板的制作方法,包括以下步骤:
步骤S401、提供一衬底基板,并在所述衬底基板上依次形成像素电路层和平坦层;其中,所述平坦层形成有与待形成的像素电极对应的电极孔和凹槽;
步骤S402、在所述平坦层上形成所述像素电极。
于步骤S401至步骤S402中,所述的衬底基板、像素电路层、平坦层、像素电极、电极孔和凹槽,该些特征的选材、规格、设置方式,以及相应技术效果等内容,在前述显示背板的实施例中已有相关说明,上述各特征的实施方式可以参照前述显示背板的实施例。
在一些实施例中,参考图5衬底基板上的平坦层的制作,具体包括以下步骤:
步骤S501、对所述平坦层进行第一图案化处理,以在所述平坦层远离所述衬底基板一侧的表面形成与待形成的像素电极对应的所述电极孔。
参考图6,于步骤S501中,在衬底基板10上形成像素电路层20和平坦层30后,对平坦层30进行第一图案化处理。通过第一图案化处理,在平坦层30远离衬底基板10一侧的表面形成与待形成的像素电极对应的电极孔301。
步骤S501、对经过所述第一图案化处理的所述平坦层进行第二图案化处理,以在所述平坦层远离所述衬底基板一侧的表面形成与待形成的像素电极对应的所述凹槽。
参考图7,于步骤S502中,对于经过第一图案化处理的平坦层30,进一步进行第二图案化处理。通过第二图案化处理,在平坦层30远离衬底基板10一侧的表面形成与待形成的像素电极对应的凹槽302。
可见,相比于相关技术,本实施例的制作方法,仅在形成平坦层时,增加了一次图案化处理以形成防止像素电极与电极孔发生短接的凹槽,工艺流程简单,没有增加繁复的额外工艺步骤。
在一些实施例中,基于前述实施例形成的设置有电极孔和凹槽的平坦层,进一步在平坦层上形成像素电极,具体包括以下包括:在所述平坦层上形成电极材料膜层;对所述电极材料膜层进行第三图案化处理,以形成所述像素电极。
参考图8,在衬底基板10形成像素电路层20和形成有电极孔和凹槽的平坦层30后,进一步在平坦层30上形成电极材料膜层400。其中,电极材料膜层400的具体工艺,可以选择溅射镀膜、化学气相沉积(CVD)等。由于平坦层30上的电极孔和凹槽为凹陷结构,则在形成的电极材料膜层400上、对应于电极孔和凹槽的位置处也相应形成凹陷结构(如图8中虚线框所示)。对电极材料膜层400进行第三图案化处理,便能够形成像素电极。最终形成的像素电极的结构可参考图2所示。
在一些实施例中,基于像素电极靠近相邻的像素电极的电极孔一侧的边缘的一部分延伸至所述凹槽内的结构,所述的制作方法,还包括:在所述凹槽内填充绝缘材质的填充部;所述填充部远离所述凹槽的槽底的边缘与所述平坦层远离所述衬底基板一侧的表面平齐。形成填充部后的结构,可参考图3所示。通过形成该填充部,可以使得平坦层远离衬底基板一侧的表面整体上保持平坦,保证平坦层、乃至整个显示背板结构强度。
本公开实施例的制作方法,可以制作如上任意实施例所述的显示背板,该显示背板相应具有上述实施例的显示背板对应的有益效果。
需要说明的是,上述对本公开的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下,在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外,在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中,多任务处理和并行处理也是可以的或者可能是有利的。
基于同一发明构思,本公开还提供了一种显示装置,该显示装置包括:如上任一实施例所述的显示背板。
需要说明的是,对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的,在此不做赘述,也不应作为对本发明的限制。
本实施例的显示装置由于使用了前述实施例的显示背板,通过该凹槽的设置,使得在形成像素电极时,像素电极与电极孔之间的位置不易发生电极材料的残留,并且即使出现电极材料的残留,残留的电极材料也会形成在凹槽的内部,不会靠近电极孔的方向,也即实现了增加像素电极与电极孔的间距的效果,从而有效的防止像素电极与电极孔发生短接,避免显示时出现显示异常、异常亮点等不良现象,提升显示效果。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本公开的范围(包括权利要求)被限于这些例子;在本公开的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本公开实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。
本公开实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此,凡在本公开实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本公开的保护范围之内。
Claims (7)
1.一种显示背板,包括:衬底基板,以及在所述衬底基板上依次层叠设置的像素电路层和平坦层;所述平坦层远离所述衬底基板一侧的表面设置有多个像素电极;所述平坦层设置有与多个所述像素电极一一对应的多个电极孔,所述电极孔用于使相应的所述像素电极与所述像素电路层连接;所述平坦层还设置有与所述像素电极对应的凹槽;所述凹槽位于所述像素电极靠近相邻的所述像素电极的电极孔一侧的边缘且与相邻的所述像素电极间隔设置,用于防止所述像素电极与所述电极孔短接;所述像素电极靠近相邻的所述像素电极的电极孔一侧的边缘的一部分延伸至所述凹槽内;所述凹槽还填充有绝缘材质的填充部;所述填充部远离所述凹槽的槽底的边缘与所述平坦层远离所述衬底基板一侧的表面平齐。
2.根据权利要求1所述的显示背板,其中,所述凹槽的长度为所述电极孔的直径的1.5-2倍;所述凹槽的宽度为2微米-6微米;所述凹槽的深度为0.5微米-1微米。
3.根据权利要求1所述的显示背板,其中,所述凹槽靠近所述电极孔一侧的边缘与所述电极孔之间的间距为1微米-2微米。
4.一种显示装置,包括:如权利要求1至3任意一项所述的显示背板。
5.一种显示背板的制作方法,包括:
提供一衬底基板,并在所述衬底基板上依次形成像素电路层和平坦层;其中,所述平坦层形成有与待形成的像素电极对应的电极孔和凹槽;
在所述平坦层上形成多个所述像素电极;所述电极孔用于使相应的所述像素电极与所述像素电路层连接;所述凹槽位于所述像素电极靠近相邻像素电极的电极孔一侧的边缘且与所述相邻像素电极间隔设置,用于防止所述像素电极与所述电极孔短接;所述像素电极靠近相邻的所述像素电极的电极孔一侧的边缘的一部分延伸至所述凹槽内;
在所述凹槽内填充绝缘材质的填充部;所述填充部远离所述凹槽的槽底的边缘与所述平坦层远离所述衬底基板一侧的表面平齐。
6.根据权利要求5所述的方法,其中,在所述衬底基板上依次形成像素电路层和平坦层,具体包括:
对所述平坦层进行第一图案化处理,以在所述平坦层远离所述衬底基板一侧的表面形成与待形成的像素电极对应的所述电极孔;
对经过所述第一图案化处理的所述平坦层进行第二图案化处理,以在所述平坦层远离所述衬底基板一侧的表面形成与待形成的像素电极对应的所述凹槽。
7.根据权利要求6所述的方法,其中,在所述平坦层上形成多个所述像素电极,具体包括:
在所述平坦层上形成电极材料膜层;
对所述电极材料膜层进行第三图案化处理,以形成多个所述像素电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110344766.1A CN113097272B (zh) | 2021-03-29 | 2021-03-29 | 显示背板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110344766.1A CN113097272B (zh) | 2021-03-29 | 2021-03-29 | 显示背板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113097272A CN113097272A (zh) | 2021-07-09 |
CN113097272B true CN113097272B (zh) | 2023-09-22 |
Family
ID=76671931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110344766.1A Active CN113097272B (zh) | 2021-03-29 | 2021-03-29 | 显示背板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113097272B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1523403A (zh) * | 2003-02-17 | 2004-08-25 | ��֥������ʾ��������˾ | 显示器件的电极衬底 |
CN101833204A (zh) * | 2009-03-13 | 2010-09-15 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶面板 |
CN102468308A (zh) * | 2010-10-28 | 2012-05-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
CN105206626A (zh) * | 2015-11-09 | 2015-12-30 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
CN110098247A (zh) * | 2019-05-31 | 2019-08-06 | 京东方科技集团股份有限公司 | 显示背板及其制作方法和显示装置 |
CN111799398A (zh) * | 2020-07-21 | 2020-10-20 | 京东方科技集团股份有限公司 | 有机发光显示面板及其制作方法、显示装置 |
CN112103322A (zh) * | 2020-09-22 | 2020-12-18 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
-
2021
- 2021-03-29 CN CN202110344766.1A patent/CN113097272B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1523403A (zh) * | 2003-02-17 | 2004-08-25 | ��֥������ʾ��������˾ | 显示器件的电极衬底 |
CN101833204A (zh) * | 2009-03-13 | 2010-09-15 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶面板 |
CN102468308A (zh) * | 2010-10-28 | 2012-05-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
CN105206626A (zh) * | 2015-11-09 | 2015-12-30 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
CN110098247A (zh) * | 2019-05-31 | 2019-08-06 | 京东方科技集团股份有限公司 | 显示背板及其制作方法和显示装置 |
CN111799398A (zh) * | 2020-07-21 | 2020-10-20 | 京东方科技集团股份有限公司 | 有机发光显示面板及其制作方法、显示装置 |
CN112103322A (zh) * | 2020-09-22 | 2020-12-18 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113097272A (zh) | 2021-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11985840B2 (en) | Display substrate, manufacturing method thereof and display device | |
US20180233549A1 (en) | Organic light emitting display panel and manufacturing method thereof, display device | |
US10790347B2 (en) | Display device and via-hole electrical connection structure | |
CN105244365B (zh) | 显示装置、制造方法及显示设备 | |
JP2016110054A (ja) | 有機発光ダイオード表示装置 | |
US10943984B2 (en) | Thin film transistor and manufacturing method thereof, display substrate and manufacturing method thereof, and display device | |
WO2020087525A1 (zh) | 阵列基板及其制作方法、电子装置 | |
JP6616900B2 (ja) | Oledディスプレイパネル及びその製造方法 | |
US11539032B2 (en) | Organic light emitting diode including electrode structure formed of transparent electrode and light emitting layer and manufacturing method thereof | |
US11217656B2 (en) | Display substrate and manufacturing method thereof, display device | |
WO2018171268A1 (zh) | 基板及其制备方法、显示面板和显示装置 | |
US11349108B2 (en) | Array substrate and manufacturing method thereof, and display panel | |
US11637166B2 (en) | Array substrate, manufacturing method thereof, and display apparatus | |
US11450724B2 (en) | Display panel, method of manufacturing same, and display device comprising power lines | |
US20220262890A1 (en) | Display substrate and display apparatus | |
US20210202604A1 (en) | Display substrate and display device | |
US20190363155A1 (en) | Wiring structure and manufacture method thereof, oled array substrate and display device | |
US20200052053A1 (en) | Display Substrate, Fabricating Method Thereof, and Display Device | |
CN104638016A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
US20230180539A1 (en) | Display panel, array substrate, and method of manufacturing thereof | |
EP3506379B1 (en) | Oled device and manufacturing method therefor, display panel, and display apparatus | |
KR20150087617A (ko) | 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법 | |
CN113097272B (zh) | 显示背板及其制作方法、显示装置 | |
CN112186025A (zh) | 一种显示面板及其制作方法、显示装置 | |
JP2017167465A (ja) | 表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |