CN112018080B - 存储器及其形成方法 - Google Patents

存储器及其形成方法 Download PDF

Info

Publication number
CN112018080B
CN112018080B CN202010922808.0A CN202010922808A CN112018080B CN 112018080 B CN112018080 B CN 112018080B CN 202010922808 A CN202010922808 A CN 202010922808A CN 112018080 B CN112018080 B CN 112018080B
Authority
CN
China
Prior art keywords
bit line
layer
sidewall
line contact
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010922808.0A
Other languages
English (en)
Other versions
CN112018080A (zh
Inventor
詹益旺
童宇诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN202010922808.0A priority Critical patent/CN112018080B/zh
Priority to CN202111574820.8A priority patent/CN114267678A/zh
Publication of CN112018080A publication Critical patent/CN112018080A/zh
Application granted granted Critical
Publication of CN112018080B publication Critical patent/CN112018080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储器及其形成方法。通过在位线接触部的侧壁上形成低介电常数的第一侧壁氧化层，以用于对位线接触部的侧壁进行隔离，相应的降低了相邻位线之间的介质材料的整体介电常数，有利于改善相邻位线之间的寄生电容。并且，在位元线的至少部分侧壁上还形成有侧壁氮化层，从而可以在侧壁氮化物层隔离保护下，避免位元线被氧化的问题，保障位元线的电性传导性能。

Description

存储器及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法。
背景技术
随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内半导体元件的密度会随之增加，相应的使半导体元件之间的间距会随之缩小。此时，针对半导体元件中用于实现电性传输的导电部件而言，随着相邻导电部件之间的间距的缩减，则相邻的导电部件之间所产生的寄生电容也会随之增加，以及由寄生电容带来的干扰现象也越来越明显。
其中，在存储器领域中也存在着尺寸不断微缩的趋势，从而使存储器中相邻的位线之间的距离也逐渐靠近，并相应的会使相邻的位线之间的耦合电容上升，进而导致相邻的位线相互串扰的问题，这在一定程度上会对存储器的性能造成影响。
发明内容
本发明的目的在于提供一种存储器，以降低存储器中相邻位线之间的寄生电容。
为此，本发明提供了一种存储器，包括：
衬底，所述衬底中定义有多个有源区；
多个位线接触部，形成在所述衬底中并和所述多个有源区电性连接，并且所述位线接触部的侧壁还具有第一侧壁氧化层，所述第一侧壁氧化层和所述位线接触部直接接触；
多条位元线，形成在所述衬底上并沿着预定方向延伸，并且所述位元线还覆盖排布在其延伸路径上的多个位线接触部，以及所述位元线的至少部分侧壁还基于氮化处理而形成有侧壁氮化层。
可选的，所述位元线包括金属材料层，以及所述金属材料层的侧壁具有侧壁金属氮化物层。
可选的，所述位元线包括由下至上依次堆叠设置的薄膜金属氮化物层和金属材料层，以及所述金属材料层的侧壁基于氮化处理而形成有侧壁金属氮化物层，所述侧壁金属氮化物层的底部连接所述薄膜金属氮化物层的侧壁。
可选的，所述侧壁金属氮化物层的厚度大于所述第一侧壁氧化层的厚度。
可选的，所述位元线包括底层多晶硅层，所述底层多晶硅层位于所述位线接触部上，并且所述底层多晶硅层的侧壁具有侧壁氮化硅层。
可选的，所述位线接触部的材料包括多晶硅，以及所述位线接触部的侧壁形成有侧壁氧化硅层，所述侧壁氧化硅层的厚度大于所述侧壁氮化硅层的厚度。
可选的，所述存储器还包括绝缘遮盖层，所述绝缘遮盖层连续覆盖所述位元线和所述位线接触部，并且所述第一侧壁氧化层的介电常数低于所述绝缘遮盖层的介电常数。
可选的，所述衬底中形成有多个位线接触窗，所述位线接触窗至少底部暴露出所述有源区，以及所述多个位线接触部一一对应形成在所述多个位线接触窗中，并且所述第一侧壁氧化层的底部至少部分接触所述有源区。
可选的，所述位线接触窗在有源区的宽度方向上超出所述有源区，以横向延伸至邻接的隔离区中，以及所述第一侧壁氧化层从所述有源区横向扩展至所述隔离区中，以使所述第一侧壁氧化层的底部还接触位于隔离区中的沟槽内壁。
可选的，所述位线接触部的宽度尺寸小于所述位线接触窗的开口尺寸，并在所述第一侧壁氧化层至沟槽侧壁之间还含有第二侧壁氧化层。
可选的，所述第二侧壁氧化层的最高界面高于第一侧壁氧化层的最高界面。
本发明的另一目的在于提供一种存储器的形成方法，包括：
提供一衬底，所述衬底中定义有多个有源区，以及形成多个位线接触窗在所述衬底中，所述位线接触至少底部暴露出所述有源区；
填充位线接触材料层在所述位线接触窗中；
形成位元线在所述衬底上，所述位元线沿着预定方向延伸并覆盖排布在其延伸路径上的多个位线接触材料层，并且所述位元线的宽度尺寸小于所述位线接触材料层的宽度尺寸，以使所述位线接触材料层部分暴露出，以及所述位元线包含金属材料层和位于所述金属材料层上的介电材料遮蔽层；
执行氮化处理，以在所述位元线的至少部分侧壁上形成侧壁氮化层，包括：使所述金属材料层的侧壁氮化以形成侧壁金属氮化物层；
以所述位元线为掩模刻蚀所述位线接触材料层，以形成位线接触部在所述位线接触窗中。
可选的，在形成所述位线接触部之后，还包括：执行氧化处理，以在所述位线接触部的侧壁上形成第一侧壁氧化层。
可选的，在形成所述位元线之前，还在所述衬底的顶表面上形成隔离层；以及，所述位元线形成在所述隔离层上，形成方法包括：
依次形成导电材料层和介电材料层在所述衬底上；
执行刻蚀工艺，以依次图形化所述介电材料层和所述导电材料层，形成所述介电材料遮蔽层和导电层以构成所述位元线，并且在所述刻蚀工艺中，以所述隔离层作为终点执行刻蚀终点检测，以刻蚀停止在所述隔离层上。
可选的，在执行所述刻蚀工艺时，将衬底结构置于一刻蚀腔体中并通入第一刻蚀气体，以执行所述刻蚀工艺；以及，执行所述刻蚀工艺后，停止通入第一刻蚀气体，并通入氮气至所述刻蚀腔体中，以对所述位元线的侧壁执行氮化处理形成所述氮化层；以及，在执行所述氮化处理后，通入第二刻蚀气体至所述刻蚀腔体中，以刻蚀所述位线接触材料层形成所述位线接触部。
在本发明提供的存储器中，通过在位线接触部的侧壁上形成有第一侧壁氧化层，以利用低介电常数的第一侧壁氧化层实现对位线接触部的侧壁的隔离，相当于降低了相邻位线之间的介质材料的整体介电常数，有利于改善相邻位线之间的寄生电容。并且，在所述位元线的至少部分侧壁上还形成有侧壁氮化层，从而可以在所述侧壁氮化物层隔离保护下，避免所述位元线被氧化的问题，保障所述位元线的电性传导性能。尤其是，针对所述位元线中包括金属材料层时，则可在所述金属材料层的侧壁上形成侧壁金属氮化物层，不仅可以防止金属材料层被氧化的问题，并且有利于进一步提高所述位元线的电性传导性能。
附图说明
图1为本发明一实施例中的存储器的结构示意图；
图2a为本发明一实施例中的存储器其还示意出绝缘遮盖层的结构示意图；
图2b为图2a所示的结构示意图中A区域的局部放大图；
图3为本发明一实施例中的存储器的形成方法的流程示意图；
图4a～图4f为本发明一实施例中的存储器的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
100-衬底；
110-沟槽隔离结构；
120-位线接触窗；
200-位线接触部；
200a-第一侧壁氧化层；
210-位线接触材料层；
300-位元线；
310-底层多晶硅层；
310a-侧壁氧化硅层；
320-薄膜金属氮化物层；
330-金属材料层；
330a-侧壁金属氮化物层；
340-介电材料遮蔽层；
400-绝缘遮盖层；
500-第二侧壁氧化层；
600-隔离层。
具体实施方式
以下结合附图和具体实施例对本发明提出的存储器及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本发明一实施例中的存储器的结构示意图，图2a为本发明一实施例中的存储器其还示意出绝缘遮盖层的结构示意图，图2b为图2a所示的结构示意图中A区域的局部放大图。
重点参考图1和图2b所示，所述存储器包括：衬底100和形成在所述衬底100上的位线。其中，所述位线具体包括位元线300以及形成在所述位元线300的下方并电性连接至所述位元线300的位线接触部200。
具体的，所述衬底100中形成有多个有源区AA，相邻的有源区AA之间可形成有隔离区以使相邻的有源区AA之间相互分隔。本实施例中，所述衬底100中形成有多个沟槽隔离结构110，所述沟槽隔离结构110围绕在有源区AA的外围，用于对相邻的有源区AA进行隔离。也可以理解的是，通过形成所述沟槽隔离结构110进而定义出所述有源区AA。
进一步的，所述有源区AA中具有第一源/漏区S/D1和第二源/漏区S/D2。以及，所述有源区AA具体可沿着第一方向延伸，以及每一所述有源区AA中所述第一源/漏区S/D1对应在所述有源区AA的中间区域，并在所述有源区AA的两个端部上均形成有所述第二源/漏区S/D2(即，两个第二源/漏区S/D2分别布置在所述第一源/漏区S/D1的两侧)。
其中，所述有源区AA用于形成存储器的存储单元，所述存储单元例如为存储晶体管。以及，所述第一源/漏区S/D1和所述第二源/漏区S/D2可用于构成所述存储晶体管的漏区和源区，并且所述第一源/漏区S/D1电性连接至位线(具体的，在每一所述第一源/漏区S/D1上均形成有一个位线接触部200，进而使得所述第一源/漏区S/D1可通过所述位线接触部200进一步电性连接至所述位元线300)，所述第二源/漏区S/D2电性连接至一存储节点接触部，以通过所述存储节点接触部进一步与存储电容器电性连接。
继续参考图1和图2b所示，本实施例中，所述位线接触部200形成在所述衬底100中。具体而言，通过在所述衬底100中形成多个位线接触窗，并使多个位线接触部200一一对应形成在多个位线接触窗中。其中，所述位线接触窗至少底部暴露出部分所述有源区AA(本实施例中，所述位线接触窗暴露出所述第一源/漏区S/D1)，进而使得形成在所述位线接触窗中的位线接触部200电性接触所述有源区AA。
进一步的，所述位线接触窗在有源区的宽度方向上超出所述有源区，以横向延伸至与对应有源区邻接的隔离区中(本实施例中，即延伸至沟槽隔离结构110中)，即，所述位线接触窗在有源区的宽度方向上的开口尺寸大于所述有源区的宽度尺寸，如此，以尽可能大的面积暴露出所述第一源/漏区S/D1，并且基于大开口尺寸的位线接触窗还有利于降低位线接触部200的制备难度。以及，所述位线接触窗的底表面高于所述第一源/漏区S/D1的底边界，即，所述位线接触窗在衬底100中凹陷的深度小于第一源/漏区S/D1在衬底中的掺杂深度。
继续参考图1所示，所述位线接触部200的侧壁还形成有第一侧壁氧化层200a，所述第一侧壁氧化层200a例如是通过对所述位线接触部200执行氧化处理而形成。具体的，所述位线接触部200的材料可包括多晶硅，则所述第一侧壁氧化层200a即为侧壁氧化硅层。
即，本实施例中，在所述位线接触部200的侧壁上优先覆盖低介电常数的第一侧壁氧化层200a，以利用所述第一侧壁氧化层200a对位线接触部200的侧壁进行初步隔离，相当于降低了相邻位线之间的介质材料的介电常数，有利于降低相邻位线之间的耦合电容。
重点参考图2b所示，所述位线接触部200侧壁上的第一侧壁氧化层200a的底部至少部分接触所述有源区AA。进一步的，所述第一侧壁氧化层200a还从所述有源区AA横向扩展至所述隔离区中，以使所述第一侧壁氧化层200a的底部还接触位于隔离区中的沟槽内壁。即，本实施例中，所述第一侧壁氧化层200a覆盖有源区AA的边缘并延伸至所述沟槽隔离结构110。此时，对应在所述位线接触窗中的有源区即被所述位线接触部200及其侧壁上的第一侧壁氧化层200a覆盖而不会暴露出。
此外，所述衬底100的顶表面上还形成有隔离层600，所述隔离层600中对应于所述位线接触窗的区域相应的形成有开口。可以理解的是，所述位线接触窗贯穿所述隔离层600并向下延伸至所述衬底100中，以及所述位线接触部200的顶表面和所述隔离层600的顶表面齐平，所述位元线300形成在所述隔离层600的上方。本实施例中，所述隔离层600暴露出所述第一源/漏区并覆盖所述第二源/漏区，此时，可以利用所述隔离层600避免形成在衬底上方的位元线300和第二源/漏区电性连接。
继续参考图1所示，所述位元线300形成在所述隔离层600上，并沿着预定方向延伸，以及所述位元线300还覆盖排布在其延伸路径上的多个位线接触部200。即，在位元线300的延伸路径上的多个位线接触部200电性连接至所述位元线300，以通过所述位线接触部200实现位元线300和相应有源区之间的电性传输。
进一步的，所述位元线300的至少部分侧壁还基于氮化处理而形成有侧壁氮化层(本实施例中的侧壁氮化层包括侧壁金属氮化物层330a和侧壁氮化硅层310a)。需要说明的是，由于所述位元线300的侧壁上形成有侧壁氮化层，从而可以在所述侧壁氮化层的隔离保护下，避免位元线300受到氧化的风险(例如，在对位线接触部200的侧壁执行氧化处理以形成第一侧壁氧化层200a时，即可以在所述侧壁氮化物层的隔离保护下，避免位元线300也被氧化)。尤其是，当所述位元线300包括金属材料层时，则所述金属材料层在被氧化后将会直接对其传导性能造成不利影响。
本实施例中，所述位元线300包括由下至上依次堆叠设置的底层多晶硅层310、薄膜金属氮化物层320和金属材料层330。其中，所述金属氮化物层320的材料可进一步包括氮化钨、氮化钛或氮化钽等，以及所述金属材料层330的材料例如包括钨。
继续参考图1所示，所述位元线300中的所述金属材料层330的侧壁基于氮化处理而形成有侧壁金属氮化物层330a，所述侧壁金属氮化物层330a的底部即连接所述薄膜金属氮化物层320的侧壁。可以认为，本实施例中，所述金属材料层330的底壁和侧壁上均围绕有氮化物层，一方面避免了金属材料层330容易被氧化的问题，另一方面还有利于提高所述位元线300的电性传导性能。同时，还可以利用金属氮化物层(包括侧壁金属氮化物层330a)实现金属材料层330的金属扩散阻挡的作用，避免金属材料层330中的金属扩散至外围的介质材料层(图中未示出)中，防止相邻的位线出现电性串扰的问题。
本实施例中，所述金属材料层330侧壁上的侧壁金属氮化物层330a的厚度进一步大于所述位线接触部200侧壁上的第一侧壁氧化层200a。
继续参考图1所示，所述位元线300中的底层多晶硅层310直接接触形成在所述位线接触部200上，以及所述底层多晶硅层310的侧壁基于氮化处理而形成有侧壁氮化硅层310a。其中，所述侧壁氮化硅层310a的厚度小于所述侧壁金属氮化物层330a的厚度。
本实施例中，所述位线接触部200的材料也可包括多晶硅，此时所述位线接触部200侧壁上的第一侧壁氧化层200a即可包括侧壁氧化硅层，以及所述侧壁氧化硅层的厚度大于所述侧壁氮化硅层310a的厚度。
进一步的方案中，所述位元线300还包括介质材料遮蔽层340，所述介质材料遮蔽层340形成在所述金属材料层330上，以覆盖所述金属材料层330的顶表面。其中，所述介质材料遮蔽层340例如包括氮化硅层。
接着参考图2a和图2b所示，所述存储器还包括绝缘遮盖层400，所述绝缘遮盖层400连续覆盖所述位元线300和所述位线接触部200。本实施例中，所述绝缘遮盖层400覆盖所述介质材料遮蔽层340、所述金属材料层330侧壁上的侧壁金属氮化物层330a、薄膜金属氮化物层320、底层多晶硅层310侧壁上的侧壁氮化硅层310a以及位线接触部200侧壁上的第一侧壁氧化层200a。
即，利用所述绝缘遮盖层400，一方面可以进一步隔离相邻的位线BL，另一方面还有利于提高所述位线BL的机械强度，保证位线BL的形貌完整。具体的，所述绝缘遮盖层400的材料例如包括氮化硅。
进一步的，所述位线接触部200侧壁上的第一侧壁氧化层200a的介电常数低于所述绝缘遮盖层400的介电常数。本实施例中，所述位线接触部200侧壁上的侧壁氧化硅层的介电常数即低于所述绝缘遮盖层400其氮化硅材料的介电常数，如此，即有利于降低相邻位线BL之间的介质材料的整体介电常数，以相应的减小相邻位线BL之间的寄生电容。
本实施例中，所述绝缘遮盖层400还延伸覆盖所述位线接触窗扩展至沟槽隔离结构中的沟槽侧壁，并且还可进一步覆盖相邻位线BL之间的隔离层600。
此外，重点参考图2b所示，由于所述位线接触部200的宽度尺寸小于所述位线接触窗的开口尺寸，因此由所述位线接触部200的侧壁至所述位线接触窗的沟槽侧壁之间即还具有一定的距离，此时，则可以在所述第一侧壁氧化层200a至沟槽侧壁之间还填充绝缘材料(例如，第二侧壁氧化层500。
本实施例中，所述位线接触窗在覆盖有所述绝缘遮盖层400后，即由所述绝缘遮盖层400围绕出内沟槽在所述位线接触部200的侧边，以及所述第二侧壁氧化层500即填充在所述内沟槽中。以及，所述第二侧壁氧化层500的最高界面还可进一步高于所述第一侧壁氧化层200a的最高界面。具体的，所述绝缘遮盖层400覆盖所述位线接触窗的沟槽侧壁，并且还延伸覆盖所述隔离层600的顶表面，进而使得所述绝缘遮盖层400中位于所述隔离层600上的最高界面高于所述第一侧壁氧化层200a的最高界面，本实施例中，可使所述第二侧壁氧化层500的最高界面和所述绝缘遮盖层400中覆盖于所述隔离层600上的最高界面齐平或接近齐平。
基于如上所述的存储器，以下结合附图3以及附图4a～图4f对其形成方法进行详细说明。其中，图3为本发明一实施例中的存储器的形成方法的流程示意图，图4a～图4f为本发明一实施例中的存储器的形成方法在其制备过程中的结构示意图。
首先，执行步骤S100，具体参考图4a所示，提供一衬底100，所述衬底100中定义有多个有源区AA，以及形成多个位线接触窗120在所述衬底100中，所述位线接触120至少底部暴露出所述有源区AA。本实施例中，所述位线接触窗120暴露出所述有源区AA中的第一源/漏区。
具体的，可以先在所述衬底100中形成多个沟槽隔离结构110，以界定出多个所述有源区AA。以及，所述有源区AA中的第一源/漏区和第二源/漏区可以通过离子注入工艺形成。
继续参考图4a所示，在形成所述位线接触窗120之前，还包括：在所述衬底100的顶表面上形成有隔离层600，所述隔离层600覆盖其下方的有源区AA。
以及，所述位线接触窗120例如可基于一掩模版执行光刻工艺，并进一步对衬底100执行刻蚀工艺以形成。本实施例中，所述位线接触窗120贯穿所述隔离层600并向下延伸至所述衬底100中。
进一步的，所述位线接触窗120的开口尺寸大于所述第一源/漏区S/D1的尺寸，如此，即可以较大程度的暴露出所述第一源/漏区S/D1，以使所述第一源/漏区S/D1可以较大的面积和后续所形成的位线接触部电性接触。例如，本实施例中，在垂直于有源区的延伸方向上和沿着有源区的延伸方向上，所述位线接触窗120的宽度尺寸均大于所述第一源/漏区S/D1的宽度尺寸。即，所述位线接触窗120暴露出所述第一源/漏区S/D1，并且还横向扩展以暴露出与所述第一源/漏区邻接的沟槽隔离结构110。
其中，所述位线接触窗120的开口形状可以为椭圆形、圆形、矩形、菱形或其他多边形等，此处不做限制。
接着执行步骤S200，具体参考图4b所示，填充位线接触材料层210在所述位线接触窗120中。其中，所述位线接触材料层210的材料例如包括多晶硅。
进一步的，所述位线接触材料层210可结合平坦化工艺形成。具体的，所述位线接触材料层210的形成方法例如包括：以所述隔离层600作为研磨停止层执行化学机械研磨工艺，以使所形成的位线接触材料层210对准的填充在所述位线接触窗中，并且所述位线接触材料层210的顶表面和所述隔离层600的顶表面齐平。
接着执行步骤S300，具体参考图4c所示，形成位元线300在所述衬底100上，所述位元线300沿着预定方向延伸并覆盖排布在其延伸路径上的多个位线接触材料层210。本实施例中，所述位元线300即形成在所述隔离层600上并覆盖位线接触材料层210，并且所述位元线300的宽度尺寸小于所述位线接触材料层210的宽度尺寸，进而使所述位线接触材料层210还部分暴露出。
具体的，所述位元线300的形成方法包括：首先，依次形成导电材料层和介电材料层在所述衬底100上；接着执行刻蚀工艺，以依次图形化所述介电材料层和所述导电材料层，进而分别形成介电材料遮蔽层340和导电层，以构成所述位元线300。进一步的，在刻蚀所述导电材料层时，可以以所述隔离层600作为终点执行刻蚀终点检测，以刻蚀停止在所述隔离层600上，此时即相应的刻蚀停止于所述位线接触材料层210上。
实际的应用中，在执行所述刻蚀工艺时，即将衬底结构置于一刻蚀腔体中并通入第一刻蚀气体，以刻蚀所述导电材料层。其中，所形成的位元线300的导电层包括由下至上依次堆叠设置的底层多晶硅层310、薄膜金属氮化物层320和金属材料层330。其中，所述薄膜金属氮化物层320的材料可进一步包括氮化钨、氮化钛或氮化钽等，以及所述金属材料层330的材料例如包括钨。
此外，如上所述，所述位元线300的宽度尺寸小于所述位线接触材料层210的宽度尺寸，此时可使所述位元线300从所述位线接触材料层210的中间区域覆盖所述位线接触材料层210，并使所述位线接触材料层210的两个侧边区域从所述位元线300的两侧暴露出。
接着执行步骤S400，具体参考图4d所示，执行氮化处理，以在所述位元线300的至少部分侧壁上形成侧壁氮化层。
具体的，通过氮化处理，可使所述位元线300中的底层多晶硅层310的侧壁氮化以形成侧壁氮化硅层310a，以及还可使所述位元线300中的金属材料层330的侧壁氮化以形成侧壁金属氮化物层330a，并且所述侧壁金属氮化物层330a的底部还连接所述薄膜金属氮化物层320。本实施例中，所述金属材料层330的材料为钨，基于此，所述侧壁金属氮化物层330a的材料即为氮化钨。此外，通过氮化处理，可能还会使得暴露出的位线接触材料层210的顶表面也部分氮化。
在实际的应用中，也可以在所述刻蚀腔体中执行所述氮化处理。具体的，在刻蚀腔体中刻蚀导电材料层以形成位元线300时，当检测到刻蚀终点后，则停止通入第一刻蚀气体，并通入氮气至所述刻蚀腔体中，以对所述位元线300的侧壁执行氮化处理。即，位元线300侧壁上的侧壁氮化层可以直接在同一刻蚀腔体中形成，而不需要更换半导体加工设备，大大简化了器件的加工流程，缩短器件的制备时间。
接着执行步骤S500，具体参考图4e所示，以所述位元线300为掩模刻蚀所述位线接触材料层，以形成位线接触部200在所述位线接触窗中。
在实际的应用中，同样可以在同一刻蚀腔体中刻蚀所述位线接触材料层。具体的，在执行所述氮化处理之后，通入第二刻蚀气体至所述刻蚀腔体中，以刻蚀所述位线接触材料层，如此，以进一步提高器件的加工效率。
如上所述，通过氮化处理后，可能会在所述位线接触材料层的顶表面上也形成有氮化层，然而所述位线接触材料层顶表面上的氮化层的厚度很小(远远小于所述隔离层600的厚度)，因此在刻蚀所述位线接触材料层时，其顶表面上微量的氮化层能够很快被消耗，并进一步向下刻蚀所述位线接触材料层，以形成所述位线接触部200。
以及，可选的方案中，在刻蚀所述位线接触材料层时，可能还会微量的刻蚀所述底层多晶硅层310侧壁上的侧壁氮化硅层310a，进而使得所述底层多晶硅层310侧壁上的侧壁氮化硅层310a的厚度减小，例如小于所述金属材料层330侧壁上的侧壁金属氮化物层330a。
进一步的方案中，所述存储器的形成方法还包括：步骤S600，在所述位线接触部200的侧壁上形成第一侧壁氧化层200a。
具体参考图4f所示，执行氧化处理，以在所述位线接触部200的侧壁上形成所述第一侧壁氧化层200a。本实施例中，所述第一侧壁氧化层200a即为侧壁氧化硅层。
需要说明的是，在执行所述氧化处理时，由于所述位元线300中的金属材料层330的侧壁上覆盖有侧壁氮化物层(即，侧壁金属氮化物层330a)，从而可以有效避免在氧化处理时导致金属材料层330被氧化的问题，保障所述位元线300的电性传导性能。
此外，本实施例中，在执行所述氧化处理之前，所述有源区(本实施例中的第一源/漏区S/D1)的边缘还从所述位线接触部200的两侧暴露出。基于此，则在执行所述氧化处理时，即可使所形成第一侧壁氧化层200a的底部接触至所述有源区。以及，还可以通过控制氧化处理的工艺参数，直至所形成的第一侧壁氧化层200a还从所述有源区横向扩展至隔离区中，以使所述第一侧壁氧化层200a的底部还接触位于隔离区中的沟槽内壁，如此，以确保有源区可以被完全覆盖。
可选的方案中，可使所述位线接触部200侧壁上的第一侧壁氧化层200a的厚度，进一步大于所述底层多晶硅层310侧壁上的侧壁氮化硅层310a的厚度。
进一步的，在执行所述氧化处理之后，还包括：形成绝缘遮盖层在所述衬底100上。
具体可结合图2a和图2b所示，所述绝缘遮盖层400至少覆盖所述位线(即，覆盖所述位元线300和所述位线接触部200)。其中，所述绝缘遮盖层400的材料例如包括氮化硅。以及，所述绝缘遮盖层400可保形的覆盖所述位元线300和所述位线接触部200，以及还覆盖所述位线接触窗中暴露出的沟槽侧壁，从而由所述绝缘遮盖层400可以围绕出内沟槽在所述位线接触部200的侧边。
基于此，则在形成所述绝缘遮盖层400之后，还可包括：填充第二侧壁氧化层500在所述位线接触窗中，所述第二侧壁氧化层500即填充在所述位线接触部200的侧边。
本实施例中，所述绝缘遮盖层400覆盖所述位线接触窗的沟槽侧壁，并且还延伸覆盖所述隔离层600的顶表面，进而使得所述绝缘遮盖层400中位于所述隔离层600上的最高界面相应的高于所述第一侧壁氧化层200a的最高界面。以及，可基于所述绝缘遮盖层400制备所述第二侧壁氧化层500，以使所述第二侧壁氧化层500的最高界面和所述绝缘遮盖层400中覆盖于所述隔离层600上的最高界面齐平或接近齐平，此时所述第二侧壁氧化层500的最高界面相应的高于所述第一侧壁氧化层200a的最高界面。如此，即可将所述位线接触部200及其侧壁上的第一侧壁氧化层200a稳固的掩埋在所述位线接触窗中，提高所构成的位线的整体稳固性和机械强度。
综上所述，本实施例提供的存储器中，通过在位线接触部的侧壁上设置具有低介电常数的第一侧壁氧化层，并且还可进一步设置绝缘遮盖层以覆盖位线接触部和位元线，如此，一方面有利于降低相邻的位线之间的介质材料的整体介电常数，另一方面还可以保障位线的机械强度，避免位线发生变形甚至坍塌的问题。
此外，本实施例中，所述位元线的至少部分侧壁上还具有侧壁氮化层，所述侧壁氮化层不仅可以实现对位元线中的金属材料层的有效保护，避免金属材料层被氧化，并且还可以起到金属扩散阻挡的作用，进一步提高所构成的位线的电性传导性能。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。

Claims (14)

1.一种存储器，其特征在于，包括：
衬底，所述衬底中定义有多个有源区；
多个位线接触部，位于所述衬底中并和所述多个有源区电性连接，并且所述位线接触部的侧壁还具有第一侧壁氧化层，所述第一侧壁氧化层和所述位线接触部直接接触；
多条位元线，位于所述衬底上并沿着预定方向延伸，并且所述位元线还覆盖排布在其延伸路径上的多个位线接触部，以及所述位元线的至少部分侧壁还具有侧壁氮化层，所述位元线包括底层多晶硅层，所述底层多晶硅层位于所述位线接触部上，并且所述底层多晶硅层的侧壁具有与之直接接触的侧壁氮化硅层。
2.如权利要求1所述的存储器，其特征在于，所述位元线包括金属材料层，以及所述金属材料层的侧壁具有侧壁金属氮化物层。
3.如权利要求2所述的存储器，其特征在于，所述侧壁金属氮化物层的厚度大于所述第一侧壁氧化层的厚度。
4.如权利要求1所述的存储器，其特征在于，所述位元线包括由下至上依次堆叠设置的薄膜金属氮化物层和金属材料层，以及所述金属材料层的侧壁上具有侧壁金属氮化物层，所述侧壁金属氮化物层的底部连接所述薄膜金属氮化物层的侧壁。
5.如权利要求1所述的存储器，其特征在于，所述位线接触部的材料包括多晶硅，以及所述位线接触部的侧壁具有侧壁氧化硅层，所述侧壁氧化硅层的厚度大于所述侧壁氮化硅层的厚度。
6.如权利要求1所述的存储器，其特征在于，所述存储器还包括绝缘遮盖层，所述绝缘遮盖层连续覆盖所述位元线和所述位线接触部，并且所述第一侧壁氧化层的介电常数低于所述绝缘遮盖层的介电常数。
7.如权利要求1所述的存储器，其特征在于，所述衬底中有多个位线接触窗，所述位线接触窗至少底部暴露出所述有源区，以及所述多个位线接触部一一对应在所述多个位线接触窗中，并且所述第一侧壁氧化层的底部至少部分接触所述有源区。
8.如权利要求7所述的存储器，其特征在于，所述位线接触窗在有源区的宽度方向上超出所述有源区，以横向延伸至邻接的隔离区中，以及所述第一侧壁氧化层从所述有源区横向扩展至所述隔离区中，以使所述第一侧壁氧化层的底部还接触位于隔离区中的沟槽内壁。
9.如权利要求7所述的存储器，其特征在于，所述位线接触部的宽度尺寸小于所述位线接触窗的开口尺寸，并在所述第一侧壁氧化层至沟槽侧壁之间还含有第二侧壁氧化层。
10.如权利要求9所述的存储器，其特征在于，所述第二侧壁氧化层的最高界面高于第一侧壁氧化层的最高界面。
11.一种存储器的形成方法，其特征在于，包括：
提供一衬底，所述衬底中定义有多个有源区，以及形成多个位线接触窗在所述衬底中，所述位线接触至少底部暴露出所述有源区；
填充位线接触材料层在所述位线接触窗中；
形成位元线在所述衬底上，所述位元线沿着预定方向延伸并覆盖排布在其延伸路径上的多个位线接触材料层，并且所述位元线的宽度尺寸小于所述位线接触材料层的宽度尺寸，以使所述位线接触材料层部分暴露出，以及所述位元线包含金属材料层和位于所述金属材料层上的介电材料遮蔽层；
执行氮化处理，以在所述位元线的至少部分侧壁上形成侧壁氮化层，包括：使所述金属材料层的侧壁氮化以形成侧壁金属氮化物层；
以所述位元线为掩模刻蚀所述位线接触材料层，以形成位线接触部在所述位线接触窗中。
12.如权利要求11所述的存储器的形成方法，其特征在于，在形成所述位线接触部之后，还包括：
执行氧化处理，以在所述位线接触部的侧壁上形成第一侧壁氧化层。
13.如权利要求11所述的存储器的形成方法，其特征在于，在形成所述位元线之前，还在所述衬底的顶表面上形成隔离层；以及，所述位元线形成在所述隔离层上，形成方法包括：
依次形成导电材料层和介电材料层在所述衬底上；
执行刻蚀工艺，以依次图形化所述介电材料层和所述导电材料层，形成所述介电材料遮蔽层和导电层以构成所述位元线，并且在所述刻蚀工艺中，以所述隔离层作为终点执行刻蚀终点检测，以刻蚀停止在所述隔离层上。
14.如权利要求13所述的存储器的形成方法，其特征在于，在执行所述刻蚀工艺时，将衬底结构置于一刻蚀腔体中并通入第一刻蚀气体，以执行所述刻蚀工艺；
以及，执行所述刻蚀工艺后，停止通入第一刻蚀气体，并通入氮气至所述刻蚀腔体中，以对所述位元线的侧壁执行氮化处理形成所述氮化层；
以及，在执行所述氮化处理后，通入第二刻蚀气体至所述刻蚀腔体中，以刻蚀所述位线接触材料层形成所述位线接触部。
CN202010922808.0A 2020-09-04 2020-09-04 存储器及其形成方法 Active CN112018080B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010922808.0A CN112018080B (zh) 2020-09-04 2020-09-04 存储器及其形成方法
CN202111574820.8A CN114267678A (zh) 2020-09-04 2020-09-04 存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010922808.0A CN112018080B (zh) 2020-09-04 2020-09-04 存储器及其形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111574820.8A Division CN114267678A (zh) 2020-09-04 2020-09-04 存储器

Publications (2)

Publication Number Publication Date
CN112018080A CN112018080A (zh) 2020-12-01
CN112018080B true CN112018080B (zh) 2022-01-28

Family

ID=73516302

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111574820.8A Pending CN114267678A (zh) 2020-09-04 2020-09-04 存储器
CN202010922808.0A Active CN112018080B (zh) 2020-09-04 2020-09-04 存储器及其形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111574820.8A Pending CN114267678A (zh) 2020-09-04 2020-09-04 存储器

Country Status (1)

Country Link
CN (2) CN114267678A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864087B (zh) * 2021-01-08 2023-02-28 长鑫存储技术有限公司 半导体结构及其制作方法
US11991876B2 (en) 2021-07-07 2024-05-21 Changxin Memory Technologies, Inc. Method for forming a semiconductor structure having second isolation structures located between adjacent active areas
CN115666127A (zh) * 2021-07-07 2023-01-31 长鑫存储技术有限公司 半导体结构及其形成方法
CN116669416A (zh) * 2022-02-17 2023-08-29 长鑫存储技术有限公司 接触结构及其制备方法、半导体结构
CN117156843A (zh) * 2022-05-19 2023-12-01 长鑫存储技术有限公司 半导体结构及其形成方法
CN117177552A (zh) * 2022-05-23 2023-12-05 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100087915A (ko) * 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
KR20120007708A (ko) * 2010-07-15 2012-01-25 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
KR101929478B1 (ko) * 2012-04-30 2018-12-14 삼성전자주식회사 매립 채널 어레이를 갖는 반도체 소자
KR102055299B1 (ko) * 2013-04-12 2019-12-16 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
CN108269758B (zh) * 2016-12-29 2019-08-23 联华电子股份有限公司 半导体元件的制作方法
KR102574450B1 (ko) * 2018-07-27 2023-09-04 삼성전자 주식회사 소자 특성을 향상시킬 수 있는 반도체 소자
CN110890365A (zh) * 2018-09-07 2020-03-17 长鑫存储技术有限公司 一种半导体存储器及其制备方法
CN210272309U (zh) * 2019-08-30 2020-04-07 长鑫存储技术有限公司 半导体结构
CN114664832A (zh) * 2020-04-30 2022-06-24 福建省晋华集成电路有限公司 半导体存储器件与其制作方法
CN111584489B (zh) * 2020-05-29 2022-05-20 福建省晋华集成电路有限公司 半导体存储器件与其制作方法
CN212810304U (zh) * 2020-09-04 2021-03-26 福建省晋华集成电路有限公司 存储器

Also Published As

Publication number Publication date
CN112018080A (zh) 2020-12-01
CN114267678A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
CN112018080B (zh) 存储器及其形成方法
KR100749035B1 (ko) 반도체 장치의 형성방법
US7491603B2 (en) Transistors of semiconductor device having channel region in a channel-portion hole and methods of forming the same
CN212810304U (zh) 存储器
CN110957318A (zh) 一种半导体结构及其制作方法
KR101129955B1 (ko) 반도체 소자 및 그 제조 방법
US20230363146A1 (en) Semiconductor memory device
US20050167719A1 (en) Memory device with vertical transistors and deep trench capacitors and method of fabricating the same
CN107808882B (zh) 半导体集成电路结构及其制作方法
GB2374458A (en) Self aligned contact holes
CN116133431B (zh) 半导体结构及其制备方法、电子设备
CN108122824B (zh) 半导体结构及其形成方法
CN111540738B (zh) 存储器及其形成方法
CN113517337A (zh) 半导体结构及其形成方法
CN113903661A (zh) 半导体器件的制造方法
CN110246841B (zh) 半导体元件及其制作方法
US6924204B2 (en) Split gate flash memory cell and manufacturing method thereof
CN110459507B (zh) 一种半导体存储装置的形成方法
CN114823310A (zh) 存储器件、半导体结构及其形成方法
US6852590B1 (en) Deep trench capacitor and method of fabricating the same
CN108155146B (zh) 半导体结构及其形成方法
US7394124B2 (en) Dynamic random access memory device
US11690217B2 (en) Dynamic random access memory with adhesion layer and method of manufacturing the same
US20080203482A1 (en) Transistors having gate pattern for self-alignment with channel impurity diffusion region in active region and methods of forming the same
JPH11330402A (ja) トレンチコンデンサの埋め込まれたストラップにおける分散を制御する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant