CN111951859B - 存储器装置和操作该存储器装置的方法 - Google Patents
存储器装置和操作该存储器装置的方法 Download PDFInfo
- Publication number
- CN111951859B CN111951859B CN201911413635.3A CN201911413635A CN111951859B CN 111951859 B CN111951859 B CN 111951859B CN 201911413635 A CN201911413635 A CN 201911413635A CN 111951859 B CN111951859 B CN 111951859B
- Authority
- CN
- China
- Prior art keywords
- target block
- block
- refresh
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000872 buffer Substances 0.000 claims abstract description 276
- 238000012546 transfer Methods 0.000 claims abstract description 67
- 230000004044 response Effects 0.000 claims abstract description 65
- 230000005540 biological transmission Effects 0.000 claims description 23
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 32
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 25
- 101100166455 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ccg-4 gene Proteins 0.000 description 14
- 101150114608 PPG1 gene Proteins 0.000 description 14
- 101100511529 Leishmania donovani LPG1 gene Proteins 0.000 description 10
- 101150108666 LPG3 gene Proteins 0.000 description 8
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 102100031954 Transcription and mRNA export factor ENY2 Human genes 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 101100481704 Arabidopsis thaliana TMK3 gene Proteins 0.000 description 2
- 101150010777 SUS5 gene Proteins 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 101100137815 Arabidopsis thaliana PRP8A gene Proteins 0.000 description 1
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- 101000920618 Homo sapiens Transcription and mRNA export factor ENY2 Proteins 0.000 description 1
- 101150085660 SUS2 gene Proteins 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
本技术涉及一种存储器装置和操作该存储器装置的方法。该存储器装置包括:目标块管理器,该目标块管理器被配置成存储将要执行刷新操作的目标块地址,并且当接收到自动刷新命令时输出用于对应于目标块地址的目标块的刷新信号;以及数据传输控制器,该数据传输控制器被配置成响应于刷新信号而输出用于在目标块或缓冲器块与临时缓冲器电路之间传输数据传输信号和缓冲器控制信号。
Description
技术领域
本公开涉及一种存储器装置和操作该存储器装置的方法,更具体地,涉及一种能够执行刷新操作的存储器装置和包括该存储器装置的存储器系统。
背景技术
存储器系统是在主机装置(例如计算机、智能电话或智能平板)的控制下存储数据的装置。存储器系统可以包括存储数据的存储器装置和根据来自主机的请求而控制存储器装置的存储器控制器。根据存储和保持数据的方法,可以将存储器装置划分为易失性存储器装置和非易失性存储器装置。易失性存储器装置是当电源中断时擦除所存储的数据的存储器装置,并且非易失性存储器装置是即使当电源中断时也可保持所存储的数据的存储器装置。
在此,非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)等。
理想地,存储在非易失性存储器装置中的数据需要永久保持,但是由于存储数据的存储器单元的物理特性,所存储的数据可能会随着时间而改变。
发明内容
本公开的实施方式提供一种能够执行用于防止存储在非易失性存储器装置中的数据改变的刷新操作的存储器装置,以及一种操作该存储器装置的方法。
根据本公开的一个实施方式的存储器装置包括:目标块,该目标块能够存储数据;缓冲器块,该缓冲器块能够在目标块的刷新操作期间临时存储目标块的数据;临时缓冲器电路,该临时缓冲器电路被配置成响应于缓冲器控制信号而临时存储或输出目标块或缓冲器块的数据;目标块管理器,该目标块管理器被配置成存储将要执行刷新操作的目标块的目标块地址,并且当接收到自动刷新命令时,输出用于对应于目标块地址的目标块的刷新信号;数据传输控制器,该数据传输控制器被配置成响应于刷新信号而输出用于在目标块或缓冲器块与临时缓冲器电路之间传输数据的第一传输信号或第二传输信号以及缓冲器控制信号;块擦除控制器,该块擦除控制器被配置成当目标块的数据从临时缓冲器电路传输到缓冲器块时输出用于擦除目标块的第一擦除信号和缓冲器控制信号,并且被配置成当目标块的数据从临时缓冲器电路传输到目标块时输出用于擦除缓冲器块的第二擦除信号和缓冲器控制信号;以及操作电路,该操作电路被配置成响应于第一传输信号或第二传输信号或者第一擦除信号或第二擦除信号,向目标块或缓冲器块传输读取操作电压、编程操作电压或擦除操作电压。
根据本公开的一个实施方式的存储器装置包括:目标块,该目标块能够存储数据;缓冲器块,该缓冲器块能够在目标块的刷新操作期间临时存储目标块的数据;临时缓冲器电路,该临时缓冲器电路被配置成响应于缓冲器控制信号而临时存储或输出目标块或缓冲器块的数据;目标块管理器,该目标块管理器被配置成存储和更新将要执行刷新操作的目标块的目标块地址,并且当接收到自刷新命令时,重复输出用于对应于更新的目标块地址的目标块的刷新信号,直到接收到刷新结束命令为止;数据传输控制器,该数据传输控制器被配置成响应于刷新信号而输出用于在目标块或缓冲器块与临时缓冲器电路之间传输数据的第一传输信号或第二传输信号和缓冲器控制信号;块擦除控制器,该块擦除控制器被配置成当目标块的数据从临时缓冲器电路传输到缓冲器块时,输出用于擦除目标块的第一擦除信号和缓冲器控制信号,并且被配置成当目标块的数据从临时缓冲器电路传输到目标块时,输出用于擦除缓冲器块的第二擦除信号和缓冲器控制信号;以及操作电路,该操作电路被配置成响应于第一传输信号或第二传输信号或者第一擦除信号或第二擦除信号,向目标块或缓冲器块传输读取操作电压、编程操作电压或擦除操作电压。
根据本公开的一个实施方式的存储器装置包括:目标块,该目标块能够存储数据;缓冲器块,该缓冲器块能够在目标块的刷新操作期间临时存储目标块的数据;临时缓冲器电路,该临时缓冲器电路被配置成临时存储或输出目标块或缓冲器块的数据;刷新命令确定器,该刷新命令确定器被配置成接收自动刷新命令、自刷新命令或刷新结束命令,并且根据接收到的命令输出自动刷新信号、自刷新开始信号或自刷新结束信号;目标块管理器,该目标块管理器被配置成当目标块的自动刷新操作或自刷新操作已经结束时存储下一个块的目标块地址,并且被配置成根据自动刷新命令、自刷新命令或刷新结束命令输出用于控制刷新操作的刷新信号;数据传输控制器,该数据传输控制器被配置成响应于刷新信号而控制目标块、缓冲器块和临时缓冲器电路之间的数据传输;以及块擦除控制器,该块擦除控制器被配置为根据数据从临时缓冲器电路传输到缓冲器块或目标块的顺序来控制目标块或缓冲器块的擦除操作。
根据本公开的一个实施方式的操作存储器装置的方法包括以下步骤:当接收到自动刷新命令时,将目标块的数据传输到临时缓冲器电路;将传输到临时缓冲器电路的数据编程到缓冲器块;擦除目标块;将编程到缓冲器块的数据传输到临时缓冲器电路;将传输到临时缓冲器电路的数据编程到目标块;以及擦除临时缓冲器块。
根据本公开的一个实施方式的操作存储器装置的方法包括:当接收到自刷新命令时,将目标块的数据传输到临时缓冲器电路;将传输到临时缓冲器电路的数据编程到缓冲器块;擦除目标块;将编程到缓冲器块的数据传输到临时缓冲器电路;将传输到临时缓冲器电路的数据编程回目标块;擦除临时缓冲器块;以及将目标块的下一个块的地址更新到下一个目标块。重复这些方法步骤,直到接收到刷新结束命令为止。
本技术可以通过刷新存储在存储器装置中的数据来防止存储在存储器装置中的数据的变化,因此本技术可以提高存储器装置的可靠性。
附图说明
图1是描述根据本公开的一个实施方式的存储器系统的图。
图2是具体描述根据本公开的一个实施方式的刷新控制器的图。
图3是具体描述根据本公开的第一实施方式的存储器装置的图。
图4是具体描述图3所示的控制逻辑及其操作方法的图。
图5A和图5B是描述包括一个平面的存储器装置的刷新操作的图。
图6是描述管理存储在目标块管理器中的目标块地址的方法的图。
图7是描述包括多个平面的存储器单元阵列的图。
图8和图9是描述包括多个平面的存储器装置的刷新操作的图。
图10是具体描述根据本公开的第一实施方式的刷新操作的图。
图11是具体描述根据本公开的第二实施方式的存储器装置的图。
图12是具体描述根据本公开的第二实施方式的刷新操作的图。
图13是具体描述根据本公开的第三实施方式的存储器装置的图。
图14是具体描述存储器块的配置的图。
图15和图16是描述根据本公开的第四实施方式的刷新操作的图。
图17至图21是描述根据本公开的第五实施方式的刷新操作的图。
图22是描述应用了本公开的存储器装置和存储器控制器的存储器卡系统的框图。
具体实施方式
对根据本说明书或本申请中公开的构思的实施方式的具体结构或功能描述的说明仅用于描述根据本公开的构思的实施方式。根据本公开的构思的实施方式可以以各种形式实现,并且该描述不限于本说明书或本申请中描述的实施方式。
因为各种修改和变化可以应用于根据本公开的构思的实施方式,并且根据本公开的构思的实施方式可以具有各种形式,所以在附图中示出了具体实施方式,并且在本说明书或本申请中对其进行了描述。然而,应当理解,根据本公开的构思的实施方式不应被解释为限于具体的公开形式,并且包括不脱离本公开的精神和技术范围的所有变化、等同物或替代物。
虽然诸如“第一”和/或“第二”等术语可能用来描述各种组件,但是这些组件不应限于上述术语。上述术语仅用于区分一个组件和另一组件。例如,在不脱离根据本公开的构思的范围的情况下,第一组件可以称为第二组件,并且类似地,第二组件可以称为第一组件。
应当理解,当一个组件被称为“连接”或“联接”到另一组件时,该组件可以直接连接或联接到另一组件,或者也可以存在一个或更多个中间组件。相反,应当理解,当一个组件被称为“直接连接”或“直接联接”到另一组件时,则不存在中间组件。应当类似地解释用于描述组件之间关系的其它表述,例如“在……之间”、“紧接在……之间”或“与……相邻”和“与……直接相邻”等。
本说明书中使用的术语仅用于描述特定实施方式,而并不旨在限制本公开。单数形式包括复数形式,除非上下文另有明确说明。在本说明书中,应当理解,术语“包括”或“具有”等表示存在本说明书中描述的特征、数字、步骤、操作、组件、部件或其组合,但是不排除存在或添加一个或更多个其它特征、数字、步骤、操作、组件、部件或其组合的可能性。
只要没有进行不同的定义,本文所使用的所有术语(包括技术或科学术语)都具有本公开所属领域的技术人员通常理解的含义。在通用词典中定义的术语应当被解释为具有与在相关技术的背景下解释的含义相同的含义,并且除非在本说明书中另有明确定义,否则不应当被解释为具有理想化的或过于正式的含义。
在描述实施方式时,省略了对在本公开的技术领域中公知的并且与本公开不直接相关的技术内容的描述。这旨在通过省略不必要的描述来更清楚地公开本公开的主旨。
在下文中,参照附图详细描述本公开的实施方式,使得本公开所属领域的技术人员可以实现本公开的技术精神。
图1是描述根据本公开的一个实施方式的存储器系统的图。
参照图1,存储器系统1000可以包括存储数据的存储器装置1100和可以响应于来自主机2000的请求而控制存储器装置1100的存储器控制器1200。
存储器装置1100可以响应于存储器控制器1200的控制而操作。存储器装置1100可以包括存储数据的多个存储器块。存储器块可以包括多个存储器单元。存储器装置1100可以由NAND闪存存储器、垂直NAND闪存存储器、NOR闪存存储器、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)等构成。在本说明书中,假设存储器装置1100是NAND闪存存储器。
存储器控制器1200可以响应于来自主机2000的请求而控制存储器装置1100,并且可以在没有来自主机2000的请求的情况下执行管理存储器装置1100的后台操作。例如,存储器控制器1200可以执行诸如损耗均衡或垃圾收集的后台操作。
存储器控制器1200可以执行诸如闪存转换层(FTL)的固件以控制主机2000与存储器装置1100之间的通信。闪存转换层可以从主机2000接收数据和逻辑块地址,并且可以将逻辑块地址转换为物理块地址。为此,存储器控制器1200可以存储和管理逻辑块地址和物理地址的逻辑物理地址映射表。
存储器控制器1200可以根据来自主机2000的请求而控制存储器装置1100执行编程操作、读取操作或擦除操作等。在编程操作期间,存储器控制器1200可以向存储器装置1100提供编程命令、物理块地址和数据。在读取操作期间,存储器控制器1200可以向存储器装置1100提供读取命令和物理块地址。在擦除操作期间,存储器控制器1200可以向存储器装置1100提供擦除命令和物理块地址。
存储器控制器1200可以包括用于在主机2000和存储器装置1100之间交换数据的缓冲器存储器(未示出)。缓冲器存储器可以被包括在存储器控制器1200内部,或者可以设置在存储器控制器1200外部。例如,存储器控制器1200可以将从主机2000输入的数据临时存储在缓冲器存储器中,然后将临时存储在缓冲器存储器中的数据发送到存储器装置1100。此外,缓冲器存储器可以用作存储器控制器1200的操作存储器和高速缓存存储器,并且可以存储由存储器控制器1200执行的代码或命令。例如,缓冲器存储器可以由例如双倍数据速率同步动态随机存取存储器(DDRSDRAM)、DDR4SDRAM、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)或Rambus动态随机存取存储器(DRAM)的动态随机存取存储器(DRAM)实现或由静态随机存取存储器(SRAM)实现。
在本实施方式中,存储器控制器1200可以包括刷新控制器1300以保持存储在存储器装置1100中的数据。也即是说,存储器控制器1200可以输出各种刷新命令,使得存储器装置1100可以执行刷新操作,并且此时可使用刷新控制器1300。
下面具体描述能够控制上述刷新操作的存储器控制器1200的配置。
图2是具体描述根据本公开的一个实施方式的刷新控制器的图。
参照图2,刷新控制器1300可以包括自动刷新控制器1310和自刷新控制器1320。
自动刷新控制器1310可以输出使存储器装置1100对选定存储器块执行刷新操作的自动刷新命令CMD_AR。换句话说,自动刷新命令CMD_AR可以是用于对一个选定目标块执行刷新操作的命令。
因此,存储器装置1100可以在响应于自动刷新命令CMD_AR而对作为刷新目标块的目标块执行刷新操作之后结束刷新操作。在此,目标块可以被表述为牺牲块(victimblock),但是在下面的实施方式中,刷新目标块被定义为目标块。
当执行后台操作时或当存储器装置1100处于空闲状态时,可以激活自动刷新控制器1310。为此,自动刷新控制器1310可以包括用于确定存储器装置1100的状态的状态确定器1311。例如,状态确定器1311可以向存储器装置1100输出状态检查信号。当从存储器装置1100接收的状态信号指示所有状态信号均为空闲状态时,状态确定器1311可以生成用于执行自动刷新操作的自动刷新使能信号。当状态确定器1311生成自动刷新使能信号时,自动刷新控制器1310可以向存储器装置1100输出自动刷新命令CMD_AR。
自刷新控制器1320可以输出自刷新命令CMD_SR和刷新结束命令CMD_FIN。自刷新命令CMD_SR可以是使存储器装置1100在无需另外的刷新命令的情况下自行选择存储器块的同时执行刷新操作的命令,并且刷新结束命令CMD_FIN可以是用于结束由存储器装置1100执行的自刷新操作的命令。例如,在响应于自刷新命令CMD_SR而对目标块执行刷新操作之后,即使没有从存储器控制器1300接收到另外的刷新命令,存储器装置1100也可以新选择下一个目标块,并且可以自行对新选择的目标块执行刷新操作。也即是说,存储器装置1100可以在改变目标块的同时连续地执行刷新操作,直到从自刷新控制器1320接收到刷新结束命令CMD_FIN为止。当从图1的主机2000接收到正常操作请求时或者当将要执行另一后台操作时,自刷新控制器1320可以输出刷新结束命令CMD_FIN。
当存储器装置1100处于空闲状态时,自刷新控制器1320也可以被激活,因此自刷新控制器1320可以共享被包括在自动刷新控制器1310中的状态确定器。
例如,当没有执行除刷新操作之外的后台操作时,刷新控制器1300可以激活自刷新控制器1320。当正在执行另一后台操作时,执行刷新操作的时间较短,因此刷新控制器1300可以激活自动刷新控制器1310。
图3示出了包括自动刷新控制器1310和自刷新控制器1320两者的刷新控制器1300。然而,在一个实施方式中,根据图1的存储器系统1000,刷新控制器1300可以仅包括自动刷新控制器1310和自刷新控制器1320中的任何一个。
图3是具体描述根据本公开的第一实施方式的存储器装置的图。
参照图3,第一实施方式示出了能够响应于自动刷新命令CMD_AR而执行刷新操作的存储器装置1100。
存储器装置1100可以包括存储器单元阵列100、控制逻辑200、操作电路300和临时缓冲器电路400。
存储器单元阵列100可以包括存储数据的第一存储器块BLK1至第z存储器块BLKz。第一存储器块BLK1至第z存储器块BLKz中的每一个可以包括多个存储器单元,并且可以被配置成彼此等同。第一存储器块BLK1至第z存储器块BLKz中的任何一个块可以被选择作为目标块T_BLK,并且另一个块可以被选择作为缓冲器块B_BLK。目标块T_BLK可以是将要对其执行刷新操作的存储器块,并且缓冲器块B_BLK可以是能够在目标块T_BLK的刷新操作期间临时存储目标块T_BLK的数据的存储器块。因此,在刷新操作期间,目标块T_BLK的地址可以是可变的,并且缓冲器块B_BLK的地址对于刷新操作可以是固定的。也即是说,第一存储器块BLK1至第z存储器块BLKz中用于刷新操作的任何一个块可以被设置为缓冲器块B_BLK。
控制逻辑200可以被配置成响应于自动刷新命令CMD_AR而输出用于执行自动刷新操作的控制信号。具体地,控制逻辑200可以包括目标块管理器210、数据传输控制器220和块擦除控制器230。此外,控制逻辑200还可以包括用于执行正常编程操作、读取操作或擦除操作的配置。控制逻辑200可以实现为硬件、软件或硬件和软件的组合。例如,控制逻辑200可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
当接收到自动刷新命令CMD_AR时,目标块管理器210可以输出用于开始刷新操作的刷新信号。数据传输控制器220可以在刷新操作期间输出用于读取目标块T_BLK或缓冲器块B_BLK的数据或者用于在目标块T_BLK或缓冲器块B_BLK中编程数据的传输信号TRAN和缓冲器控制信号B_SIG。块擦除控制器230可以在刷新操作期间输出用于擦除目标块T_BLK或缓冲器块B_BLK的擦除信号ERA和缓冲器控制信号B_SIG。
操作电路300可以响应于传输信号TRAN或擦除信号ERA而生成并且输出用于执行读取操作或编程操作的操作电压Vop。例如,当在刷新操作期间从目标块T_BLK读取数据时,操作电路300可以将用于执行读取操作的操作电压Vop传输到目标块T_BLK。当在刷新操作期间从缓冲器块B_BLK读取数据时,操作电路300可以将用于执行读取操作的操作电压Vop传输到缓冲器块B_BLK。当在刷新操作期间在目标块T_BLK中编程数据时,操作电路300可以将用于执行编程操作的操作电压Vop传输到目标块T_BLK。当在刷新操作期间在缓冲器块B_BLK中编程数据时,操作电路300可以将用于执行编程操作的操作电压Vop传输到缓冲器块B_BLK。
临时缓冲器电路400可以包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm可以通过位线连接到第一存储器块BLK1至第z存储器块BLKz,以发送和接收数据DATA。例如,第一页缓冲器PB1至第m页缓冲器PBm可以在刷新操作期间响应于缓冲器控制信号B_SIG而临时存储从目标块T_BLK读取的数据,并且可以将临时存储的数据发送到缓冲器块B_BLK。相反,第一页缓冲器PB1至第m页缓冲器PBm可以在刷新操作期间响应于缓冲器控制信号B_SIG而临时存储从缓冲器块B_BLK读取的数据,并且可以将临时存储的数据发送到目标块T_BLK。
下面具体描述在刷新操作期间上述装置的操作方法。
图4是具体描述图3所示的控制逻辑及其操作方法的图。
参照图4,目标块管理器210可以存储目标块T_BLK的地址。当接收到自动刷新命令CMD_AR时,目标块管理器210可以将用于执行自动刷新操作的刷新信号REF_S与目标块T_BLK的地址(以下称为目标块地址)一起输出。可以将目标块地址设置为执行刷新操作的块旁边的块的地址。例如,可以根据预定次序依次选择目标块地址,或者可以根据存储器块的当前状态来选择目标块地址。例如,当执行对第一存储器块BLK1的自动刷新操作时,如果对第一存储器块BLK1的自动刷新操作已经结束,则可以将作为下一个刷新目标的第二存储器块BLK2的地址设置为目标块地址。因此,当接收到自动刷新命令CMD_AR时,目标块管理器210可以输出用于刷新与预先设置的目标块地址相对应的存储器块的刷新信号REF_S。
数据传输控制器220可以响应于刷新信号REF_S而将存储在目标块T_BLK中的数据传输到临时缓冲器电路400(①),并且可以输出用于将临时存储在临时缓冲器电路400中的数据传输(②)到缓冲器块B_BLK的第一传输信号1TRAN和缓冲器控制信号B_SIG。例如,第一传输信号1TRAN可以是用于读取目标块T_BLK的数据并且然后将临时存储在临时缓冲器电路400中的数据编程到缓冲器块B_BLK的信号,并且缓冲器控制信号B_SIG可以是用于感测和临时存储目标块T_BLK的数据然后将临时存储的数据传输到缓冲器块B_BLK的信号。
在操作电路300响应于第一传输信号1TRAN而输出用于读取目标块T_BLK的操作电压Vop之后,操作电路300可以输出用于将临时存储在临时缓冲器电路400中的目标块T_BLK的数据编程到缓冲器块B_BLK的操作电压Vop。也即是说,操作电路300可以响应于第一传输信号1TRAN而输出用于将存储在目标块T_BLK中的数据回拷(copying back)到缓冲器块B_BLK的操作电压Vop。例如,响应于第一传输信号1TRAN而输出的操作电压Vop可以包括读取电压、读取通过电压、编程电压、编程通过电压和编程验证电压。
当根据第一传输信号1TRAN和缓冲器控制信号B_SIG将存储在目标块T_BLK中的所有数据传输到缓冲器块B_BLK时,数据传输控制器220可以向块擦除控制器230输出第一传输结束信号1FIN_T。
当第一传输结束信号1FIN_T输入时,块擦除控制器230可以输出用于擦除(③)目标块T_BLK的第一擦除信号1ERA和缓冲器控制信号B_SIG。
操作电路300可以响应于第一擦除信号1ERA而输出用于擦除目标块T_BLK的操作电压Vop。例如,响应于第一擦除信号1ERA而输出的操作电压Vop可以包括擦除电压、擦除通过电压和擦除验证电压。另选地,根据执行擦除操作的方法,操作电路300可以浮置所有字线或者可以向字线施加0V的电压,而可以不向连接到目标块T_BLK的字线施加操作电压Vop。
当根据第一擦除信号1ERA和缓冲器控制信号B_SIG擦除了目标块T_BLK时,块擦除控制器230可以向数据传输控制器220输出擦除结束信号FIN_E。
数据传输控制器220可以响应于擦除结束信号FIN_E而将存储在缓冲器块B_BLK中的数据传输到临时缓冲器电路400(④),并且可以输出用于将临时存储在临时缓冲器电路400中的数据传输(⑤)到目标块T_BLK的第二传输信号2TRAN和缓冲器控制信号B_SIG。例如,第二传输信号2TRAN可以是用于读取缓冲器块B_BLK的数据并且然后将临时存储在临时缓冲器电路400中的数据编程到目标块T_BLK的信号,并且缓冲器控制信号B_SIG可以是用于感测和临时存储缓冲器块B_BLK的数据然后将临时存储的数据传输到目标块T_BLK的信号。
在操作电路300响应于第二传输信号2TRAN而输出用于读取缓冲器块B_BLK的操作电压Vop之后,操作电路300可以输出用于将临时存储在临时缓冲器电路400中的缓冲器块B_BLK的数据编程到目标块T_BLK的操作电压Vop。也即是说,操作电路300可以响应于第二传输信号2TRAN而输出用于将存储在缓冲器块B_BLK中的数据回拷到目标块T_BLK的操作电压Vop。例如,响应于第二传输信号2TRAN而输出的操作电压Vop可以包括读取电压、读取通过电压、编程电压、编程通过电压和编程验证电压。
当根据第二传输信号2TRAN和缓冲器控制信号B_SIG将存储在缓冲器块B_BLK中的所有数据传输到目标块T_BLK时,数据传输控制器220可以向块擦除控制器230输出第二传输结束信号2FIN_T。
当第二传输结束信号2FIN_T输入时,块擦除控制器230可以输出用于擦除(⑥)缓冲器块B_BLK的第二擦除信号2ERA和缓冲器控制信号B_SIG。
操作电路300可以响应于第二擦除信号2ERA而输出用于擦除缓冲器块B_BLK的操作电压Vop。例如,响应于第二擦除信号2ERA而输出的操作电压Vop可以包括擦除电压、擦除通过电压和擦除验证电压。另选地,根据执行擦除操作的方法,操作电路300可以浮置所有字线或者可以向字线施加0V的电压,而可以不向连接到目标块T_BLK的字线施加操作电压Vop。
当根据第二擦除信号2ERA和缓冲器控制信号B_SIG擦除了缓冲器块B_BLK时,块擦除控制器230可以向目标块管理器210输出地址计数信号ADD_C。
当地址计数信号ADD_C输入时,目标块管理器210可以将刷新操作已经结束的块的地址更新为下一个块的地址,然后可以结束自动刷新操作。
图5A和图5B是描述包括一个平面的存储器装置的刷新操作的图。
图5A示出了在同一平面中执行的刷新操作,并且图5B示出了刷新操作前后存储数据的位置。
参照图5A,存储器单元阵列110可以包括一个平面,并且该平面可以包括多个存储器块。在图5A中,第一存储器块BLK1至第六存储器块BLK6被包括在平面中,但是被包括在平面中的存储器块的数量不限于此。第一存储器块BLK1至第六存储器块BLK6中的每一个可以包括多个页,并且每一个页可以包括多个存储器单元。
在图5A中,假设第一存储器块BLK1至第五存储器块BLK5是用于存储数据的存储器块,而第六存储器块BLK6是被分配用于执行刷新操作的存储器块。也即是说,被分配用于执行刷新操作的第六存储器块BLK6可以是图4的缓冲器块B_BLK。因此,第六存储器块BLK6可以在执行刷新操作之前和执行刷新操作之后保持擦除状态。
当第一存储器块BLK1至第五存储器块BLK5中的第四存储器块BLK4是图4的目标块T_BLK时,存储在第四存储器块BLK4中的数据可以是第四刷新数据REF_Data4。参照图4和图5A,第四存储器块BLK 4的刷新操作具体描述如下。
数据传输控制器220可以响应于刷新信号REF_S而将存储在第四存储器块BLK4中的第四刷新数据传输到临时缓冲器电路400(①),并且可以输出用于将临时存储在临时缓冲器电路400中的数据传输(②)到第六存储器块BLK6的第一传输信号1TRAN和缓冲器控制信号B_SIG。
在操作电路300响应于第一传输信号1TRAN而输出用于读取第四存储器块BLK4的操作电压Vop之后,操作电路300可以输出用于将临时存储在临时缓冲器电路400中的第四存储器块BLK4的数据编程到第六存储器块BLK6的操作电压Vop。也即是说,操作电路300可以响应于第一传输信号1TRAN而输出用于将存储在第四存储器块BLK4中的数据回拷到第六存储器块BLK6的操作电压Vop。例如,响应于第一传输信号1TRAN而输出的操作电压Vop可以包括读取电压、读取通过电压、编程电压、编程通过电压和编程验证电压。
当根据第一传输信号1TRAN和缓冲器控制信号B_SIG将存储在第四存储器块BLK4中的所有数据传输到第六存储器块BLK6时,数据传输控制器220可以向块擦除控制器230输出第一传输结束信号1FIN_T。
当擦除了第四存储器块BLK4时,块擦除控制器230可以向数据传输控制器220输出擦除结束信号FIN_E。数据传输控制器220可以响应于擦除结束信号FIN_E而将存储在第六存储器块BLK6中的数据传输到临时缓冲器电路400(③),并且可以输出用于将临时存储在临时缓冲器电路400中的数据传输(④)到第四存储器块BLK4的第二传输信号2TRAN和缓冲器控制信号B_SIG。
在操作电路300响应于第二传输信号2TRAN输出用于读取第六存储器块BLK6的操作电压Vop之后,操作电路300可以输出用于将临时存储在临时缓冲器电路400中的第六存储器块BLK6的数据编程到第四存储器块BLK4的操作电压Vop。也即是说,操作电路300可以响应于第二传输信号2TRAN而输出用于将存储在第六存储器块BLK6中的数据回拷到第四存储器块BLK4的操作电压Vop。例如,响应于第二传输信号2TRAN而输出的操作电压Vop可以包括读取电压、读取通过电压、编程电压、编程通过电压和编程验证电压。
当根据第二传输信号2TRAN和缓冲器控制信号B_SIG将存储在第六存储器块BLK6中的所有数据通过临时缓冲器电路400传输到第四存储器块BLK4时,数据传输控制器220可以向块擦除控制器230输出第二传输结束信号2FIN_T。
当第二传输结束信号2FIN_T输入时,块擦除控制器230可以输出用于擦除第六存储器块BLK6的第二擦除信号2ERA和缓冲器控制信号B_SIG。
操作电路300可以响应于第二擦除信号2ERA而输出用于擦除第六存储器块BLK6的操作电压Vop。例如,响应于第二擦除信号2ERA而输出的操作电压Vop可以包括擦除电压、擦除通过电压和擦除验证电压。另选地,根据执行擦除操作的方法,操作电路300可以浮置所有字线或者可以向字线施加0V的电压,而可以不向连接到第四存储器块BLK4的字线施加操作电压Vop。
当根据第二擦除信号2ERA和缓冲器控制信号B_SIG擦除了第六存储器块BLK6时,块擦除控制器230可以向目标块管理器210输出地址计数信号ADD_C。
当地址计数信号ADD_C输入时,目标块管理器210可以将刷新操作已经结束的块的地址更新为下一个块的地址,然后可以结束自动刷新操作。
在现有的刷新操作中,读取在目标块T_BLK中编程的数据并将其输出到存储器控制器,然后使用被读取到存储器控制器的数据对目标块执行编程操作。然而,在根据本实施方式的刷新操作中,在目标块T_BLK中编程的数据临时存储在缓冲器块B_BLK中,而不被输出到存储器控制器,并且然后可以对被编程在缓冲器块B_BLK中的数据进行重新编程。
结果,根据本公开的刷新操作可以在存储器装置内部执行,而无需在存储器装置与存储器控制器之间进行数据输入和输出。因此,存储器控制器不生成用于对被编程到目标块的数据进行重新编程的映射数据。因此,不会发生在刷新操作期间生成和管理映射数据的成本。
图6是描述管理存储在目标块管理器中的目标块地址的方法的图。
参照图6,目标块管理器210可以存储和更新目标块地址。例如,当第一存储器块BLK1的地址被存储为目标块地址时,可以对第一存储器块BLK1执行刷新操作。当第一存储器块BLK1的刷新操作已经结束时,目标块管理器210可以将目标块地址从第一存储器块BLK1改变为第二存储器块BLK2的地址。在根据第一实施方式的自动刷新操作中,可以仅执行对选定目标块T_BLK的刷新操作。因此,当选定目标块T_BLK的刷新操作已经结束时,只有目标块地址可以被更新为用于下一刷新操作的存储器块BLK2的地址,并且可以结束自动刷新操作。
用于下一刷新操作的目标块地址可以根据预定顺序依次选择,但是可以考虑被包括在存储器装置中的存储器块的当前状态来选择。例如,在被包括在存储器装置中的多个存储器块中,可以基于执行编程操作的时间来选择将要对其执行下一刷新的存储器块的地址作为下一个目标块地址。更具体地,可以按照从执行编程操作的时间起经过的时间的顺序来选择存储器块的地址。
图7是描述包括多个平面的存储器单元阵列的图。参照图7,选定存储器装置的存储器单元阵列100可以包括多个平面平面1、平面2、平面3和平面4。例如,当存储器单元阵列100包括第一平面至第四平面平面1、平面2、平面3和平面4时,缓冲器块B_BLK可以被设置到第一平面至第四平面平面1、平面2、平面3和平面4中的每一个中,或者可以被设置到第一平面至第四平面平面1、平面2、平面3和平面4中的至少一个平面中。例如,当第一平面至第四平面平面1、平面2、平面3和平面4中的每一个包括第一存储器块BLK1至第六存储器块BLK6时,第一存储器块BLK1至第五存储器块BLK5可以用于存储正常数据(或用户数据),并且第六存储器块BLK6可以用于在刷新操作期间临时存储目标块T_BLK的数据。因此,在执行刷新操作之前,缓冲器块B_BLK可以总是保持在擦除状态。
当目标块T_BLK和缓冲器块B_BLK被包括在同一平面中时,可以使用如上参照图4所述的共同连接到目标块T_BLK和缓冲器块B_BLK的临时缓冲器电路400来传输数据。
当目标块T_BLK和缓冲器块B_BLK被包括在不同的平面中时,可以通过不同的临时缓冲器电路来传输数据。这种情况下的数据传输方法具体描述如下。
图8和图9是描述包括多个平面的存储器装置的刷新操作的图。
参照图8,在描述刷新操作之前,描述包括多个平面平面1和平面2以及临时缓冲器电路400_1和400_2的存储器单元阵列100的配置。
第一临时缓冲器电路400_1可以连接到第一平面平面1,并且第一临时缓冲器电路400_1可以选择性地连接到被包括在第一平面平面1中的所有存储器块BLK1至BLK6。第一临时缓冲器电路400_1可以响应于数据输出信号D_OUT向第一数据线DL_a输出数据。
第二临时缓冲器电路400_2可以连接到第二平面平面2,并且第二临时缓冲器电路400_2可以选择性地连接到被包括在第二平面平面2中的所有存储器块BLK1至BLK6。第二临时缓冲器电路400_2可以响应于数据输入信号D_IN而临时存储被加载在第二数据线DL_b中的数据。第一数据线DL_a和第二数据线DL_b可以彼此连接。
在上述结构中,在假设第一平面平面1的第四存储器块BLK4是目标块T_BLK并且第二平面平面2的第六存储器块BLK6是缓冲器块B_BLK的情况下,刷新操作描述如下。
存储在第一平面平面1的第四存储器块BLK4中的数据REF_Data4可以传输到第一临时缓冲器电路400_1。例如,当数据输出信号D_OUT输入到第一临时缓冲器电路400_1时,第一临时缓冲器电路400_1可以通过第一数据线DL_a输出临时存储的数据REF_Data4。
因为第一数据线DL_a和第二数据线DL_b彼此连接,所以第二临时缓冲器电路400_2可以响应于数据输入信号D_IN而临时存储被加载在第二数据线DL_b中的数据REF_Data4。
临时存储在第二临时缓冲器电路400_2中的数据REF_Data4可以被编程到第二平面平面2的与缓冲器块B_BLK相对应的第六存储器块BLK6。
接下来,可以执行被包括在第一平面平面1中的第四存储器块BLK4的擦除操作。
参照图9,当被包括在第一平面平面1中的第四存储器块BLK4的擦除操作已经结束时,可以将被编程在第二平面平面2的第六存储器块BLK6中的数据REF_Data4通过第二临时缓冲器电路400_2、第二数据线DL_b、第一数据线DL_a和第一临时缓冲器电路400_1而再次回拷到第一平面平面1的作为目标块的第四存储器块BLK4。
在第一平面平面1的第四存储器块BLK4中对数据REF_Data4进行了重新编程时,可以执行第二平面平面2的与缓冲器块B_BLK相对应的第六存储器块BLK6的擦除操作。
图10是具体描述根据本公开的第一实施方式的刷新操作的图。
参照图10,因为根据上述第一实施方式的刷新操作是自动刷新操作,所以当选定目标块的刷新操作完成时,可以结束该刷新操作,而不执行下一个块的刷新操作。
因此,可以如下执行自动刷新操作。
当从存储器控制器接收到自动刷新命令时(S901),存储器装置可以将目标块的数据读取到临时缓冲器电路(S902)。当存储器装置是非易失性存储器装置时,可以以目标块中所包括的数据的页为单位执行读取操作。
接下来在步骤S902,可以将存储在临时缓冲器电路中的数据编程到缓冲器块(S903)。
在将数据编程到缓冲器块时(S903),可以执行目标块的擦除操作(S904)。
接下来在步骤S904,缓冲器块的数据被读取到临时缓冲器电路并且被临时存储(S905),并且可以将临时缓冲器电路的数据重新编程到目标块(S906)。
将数据被重新编程到了目标块时,可以为下一个目标块的刷新操作执行缓冲器块的擦除操作(S907),并且可以更新下一个目标块地址(S908)。
在更新了下一个目标块地址时,可以结束自动刷新命令的刷新操作。
图11是具体描述根据本公开的第二实施方式的存储器装置的图。
参照图11,第二实施方式示出了能够响应于自刷新命令CMD_SR.而执行刷新操作的存储器装置1100。可以从接收到自刷新命令CMD_SR的时间开始在存储器装置1100自行更新目标块地址的同时执行自刷新操作,直到接收到刷新结束命令CMD_FIN为止。
在图11所示的配置中,除了目标块管理器210之外的其余配置与上面参照图4描述的配置相同,因此省略了重复的描述。
在第二实施方式中,当自刷新命令CMD_SR输入时,目标块管理器210可以输出用于开始目标块T_BLK的刷新操作的刷新信号REF_S。当目标块T_BLK的刷新操作完成时,块擦除控制器230可以向目标块管理器210输出地址计数信号ADD_C,并且目标块管理器210可以将对应于完成了刷新操作的目标块T_BLK的目标块地址更新为对应于执行下一刷新的目标块的地址。
当没有接收到刷新结束命令CMD_FIN时,目标块管理器210可以输出刷新信号REF_S以对经更新的目标块地址执行刷新操作。
数据传输控制器220和块擦除控制器230可以输出第一传输信号1TRAN或第二传输信号2TRAN、第一擦除信号1ERA或第二擦除信号2ERA以及缓冲器控制信号B_SIG,以对新改变的目标块执行刷新操作。
当接收到刷新结束命令CMD_FIN时,目标块管理器210可以执行刷新操作直到当前正在进行刷新操作的目标块T_BLK为止、更新下一个目标块地址、然后结束刷新操作。例如,当接收到刷新结束命令CMD_FIN时,目标块管理器210可以响应于地址计数信号ADD_C来更新目标块地址,然后可以不输出刷新信号REF_S来结束自刷新操作。
图12是具体描述根据本公开的第二实施方式的刷新操作的图。
参照图12,当存储器装置接收到自刷新命令时(S1101),存储器装置可以对目标块执行刷新操作。可以与以上参照图10描述的步骤S902至S908等同地执行对目标块的刷新操作。
当目标块的刷新操作已经结束时,存储器装置可以确定是否接收到刷新结束命令(S1103)。
当没有接收到刷新结束命令时(否),存储器装置可以在改变目标块的地址的同时重复图10的步骤S902至S908。
当接收到刷新结束命令时(是),存储器装置可以结束自刷新操作。
图13是具体描述根据本公开的第三实施方式的存储器装置的图。
参照图13,第三实施方式示出了能够支持第一实施方式和第二实施方式中描述的自动刷新操作和自刷新操作两者的存储器装置1100。
在图13所示的配置中,除了刷新命令确定器210_1和目标块管理器210之外的其余配置与上面参照图4或图11描述的配置相同,因此省略了重复描述。
在第三实施方式中,刷新命令确定器210_1可以根据输入的刷新相关的命令输出不同的信号。例如,当自动刷新命令CMD_AR输入时,刷新命令确定器210_1可以输出自动刷新信号AR_S,当自刷新命令CMD_SR输入时,刷新命令确定器210_1可以输出自刷新信号,并且当刷新结束命令CMD_FIN输入时,刷新命令确定器210_1可以输出自刷新结束信号SR_F。
因为目标块管理器210用于区分自动刷新信号AR_S、自刷新信号SR_S和自刷新结束信号SR_F,所以可以通过连接在刷新命令确定器210_1和目标块管理器210之间的不同线路输出自动刷新信号AR_S、自刷新信号SR_S和自刷新结束信号SR_F。
当自动刷新信号AR_S输入时,目标块管理器210可以输出用于执行目标块T_BLK的刷新操作的刷新信号REF_S。当响应于自动刷新信号AR_S而输出刷新信号REF_S时,目标块管理器210可以响应于地址计数信号ADD_C而更新目标块地址,然后在不输出刷新信号REF_S的情况下结束刷新操作。
当自刷新信号SR_S输入时,目标块管理器210可以输出用于执行目标块T_BLK的刷新操作的刷新信号REF_S。当响应于自刷新信号SR_S而输出刷新信号REF_S时,目标块管理器210可以响应于地址计数信号ADD_C而更新目标块地址,然后通过重复输出刷新信号REF_S来继续刷新操作。
当自刷新结束信号SR_F输入时,目标块管理器210可以更新目标块地址,然后在不输出刷新信号REF_S的情况下结束自刷新操作。
当存储器装置由非易失性存储器装置实现时,因为非易失性存储器装置以页为单位进行操作,所以也可以以页为单位执行刷新操作。以页为单位执行刷新操作的方法具体描述如下。
图14是具体描述存储器块的配置的图。
参照图14,彼此平行布置的第一选择线、字线和第二选择线可以连接到存储器块BLKz。例如,可以在第一选择线和第二选择线之间彼此平行地布置字线。在此,第一选择线可以是源极选择线SSL,并且第二选择线可以是漏极选择线DSL。
更具体地,存储器块BLKz可以包括连接在位线BL1至BLm和源极线SL之间的多个串ST。位线BL1至BLm可以分别连接到串ST,并且源极线SL可以共同地连接到串ST。因为串ST可以被配置成彼此相同,所以将连接到第一位线BL1的串ST作为示例来具体描述。
串ST可以包括串联在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元F1至F16和漏极选择晶体管DST。一个串ST可以包括源极选择晶体管SST和漏极选择晶体管DST中的至少一个,并且数量大于图中所示的存储器单元F1至F16的数量的存储器单元也可以被包括在串ST中。
源极选择晶体管SST的源极可以连接到源极线SL,并且漏极选择晶体管DST的漏极可以连接到第一位线BL1。存储器单元F1至F16可以串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。被包括在不同串ST中的源极选择晶体管SST的栅极可以连接到源极选择线SSL,而漏极选择晶体管DST的栅极可以连接到漏极选择线DSL,并且存储器单元F1至F16的栅极可以连接到多条字线WL1至WL16。不同串ST中所包括的存储器单元中的连接到相同字线的一组存储器单元可以被称为一个物理页PPG。因此,与字线WL1至WL16的数量相同的物理页PPG可以被包括在存储器块BLKz中。
一个存储器单元可以存储一位数据。这通常被称为单层单元(SLC)方法。在这种情况下,一个物理页PPG可以存储一个逻辑页的数据。一个逻辑页的数据可以包括与一个物理页PPG中所包括的存储器单元数量相同的数据位。另选地,一个存储器单元可以存储两位或更多位数据。在这种情况下,一个物理页PPG可以存储两个或更多个逻辑页的数据。在一个存储器单元中存储两位数据的方法称为被多层单元(MLC)方法。最近,随着被存储在一个存储器单元中的数据位数的增加,在一个存储器单元中存储三位数据的方法被称为三层单元(TLC)方法,而在一个存储器单元中存储四位数据的方法被称为四层单元(QLC)方法。此外,正在开发存储多位数据的存储器单元方法。
因为近年来已经广泛使用在一个存储器单元中存储两位数据的方法,所以在下面描述的第四实施方式中作为示例描述了由三层单元(TLC)方法驱动的存储器装置的刷新操作。
图15和图16是描述根据本公开的第四实施方式的刷新操作的图。假设第一存储器块BLK1是目标块T_BLK,并且第z存储器块BLKz是缓冲器块B_BLK。
参照图15,在通过三层单元(TLC)方法驱动的存储器装置的情况下,三条逻辑页数据可以存储在目标块T_BLK中所包括的物理页PPG1至PPGi中的每一个中。例如,第一逻辑页数据LPG1可以是最低有效位(LSB)数据,第二逻辑页数据LPG2可以是中间有效位(CSB)数据,第三逻辑页数据LPG3可以是最高有效位(MSB)数据。
在刷新操作期间,因为需要分别保持第一逻辑页数据LPG1至第三逻辑页数据LPG3,所以临时缓冲器电路400可以包括用于存储第一逻辑页数据LPG1至第三逻辑页数据LPG3的至少三个锁存器L1至L3。例如,被包括在临时缓冲器电路400中的每个页缓冲器可以包括至少三个锁存器L1至L3。
在刷新操作期间,可以将存储在第一物理页PPG1中的第一逻辑页数据LPG1传输到临时缓冲器电路400的第一锁存器L1,可以将存储在第一物理页PPG1中的第二逻辑页数据LPG2传输到临时缓冲器电路400的第二锁存器L2,并且可以将存储在第一物理页PPG1中的第三逻辑页数据LPG3传输到临时缓冲器电路400的第三锁存器L3。
此时,可以将作为刷新操作目标的目标块T_BLK和被包括在目标块T_BLK中的第一物理页PPG1的地址存储在目标块管理器210中。例如,目标块T_BLK的地址不会改变,直到被包括在目标块T_BLK中的所有物理页PPG1至PPGi的刷新操作完成为止。
参照图16,当存储在第一物理页PPG1中的第一逻辑页数据LPG1至第三逻辑页数据LPG3分别存储在临时缓冲器电路400的第一锁存器L1至第三锁存器L3中时,可以将存储在临时缓冲器电路400的第一锁存器L1至第三锁存器L3中的第一逻辑页数据LPG1至第三逻辑页数据LPG3编程到被选定为缓冲器块B_BLK的块BLKz的第一物理页PPG1中。
在将第一逻辑页数据LPG1至第三逻辑页数据LPG3全部编程到缓冲器块B_BLK的第一物理页PPG1中时,可以将目标块管理器210的目标页T_PPG的地址更新为作为将要对其执行下一刷新的物理页的第二物理页PPG2的地址。
在这种方法中,在将被包括在目标块T_BLK中的所有物理页PPG1至PPGi的数据回拷到缓冲器块B_BLK时,可以执行目标块T_BLK的擦除操作。
将缓冲器块B_BLK的数据传输到目标块T_BLK的操作也可以以存储在每个物理页中的逻辑页为单位来执行。在将缓冲器块B_BLK的所有数据传输到目标块T_BLK并且擦除了缓冲器块B_BLK时,可以将存储在目标块管理器210中的目标块T_BLK的地址更新为将要对其执行下一刷新的块的地址。
图17至图21是描述根据本公开的第五实施方式的刷新操作的图。
参照图17,图17示出了在目标块的刷新操作期间接收到暂停命令(suspendcommend)CMDs的情况下的操作方法。
暂停命令CMDs可以是在存储器装置的操作期间从存储器控制器接收的命令,并且可以是在存储器装置中当前正在进行的操作之前需要执行的命令。因此,当在存储器装置中正在执行刷新操作的同时接收到暂停命令CMDs时,刷新操作被临时暂停,并且可以执行暂停命令CMDs。当对应于暂停命令CMDs的操作已经结束时,可以恢复被暂停的刷新操作。在第五实施方式中,可以管理刷新操作完成的目标页,使得可以从刷新操作暂停的物理页恢复刷新操作。第五实施方式具体描述如下。
当目标块的刷新操作开始时,可以将对应于物理页的地址的N(N为正整数)设置为1作为初始值(S1601)。
可以执行对被包括在目标块中的第N目标页的读取操作(S1602),并且可以将从第N目标页读取的数据编程到缓冲器块的第N缓冲器页中(S1603)。在此,第N目标页是指从被包括在目标块中的多个物理页中被选择用于刷新操作的物理页,并且第N缓冲器页是指从被包括在缓冲器块中的多个物理页中被选择用于临时存储目标页的数据的物理页。
接下来,可以进行确定第N目标页是否为被包括在目标块中的物理页的最后一页(S1604)。
当第N目标页是最后一页时(是),因为目标块的所有物理页的数据都被拷贝到缓冲器块,所以可以执行目标块的擦除操作(S1701)。
当擦除目标块时,可以读取被包括在缓冲器块中的缓冲器页(S1702),并且可以将读取的数据重新编程到目标块的目标页(S1703)。
接下来,为下一刷新操作执行缓冲器块的擦除操作(S1704),并且可以更新下一个目标块的地址(S1705)。
可以与第一实施方式至第四实施方式中描述的刷新操作类似地执行上述步骤S1601至S1604和S1701至S1705。
在步骤S1604中,当第N目标页不是目标块中的最后一页时(否),可以将被包括在目标块中的下一物理页的地址更新为下一目标页的地址(S1605)。也即是说,在步骤S1605中,当选定目标页的所有数据被传输到了选定缓冲器页时,可以通过将作为数据传输目标的物理页的地址更新到下一物理页的地址来实时地存储物理页的回拷进度状态。
可以确定是否输入了暂停命令CMDs(S1606)。
当没有输入暂停命令CMDs时(否),可以在更新目标页的地址的同时重复步骤S1602至S1606。
当在重复步骤S1602至S1606的同时完成目标块的刷新操作时,可以结束刷新操作。然而,当在目标块的刷新操作完成之前输入了暂停命令CMDs时,可以临时暂停当前执行的刷新操作(S1607)。
当暂停刷新操作时,可以执行输入的暂停命令CMDs(S1608)。
当对应于暂停命令CMDs的操作已经结束时,存储器装置可以根据最终存储的目标页的地址从暂停刷新操作的目标页恢复刷新操作(S1609)。例如,因为最终存储的目标页的地址是没有完成回拷操作的物理页的地址,所以可以从对应于所存储的物理页的地址的页再次执行读取操作(S1602)。
因为即使刷新操作临时暂停,也可以从地址被存储的物理页再次执行读取操作,所以通过如上所述地每当回拷物理页时存储下一物理页的地址,可以缩短再次执行在目标块中预先完成了回拷操作的物理页的读取操作和编程操作的时间。
检查是否输入了暂停命令CMDs的步骤S1606可以在刷新操作执行期间的任何时间执行,并且不需要特定的如图所示在步骤S1605之后立即执行。例如,可以在刷新操作开始并且执行读取第一目标页的步骤S1602之前执行检查是否输入了暂停命令CMDs的步骤SUS1。在这种情况下,当确定输入了暂停命令CMDs时,临时暂停刷新操作,并且可以执行对应于暂停命令CMDs的操作。当对应于暂停命令CMDs的操作完成时,恢复暂停的刷新操作,并且可以执行步骤S1602。当在步骤SUS1中确定没有输入暂停命令时,可以执行步骤S1602。如上所述,用于确认是否输入了暂停命令CMDs的步骤SUS2至SUS5可以在刷新操作期间的任何时间执行。
也即是说,如步骤S1606中,在页回拷期间,可以临时暂停刷新操作,并且可以执行暂停命令CMDs。然而,在刷新操作开始时或执行块擦除操作之前或之后,当如步骤SUS1至SUS5中那样执行暂停命令CMDs时,可以进一步缩短操作时间。例如,当在页的回拷期间执行暂停命令CMDs时(在步骤S1606的情况下),需要存储存储器块的地址和暂停回拷操作的页的地址。然而,当在执行块擦除操作之前或之后执行暂停命令CMDs时,因为仅存储存储器块的地址,所以可以缩短操作时间。
下面将参照作为示例的一个物理页来描述根据第五实施方式的操作方法。
参照图18,第一存储器块BLK1是目标块,并且可以执行用于将第二物理页PPG2的数据回拷到缓冲器块的读取操作。假设按照物理页的地址的顺序来执行回拷操作,则执行第二物理页PPG2的读取操作的事实表示完成了第一物理页PPG1的回拷操作。因此,对应于目标块T_BLK的第一存储器块BLK1的地址和作为目标页T_PPG(即回拷目标)的第二物理页PPG2的地址可以存储在目标块管理器210中。
参照图19,在将存储在第一存储器块BLK1的第二物理页PPG2中的第一逻辑页数据LPG1至第三逻辑页数据LPG3全部传输到临时缓冲器电路400的第一锁存器L1至第三锁存器L3时,可以将存储在第一锁存器L1至第三锁存器L3中的逻辑页数据分别编程到第z存储器块BLKz的第二物理页PPG2。
当在将第一逻辑页数据LPG1编程到第z存储器块BLKz的第二物理页PPG2的同时输入暂停命令时,临时暂停对第z存储器块BLKz的第二物理页PPG2的编程操作,并且可以执行对应于暂停命令的操作。此时,因为第一逻辑页数据LPG1至第三逻辑页数据LPG3均未回拷到第z存储器块BLKz的第二物理页PPG2,所以可以将存储在目标块管理器210中的目标页T_BLK的地址保持为第一存储器块BLK1,并且可以将目标页T_PPG的地址保持为第二物理页PPG2。
参照图20,当对应于暂停命令的操作已经结束时,存储器装置可以根据存储在目标块管理器210中的目标块T_BLK和目标页T_PPG的地址,从第一存储器块BLK1的第二物理页PPG2的读取操作恢复。也即是说,因为第一存储器块BLK1的第一物理页PPG1被预先回拷到了第z存储器块BLKz的第一物理页PPG1,所以可以防止第一物理页PPG1的回拷操作的重复执行。
参照图21,因为可能输入针对与正在执行刷新操作的目标块相同的块的暂停命令,所以控制逻辑200_1还可以包括地址比较器,该地址比较器将当前正在执行刷新操作的块地址与连同暂停命令一起输入的块地址进行比较。
例如,地址比较器240可以根据暂停命令的类型输出地址比较的结果,并且目标块管理器210可以根据从地址比较器240输出的结果,确定是完全结束当前正在执行刷新操作的目标块的刷新操作还是在执行暂停操作之后恢复相同目标块的刷新操作。
图22是描述应用了本公开的存储器装置和存储器控制器的存储器卡系统的框图。
参照图22,存储器卡系统3000可以包括存储器控制器1200和存储器装置1100。
存储器控制器1200连接到存储器装置1100。存储器控制器1200被配置成访问存储器装置1100。例如,存储器控制器1200被配置成控制存储器装置1100的读取操作、擦除操作和后台操作。存储器控制器1200被配置成在存储器装置1100和主机Host之间提供接口连接。存储器控制器1200被配置成驱动用于控制存储器装置1100的固件。可以与参照图4、图11、图13或图21描述的存储器装置1100等同地实现存储器装置1100。
如上述第一实施方式至第五实施方式那样,存储器控制器1200可以向存储器装置1100输出自动刷新命令、自刷新命令或刷新结束命令,并且可以根据主机的请求输出暂停命令。
存储器卡系统3000可以根据特定通信标准与外部装置(例如主机)通信。作为示例,存储器卡系统3000中所包括的存储器控制器1200被配置成通过各种通信标准中的至少一种与外部装置通信,各种通信标准例如为通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI express(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子装置(IDE)、火线、通用闪存存储(UFS)、Wi-Fi、蓝牙和NVMe。
作为示例,存储器装置1100可以实现为例如电可擦除可编程ROM(EEPROM)、NAND闪存存储器、NOR闪存存储器、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和自旋扭矩磁性RAM(STT-MRAM)的各种非易失性存储器元件。
存储器控制器1200和存储器装置1100可以集成到一个半导体装置中以配置存储器卡。例如,存储器控制器1200和存储器装置1100可以集成到一个半导体装置中以配置例如PC卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑式闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMC micro或eMMC)、SD卡(SD、miniSD、microSD或SDHC)和通用闪存存储(UFS)的存储器卡。
尽管本公开的详细描述描述了具体实施方式,但是在不脱离本公开的范围和技术精神的情况下,可以对这些实施方式进行各种更改和变型。因此,本公开的范围不应限于上述实施方式,而是应由所附的本公开的权利要求及其等同物来确定。
尽管已经参照有限数量的可能实施方式和附图描述了本公开,但是本公开不限于上述实施方式,并且本公开所属领域的技术人员可以对所公开的描述进行各种更改和变型。
因此,本公开的范围不应限于所描述的实施方式,而是应由所附权利要求及其等同物来确定。
在上述实施方式中,可以可选地执行或省略所有步骤。此外,每个实施方式中的步骤不需要按给出的顺序发生,并且可以按相反顺序。同时,在本说明书和附图中所公开的本公开的实施方式仅仅是用于容易地描述本说明书的技术内容和便于本说明书的理解的特定示例,而不限制本说明书的范围。也即是说,对于本公开所属领域的技术人员来说,显然,基于本公开的技术精神实施其它变型例是可行的。
同时,本说明书和附图公开了本公开的优选实施方式。虽然使用了特定的术语,但是它们是为了易于描述本公开的技术内容和便于本公开的理解的目的而在一般意义上使用的,而非旨在限制本公开的范围。对于本公开所属领域的技术人员来说,显然,除了本文公开的实施方式之外,还可以实施基于本公开的技术精神的其它变型例。
相关申请的交叉引用
本申请要求于2019年5月17日提交的韩国专利申请No.10-2019-0058302的优先权,其全部公开内容通过引用整体并入本文。
Claims (25)
1.一种存储器装置,该存储器装置包括:
存储器单元阵列,该存储器单元阵列包括多个存储器块,所述多个存储器块各自包括多个存储器单元,其中,所述多个存储器块中的一个是能够存储数据的目标块,并且所述多个存储器块中的另一个是能够在所述目标块的刷新操作期间临时存储所述目标块的数据的缓冲器块;
临时缓冲器电路,该临时缓冲器电路通过多条位线连接到所述多个存储器块,并且被配置成响应于缓冲器控制信号而通过所述多条位线临时存储或输出所述目标块或所述缓冲器块的数据;
目标块管理器,该目标块管理器被配置成存储将要执行刷新操作的所述目标块的目标块地址,并且当接收到自动刷新命令时,输出用于与所述目标块地址相对应的所述目标块的刷新信号;
数据传输控制器,该数据传输控制器被配置成响应于所述刷新信号而输出用于在所述目标块或所述缓冲器块与所述临时缓冲器电路之间传输数据的第一传输信号或第二传输信号以及所述缓冲器控制信号;
块擦除控制器,该块擦除控制器被配置成当所述目标块的数据从所述临时缓冲器电路传输到所述缓冲器块时输出用于擦除所述目标块的第一擦除信号和所述缓冲器控制信号,并且该块擦除控制器被配置成当所述目标块的数据从所述临时缓冲器电路传输到所述目标块时输出用于擦除所述缓冲器块的第二擦除信号和所述缓冲器控制信号;以及
操作电路,该操作电路被配置成响应于所述第一传输信号或所述第二传输信号而生成并输出读取操作电压和编程操作电压,并且响应于所述第一擦除信号或所述第二擦除信号而生成擦除操作电压并且向所述目标块或所述缓冲器块输出所述擦除操作电压。
2.根据权利要求1所述的存储器装置,其中,所述目标块管理器存储与所述目标块相对应的所述目标块地址,并且当所述目标块的刷新操作已经结束时,利用下一个目标块的地址来更新所述目标块地址。
3.根据权利要求2所述的存储器装置,其中,所述目标块管理器存储和更新与所述目标块中所包括的多个页中的将要执行刷新操作的目标页相对应的目标页地址。
4.根据权利要求1所述的存储器装置,其中,所述数据传输控制器在响应于所述刷新信号而输出所述第一传输信号和所述缓冲器控制信号使得数据从所述目标块传输到所述临时缓冲器电路并且数据从所述临时缓冲器电路传输到所述缓冲器块之后输出第一传输结束信号,并且所述数据传输控制器在从所述块擦除控制器接收到擦除结束信号时输出所述第二传输信号和所述缓冲器控制信号使得数据从所述缓冲器块传输到所述临时缓冲器电路并且数据从所述临时缓冲器电路传输到所述目标块之后输出第二传输结束信号。
5.根据权利要求4所述的存储器装置,其中,所述块擦除控制器响应于所述第一传输结束信号而输出用于擦除所述目标块的所述第一擦除信号,并且响应于所述第二传输结束信号而输出用于擦除所述缓冲器块的所述第二擦除信号。
6.根据权利要求5所述的存储器装置,其中,所述块擦除控制器在所述目标块的擦除操作已经结束时向所述数据传输控制器输出所述擦除结束信号,并且在所述缓冲器块的擦除操作已经结束时向所述目标块管理器输出地址计数信号。
7.根据权利要求6所述的存储器装置,其中,在接收到所述地址计数信号时,所述目标块管理器利用下一个目标块的地址更新所述目标块地址并且结束所述刷新操作。
8.根据权利要求1所述的存储器装置,其中,所述操作电路响应于所述第一传输信号而输出用于将数据从所述目标块传输到所述临时缓冲器电路的读取操作电压,并且输出用于将存储在所述临时缓冲器电路中的数据传输到所述缓冲器块的编程操作电压。
9.根据权利要求1所述的存储器装置,其中,所述操作电路响应于所述第二传输信号而输出用于将数据从所述缓冲器块传输到所述临时缓冲器电路的读取操作电压,并且输出用于将存储在所述临时缓冲器电路中的数据传输到所述目标块的编程操作电压。
10.根据权利要求1所述的存储器装置,其中,所述操作电路响应于所述第一擦除信号而输出用于擦除所述目标块的擦除操作电压,并且响应于所述第二擦除信号而输出用于擦除所述缓冲器块的擦除操作电压。
11.根据权利要求1所述的存储器装置,其中,当多条逻辑页数据存储在所述目标块中所包括的目标页中时,所述临时缓冲器电路包括用于分别存储所述多条逻辑页数据的多个锁存器。
12.根据权利要求11所述的存储器装置,其中,所述临时缓冲器电路将所述锁存器中所包括的多条相应的逻辑页数据传输到所述缓冲器块中所包括的页。
13.根据权利要求1所述的存储器装置,当各自包括所述多个存储器块的多个平面被包括在所述存储器单元阵列中时,将所述缓冲器块设置到所述多个平面中的每一个或设置在所述多个平面中的至少一个平面中。
14.一种存储器装置,该存储器装置包括:
存储器单元阵列,该存储器单元阵列包括多个存储器块,所述多个存储器块各自包括多个存储器单元,其中,所述多个存储器块中的一个是能够存储数据的目标块,并且所述多个存储器块中的另一个是能够在所述目标块的刷新操作期间临时存储所述目标块的数据的缓冲器块;
临时缓冲器电路,该临时缓冲器电路通过多条位线连接到所述多个存储器块,并且被配置成响应于缓冲器控制信号而通过所述多条位线临时存储或输出所述目标块或所述缓冲器块的数据;
目标块管理器,该目标块管理器被配置成存储和更新将要执行刷新操作的所述目标块的目标块地址,并且当接收到自刷新命令时,重复输出用于与所更新的目标块地址相对应的所述目标块的刷新信号,直到接收到刷新结束命令为止;
数据传输控制器,该数据传输控制器被配置成响应于所述刷新信号而输出用于在所述目标块或所述缓冲器块与所述临时缓冲器电路之间传输数据的第一传输信号或第二传输信号与所述缓冲器控制信号;
块擦除控制器,该块擦除控制器被配置成当所述目标块的数据从所述临时缓冲器电路传输到所述缓冲器块时输出用于擦除所述目标块的第一擦除信号和所述缓冲器控制信号,并且被配置成当所述目标块的数据从所述临时缓冲器电路传输到所述目标块时输出用于擦除所述缓冲器块的第二擦除信号和所述缓冲器控制信号;以及
操作电路,该操作电路被配置成响应于所述第一传输信号或所述第二传输信号而生成并输出读取操作电压和编程操作电压,并且响应于所述第一擦除信号或所述第二擦除信号而生成擦除操作电压并且向所述目标块或所述缓冲器块输出所述擦除操作电压。
15.根据权利要求14所述的存储器装置,其中,当接收到所述自刷新命令时,所述目标块管理器重复输出所述刷新信号,直到接收到所述刷新结束命令为止。
16.根据权利要求14所述的存储器装置,其中,当接收到所述刷新结束命令时,所述目标块管理器存储所更新的目标块地址并且结束所述刷新操作。
17.一种存储器装置,该存储器装置包括:
存储器单元阵列,该存储器单元阵列包括多个存储器块,所述多个存储器块各自包括多个存储器单元,其中,所述多个存储器块中的一个是能够存储数据的目标块,并且所述多个存储器块中的另一个是能够在所述目标块的刷新操作期间临时存储所述目标块的数据的缓冲器块;
临时缓冲器电路,该临时缓冲器电路通过多条位线连接到所述多个存储器块,并且被配置成通过所述多条位线临时存储或输出所述目标块或所述缓冲器块的数据;
刷新命令确定器,该刷新命令确定器被配置成接收自动刷新命令、自刷新命令或刷新结束命令,并且根据所接收到的命令而输出自动刷新信号、自刷新开始信号或自刷新结束信号;
目标块管理器,该目标块管理器被配置成当所述目标块的自动刷新操作或自刷新操作已经结束时存储下一个块的目标块地址,并且被配置成根据所述自动刷新命令、所述自刷新命令或所述刷新结束命令而输出用于控制所述刷新操作的刷新信号;
数据传输控制器,该数据传输控制器被配置成响应于所述刷新信号而控制所述目标块、所述缓冲器块和所述临时缓冲器电路之间的数据传输;以及
块擦除控制器,该块擦除控制器被配置为根据数据从所述临时缓冲器电路传输到所述缓冲器块或所述目标块的顺序来控制所述目标块或所述缓冲器块的擦除操作。
18.根据权利要求17所述的存储器装置,其中,当接收到所述自动刷新命令时,所述刷新命令确定器输出用于对所述目标块执行刷新操作的所述自动刷新信号,当接收到所述自刷新命令时,所述刷新命令确定器输出用于对所述目标块执行刷新操作的自刷新开始信号并且然后通过选择下一个块作为所述目标块来连续执行所述刷新操作,并且当在执行所述自刷新命令之后接收到所述刷新结束命令时,所述刷新命令确定器在执行刷新操作直到仅当前选定目标块之后输出用于结束所述刷新操作的所述自刷新结束信号。
19.一种操作存储器装置的方法,该存储器装置包括多个存储器块和通过多条位线连接到所述多个存储器块的临时缓冲器电路,其中,所述多个存储器块中的一个是目标块,并且所述多个存储器块中的另一个是缓冲器块,该方法包括以下步骤:
当接收到自动刷新命令时,通过所述多条位线将所述目标块的数据传输到所述临时缓冲器电路;
将被传输到所述临时缓冲器电路的数据编程到所述缓冲器块;
擦除所述目标块;
通过所述多条位线将被编程到所述缓冲器块的数据传输到所述临时缓冲器电路;
将被传输到所述临时缓冲器电路的数据编程到所述目标块;以及
擦除所述缓冲器块。
20.根据权利要求19所述的方法,该方法还包括以下步骤:
在擦除所述缓冲器块之后更新到下一个目标块的地址。
21.根据权利要求20所述的方法,其中,将所述目标块的所述数据传输到所述临时缓冲器电路的步骤包括以下步骤:将存储在所述目标块的目标页中的各条逻辑页数据存储在所述临时缓冲器电路中所包括的不同锁存器中。
22.根据权利要求21所述的方法,其中,将传输到所述临时缓冲器电路的数据编程到所述缓冲器块的步骤包括以下步骤:还将存储在所述临时缓冲器电路的所述不同锁存器中的各条逻辑页数据编程为所述缓冲器块的选定页中的相同逻辑页数据。
23.根据权利要求22所述的方法,其中,还通过所述临时缓冲器电路将被编程到所述缓冲器块的所述逻辑页数据作为相同逻辑页数据编程到所述目标块的所述目标页中。
24.一种操作存储器装置的方法,该存储器装置包括多个存储器块和通过多条位线连接到所述多个存储器块的临时缓冲器电路,其中,所述多个存储器块中的一个是目标块,并且所述多个存储器块中的另一个是缓冲器块,该方法包括重复执行以下步骤直到接收到刷新结束命令为止:
当接收到自刷新命令时,通过所述多条位线将所述目标块的数据传输到所述临时缓冲器电路;
将被传输到所述临时缓冲器电路的数据编程到所述缓冲器块;
擦除所述目标块;
通过所述多条位线将被编程到所述缓冲器块的数据传输到所述临时缓冲器电路;
将被传输到所述临时缓冲器电路的数据编程到所述目标块;
擦除所述缓冲器块;以及
将所述目标块的下一个块的地址更新到下一个目标块。
25.根据权利要求24所述的方法,该方法还包括以下步骤:
当接收到刷新命令时,在将所述目标块的数据传输到所述临时缓冲器电路之前确定所述刷新命令是所述自刷新命令还是自动刷新命令。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190058302A KR102683296B1 (ko) | 2019-05-17 | 메모리 장치 및 이의 동작 방법 | |
KR10-2019-0058302 | 2019-05-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111951859A CN111951859A (zh) | 2020-11-17 |
CN111951859B true CN111951859B (zh) | 2024-01-05 |
Family
ID=73019095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911413635.3A Active CN111951859B (zh) | 2019-05-17 | 2019-12-31 | 存储器装置和操作该存储器装置的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11061616B2 (zh) |
CN (1) | CN111951859B (zh) |
DE (1) | DE102020200513A1 (zh) |
SG (1) | SG10202000544WA (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117015829A (zh) * | 2021-03-26 | 2023-11-07 | 英特尔公司 | 存储器设备、存储器模块、计算系统、用于擦除存储器设备的存储器部分的方法和用于生成擦除请求的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120005823A (ko) * | 2010-07-09 | 2012-01-17 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 그의 동작 방법 |
CN102467957A (zh) * | 2010-10-29 | 2012-05-23 | 海力士半导体有限公司 | 刷新操作控制电路、半导体存储器件和刷新操作控制方法 |
CN107102817A (zh) * | 2016-02-23 | 2017-08-29 | 三星电子株式会社 | 非易失性存储设备 |
CN107403639A (zh) * | 2016-05-19 | 2017-11-28 | 三星电子株式会社 | 存储器控制器的操作方法 |
CN107797761A (zh) * | 2016-09-07 | 2018-03-13 | 爱思开海力士有限公司 | 存储装置和具有该存储装置的存储系统 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3863330B2 (ja) | 1999-09-28 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体メモリ |
US6396744B1 (en) * | 2000-04-25 | 2002-05-28 | Multi Level Memory Technology | Flash memory with dynamic refresh |
EP2077559B1 (en) * | 2007-12-27 | 2012-11-07 | Hagiwara Solutions Co., Ltd. | Refresh method of a flash memory |
US7925807B2 (en) * | 2008-05-27 | 2011-04-12 | Microsoft Corporation | Dynamic microcode for non-volatile memory |
US20100195393A1 (en) * | 2009-01-30 | 2010-08-05 | Unity Semiconductor Corporation | Data storage system with refresh in place |
JP5651457B2 (ja) * | 2010-12-15 | 2015-01-14 | 株式会社東芝 | 半導体記憶装置 |
KR101893143B1 (ko) * | 2011-03-16 | 2018-08-31 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것의 프로그램 방법 및 읽기 방법, 및 그것을 포함하는 메모리 시스템 |
TWI523030B (zh) * | 2012-01-09 | 2016-02-21 | 群聯電子股份有限公司 | 緩衝記憶體管理方法、記憶體控制器與記憶體儲存裝置 |
US8908443B1 (en) | 2014-05-27 | 2014-12-09 | Sandisk Technologies Inc. | Storage device and method for performing a self-refresh operation |
KR102292183B1 (ko) * | 2014-11-07 | 2021-08-25 | 삼성전자주식회사 | 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법 |
CN107544748B (zh) * | 2016-06-28 | 2020-06-16 | 建兴储存科技(广州)有限公司 | 固态储存装置及其数据写入方法 |
US10839886B2 (en) * | 2018-06-11 | 2020-11-17 | Western Digital Technologies, Inc. | Method and apparatus for adaptive data retention management in non-volatile memory |
-
2019
- 2019-12-27 US US16/729,183 patent/US11061616B2/en active Active
- 2019-12-31 CN CN201911413635.3A patent/CN111951859B/zh active Active
-
2020
- 2020-01-17 DE DE102020200513.3A patent/DE102020200513A1/de active Pending
- 2020-01-20 SG SG10202000544WA patent/SG10202000544WA/en unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120005823A (ko) * | 2010-07-09 | 2012-01-17 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 그의 동작 방법 |
CN102467957A (zh) * | 2010-10-29 | 2012-05-23 | 海力士半导体有限公司 | 刷新操作控制电路、半导体存储器件和刷新操作控制方法 |
CN107102817A (zh) * | 2016-02-23 | 2017-08-29 | 三星电子株式会社 | 非易失性存储设备 |
CN107403639A (zh) * | 2016-05-19 | 2017-11-28 | 三星电子株式会社 | 存储器控制器的操作方法 |
CN107797761A (zh) * | 2016-09-07 | 2018-03-13 | 爱思开海力士有限公司 | 存储装置和具有该存储装置的存储系统 |
Also Published As
Publication number | Publication date |
---|---|
KR20200132566A (ko) | 2020-11-25 |
US20200363993A1 (en) | 2020-11-19 |
DE102020200513A1 (de) | 2020-11-19 |
US11061616B2 (en) | 2021-07-13 |
SG10202000544WA (en) | 2020-12-30 |
CN111951859A (zh) | 2020-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109992537B (zh) | 存储系统及其操作方法 | |
KR102290448B1 (ko) | 불휘발성 메모리 및 불휘발성 메모리의 동작 방법 | |
CN111009275A (zh) | 存储器装置和存储器装置的操作方法 | |
CN106558330B (zh) | 半导体器件、其操作方法和包括其的数据储存设备 | |
US20190121727A1 (en) | Memory system and method for operating the same | |
CN110619911A (zh) | 存储装置及存储装置的操作方法 | |
KR20190107963A (ko) | 저장 장치 및 그 동작 방법 | |
CN111091859A (zh) | 存储器装置及其操作方法 | |
CN113808651A (zh) | 存储器装置及其控制方法 | |
TW202038225A (zh) | 記憶體裝置及其操作方法 | |
CN112885394B (zh) | 存储器装置和操作该存储器装置的方法 | |
CN111752856A (zh) | 存储器控制器及其操作方法 | |
KR20190120966A (ko) | 저장 장치 및 그 동작 방법 | |
CN112151096B (zh) | 存储器装置及其操作方法 | |
CN111951859B (zh) | 存储器装置和操作该存储器装置的方法 | |
CN113377281A (zh) | 存储装置、存储器装置及其操作方法 | |
KR20210143387A (ko) | 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 | |
US11862258B2 (en) | Memory device and operating method thereof | |
CN114968856B (zh) | 存储器系统及其操作方法 | |
US11894057B2 (en) | Memory device performing program operation and method of operating the same | |
TW202314705A (zh) | 記憶體裝置和記憶體裝置的操作方法 | |
KR20230031425A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
KR102683296B1 (ko) | 메모리 장치 및 이의 동작 방법 | |
KR20210026895A (ko) | 저장 장치 및 그 동작 방법 | |
US11367492B2 (en) | Page buffer and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |