CN111916130A - 擦除具有极少编程页面的区块的系统与方法 - Google Patents
擦除具有极少编程页面的区块的系统与方法 Download PDFInfo
- Publication number
- CN111916130A CN111916130A CN201910812614.2A CN201910812614A CN111916130A CN 111916130 A CN111916130 A CN 111916130A CN 201910812614 A CN201910812614 A CN 201910812614A CN 111916130 A CN111916130 A CN 111916130A
- Authority
- CN
- China
- Prior art keywords
- erase
- block
- programmed
- voltage
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种擦除具有极少编程页面的区块的系统与方法。在一个实施例中,系统包含存储器及耦接至存储器的控制器。存储器包含各自具有页面的区块。控制器经组态以判定存储器的区块中具有特定页码的阈值页面是否经编程,以回应于判定阈值页面经编程而根据正常擦除动作擦除区块,且以回应于判定阈值页面未经编程而根据特定擦除动作擦除区块,特定擦除动作经组态以比正常擦除动作更深地擦除区块。特定擦除动作可包括:在擦除区块之前预编程区块;在擦除区块之前降低擦除验证电压;或添加具有新擦除电压的一个或多个擦除脉冲。可有效避免由于区块中的极少页面的位量较低,区块可极易于通过擦除验证测试引发的浅擦除问题。
Description
技术领域
本发明属于存储技术领域,涉及一种擦除具有极少编程页面的区块的系统与方法。
背景技术
诸如NAND闪存存储器的存储器装置或系统在现代生活中广泛使用。由于通过技术扩张实现的更高储存容量及更低成本,存储器装置或系统已应用于数位静态摄影机、通用串行总线(Universal Serial Bus,USB)存储器、存储卡、媒体播放器、包含智能电话的蜂窝式移动电话、迷你笔记本电脑等等。在一些情况下,使用者可频繁写入及擦除占用存储器装置或系统的极小区域的短句,此可在擦除存储器区块中引发问题。
发明内容
本公开内容描述用于有效地擦除具有极少编程页面的区块的系统及技术。
本公开内容的一个实施例提供了一种擦除具有极少编程页面的区块的系统,所述系统包含存储器及控制器,所述存储器包括各自具有多个页面的区块,所述控制器耦接至存储器且经组态以:判定所述存储器的区块中具有特定页码的阈值页面是否经编程;回应于判定阈值页面经编程,根据正常擦除动作擦除区块;以及回应于判定阈值页面未经编程,根据特定擦除动作擦除区块,所述特定擦除动作经组态以比正常擦除动作更深地擦除区块。可通过实验结果预先判定特定页码。
控制器可经组态以通过判定阈值页面的标识是否等同于设定值来判定阈值页面是否经编程。在一些情况下,控制器经组态以:在阈值页面的标识不等同于设定值时判定阈值页面经编程;以及在阈值页面的标识等同于设定值时判定阈值页面未经编程。在一些情况下,控制器经组态以自存储器读取阈值页面的标识。
在一些实施方案中,控制器经组态以通过以下方式来根据正常擦除动作擦除区块:执行第一擦除验证循环,包含对区块施加具有正常擦除电压的擦除脉冲以及通过验证具有不小于正常擦除验证电压的阈值电压的存储单元的数目是否小于临界数目而执行擦除验证测试;回应于判定存储单元的数目小于临界数目,判定区块通过擦除验证测试且不进一步执行擦除;以及回应于判定存储单元的数目不小于临界数目,执行一个或多个擦除验证循环直至区块通过擦除验证测试为止,其中正常擦除电压每循环增大一步级电压。每一循环的步级电压可固定。
在一些情况下,控制器经组态以通过以下方式来根据特定擦除动作擦除区块:根据正常擦除动作擦除区块;以及随后对区块执行额外擦除。控制器可经组态以通过以特定擦除电压对区块施加额外擦除脉冲来对区块执行额外擦除,其中特定擦除电压高于由额外电压施加在区块上的前述擦除电压。额外电压可与阈值页面的特定页码相关联。可基于实验结果预先判定额外电压。额外电压可不同于步级电压。
在一些情况下,控制器经组态以通过对区块施加一个或多个擦除脉冲来对区块执行额外擦除,且擦除脉冲中的每一个中的擦除电压高于由步级电压施加在区块上的前述擦除电压。额外擦除中,一个或多个擦除发射(shot)(或脉冲)的数目可与阈值页面的特定页码相关联。可通过实验结果预先判定一次或多次擦除发射(或脉冲)的数目。
在一些情况下,控制器经组态以通过以下方式来根据特定擦除动作擦除区块:通过额外验证电压将正常擦除验证电压降低至新擦除验证电压;以及使用新擦除验证电压来对区块执行擦除验证循环。额外验证电压可与阈值页面的特定页码相关联且基于实验结果而经预先判定。
在一些情况下,控制器经组态以通过以下方式来根据特定擦除动作擦除区块:预编程区块;以及随后根据正常擦除动作对区块执行擦除验证循环。控制器可经组态以通过使用正常擦除电压、步级电压以及正常擦除验证电压来对区块执行擦除验证循环。
控制器可经组态以通过将编程电压施加在区块的页面上来预编程区块,使得区块中的编程页面的数目大于特定页码。控制器可经组态以通过预编程区块中的所有页面来预编程区块。可基于实验结果预先判定编程电压。控制器可经组态以在不验证区块中的存储单元的编程状态的情况下预编程区块。
在一些实施方案中,控制器经组态以:在擦除区块之后,编程区块;读取区块以判定编程区块中的存储单元的阈值电压的分布;以及基于编程区块中的存储单元的阈值电压的经判定分布的结果来判定区块是否呈现浅擦除的效果。
在一些实施方案中,控制器经组态以:判定区块中具有第一页码的第一阈值页面是否经编程;回应于判定第一阈值页面经编程,根据正常擦除动作擦除区块;回应于判定第一阈值页面未经编程,判定区块中具有第二页码的第二阈值页面是否经编程,所述第二页码小于所述第一页码;回应于判定第二阈值页面经编程,根据第一擦除动作擦除区块,所述第一擦除动作经组态以比正常擦除动作更深地擦除区块;以及回应于判定第二阈值页面未经编程,根据第二擦除动作擦除区块,所述第二擦除动作经组态以比第一擦除动作更深地擦除区块。
本公开内容的另一实施例提供一种擦除具有极少编程页面的区块的方法。方法包含:判定存储器的特定区块中具有特定页码的阈值页面是否经编程;回应于判定所述阈值页面经编程,根据正常擦除动作擦除所述区块;以及回应于判定阈值页面未经编程,根据特定擦除动作擦除区块,所述特定擦除动作经组态以比正常擦除动作更深地擦除区块。正常擦除动作应用于具有多个编程页面的区块,多个编程页面的数目大于特定页码。
特定擦除动作可包含如下至少一个:在擦除区块之前预编程区块;在擦除区块之前降低擦除验证电压;或添加具有新擦除电压的一个或多个擦除脉冲。
本公开内容中实施的技术可应用于各种存储器类型,诸如单层单元(single-level cell;SLC)存储装置;多层单元(multi-level cell;MLC)存储装置,例如2位(bits)存储单元存储装置、三位存储单元(triple-level cell;MLC)存储装置或四位存储单元(quad-level cell;QLC)存储装置。技术可应用于存储器系统的各种尺寸,诸如二维(two-dimensional;2D)存储器系统或三维(three-dimensional;3D)存储器系统。技术可应用于各种类型的非易失性存储器系统,诸如NAND闪存存储器、NOR闪存存储器等等。另外或替代地,技术可应用于各种类型的装置及系统,诸如安全数码内存(secure digital;SD)卡、嵌入式多媒体卡(embedded multimedia card;eMMC)或固态磁碟机(solid-state drive;SSD)、嵌入式系统、媒体播放器、行动装置等等。
在以下随附附图及描述中阐述一个或多个所公开实施方案的细节。其他特征、实施例以及优点将自描述、附图以及权利要求变得显而易见。
附图说明
图1A说明根据一个或多个实施方案的包含存储器元件的系统的实例。
图1B说明根据一个或多个实施方案的包含存储器区块的存储器的实例。
图1C说明根据一个或多个实施方案的二维(2D)存储器的实例区块。
图1D说明根据一个或多个实施方案的三维(3D)存储器的实例区块。
图2A说明根据一个或多个实施方案的在正常擦除及浅擦除之后经编程的存储单元的阈值电压分布的实例。
图2B说明根据一个或多个实施方案的在正常擦除及浅擦除中的存储单元的阈值电压分布的实例。
图3A为根据一个或多个实施方案的使用预读取及额外擦除动作有效地擦除具有编程页面的区块的流程的流程图。
图3B为根据一个或多个实施方案的使用预读取且改变擦除验证深度动作来有效地擦除具有编程页面的区块的流程的流程图。
图3C为根据一个或多个实施方案的使用预读取及预编程动作有效地擦除具有编程页面的区块的流程的流程图。
【符号说明】
100:系统
110:装置
112:装置控制器
113:处理器
114:内部存储器
116:存储器
118:区块
120:主机装置
140:二维存储器区块
141、157:存储单元
142、152:单元页面
143:串行选择晶体管
144、154:单元串
145:接地选择晶体管
146、156:串行选择线
148、158:接地选择线
149、159:共同源极线
150:三维存储器区块
160:存储器层
202、202′、204、252、254:曲线
300、330、350:流程
302、304、306、308、312、314、320、322、322a、332、352:步骤
310:新擦除动作
314:正常读取动作
BL0、BL1、...、BLn-1、BLn、BL<n>、BL<n+1>:位线
E、E′:擦除状态
P:编程状态
V0、V1、Vl0、Vl0′、Vh0、Vh0′、Vl1、Vh1:阈值电压
Vlast:最末擦除电压
Vnew:新擦除电压
VE:擦除验证电压
VRd:读取电压
WL0、WL1、...、WLn-1、WLn:字线
ΔV:额外电压
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
在某些情形下,使用者可编程存储器的区块中的极少页面且随后擦除整个区块。然而,由于区块中的极少页面的位(bit)量较低,区块可极易于通过擦除验证测试。此可引发浅擦除问题,其中区块中的存储单元在正常擦除状态中并未经充分擦除。
本公开内容的实施方案提供解决具有极少编程页面的区块中的浅擦除问题的系统及技术。特定言之,可使用新擦除流程,且所述新擦除流程可包含判定区块中具有特定页码的阈值页面是否在擦除之前经编程。举例而言,可预读取阈值页面的标识,例如擦除标识。若标识为设定值,例如0,则其指示阈值页面经编程,且区块具有足够的编程页面并将不遭受浅擦除问题,且可执行包含擦除验证的正常区块擦除动作(或操作)。相反地,若阈值页面的标识不为设定值,例如诸如1的不同值,则其指示阈值页面未经编程,且区块具有极少编程页面且在执行正常区块擦除动作的情况下可遭受浅擦除问题。因此,可对区块执行新擦除动作以在区块中擦除得更深。
在一些实施方案中,新擦除动作包含正常区块擦除操作之后的具有特定擦除电压的一个或多个额外擦除脉冲。特定擦除电压可具有特定增大的步级电压,不同于用于正常区块擦除操作的步级电压。特定擦除电压可例如基于实验结果而经预先判定。特定擦除电压可随阈值页面的页码而变化。在一些实施方案中,新擦除动作包含正常区块擦除操作之后的多个额外擦除脉冲。额外擦除脉冲具有由正常步级电压增大的擦除电压。
在一些实施方案中,新擦除动作包含在利用擦除验证执行正常区块擦除之前改变擦除电压设定以供用于深擦除。举例而言,新擦除动作中的擦除验证电压可设定为比正常擦除验证电压更低的电压。可基于实验结果来判定新擦除验证电压。新擦除验证电压可随阈值页码而变化。在一些实施方案中,新擦除动作包含在正常区块擦除动作之前预编程区块(例如区块中的所有页面),使得待擦除的位计数的量更大以足以解决浅擦除问题。以此方式,可通过具有正常擦除验证电压的正常擦除来控制区块的擦除深度。可选择预编程电压使得存储单元经编程为具有高于擦除状态的阈值电压。不需要编程验证来验证存储单元处于特定编程状态。
利用本发明技术,可能不存在额外持久性损失,此是因为新擦除动作不在规则情况中执行,而是仅在当例如通过检查阈值页面的标识判定区块具有极少编程页面时的情况中执行,由此避免了额外持久性损失。此外,新擦除动作使用额外擦除脉冲或较低擦除验证电压来使得极少经编程存储单元经擦除以得到正常擦除深度,而不过度擦除。因此,不存在额外擦除损伤或擦除性能损失。
图1A说明用于擦除和/或编程数据的系统100的实例。系统100包含装置110及主机装置120。装置110包含装置控制器112及存储器116。装置控制器112包含处理器113及内部存储器114。
在一些实施方案中,装置110为储存装置。举例而言,装置110可以是嵌入式多媒体卡(eMMC)、安全数码存储(SD)卡、固态磁碟机(SSD)或一些其他合适储存器。在一些实施方案中,装置110为智能腕表、数码摄影机或媒体播放器。在一些实施方案中,装置110为耦接至主机装置120的用户端装置。举例而言,装置110是作为主机装置120的数码摄影机或媒体播放器中的SD卡。
装置控制器112为通用微处理器或特殊用途微控制器。在一些实施方案中,装置控制器112为针对装置110的存储器控制器。以下章节描述基于装置控制器112为存储器控制器的实施方案的各种技术。然而,以下章节中所描述的技术亦适用于装置控制器112为不同于存储器控制器的另一类型的控制器的实施方案中。
处理器113经组态以执行指令且处理数据。指令包含分别作为固件码和/或其他程序码储存于辅助存储器中的固件指令和/或其他程序指令。数据包含对应于由处理器执行的固件和/或其他程序的程序数据以及其他合适的数据。在一些实施方案中,处理器113为通用微处理器或特殊应用微控制器。处理器113亦称作中央处理单元(central processingunit;CPU)。
处理器113自内部存储器114存取指令及数据。在一些实施方案中,内部存储器114为静态随机存取存储器(Static Random Access Memory;SRAM)或动态随机存取存储器(Dynamic Random Access Memory;DRAM)。举例而言,在一些实施方案中,当装置110为eMMC、SD卡或智能腕表时,内部存储器114为SRAM。在一些实施方案中,当装置110为数码摄影机或媒体播放器时,内部存储器114为DRAM。
在一些实施方案中,内部存储器为包含于装置控制器112中的快取存储器,如图1A中所展示。内部存储器114储存对应于由处理器113执行的指令的指令码,和/或在运行时间期间由处理器113请求的数据。
装置控制器112将来自存储器116的指令码和/或数据转移至内部存储器114。在一些实施方案中,存储器116为经组态以长期储存指令和/或数据的非易失性存储器,例如NAND闪存存储器装置或一些其他合适的非易失性存储器装置。在存储器116为NAND闪存存储器的实施方案中,装置110为例如闪存存储卡的闪存存储器装置,且装置控制器112为NAND闪存控制器。举例而言,在一些实施方案中,当装置110为eMMC或SD卡时,存储器116为NAND闪存;在一些实施方案中,当装置110为数码摄影机时,存储器116为SD卡;以及在一些实施方案中,当装置110为媒体播放器时,存储器116为硬盘。仅出于说明目的,以下描述使用NAND闪存存储器作为存储器116的实例。
图1B说明包含多个区块118的存储器116的实例组态。存储器116可以是二维(2D)存储器或三维(3D)存储器。
图1C说明当存储器116为2D存储器时的二维(2D)存储器区块140的实例组态。区块140可以是区块118。区块140包含串联耦接至列位线BL0、列位线BL1、…、列位线BLn-1以及列位线BLn以形成多个单元串144且串联耦接至行字线WL0、行字线WL1、…、行字线WLn-1以及行字线WLn以形成多个单元页面142的存储单元141。单元串144可包含多个存储单元141、串行选择晶体管(string select transistor;SST)143以及接地选择晶体管(ground selecttransistor;GST)145,其皆串联连接。SST143的栅极连接至串行选择线(string selectline;SSL)146。不同串中的SST的栅极亦连接至相同SSL。存储单元141的栅极分别连接至字线WL0、字线WL1、…、字线WLn-1、字线WLn。存储单元141经由GST145连接至共同源极线(commonsource line;CSL)149。GST145的栅极连接至接地选择线(ground select line;GSL)148。不同串中的GST的栅极亦连接至相同GSL。单元页面142可包含多个存储单元141。单元页面142中的存储单元141的栅极串联耦接至对应的字线(WL)。当将输入电压施加至字线时,输入电压亦施加至单元页面142中的存储单元141的栅极。为在读取操作中读取区块140中的特定单元页面142,将更低电压施加至对应于特定单元页面142的字线上。同时,将更高电压施加至区块140中的其他单元页面上。
装置110可包含闪存转译层(Flash Translation Layer;FTL)以管理读取、写入以及擦除操作。FTL可储存于例如内部存储器114中的装置控制器112中。FTL使用逻辑至实体(logical-to-physical;L2P)地址映射表,其储存自逻辑区块中的逻辑页面至实体区块中的实体页面的映射。
图1D说明当存储器116为3D存储器时的实例3D存储器区块150。存储器区块150可以是区块118。存储单元157配置在三维中(例如在XYZ坐标系中),且耦接至多个字线以形成多个单元页面152且耦接至多个位线以形成多个单元串154。单元串154包含串联连接的多个存储单元157,其中存储单元157可经组态为耦接至串行选择线(SSL)156的SST,且存储单元157可经组态为耦接至接地选择线(GSL)158的GST。存储单元157经由GST连接至共同源极线(CSL)159。
存储器区块150可包含例如沿Z方向竖直地堆叠在一起的多个存储器层160。每一存储器层160可以是例如X-Y平面中的二维平面层,含有多个单元页面152。每一单元页面152可单独地读取和/或经编程。为在读取操作中读取存储器层160中的特定单元页面152,将更低电压施加至对应于特定单元页面152的字线上。更低电压亦施加至存储器层160中的其他单元页面152上。同时,将更高电压施加至区块150中的其他存储器层上。
存储单元可处于编程状态中或擦除状态中。举例而言,若存储单元为SLC,则存储单元可经编程为编程状态“0”且经擦除为擦除状态“1”。若存储单元为可储存两位数据的MLC。存储单元可经编程为编程状态(0,1)、(0,0)以及(1,0)中的任一个或经擦除为擦除状态(1,1)。仅用于说明,SLC用作存储单元。
一旦经编程或经擦除,存储单元即具有相对应的阈值电压。阈值电压为存储单元的特征。当将等于或大于阈值电压的读取电压施加至存储单元的栅极时,存储单元可被开启。当将低于阈值电压的读取电压施加至存储单元的栅极时,存储单元可关闭。读取动作不为编程动作或擦除动作且并不意欲改变存储单元的状态。
对应于相同状态(例如擦除状态或编程状态)的区块中的多个存储单元的阈值电压可具有例如在下限电压与上限电压之间的范围的分布。将具有所述范围内的阈值电压的存储单元视为处于相对应的状态中。换言之,处于状态中的存储单元具有所述范围内的阈值电压。举例而言,如图2A中所说明,若存储单元具有Vl0与Vh0之间的阈值电压,则存储单元处于擦除状态E中;若存储单元具有Vl1与Vh1之间的阈值电压,则存储单元处于编程状态P中。曲线202及曲线204分别展示存储单元的对应状态E及状态P的阈值电压分布。
在正常编程操作期间,通过对存储单元施加编程电压且验证编程存储单元是否处于编程状态中来使存储单元自例如擦除状态E的擦除状态经编程为例如编程状态P的编程状态。验证动作可使用验证电压,例如编程状态的阈值电压(例如针对编程状态P的Vl1)来验证存储单元是否经编程为编程状态。编程/验证循环可重复多次直至存储单元经编程及验证为处于编程状态下为止。
在正常读取操作期间,读取电压可施加于耦接至存储单元的栅极的字线以判定所选择的存储单元是处于开启状态还是处于关闭状态。在施加大于擦除状态E的阈值电压但小于编程状态P的阈值电压的读取电压VRd时,存储单元在其具有擦除状态时开启且在其具有编程状态时关闭。
在正常擦除操作期间,擦除例如区块或其他单元中的存储单元。在一些实施方案中,在正常擦除操作中通过以下来擦除存储单元:将存储单元的p阱区升高至擦除电压持续一段时间,且使所选择的区块或单元的字线(其连接至存储单元的栅极)接地,同时源极及位线为浮动(float)的。擦除电压可高于用于存储单元的阈值电压。在不选择擦除的区块或单元中,字线浮动。归因于电容耦合,未经选择的字线、位线、选择线以及共同源极线亦升高至显著分率的擦除电压,进而阻碍不选择擦除的区块上的擦除。在选择擦除的区块中,将强电场施加至所选择的存储单元的隧穿氧化物层,且随着例如通过富雷一诺特海姆穿隧机制(Fowler-Nordheim tunneling mechanism)将浮动栅极的电子发射至基板侧,所选择的存储单元经擦除。随着电子自浮动栅极转移至p阱区,所选择的单元的阈值电压减小。
在施加擦除电压以擦除存储单元之后,区块或单元中的存储单元可处于擦除状态中或仍处于编程状态中。存储单元的阈值电压可具有分布,如图2B的曲线252或曲线254所说明。例如图1A的装置控制器112的控制器可随后执行擦除验证操作,例如通过施加擦除验证电压VE来验证经擦除存储单元是否处于擦除状态中。若给定存储单元的阈值电压低于VE,则控制器可判定存储单元经恰当地擦除为处于擦除状态中。若控制器判定具有大于VE的阈值电压的多个存储单元(或位的计数或串的计数)低于临界数目(例如3、4或5),则控制器判定区块通过擦除验证测试且所述区块不再需要擦除。
若控制器判定具有大于VE的阈值电压的存储单元的数目等同于或高于临界数目,则控制器判定区块未通过擦除验证测试且需要更多擦除。在正常擦除操作中,控制器可利用步级电压使擦除电压增大且施加增大的擦除电压以擦除存储单元并再次验证。步级电压可为固定的,例如1伏特(V)。在正常擦除操作中,擦除验证循环可重复多次(例如3次、4次或5次)直至具有高于VE的阈值电压的存储单元的数目低于临界数目为止。
图2B中的曲线252展示正常擦除操作之后区块中的存储单元的阈值电压的分布。区块具有足够数目的编程页面,使得具有高于VE的阈值电压的存储单元的数目低于临界数目且区块通过擦除验证,且存储单元经擦除为具有中心处于V0处的阈值电压分布的正常擦除状态。
图2B中的曲线254展示正常擦除操作之后具有极少编程页面(例如小于5个页面)的区块中的存储单元的阈值电压的分布。由于所述区块中经编程的存储单元的数目少于具有足够的编程页面的区块中经编程的存储单元的数目,因此对于所述区块而言,在具有高于VE的阈值电压的区块中具有的存储单元的数目低于临界数目以及通过擦除验证的几率更大。然而,曲线254中的中心阈值电压V1大于曲线252中的中心阈值电压V0,且曲线254中的阈值电压的分布偏移至比曲线252中的阈值电压的分布更高的电平。亦即,区块中的存储单元可遭受浅擦除且并不处于正常擦除状态中。当区块经重新编程及重新读取时,经浅擦除的存储单元可具有通过
图2A中的曲线202′及曲线204展示的阈值电压分布。浅擦除状态E′中的存储单元可具有偏移至Vl0′的下限电压以及偏移至Vh0′的上限电压。
在一些情况下,控制器可在擦除之前预编程区块。然而,区块可具有足够的编程页面,且不需要预编程区块来避免浅擦除问题。因此,预编程会不必要地劣化区块的持久性。
在一些情况下,控制器可将擦除验证电压改变至较低电平以擦除任何区块。然而,对于具有足够的编程页面的区块,区块可遭受更深擦除。因此,改变擦除验证电压亦可由于写入擦除循环的额外电压施压而劣化区块的持久性。
当区块经编程时,区块中的页面依序经编程。举例而言,区块具有N个页面。数据可依序编程至页面0、页面1、页面2、…以及页面X中,其中X为整数且0<=X<=N-1。当页面经编程时,指示页面经编程的标识可与在页面中经编程的数据一起写入于存储器中。举例而言,标识可储存于页面的冗余区域中或存储器中。标识可以是擦除标识。当擦除标识具有例如0的第一值时,其指示页面已经编程;当擦除标识具有例如1的第二值时,其指示页面尚未经编程或页面待经编程,所述第二值不同于所述第一值。
本发明的实施方案能够通过检查区块中的具有特定页码X的预先判定阈值页面是否经编程而判定区块是否具有极少编程页面且可遭受浅擦除问题。举例而言,控制器可检查预先判定阈值页面的擦除标识。若擦除标识为0,则其指示阈值页面已经编程,且存在至少X+1个已经编程的页面。控制器可判定区块具有足够的编程页面且若利用正常擦除动作擦除区块,可避免浅擦除问题。若擦除标识为1,则其指示阈值页面未经编程,且存在至多X个已经编程的页面。控制器可判定区块具有极少编程页面且若利用正常擦除动作擦除区块,可能遭受浅擦除问题。因此,控制器可执行新擦除动作以擦除区块。新擦除动作经组态以比正常擦除动作更深地擦除区块,使得区块并不具有浅擦除问题。
图3A至图3C展示根据一个或多个实施方案的用于擦除具有编程页面的区块的擦除动作的实例。可通过控制器执行擦除动作,所述控制器例如图1A的装置控制器112或图1A的主机装置120中的控制器。控制器可接收用于区块的通用擦除指令。控制器通过判定区块是否具有极少编程页面来判定是在区块上使用正常擦除动作还是在区块上使用新擦除动作。当判定区块具有足够的编程页面时,控制器可判定利用正常擦除动作擦除区块。当判定区块具有极少编程页面时,控制器可判定利用新擦除动作擦除区块。
图3A为根据一个或多个实施方案的使用预读取及额外擦除动作有效地擦除具有编程页面的区块的流程300的流程图。
区块中的页面经编程(302)。每一页面具有区块中的对应页码。数据在区块中的页面中依序经编程。如上文所提及,若区块具有具备自0至63的页号的64个页面,则数据依序经编程至页面0、页面1、页面2、…以及页面P中,其中0<=P<=63。
预读取阈值页面的擦除标识(304)。阈值页面具有页码X。页码X可例如基于实验结果而经预先判定。举例而言,在利用正常擦除动作擦除具有X个编程页面(具有自0至X-1的页码)的区块之后,区块呈现浅擦除效果,例如图2A中的曲线202′所说明。相反地,具有X+1个编程页面(具有自0至X的页码)的区块在正常擦除动作之后并不呈现浅擦除效果。因此,可判定页码X为临界数目,且具有页码X的页面为区块中的阈值页面。
控制器判定擦除标识是否等同于1(306)。如上文所提及,若擦除标识不等同于1(亦即,等同于0),则其指示阈值页面已经编程。因此,控制器判定区块具有足够的编程页面,以供用于利用具有低风险的浅擦除问题的正常擦除动作擦除区块。
回应于判定擦除标识不等同于1,控制器继续进行至利用包含擦除验证的正常擦除动作擦除区块(308)。如上文所提及,在正常擦除动作中,通过以下方式来擦除区块:重复擦除及验证循环直至各自具有不小于正常擦除验证电压EV的阈值电压的存储单元的数目(或位的计数)小于预定数目为止。在多个循环中,擦除脉冲(或发射)的擦除电压以固定的步级电压增大,例如每循环1伏特,且擦除验证电压EV为固定的。
若擦除标识等同于1,则其指示阈值页面未经编程,且存在至多X个在区块中已经编程的页面。亦即,控制器判定区块具有极少编程页面,且若是利用正常擦除动作擦除区块,则将存在浅擦除问题的风险。因此,控制器可判定以执行新擦除动作310。
在新擦除动作310中,控制器首先利用包含擦除验证的正常擦除动作擦除区块(320)。步骤320可与步骤308一致。在步骤320之后,控制器可添加具有新擦除电压的额外擦除脉冲(322)。新擦除电压Vnew可比正常擦除动作中的最末擦除电压Vlast大一额外电压ΔV,亦即,Vnew=Vlast+ΔV。额外电压ΔV可等同于或不同于正常擦除动作中的固定步级电压。额外电压ΔV可与阈值页面的页码X有关。可基于实验结果判定额外电压ΔV。举例而言,首先利用正常擦除动作擦除且随后利用新擦除电压Vnew擦除具有X个编程页面的多个区块中的每一个。额外电压ΔV可经调整直至区块不呈现浅擦除问题为止。在一些情况下,控制器可添加具有变化的额外电压ΔV的两个或大于两个额外擦除脉冲。
替代地,在步骤320之后,控制器可添加额外多次发射(322a)(多个脉冲)。在一些情况下,每一额外发射(或脉冲)具有自前述擦除电压增大正常擦除操作中的固定步级电压(例如1伏特)的擦除电压。亦即,额外发射继续具有相同擦除设定的正常擦除操作,所述相同擦除设定包含每循环的固定步级电压。多次发射(或多个脉冲)的数目与阈值页面的页码X有关,且可基于实验结果而判定。举例而言,首先利用正常擦除动作擦除且随后利用额外发射擦除具有X个编程页面的区块。额外发射的数目可经调整直至区块不呈现浅擦除问题为止。
在步骤320中,在正常擦除操作之后,区块通过擦除验证。在步骤322或步骤322a中,不执行擦除验证。亦不必要执行擦除验证测试,此是因为区块经进一步擦除,且具有大于擦除验证电压VE的阈值电压的存储单元的数目亦减小。在步骤322或步骤322a中,区块必然能够在额外擦除之后通过擦除验证测试。
在步骤308或步骤310之后,流程300继续进行至步骤312,其中根据正常编程动作编程区块。随后根据正常读取动作(314)读取区块。在一些情况下,可自读取动作获得区块中的存储单元(或位)的阈值电压的分布,例如图2A中所说明。可基于区块中的存储单元的阈值电压的所获得分布来判定区块是否呈现浅擦除效果的问题。
图3B为根据一个或多个实施方案的使用预读取且改变擦除验证深度动作来有效地擦除具有编程页面的区块的另一流程330的流程图。流程330中的步骤类似于图3A的流程300中的步骤,不同之处在于步骤332。
回应于判定阈值页面的擦除标识等同于1,在执行擦除步骤308之前,控制器将用于擦除验证操作的擦除验证电压自预定电压改变至经修改的(例如更低)电压。举例而言,若擦除验证电压VE偏移至更低(或更深)电平,例如自0.3伏特至0.2伏特,则通过具有例如0.3伏特的更高擦除验证电压的擦除验证的区块无法通过具有例如0.2伏特的更低擦除验证电压的擦除验证。因此,在步骤308中,区块必须经一次或多次擦除直至区块可通过具有更低擦除验证电压的擦除验证为止。以此方式,对区块执行额外擦除以消除浅擦除问题。相反地,若未执行步骤332,则在步骤308中,预定电压用于擦除验证电压。
改变的擦除验证电压可与阈值页面的页码X有关。可基于实验结果判定改变的擦除验证电压。举例而言,在具有改变的擦除验证电压的正常擦除操作中擦除具有X个编程页面的区块。擦除验证电压数目可经调整直至区块不呈现浅擦除问题为止。
图3C为根据一个或多个实施方案的使用预读取及预编程动作有效地擦除具有编程页面的区块的又一流程350的流程图。流程350中的步骤类似于图3A的流程300中的步骤,不同之处在于步骤352。
回应于判定阈值页面的擦除标识等同于1,控制器在执行擦除步骤308之前对区块执行预编程。举例而言,区块可通过施加具有编程电压的编程脉冲来经预编程。区块中的所有页面可在步骤352中经预编程,使得区块在擦除之前具有足够的编程页面或编程位。步骤352并不包含验证存储单元是否经编程为特定编程状态。实际上,仅将编程脉冲施加至区块上。编程电压可与阈值电压的页码X有关。可基于实验结果判定编程电压。
在一些实施方案中,针对区块预先判定两个或大于两个预先判定的阈值页面。举例而言,区块具有64个页面,且页面5及页面10可判定为阈值页面。控制器可首先预读取具有更大页码的第一阈值页面(例如页面10)的擦除标识。若第一阈值页面的擦除标识不为1,则控制器判定可利用正常擦除动作擦除具有足够的编程页面的区块。若第一阈值页面的擦除标识为1,则控制器可继续预读取具有较小页码的第二阈值页面(例如页面5)的擦除标识。
若第二阈值页面的擦除标识不为1,则控制器判定区块具有在较小页码与较大页码之间的多个编程页面,例如6至10编程页面。可利用不同于正常擦除动作的第一擦除动作擦除区块。如图3A至图3C中所说明,第一擦除动作可包含添加具有变化的额外电压的额外脉冲或额外多次发射,或改变擦除验证电压,或预编程区块。可基于实验结果判定第一擦除动作,例如上文所述的方法。
若第二阈值页面的擦除标识为1,则控制器判定区块具有极少编程页面,例如至多5个编程页面。可利用不同于第一擦除动作及正常擦除动作的第二擦除动作擦除区块。如图3A至图3C中所说明,第一擦除动作可包含添加具有变化的额外电压的额外脉冲或额外多次发射,或改变擦除验证电压,或预编程区块。可基于实验结果判定第二擦除动作,例如上文所述的方法。由于编程页面的数目较小,因此第二擦除动作比第一擦除动作更深地擦除区块。
所公开及其他的实例可实施为一个或多个电脑程序产品,例如在电脑可读介质上编码的电脑程序指令的一个或多个模块,所述一个或多个模块通过数据处理设备执行或控制数据处理设备的操作。电脑可读介质可为机器可读储存装置、机器可读储存基板、存储器装置或其中之一或多个的组合。术语“数据处理设备”涵盖用于处理数据的所有设备、装置以及机器,包含例如可编程处理器、电脑或多个处理器或电脑。除了硬件之外,设备可包含为所讨论的电脑程序创建执行环境的代码,例如构成下述的代码:处理器固件、协议堆栈、数据库管理系统、操作系统或其中之一或多个的组合。
系统可涵盖用于处理数据的所有设备、装置以及机器,包含例如可编程处理器、电脑或多个处理器或电脑。除了硬件之外,系统可包含为所讨论的电脑程序创建执行环境的代码,例如构成下述的代码:处理器固件、协议堆栈、数据库管理系统、操作系统或其中之一或多个的组合。
电脑程序(亦称为程序、软件、软件应用程序、指令码或代码)能以编程语言的任何形式写入,包含编译或解译语言,且其可以任何形式部署,包含作为独立程序或作为模块、元件、次常式或适用于计算环境的其他单元。电脑程序未必对应于档案系统中的档案。程序可储存于保持其他程序或数据(例如储存于标示语言文件中之一个或多个指令码)的档案的一部分中、储存于专用于所讨论的程序的单个档案中,或储存于多个经协调档案(例如储存一个或多个模组、子程序或部分代码的档案)中。电脑程序可经部署以在一个电脑上执行或在定位于一个位点或跨越多个位点分布且由通信网路互连的多个电脑上执行。
本文中描述的流程及逻辑流程可由一个或多个可编程处理器执行,所述可编程处理器执行一个或多个电脑程序从而执行本文中所描述的功能。流程及逻辑流程亦可由例如现场可编程门阵列(field programmable gate array;FPGA)或特殊用途集成电路(application specific integrated circuit;ASIC)的专用逻辑电路执行,且设备亦可实施为所述专用逻辑电路。
适用于执行电脑程序的处理器包含例如通用微处理器及专用微处理器两者,以及任何种类的数码电脑的任何一个或多个处理器。通常,处理器将自只读存储器或随机存取存储器或两者接收指令及数据。电脑的基本元件可包含用于执行指令的处理器及用于储存指令及数据的一个或多个存储器装置。通常,电脑亦可包含用于储存数据的一个或多个大容量储存装置,例如磁碟、磁光碟或光碟,或可操作地耦合至所述一个或多个大容量储存装置以自其接收数据,或将数据转移至所述一个或多个大容量储存装置,或二者皆有。然而,电脑无需具有此类装置。适用于储存电脑程序指令及数据的电脑可读介质可包含所有形式的非易失性存储器、媒体以及存储器装置,包含例如半导体存储器装置,例如可擦可编程只读存储器(EPROM)、带电可擦可编程只读存储器(EEPROM)以及闪存存储器装置;磁碟。处理器及存储器可由专用逻辑电路补充或并入于专用逻辑电路中。
虽然本文可描述任何特性,但此等不应解释为对本发明的所主张或可主张的保护范围的限制,而是解释为描述特定于特定实施例的特征。在独立实施例的上下文中描述于本文中的某些特征亦可在单个实施例中以组合方式实施。相反地,在单个实施例的上下文中描述的各种特征亦可在多个实施例中分离地实施或以任何适合的子组合来实施。此外,尽管上文可将特征描述为以某些组合起作用且甚至最初按此来主张,但来自所主张之组合的一个或多个特征在一些情况下可自所述组合删除,且所主张之组合可针对子组合或子组合的变型。类似地,尽管在附图中以特定次序来描绘操作,但不应将此理解为需要以所展示的特定次序或以顺序次序执行此等操作,或执行所有所说明操作以达成所需结果。
仅公开少许实例及实施方案。对所描述实例及实施方案以及其他实施方案的变化、修改及增强可基于所公开的内容进行。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (16)
1.一种擦除具有极少编程页面的区块的系统,其特征在于,包括:
一存储器,包括各自具有多个页面的一区块;以及
一控制器,耦接至所述存储器且经组态以:
判定所述存储器的区块中具有特定页码的一阈值页面是否经编程;
回应于判定所述阈值页面经编程,根据一第一擦除动作擦除所述区块;以及
回应于判定所述阈值页面未经编程,根据一第二擦除动作擦除所述区块,所述第二擦除动作比所述第一擦除动作更深地擦除所述区块。
2.根据权利要求1所述的系统,其中所述控制器用以判定所述阈值页面的标识是否等同于设定值来判定所述阈值页面是否经编程。
3.根据权利要求2所述的系统,其中所述控制器用以:
自所述存储器读取所述阈值页面的所述标识。
4.根据权利要求1所述的系统,其中所述控制器根据所述第一擦除动作擦除所述区块包括如下步骤:
执行一第一擦除验证循环,包括:
对所述区块施加具有一第一擦除电压的擦除脉冲;以及
通过验证具有不小于一第一擦除验证电压的阈值电压的存储单元的数目是否小于临界数目而执行一擦除验证测试;
回应于判定存储单元的所述数目小于所述临界数目,判定所述区块通过所述擦除验证测试且不进一步执行擦除;以及
回应于判定存储单元的所述数目不小于所述临界数目,执行一个或多个次擦除验证循环直至所述区块通过所述擦除验证测试为止,其中所述第一擦除电压每循环增大一步级电压。
5.根据权利要求4所述的系统,其中所述控制器根据所述第二擦除动作擦除所述区块包括如下步骤:
根据所述第一擦除动作擦除所述区块,以及随后
对所述区块执行额外擦除。
6.根据权利要求5所述的系统,其中所述控制器通过以下方式来对所述区块执行额外擦除:
以一第二擦除电压对所述区块施加一额外擦除脉冲,其中所述第二擦除电压高于由额外多次擦除脉冲施加在所述区块上的前述第一擦除电压。
7.根据权利要求6所述的系统,其中所述第二擦除电压与所述阈值页面的所述特定页码相关联。
8.根据权利要求5所述的系统,其中所述控制器通过对所述区块施加一个或多个擦除脉冲来对所述区块执行所述额外擦除,以及
其中所述每一个擦除脉冲中的擦除电压高于由所述步级电压施加在所述区块上的前述第一擦除电压。
9.根据权利要求5所述的系统,其中一个或多个擦除脉冲的数目与所述阈值页面的所述特定页码相关联。
10.根据权利要求4所述的系统,其中所述控制器经组态以通过以下方式来根据所述特定擦除动作擦除所述区块:
通过额外验证电压将所述第一擦除验证电压降低至新擦除验证电压,以及
使用所述新擦除验证电压来对所述区块执行所述第一擦除验证循环。
11.根据权利要求10所述的系统,其中所述额外验证电压与所述阈值页面的所述特定页码相关联且基于实验结果而经预先判定。
12.根据权利要求4所述的系统,其中所述控制器根据所述第二擦除动作擦除所述区块:
预编程所述区块,以及随后
根据所述第一擦除动作对所述区块执行所述第一擦除验证循环。
13.根据权利要求12所述的系统,其中所述控制器通过将编程电压施加在所述区块的页面上来预编程所述区块,使得所述区块中的编程页面的数目大于所述特定页码。
14.根据权利要求1所述的系统,其中所述控制器经组态以:
判定所述区块中具有一第一页码的一第一阈值页面是否经编程;
回应于判定所述第一阈值页面经编程,根据所述第一擦除动作擦除所述区块;
回应于判定所述第一阈值页面未经编程,判定所述区块中具有第二页码的第二阈值页面是否经编程,所述第二页码小于所述第一页码;
回应于判定所述第二阈值页面经编程,根据第二擦除动作擦除所述区块,所述第二擦除动作比所述第一擦除动作更深地擦除所述区块;以及
回应于判定所述第二阈值页面未经编程,根据一第三擦除动作擦除所述区块,所述第三擦除动作经组态以比所述第一擦除动作更深地擦除所述区块。
15.一种擦除具有极少编程页面的区块的方法,其特征在于,所述方法包括:
判定所述存储器的特定区块中具有特定页码的阈值页面是否经编程;
回应于判定所述阈值页面经编程,根据正常擦除动作擦除所述区块;以及
回应于判定所述阈值页面未经编程,根据特定擦除动作擦除所述区块,所述特定擦除动作经组态以比所述正常擦除动作更深地擦除所述区块,
其中所述正常擦除动作应用于具有多个编程页面的区块,所述多个编程页面的数目大于所述特定页码。
16.根据权利要求15所述的方法,其中所述特定擦除动作包括如下至少一个:
在擦除所述区块之前预编程所述区块,
在擦除所述区块之前降低擦除验证电压,或
施加具有新擦除电压的一个或多个擦除脉冲。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/409,470 | 2019-05-10 | ||
US16/409,470 US10665303B1 (en) | 2019-05-10 | 2019-05-10 | Erasing blocks with few programmed pages |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111916130A true CN111916130A (zh) | 2020-11-10 |
CN111916130B CN111916130B (zh) | 2022-09-02 |
Family
ID=66690262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910812614.2A Active CN111916130B (zh) | 2019-05-10 | 2019-08-30 | 擦除具有极少编程页面的区块的系统与方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10665303B1 (zh) |
EP (1) | EP3736814B1 (zh) |
JP (1) | JP6771621B1 (zh) |
KR (1) | KR102220093B1 (zh) |
CN (1) | CN111916130B (zh) |
TW (1) | TWI718640B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112786097A (zh) * | 2021-01-29 | 2021-05-11 | 山东华芯半导体有限公司 | 一种基于擦除时间判断NAND Flash对浅擦除处理的方法 |
WO2021136342A1 (zh) * | 2020-01-02 | 2021-07-08 | 京东方科技集团股份有限公司 | 指纹识别器件、指纹识别显示基板及其制作方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210000409A (ko) * | 2019-06-25 | 2021-01-05 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
CN113821156A (zh) * | 2020-06-18 | 2021-12-21 | 桑迪士克科技有限责任公司 | 前瞻识别潜在不可校正的误差校正存储器单元和现场对策 |
US20230195328A1 (en) * | 2021-12-22 | 2023-06-22 | Micron Technology, Inc. | Multi-stage erase operation of memory cells in a memory sub-system |
US20240112742A1 (en) * | 2022-09-22 | 2024-04-04 | Yangtze Memory Technologies Co., Ltd. | Erasing and erasing verification for three-dimensional nand memory |
CN115509468B (zh) * | 2022-11-23 | 2023-03-24 | 四川省华存智谷科技有限责任公司 | 一种提高ssd生命周期的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060203550A1 (en) * | 2005-03-10 | 2006-09-14 | Hynix Semiconductor Inc. | Flash Memory Device with Improved Erase Function and Method for Controlling Erase Operation of the Same |
CN101178937A (zh) * | 2006-11-06 | 2008-05-14 | 海力士半导体有限公司 | 闪存装置及用以控制其擦除操作的方法 |
US20090154252A1 (en) * | 2007-12-13 | 2009-06-18 | Noboru Shibata | Semiconductor memory device capable of shortening erase time |
TW201137886A (en) * | 2010-03-31 | 2011-11-01 | Sandisk Corp | Extra dummy erase pulses after shallow erase-verify to avoid sensing deep erased threshold voltage |
US20140104950A1 (en) * | 2012-10-12 | 2014-04-17 | Winbond Electronics Corp. | Non-volatile semiconductor memory |
CN105144300A (zh) * | 2013-03-04 | 2015-12-09 | 桑迪士克技术有限公司 | 用于提高非易失性存储器的耐久性的动态擦除深度 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60140039D1 (de) * | 2001-02-05 | 2009-11-12 | St Microelectronics Srl | Löschverfahren für einen Flash-Speicher |
US8504798B2 (en) * | 2003-12-30 | 2013-08-06 | Sandisk Technologies Inc. | Management of non-volatile memory systems having large erase blocks |
US20090109755A1 (en) * | 2007-10-24 | 2009-04-30 | Mori Edan | Neighbor block refresh for non-volatile memory |
US7907449B2 (en) * | 2009-04-09 | 2011-03-15 | Sandisk Corporation | Two pass erase for non-volatile storage |
KR20120092911A (ko) * | 2011-02-14 | 2012-08-22 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 데이터 소거 방법 |
US20140297921A1 (en) * | 2013-03-26 | 2014-10-02 | Skymedi Corporation | Method of Partitioning Physical Block and Memory System Thereof |
US9361989B1 (en) * | 2014-12-16 | 2016-06-07 | Macronix International Co., Ltd. | Memory device and data erasing method thereof |
KR102327076B1 (ko) * | 2014-12-18 | 2021-11-17 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR20160108659A (ko) * | 2015-03-04 | 2016-09-20 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 동작 방법 및 반도체 메모리 장치를 포함하는 메모리 시스템 |
US9679658B2 (en) * | 2015-06-26 | 2017-06-13 | Intel Corporation | Method and apparatus for reducing read latency for a block erasable non-volatile memory |
JP2017045288A (ja) * | 2015-08-27 | 2017-03-02 | 株式会社東芝 | メモリシステム |
US9830963B1 (en) * | 2016-05-24 | 2017-11-28 | Sandisk Technologies Llc | Word line-dependent and temperature-dependent erase depth |
US10403369B2 (en) * | 2016-10-17 | 2019-09-03 | SK Hynix Inc. | Memory system with file level secure erase and operating method thereof |
US20180232154A1 (en) * | 2017-02-15 | 2018-08-16 | Microsoft Technology Licensing, Llc | Append Only Streams For Storing Data On A Solid State Device |
KR20190016633A (ko) * | 2017-08-08 | 2019-02-19 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
JP2019053805A (ja) * | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | メモリシステム |
US10998064B2 (en) * | 2018-03-05 | 2021-05-04 | Crossbar, Inc. | Resistive random access memory program and erase techniques and apparatus |
-
2019
- 2019-05-10 US US16/409,470 patent/US10665303B1/en active Active
- 2019-06-03 EP EP19177915.6A patent/EP3736814B1/en active Active
- 2019-06-26 KR KR1020190076558A patent/KR102220093B1/ko active IP Right Grant
- 2019-07-01 JP JP2019122698A patent/JP6771621B1/ja active Active
- 2019-08-23 TW TW108130223A patent/TWI718640B/zh active
- 2019-08-30 CN CN201910812614.2A patent/CN111916130B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060203550A1 (en) * | 2005-03-10 | 2006-09-14 | Hynix Semiconductor Inc. | Flash Memory Device with Improved Erase Function and Method for Controlling Erase Operation of the Same |
CN101178937A (zh) * | 2006-11-06 | 2008-05-14 | 海力士半导体有限公司 | 闪存装置及用以控制其擦除操作的方法 |
US20090154252A1 (en) * | 2007-12-13 | 2009-06-18 | Noboru Shibata | Semiconductor memory device capable of shortening erase time |
TW201137886A (en) * | 2010-03-31 | 2011-11-01 | Sandisk Corp | Extra dummy erase pulses after shallow erase-verify to avoid sensing deep erased threshold voltage |
US20140104950A1 (en) * | 2012-10-12 | 2014-04-17 | Winbond Electronics Corp. | Non-volatile semiconductor memory |
CN105144300A (zh) * | 2013-03-04 | 2015-12-09 | 桑迪士克技术有限公司 | 用于提高非易失性存储器的耐久性的动态擦除深度 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021136342A1 (zh) * | 2020-01-02 | 2021-07-08 | 京东方科技集团股份有限公司 | 指纹识别器件、指纹识别显示基板及其制作方法 |
CN112786097A (zh) * | 2021-01-29 | 2021-05-11 | 山东华芯半导体有限公司 | 一种基于擦除时间判断NAND Flash对浅擦除处理的方法 |
CN112786097B (zh) * | 2021-01-29 | 2024-04-09 | 山东华芯半导体有限公司 | 一种基于擦除时间判断NAND Flash对浅擦除处理的方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI718640B (zh) | 2021-02-11 |
JP2020187816A (ja) | 2020-11-19 |
JP6771621B1 (ja) | 2020-10-21 |
TW202042239A (zh) | 2020-11-16 |
KR20200130630A (ko) | 2020-11-19 |
EP3736814B1 (en) | 2021-03-24 |
US10665303B1 (en) | 2020-05-26 |
EP3736814A1 (en) | 2020-11-11 |
CN111916130B (zh) | 2022-09-02 |
KR102220093B1 (ko) | 2021-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111916130B (zh) | 擦除具有极少编程页面的区块的系统与方法 | |
CN110780802B (zh) | 存储器控制器及其操作方法 | |
CN108694977B (zh) | 储存装置及其操作方法 | |
CN111258793B (zh) | 存储器控制器及其操作方法 | |
CN106558330B (zh) | 半导体器件、其操作方法和包括其的数据储存设备 | |
KR102387960B1 (ko) | 컨트롤러 및 그것의 동작 방법 | |
CN111798901A (zh) | 页缓冲器、具有页缓冲器的存储器装置及其操作方法 | |
US11532360B2 (en) | Memory system, memory device, and method for operating memory device | |
CN111863077A (zh) | 存储装置、控制器以及操作控制器的方法 | |
US11086540B2 (en) | Memory system, memory controller and memory device for configuring super blocks | |
CN115798552A (zh) | 存储器装置及该存储器装置的操作方法 | |
US11315650B2 (en) | Memory system, memory controller, and method of operating memory system | |
US20210365382A1 (en) | Memory system, memory controller, and operation method thereof | |
US10916310B2 (en) | Memory system, memory controller, and memory control method | |
US11848054B2 (en) | Memory device determining precharge time based on a number of times that a program voltage is applied to word line and operating method of memory device | |
CN112037837B (zh) | 存储器系统、存储器控制器和存储器设备 | |
CN112925476B (zh) | 存储器系统、存储器控制器及其操作方法 | |
CN111798903B (zh) | 存储器系统、存储器装置和存储器控制器 | |
KR20230120930A (ko) | 메모리 장치 및 그 동작 방법 | |
US10998053B2 (en) | Memory device and operating method thereof for applying a channel precharge voltage to bit lines after a sensing operation | |
KR102513691B1 (ko) | 저장 장치 및 그 동작 방법 | |
US11709610B2 (en) | Memory system, memory controller and operating method | |
US20230326537A1 (en) | Memory device, memory system, and method of operating the same | |
KR20240059431A (ko) | 메모리 장치 및 그 동작 방법 | |
KR20220163661A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |