CN111900123A - 一种具有高深宽比结构的半导体器件及其制造方法 - Google Patents

一种具有高深宽比结构的半导体器件及其制造方法 Download PDF

Info

Publication number
CN111900123A
CN111900123A CN202010599719.7A CN202010599719A CN111900123A CN 111900123 A CN111900123 A CN 111900123A CN 202010599719 A CN202010599719 A CN 202010599719A CN 111900123 A CN111900123 A CN 111900123A
Authority
CN
China
Prior art keywords
layer
manufacturing
side wall
hole
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010599719.7A
Other languages
English (en)
Inventor
金镇泳
李俊杰
周娜
李琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010599719.7A priority Critical patent/CN111900123A/zh
Publication of CN111900123A publication Critical patent/CN111900123A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及半导体结构，包括半导体基底和形成于基底上的接触孔；所述接触孔包括上部和下部，并且所述上部的尺寸小于所述下部的尺寸以使得所述上部和下部构成上窄下宽的竖直截面为“凸”字形状。本申请的结构及其制造方法能够解决在高深宽比或小孔的开孔工艺中所存在的开孔不充分或开孔存在斜坡刻蚀轮廓的问题，并且能够有效控制顶底关键尺寸比例等于或者接近理想比例数值1.0。

Description

一种具有高深宽比结构的半导体器件及其制造方法
技术领域
本申请涉及半导体器件及其制造方法，特别是一种具有高深宽比结构的半导体器件及其制造方法，尤其是一种具有高深宽比结构的接触孔及其制造方法。
背景技术
随着半导体器件功能日趋复杂，其结构也变得越来越多样化。其中深宽比(AspectRatio)已成为器件结构的重要参数之一，在新型半导体器件中已有多种结构具有高深宽比(High Aspect Ratio)，例如高深宽比接触孔(High Aspect Ratio Contact，HARC)、自对准接触孔(Self-aligned Contact，SAC)等。由于此类结构的深宽比很大，制程工艺复杂，期间存在很多困难和问题。例如，高深宽比孔的开孔(Open)，往往因其深宽比过大而导致底部不能充分刻蚀(Under Etch/Incomplete Etch)进而造成底部开孔不充分(Not-Open)，出现斜坡刻蚀轮廓(Slope Etch Profile)。而为了克服底部不能充分刻蚀开孔和斜坡刻蚀轮廓的问题，又会矫枉过正而造成过刻蚀(Over Etch)的情况，进而导致孔壁出现弓形(Bowing)问题。
可见，保证高深宽比接触孔的底部充分开孔及其关键尺寸，使得顶部和底部的关键尺寸比(Top/Bottom CD Ratio)达到或者接近理想数值1.0，是一个亟待解决的问题。
发明内容
本申请的目的是通过以下技术方案实现的：
根据一个或多个实施例，本申请还公开了一种半导体结构，其特征在于：包括，
半导体基底和其上的层间介质层；
位于所述层间介质层上的孔；
所述孔包括上部和下部，并且所述上部的尺寸小于所述下部的尺寸；在所述上部的外侧具有侧墙。
根据一个或多个实施例，本申请还公开了一种半导体结构的制造方法，其特征在于：
提供半导体基底，在所述半导体基底上形成层间介质层；
刻蚀所述层间介质层以形成孔；
在所述孔的下部形成牺牲层；
在所述牺牲层上的所述孔的侧壁上形成侧墙。
本申请的结构及其制造方法能够解决在高深宽比或小孔的开孔工艺中所存在的开孔不充分或开孔存在斜坡刻蚀轮廓的问题，并且能够有效控制顶底关键尺寸比例等于或者接近理想比例数值1.0。
本申请的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1-6是本申请实施方式的制造方法的截面示意图。
具体实施方式
下文将参照附图更完全地描述本申请，在附图中显示本申请的实施例。然而，本申请不局限于在这里阐述的实施例。相反地，提供这些实施例以便彻底地并完全地说明，并完全地将本申请的范围传达给本领域的技术人员。在附图中，为了清楚起见可能夸大了层和区域的厚度。全文中相同的数字标识相同的元件。如这里所使用的，术语“和/或”包括相关所列项目的一个或多个的任何和所有组合。
这里所使用的术语仅仅是为了详细的描述实施例而不是想要限制本申请。如这里所使用的，除非本文清楚地指出外，否则单数形式“一”、“该”和“所述”等也包括复数形式。还应当理解的是说明书中使用的术语“包括”说明所述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他的特征、整体、步骤、操作、元件、部件、和/或其组合的存在或者增加。
应该理解当将一元件例如层、区域或者衬底称为“在另一个元件上”或者延伸“到另一个元件之上”时，可以是直接在另一个元件上或者直接延伸到另一个元件之上或者存在中间元件。相反地，当将一元件称为“直接在另一个元件上”或者“直接延伸到另一个元件之上”，则就不存在中间元件。也应当理解的是当将一种元件称为“连接”或者“耦合”至另一个元件时，可以是直接地连接或者耦合到另一个元件或者存在中间元件。相反地，当将一种元件称为“直接连接”或者“直接耦合”至另一个元件时，就不存在中间元件。
应该理解，尽管这里可以使用术语第一、第二等等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不受这些术语的限制。这些术语仅仅用于将一个元件、组件、区域、层或者部分与另一个元件、组件、区域、层或者部分区分开。因而，在不脱离本申请精神的情况下，可以将下文论述的第一元件、组件、区域、层或者部分称作第二元件、组件、区域、层或者部分。
而且，相对术语，例如“下面”或者“底部”和“上面”或者“顶端”在这里用于描述如附图中展示的一个元件与另一个元件的关系。应该理解相对术语除了包括附图中所述的方向外还包括器件的不同方向。例如，如果翻转图中的器件，则被描述为在另一元件的下边的元件变为在另一个元件的上边。因此示范性术语“下面”根据图的具体方向包括“下面”和“上面”两个方向。同样地，如果翻转一个图中的装置，描述为“在其他的元件下面”或者“在其他的元件之下”的元件定向为在其它元件上方。因此，示范性术语“在下面”或者“在...之下”包括上面和下面两个方向。
这里参照示意性说明本申请的理想化实施例的横截面图(和/或平面图)来描述本申请的实施例。同样地，可以预计会存在因例如制造工艺和/或容差而导致的与示意图形状的偏离。因而，不将本申请的实施例认为是对这里说明的区域的具体形状的限制，而是包括由例如制造导致的形状的偏差。例如，说明为或者描述为矩形的蚀刻区域典型地具有圆的或者曲线特征。因而，图中说明的区域本质上是示意性的，它们的形状不表示装置区域的精确的形状也不限制本申请的范围。
除非另有限定，这里使用的全部术语(包括技术和科学名词)与本申请所属领域的普通技术人员通常所理解的具有同样的意义。还应当理解的是术语，例如在常用词典中定义的术语应当被解释为与相关技术的文献中的意义相协调，除非这里清楚地限定外，不解释为理想化或者过分形式意义。本领域的技术人员应当理解，对邻近另一部件配置的结构或功能部件的引用可能具有重叠或者在另一部件之下的部分。
本申请公开了一种半导体结构及其制造方法，该半导体结构可以包括具有高深宽比的部件，该深宽比例如可以1:20-1:100，例如可以包括具有高深宽比接触孔的半导体结构。以下的实施例以具有高深宽比的接触孔(HARC Contact)为例，但本申请并不限制于此，例如也可以是小尺寸接触孔(Small Contact)。具体的接触孔结构和制程工艺如下：
首先，本申请公开的接触孔结构，如图6所示，可以提供一种半导体衬底，是在半导体衬底的基底上，可以形成有层间介质层(ILD)或金属间介质层(IMD)100。在层间介质层(ILD)或金属间介质层(IMD)100上可以形成有接触孔500，接触孔500可以包括上部510和下部520，,并且上部510的尺寸可以小于下部520的尺寸以使得上部和下部构成上窄下宽的竖直截面为“凸”字形状。在接触孔500的上部510的外侧可以具有侧墙400。其中，侧墙例如可以包括氧化物层，作为替换的实施例，侧墙还可以包括氧化物层外的氮化硅层(未图示)。本申请中通过在接触孔的上部形成侧墙，通过侧墙来控制接触孔上部的关键尺寸，这样就可以在刻蚀开孔的过程中，尽量扩大开孔的尺寸，从而能够保证底部的开孔尺寸，也即，通过更大尺寸的开孔来保证底部充分开孔进而保证底部的关键尺寸(Bottom CD)，同时，通过上部形成的侧墙来缩减上部的开孔尺寸，从而保证上部的关键尺寸(Top CD)，从而最终避免了底部开孔不充分和斜坡刻蚀轮廓等缺陷，又保证了顶底部的关键尺寸比例。
接下来，将进一步详细介绍根据本申请的一个实施例公开的，上述半导体器件接触孔的制程工艺和所采用的材料：
本申请公开了一种半导体结构中接触孔的制造方法，可以适用于具有高深宽比的接触孔(HARC Contact)结构或者是小尺寸接触孔(Small Contact)结构，但并不局限于此。
本申请实施方式之一，具体的制程工艺如下：
本申请的制程工艺，如图1所示，可以先提供有例如MOS(Metal OxideSemiconductor)晶体管的电路元件的半导体基底100，半导体基底100上例如形成有栅极、源/漏极、位线等功能部件。同时在半导体基底上还可以形成有层间介质层100(也可以是金属间介质层)，该层间介质层100例如可以是氧化硅等氧化物。随后，可以在层间介质层100上进行常规刻蚀以形成孔200。正如前面论及的，由于本申请后续可以通过后续的形成侧墙工艺来调整缩小上部开孔的尺寸，因此本步骤的刻蚀开孔，可以尽量大尺寸的来进行开孔，以保证底部的充分开孔。
随后，如图2所示，可以采用旋涂工艺，在孔200空间填充牺牲层300，该牺牲层300可以是旋涂硬掩模组合物(Spin-on Hardmask，SOH)、旋涂碳(Spin-on Carbon，SOC)。本公开中，采用上述材料和旋涂工艺，替换常用的氧化物材料和沉积工艺来制备牺牲层，后续为了去除牺牲层以得到接触孔，可以通过在相同的刻蚀腔室中采用常见的灰化(Ashing)工艺即可轻易去除，从而减少了工艺步骤和设备，减低了制造难度。当然，牺牲层300的填充例如也可以采用CVD工艺。
随后，如图3所示，可以回刻牺牲层300至最终需要形成侧墙的深度处，以在孔200的下部形成剩余的牺牲层300，回刻例如可以选用常见的灰化(Ashing)工艺等。
随后，如图4所示，可以在整个半导体结构上沉积侧墙层400’，沉积工艺可以采用原子层沉积工艺(ALD)，侧墙层400’例如可以是氧化物。作为其他替换的实施例，沉积侧墙层也可以是先沉积一层氧化物层，再随后沉积一层氮化硅层(未图示)，沉积氮化硅层，是为了在后续的底部刻蚀去除步骤中，能够对侧墙层的氧化物形成有效的保护，从而避免底部刻蚀时对侧墙造成不期望的刻蚀，而如果沉积氮化硅层的情况，在最后形成的侧墙中，其还可以包括氧化物层外的氮化硅层。
随后，如图5所示，可以刻蚀去除侧墙层400’的底部以形成侧墙400。
随后，如图6所示，可以去除剩余的牺牲层300，从而形成上窄下宽的接触孔500。具体可以采用常见的灰化(Ashing)工艺去除牺牲层300。如前所述，由于本公开中的牺牲模层采用了SOH等旋涂材料，从而在去除牺牲层300，无须采用湿法刻蚀的工艺和设备，可以采用常见的灰化工艺，并且在相同的工艺腔室即可，从而大大节省了工艺步骤和设备，降低了生产成本和制造难度。本步骤形成的接触孔500可以包括上部510和下部520两个部分，并且由于上部外侧具有侧墙400的结构，从而能够通过侧墙400的沉积厚度来调整和缩小上部尺寸，以使上部510的尺寸小于下部520的尺寸，构成接触孔500上窄下宽的竖直截面为“凸”字形状。
除了上述实施方式，本申请的制造方法也同样适用于其他的具有高深宽比的孔结构或者小尺寸孔结构的制造方法，从而能够解决在高深宽比或小孔的开孔工艺中所存在的开孔不充分或开孔存在斜坡刻蚀轮廓的问题，并且能够有效控制顶底关键尺寸比例等于或者接近理想比例数值1.0。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (16)

1.一种半导体结构，其特征在于：包括，
半导体基底和其上的层间介质层；
位于所述层间介质层上的孔；
所述孔包括上部和下部，并且所述上部的尺寸小于所述下部的尺寸；在所述上部的外侧具有侧墙。
2.根据权利要求1所述的半导体结构，其特征在于：
所述孔包括接触孔和通孔。
3.根据权利要求2所述的半导体结构，其特征在于：
所述侧墙包括氧化物层。
4.根据权利要求3所述的半导体结构，其特征在于：
所述侧墙包括氧化物层外的氮化硅层。
5.根据权利要求1-4任意一项所述的半导体结构，其特征在于：
所述接触孔具有高深宽比，所述深宽比为1:20-1:100。
6.一种半导体结构的制造方法，其特征在于：
提供半导体基底，在所述半导体基底上形成层间介质层；
刻蚀所述层间介质层以形成孔；
在所述孔的下部形成牺牲层；
在所述牺牲层上的所述孔的侧壁上形成侧墙。
7.根据权利要求6所述的制造方法，其特征在于：
在所述孔的下部形成牺牲层，包括，
在所述孔内填充形成牺牲层；
回刻所述牺牲层至所述侧墙的深度。
8.根据权利要求6所述的制造方法，其特征在于：
在所述牺牲层上的所述孔的侧壁上形成侧墙，包括，
在整个半导体结构上沉积侧墙层；
刻蚀去除所述侧墙层的底部以形成侧墙。
9.根据权利要求6所述的制造方法，其特征在于：
还包括，去除所述孔的下部形成的牺牲层。
10.根据权利要求7所述的制造方法，其特征在于：
所述填充形成牺牲层，采用旋涂工艺或者CVD。
11.根据权利要求10所述的制造方法，其特征在于：
所述牺牲层为，旋涂硬掩模组合物或旋涂碳。
12.根据权利要求9所述的制造方法，其特征在于：
所述去除所述孔的下部形成的牺牲层采用灰化工艺。
13.根据权利要求8所述的制造方法，其特征在于：
所述沉积侧墙层采用原子层沉积工艺。
14.根据权利要求6所述的制造方法，其特征在于：
所述侧墙包括氧化物层。
15.根据权利要求8所述的制造方法，其特征在于：
所述侧墙层包括氧化物层外的氮化硅层。
16.根据权利要求15所述的制造方法，其特征在于：
所述沉积侧墙层，包括，
先在整个半导体结构上沉积氧化物层；
再在整个半导体结构上沉积氮化硅层。
CN202010599719.7A 2020-06-28 2020-06-28 一种具有高深宽比结构的半导体器件及其制造方法 Pending CN111900123A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010599719.7A CN111900123A (zh) 2020-06-28 2020-06-28 一种具有高深宽比结构的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010599719.7A CN111900123A (zh) 2020-06-28 2020-06-28 一种具有高深宽比结构的半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN111900123A true CN111900123A (zh) 2020-11-06

Family

ID=73207939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010599719.7A Pending CN111900123A (zh) 2020-06-28 2020-06-28 一种具有高深宽比结构的半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111900123A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489199A (zh) * 2002-10-08 2004-04-14 南亚科技股份有限公司 瓶型沟槽的形成方法
CN103400799A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 接触孔的刻蚀方法
CN105762114A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN111106009A (zh) * 2018-10-26 2020-05-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489199A (zh) * 2002-10-08 2004-04-14 南亚科技股份有限公司 瓶型沟槽的形成方法
CN103400799A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 接触孔的刻蚀方法
CN105762114A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN111106009A (zh) * 2018-10-26 2020-05-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
KR100743651B1 (ko) 반도체 소자의 콘택 형성방법
US7709319B2 (en) Semiconductor device and method of manufacturing the same
TW200303599A (en) Manufacturing method of semiconductor device
CN114446879A (zh) 整合不同厚度的栅介质层的制造方法
CN112017947A (zh) 一种半导体结构的制造方法
CN111900123A (zh) 一种具有高深宽比结构的半导体器件及其制造方法
CN102054672A (zh) 在表面起伏的衬底上形成小尺寸图形的工艺方法
KR100726149B1 (ko) 반도체 소자 제조 방법
US8361849B2 (en) Method of fabricating semiconductor device
CN111063655A (zh) 一种半导体器件的制造方法
KR100364812B1 (ko) 반도체 소자의 제조방법
TW201939668A (zh) 半導體結構的形成方法
US20210193512A1 (en) Semiconductor Fabrication Method for Producing Nano-Scaled Electrically Conductive Lines
KR20020036384A (ko) 반도체 장치의 평탄화 방법
KR100838392B1 (ko) 반도체소자의 자기정렬콘택 식각 방법
US6946388B1 (en) Method for fabricating semiconductor devices
US6835653B1 (en) Method of forming adjacent holes on a semiconductor substrate
KR100211544B1 (ko) 반도체 소자의 캐패시터 제조방법
CN113517171A (zh) 一种具有高深宽比结构的半导体器件及其制造方法
US20020111005A1 (en) Method of forming a contact pad
KR0176151B1 (ko) 반도체 장치의 소자 분리 방법
CN115064486A (zh) 半导体结构的形成方法及半导体结构
KR100333698B1 (ko) 다층 배선의 형성 방법
KR100674901B1 (ko) 반도체 소자의 게이트 형성방법
KR100351914B1 (ko) 엠디엘 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination