CN1489199A - 瓶型沟槽的形成方法 - Google Patents
瓶型沟槽的形成方法 Download PDFInfo
- Publication number
- CN1489199A CN1489199A CNA021457247A CN02145724A CN1489199A CN 1489199 A CN1489199 A CN 1489199A CN A021457247 A CNA021457247 A CN A021457247A CN 02145724 A CN02145724 A CN 02145724A CN 1489199 A CN1489199 A CN 1489199A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- type groove
- bottle
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种瓶型沟槽的形成方法，首先，提供一半导体基底，半导体基底上形成有一沟槽，且半导体基底上依序形成有一垫层及一硬掩膜层；接着，在硬掩膜层上形成一介电层，且介电层会填满沟槽；然后，蚀刻沟槽内的介电层至一既定深度，并在沟槽的侧壁形成一间隙壁；最后，去除介电层并蚀刻未被间隙壁遮蔽的沟槽以形成一瓶型沟槽；通过利用在沟槽的上半部形成一间隙壁来保护被该间隙壁覆盖的半导体基底或其他各层，以对未被遮蔽的半导体基底来进行蚀刻以形成具有较大表面积的瓶型沟槽；能有效增加电容储存量，有效节省时间，进而降低成本。
Description
技术领域
本发明涉及一种沟槽的制造方法，特别是指一种动态随机存取存储器(Dynamic Random Access Memory，DRAM)的沟槽电容用的瓶型深沟槽的形成方法。
背景技术
随着动态随机存取存储器的密度持续地增加，存储单元(memory cell)也朝向缩小尺寸以提高密度的方向发展，而随着DRAM制造工艺持续缩小，深沟槽的孔径大小也随之限缩。当沟槽的纵宽比(aspect ratio)已超过35∶1时，作为电容储存区的深沟槽将因此而受限；此外，由于电容量是与电容电极板的表面积成正比，而沟槽电容的电极板表面积为沟槽的深度与沟槽圆周面积的乘积，沟槽圆周面积则又与沟槽的孔径有关，换言之，当制造技术从0.2μm缩小到0.18μm时，沟槽的孔径随之变小，连带使沟槽电容难以得到足够的电容表面积以使电容量能够维持。再者，欲形成具有较小临界尺寸的深沟槽，便必须选择高纵宽比的方式进行蚀刻，同时当沟槽临界尺寸愈小，即愈难使沟槽保持垂直轮廓。
为了增加因为DRAM的尺寸缩小而变小的沟槽储存电容，必需发展增加储存电容的方法，例如蚀刻半导体基底以扩大沟槽底部面形成瓶型沟槽(bottleshaped trench)的方法。
传统形成瓶型沟槽的方式主要是采用非等向性干蚀刻(anisotropic dryetching)方法，例如美国专利5,112,771，但是上述专利揭示的方法将沟槽底部扩大的方式的效果有限，并且较难以控制。
以传统工艺为例，如图1所示，是进行瓶型沟槽的颈部轮廓(neck profile)的蚀刻阶段示意图。首先是提供一由硅或其他材料组成的半导体基底101以制造所欲的半导体装置，例如动态随机存取存储器等，其次，于半导体基底上形成一垫堆栈层(pad stack layer)106，例如以化学气相沉积法依序沉积氮化硅层103于半导体基底101表面、及沉积一绝缘层如硼硅玻璃层105于氮化硅层103表面，垫堆栈层106在此是作为一用于深沟槽蚀刻步骤的硬掩膜。另外，可在半导体基底101与氮化硅层103之间形成一垫氧化层102以减少应力及促进附着效果。接着，在垫堆栈层106内形成一掩膜开口108以暴露出部分半导体基底表面，例如可先利用光阻材料的涂布及曝光显影等微影工艺形成一光阻图案107于垫堆栈层106表面、然后再利用反应性离子蚀刻工艺或电浆蚀刻工艺等蚀刻垫堆栈层106以形成一掩膜开口108。
其次，进行瓶型沟槽的颈部轮廓(neck profile)的蚀刻阶段，例如，利用溴化氢(HBr)、氟化氮(NF3)以及预混合的氦/氧(He/O2)为主要电浆气体来源以蚀刻去除露出的部分半导体硅基底，形成一具有倾斜顶部(tapered topportion)且深度约为1.2μm的颈部轮廓109。
然后，如图2所示，是进行瓶型沟槽的底部轮廓(bottom profile)的蚀刻阶段示意图。例如，继续利用溴化氢(HBr)、氟化氮(NF3)以及预混合的氦/氧(He/O2)为主要电浆气体来源以自颈部轮廓109继续蚀刻去除露出的部分半导体硅基底，形成一底部轮廓110。
上述传统工艺的问题在于进行瓶型沟槽的底部轮廓(bottom profile)的蚀刻阶段时，由于此蚀刻工艺受沟槽表面孔径大小和沟槽深度的限制，因此仅能形成锥形深沟槽，而无法形成可以扩大电容储存区表面积的深沟槽；并且，进行的步骤繁多又复杂，除了容易出错之外，更得花费较长的时间及较高的成本。
发明内容
有鉴于此，本发明的目的在于提供一种在半导体基底形成瓶型沟槽的方法，可利用较易控制且较少的步骤来达到有效扩大沟槽底部面增加DRAM的储存电容的目的。
根据上述目的，本发明提供了一种形成瓶型沟槽的方法，包括下列步骤：提供一半导体基底，半导体基底上形成有一沟槽，且半导体基底上依序形成有一垫层及一硬掩膜层；于硬掩膜层上形成一介电层，且介电层会填满沟槽；蚀刻沟槽内的介电层至一既定深度；于沟槽的侧壁形成一间隙壁；及去除介电层并蚀刻未被间隙壁遮蔽的沟槽以形成一瓶型沟槽。
根据上述目的，本发明再提供一种形成瓶型沟槽的方法，包括下列步骤：提供一半导体基底，于半导体基底上依序形成一垫层、一硬掩膜层及一图案化绝缘层，图案化绝缘层具有一开口以露出硬掩膜层；以图案化绝缘层为掩膜，蚀刻硬掩膜层、垫层及半导体基底以形成一沟槽，并去除图案化绝缘层；于硬掩膜层上形成一旋涂式玻璃层，且旋涂式玻璃层会填满沟槽；对旋涂式玻璃层进行非等向性蚀刻，以使沟槽内的旋涂式玻璃层被蚀刻至一既定深度，且硬掩膜层上的旋涂式玻璃层会被完全去除；在硬掩膜层及沟槽上顺应性形成一绝缘层；非等向性蚀刻绝缘层以在沟槽的侧壁形成一间隙壁，并露出旋涂式玻璃层表面；对半导体基底进行湿蚀刻以去除旋涂式玻璃层；及对未被间隙壁遮蔽的沟槽进行等向性蚀刻以形成一瓶型沟槽。
根据上述目的，本发明还提供了一种形成瓶型沟槽的方法，包括下列步骤：提供一半导体基底，半导体基底上形成有一沟槽，且半导体基底上依序形成有一垫层及一硬掩膜层；于硬掩膜层及沟槽表面上依序形成一第一衬层及一第二衬层；于硬掩膜层上形成一介电层，且介电层填满沟槽；蚀刻沟槽内的介电层至一既定深度；于沟槽的侧壁形成一间隙壁；去除介电层，并去除露出表面的第二衬层：去除间隙壁及露出表面的第一衬层；及蚀刻未被第一衬层及第二衬层遮蔽的沟槽以形成一瓶型沟槽。
根据上述目的，本发明另提供一种形成瓶型沟槽的方法，包括下列步骤：提供一半导体基底，于半导体基底上依序形成一垫层、一硬掩膜层及一图案化绝缘层，图案化绝缘层具有一开口以露出硬掩膜层；以图案化绝缘层为掩膜，蚀刻硬掩膜层、垫层及半导体基底以形成一沟槽，并去除图案化绝缘层；于硬掩膜层及沟槽表面上依序形成一第一衬层及一第二衬层；于硬掩膜层上形成一旋涂式玻璃层，且旋涂式玻璃层填满沟槽；蚀刻沟槽内的旋涂式玻璃层至一既定深度；于该沟槽及该旋涂式玻璃层表面上顺应性形成一导电层；非等向性蚀刻导电层以在沟槽的侧壁形成一间隙壁，并露出旋涂式玻璃层的表面；对半导体基底进行湿蚀刻以去除旋涂式玻璃层；去除露出表面的第二衬层；去除间隙壁及露出表面的第一衬层；及蚀刻未被第一衬层及第二衬层遮蔽的沟槽以形成一瓶型沟槽。
本发明所提供的瓶型沟槽的形成方法，主要是利用在一深沟槽的上半部形成一遮蔽层(间隙壁或垫层等)来保护被遮蔽层所覆盖的半导体基底或其他各层，以对未被遮蔽层遮蔽的半导体基底来进行蚀刻以形成具有较大表面积的瓶型沟槽。本发明所进行的步骤较现有的形成瓶型沟槽的方法节省许多步骤，且只要利用原来的工序而不须增加额外的方法即可完成；并且根据本发明的方法可使瓶型沟槽具有较大的表面积，有效增加电容储存量，有效节省时间，进而达到降低成本的目的。
为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1是现有的进行瓶型沟槽的颈部轮廓蚀刻阶段示意图；
图2是现有的进行瓶型沟槽的底部轮廓蚀刻阶段示意图；
图3a-图3g是本发明形成瓶型沟槽的方法的第一实施例的步骤示意图；
图4a-图4k是本发明形成瓶型沟槽的方法的第二实施例的步骤示意图。
具体实施方式
第一实施例：
如图3a-图3g所示，图3a-3g是本发明的形成瓶型沟槽的方法的第一
实施例的步骤示意图。
如图3a所示，首先，提供一半导体基底301，在半导体基底301上依序形成有一垫氧化层302、一介电层303、一硬掩膜层304。在硬掩膜层304上形成一具有开口的图案化光阻层(未显示)，以图案化光阻层为掩膜，蚀刻硬掩膜层304，以在硬掩膜层304上形成一开口305，并将图案化光阻层去除。其中，半导体基底301例如是硅基底；介电层303的材质例如是氮化层；硬掩膜层304的材质例如是硼硅玻璃绝缘层。硬掩膜层304的材质也可为氮化层，也就是本发明中可直接以介电层303作为掩膜层，但是氮化层与硼硅玻璃的组合可使沟槽的品质较佳，深度等条件也较容易控制。
如图3b所示、以硬掩膜层304为掩膜，依序蚀刻半导体基底301、垫氧化层302、介电层303在半导体基底301以形成沟槽305a，并将硬掩膜层304去除。
如图3c所示，在介电层303上形成一第一绝缘层306，第一绝缘层306会填满沟槽305a；其中，第一绝缘层306的材质例如是旋涂式玻璃(spin-onglass，SOG)层，或以电浆化学气相沉积法(PE-CVD所形成的氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、高密度电浆(HDP)所沉积的氧化层等。
如图3d所示，对第一绝缘层306进行蚀刻步骤以去除介电层303表面上的第一绝缘层306，并蚀刻一定深度的位于沟槽305a中的第一绝缘层306，蚀刻的深度通常约1-2μm左右。蚀刻的方法可以是采用反应性离子蚀刻法(reactive ion etching，RIE)，或其他非等向性(anisotropic)的蚀刻法，例如电浆蚀刻(Plasma Etching)；或者是以湿蚀刻的方式实现，针对氮化层(介电层303)与旋涂玻璃层(第一绝缘层306)选用适当的蚀刻液，通常可达到极高的蚀刻选择比，例如浸洗蚀刻(immersion etching)。
接着，在介电层303及沟槽305a的表面上顺应性形成一第二绝缘层307。其中，第二绝缘层307例如是氧化硅或氮化硅，以低压化学气相沉积(1owpressure chemical vapor deposition，LPCYD)或电浆辅助化学气相沉积(plasmaenhanced chemical vapor deposition，PECVD)在摄氏350-850度的温度下沉积而成，厚度大约是200-2000。第二绝缘层307的材质可与介电层303相同但不可与第一绝缘层306的材质相同，以利后续工序的进行。
如图3e所示，以反应性离子蚀刻程序等方法非等向性蚀刻第二绝缘层307，以在沟槽305a的侧壁形成一间隙壁307a，并露出沟槽305a内的第一绝缘层306的表面。因为介电层303上形成有第二绝缘层307的缘故，在形成间隙壁307a的过程中介电层303不会被伤害，所以就不会影响沟槽305a的开口宽度。
接着，以间隙壁307a为掩膜，以浸洗蚀刻等方法进行等向性湿蚀刻，以去除沟槽305a的第一绝缘层306，如图3f所示。
如图3g所示，然后，对未被间隙壁307a所覆盖的沟槽305a进行等向性湿蚀刻，以使沟槽305a形成瓶型沟槽308。
第二实施例：
图4a-4k是本发明的形成瓶型沟槽的方法的第二实施例的步骤示意图。
如图4a所示，首先，提供一半导体基底401，在半导体基底401上依序形成有一垫氧化层402、一介电层403、一硬掩膜层404。在硬掩膜层404上形成一具有开口的图案化光阻层(未显示)，以图案化光阻层为掩膜，蚀刻硬掩膜层404，以在硬掩膜层404上形成一开口405，并将图案化光阻层去除。其中，半导体基底401例如是硅基底；介电层403的材质例如是氮化层；硬掩膜层404的材质例如是硼硅玻璃绝缘层。
如图4b所示，以硬掩膜层404为掩膜，依序蚀刻半导体基底401、垫氧化层402、介电层403在半导体基底401以形成沟槽405a，并将硬掩膜层404去除。
如图4c所示，在介电层403及沟槽405a表面上依序形成一第一衬层406及一第二衬层407。其中，第一衬层406例如是氧化层，厚度大约是50- 2000；第二衬层407例如是氮化层，厚度大约是50-2000；形成的方法例如是以低压化学气相沉积(LPCVD)或电浆辅助化学气相沉积(PECV)在摄氏350-850度的温度下进行沉积而成。
如图4d所示，接着，第二衬层407上形成一绝缘层408，绝缘层408会填满沟槽405a；其中，绝缘层408的材质例如是旋涂式玻璃(spin-on glass，SOG)层，或以电浆化学气相沉积法(PE-CVD)所形成的氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、高密度电浆(HDP)所沉积的氧化层等。
如图4e所示，对绝缘层408进行蚀刻步骤以去除介电层403表面上的绝缘层408，并蚀刻一定深度的位于沟槽405a中的第一绝缘层408，蚀刻的深度通常约1-2μm左右。蚀刻的方法可以是采用反应性离子蚀刻法(reactive ionetching，RIE)，或其他非等向性(anisotropic)的蚀刻法，例如电浆蚀刻(PlasmaEtching)；或者是以湿蚀刻的方式实现，针对氮化层(介电层403)与旋涂玻璃层(绝缘层408)选用适当的蚀刻液，通常可达到极高的蚀刻选择比，例如浸洗蚀刻(immersion etching)。
接着，在介电层403及沟槽405a的表面上顺应性形成一导电层409，如图4f所示。其中，导电层409例如是多晶硅层、磊晶硅层或非晶硅层，形成的方法可由化学气相沉积法(CVD)或其他方法，如可利用低压化学气相沉积法(LPCVD)，以硅烷(SiH4)作为原料在530-650℃之间沉积而成。
如图4g所示，以反应性离子蚀刻程序等方法非等向性蚀刻导电层409，以在沟槽305a的侧壁形成一间隙壁409a，并露出沟槽405a内的绝缘层408的表面。因为介电层403上形成有导电层409、第二衬层407及第一衬层406的缘故，在形成间隙壁409a的过程中，介电层403会被形成于其上的各层所保护而不会被伤害，因此就不会影响沟槽405a的开口宽度。
接着，并以间隙壁409a为掩膜，对沟槽405a进行等向性湿蚀刻以去除绝缘层408，如图4h所示。
如图4i所示，去除沟槽405a中露出表面的第二衬层407；同时，形成于介电层403与第一衬层406之上的第二衬层407也会被去除，仅剩下被间隙壁409a所遮蔽的部分。
如图4i所示，去除沟槽405a中露出表面的第一衬层406；同时，形成于介电层403之上的第一衬层406也会被去除，仅剩下被间隙壁409a所遮蔽的部分。其中，去除第一衬层406的方法例如是以浸洗蚀刻等方法来进行等向性湿蚀刻。完成此步骤之后，仅剩下上半部的沟槽405a被第一衬层406及第二衬层407所覆盖。
如图4k所示，对未被第一衬层406及第二衬层407覆盖的沟槽405a进行等向性湿蚀刻，以使沟槽405a形成瓶型沟槽410。
本发明所提供的瓶型沟槽的形成方法，主要是利用在一深沟槽的上半部形成一遮蔽层(间隙壁或垫层等)来保护被遮蔽层所覆盖的半导体基底或其他各层，以对未被遮蔽层遮蔽的半导体基底来进行蚀刻以形成具有较大表面积的瓶型沟槽。本发明所进行的步骤较现有的形成瓶型沟槽的方法节省许多步骤，且只要利用原来的工序而不须增加额外的方法即可完成；并且根据本发明的方法可使瓶型沟槽具有较大的表面积，有效增加电容储存量，有效节省时间，进而达到降低成本的目的。
虽然本发明已以较佳实施例揭露如上，但是并非用以限定本发明，本技术领域的普通技术人员，在不脱离本发明的精神和范围内，所做出的等效结构变换，均包含在本发明的专利范围内。
Claims (24)
1.一种形成瓶型沟槽的方法，其特征在于，包括下列步骤：
提供一半导体基底，该半导体基底上依序形成有一垫层及一硬掩膜层，且该半导体基底上形成有一沟槽；
在该硬掩膜层上形成一介电层，且该介电层填满该沟槽；
蚀刻该沟槽内的该介电层至一既定深度；
在该沟槽的侧壁形成一间隙壁；及
去除该介电层并蚀刻未被该间隙壁遮蔽的该沟槽以形成一瓶型沟槽。
2.如权利要求1所述的形成瓶型沟槽的方法，其特征在于，所述的垫层为氧化层。
3.如权利要求1所述的形成瓶型沟槽的方法，其特征在于，所述的硬掩膜层为氮化硅层或氮化硅/硼硅玻璃组合层其中之一。
4.如权利要求1所述的形成瓶型沟槽的方法，其特征在于，所述的介电层的材质为氧化硅、硼磷硅玻璃、磷硅玻璃、旋涂式玻璃层其中之一。
5.如权利要求1所述的形成瓶型沟槽的方法，其特征在于，所述的间隙壁为氮化层。
6.一种形成瓶型沟槽的方法，其特征在于，包括下列步骤：
提供一半导体基底，于该半导体基底上依序形成一垫层、一硬掩膜层及一图案化绝缘层，该图案化绝缘层具有一开口以露出该硬掩膜层；
以该图案化绝缘层为掩膜，蚀刻该硬掩膜层、该垫层及该半导体基底以形成一沟槽，并去除该图案化绝缘层；
在该硬掩膜层上形成一旋涂式玻璃层，且该旋涂式玻璃层会填满该沟槽；
对该旋涂式玻璃层进行非等向性蚀刻，以使该沟槽内的该旋涂式玻璃层被蚀刻至一既定深度，且该硬掩膜层上的该旋涂式玻璃层会被完全去除；
在该硬掩膜层及该沟槽上顺序形成一绝缘层；
非等向性蚀刻该绝缘层以在该沟槽的侧壁形成一间隙壁，并露出该旋涂式玻璃层表面；
对该半导体基底进行湿蚀刻以去除该旋涂式玻璃层；及
对未被该间隙壁遮蔽的该沟槽进行等向性蚀刻以形成一瓶型沟槽。
7.如权利要求6所述的形成瓶型沟槽的方法，其特征在于，所述的垫层为氧化层。
8.如权利要求6所述的形成瓶型沟槽的方法，其特征在于，所述的硬掩膜层为氮化硅层或氮化硅/硼硅玻璃组合层其中之一。
9.如权利要求6所述的形成瓶型沟槽的方法，其特征在于，所述的绝缘层为氮化层。
10.如权利要求6所述的形成瓶型沟槽的方法，其特征在于，所述的非等向性蚀刻的方法为反应性离子蚀刻法或电浆干蚀刻其中之一。
11.如权利要求6所述的形成瓶型沟槽的方法，其特征在于，所述的等向性蚀刻的方法为湿蚀刻。
12.一种形成瓶型沟槽的方法，其特征在于，包括下列步骤：
提供一半导体基底，该半导体基底上形成有一沟槽，且该半导体基底上依序形成有一垫层及一硬掩膜层；
在该硬掩膜层及该沟槽表面上依序形成一第一衬层及一第二衬层；
于该硬掩膜层上形成一介电层，且该介电层填满该沟槽；
蚀刻该沟槽内的该介电层至一既定深度；
于该沟槽的侧壁形成一间隙壁；
去除该介电层，并去除露出表面的该第二衬层；
去除该间隙壁及露出表面的该第一衬层；及
蚀刻未被该第一衬层及该第二衬层遮蔽的该沟槽以形成一瓶型沟槽。
13.如权利要求12所述的瓶型沟槽的形成方法，其特征在于，所述的垫层为氧化层。
14.如权利要求12所述的瓶型沟槽的形成方法，其特征在于，所述的硬掩膜层为氮化硅层。
15.如权利要求12所述的瓶型沟槽的形成方法，其特征在于，所述的第一衬层为氧化层。
16.如权利要求12所述的瓶型沟槽的形成方法，其特征在于，所述的第二衬层为氮化层。
17.如权利要求12所述的瓶型沟槽的形成方法，其特征在于，所述的介电层的材质为氧化硅、硼磷硅玻璃、磷硅玻璃、旋涂式玻璃层其中之一。
18.如权利要求12所述的瓶型沟槽的形成方法，其特征在于，所述的间隙壁的材质为多晶硅、磊晶硅或非晶硅其中之一。
19.一种形成瓶型沟槽的方法，其特征在于，包括下列步骤：
提供一半导体基底，于该半导体基底上依序形成一垫层、一硬掩膜层及一图案化绝缘层，该图案化绝缘层具有一开口以露出该硬掩膜层；
以该图案化绝缘层为掩膜，蚀刻该硬掩膜层、该垫层及该半导体基底以形成一沟槽，并去除该图案化绝缘层；
在该硬掩膜层及该沟槽表面上依序形成一第一衬层及一第二衬层；
在该硬掩膜层上形成一旋涂式玻璃层，且该旋涂式玻璃层填满该沟槽；
蚀刻该沟槽内的该旋涂式玻璃层至一既定深度；
在该沟槽及该旋涂式玻璃层表面上顺应性形成一导电层；
非等向性蚀刻该导电层以在该沟槽的侧壁形成一间隙壁，并露出该旋涂式玻璃层的表面；
对该半导体基底进行湿蚀刻以去除该旋涂式玻璃层；
去除露出表面的该第二衬层；
去除该间隙壁及露出表面的该第一衬层；及
蚀刻未被该第一衬层及该第二衬层遮蔽的该沟槽以形成一瓶型沟槽。
20.如权利要求19所述的瓶型沟槽的形成方法，其特征在于，所述的垫层为氧化层。
21.如权利要求19所述的瓶型沟槽的形成方法，其特征在于，所述的硬掩膜层为氮化硅层。
22.如权利要求19所述的瓶型沟槽的形成方法，其特征在于，所述的第一衬层为氧化层。
23.如权利要求19所述的瓶型沟槽的形成方法，其特征在于，所述的第二衬层为氮化层。
24.如权利要求19所述的瓶型沟槽的形成方法，其特征在于，所述的导电层为多晶硅层、磊晶硅层或非晶硅层其中之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021457247A CN1305129C (zh) | 2002-10-08 | 2002-10-08 | 瓶型沟槽的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021457247A CN1305129C (zh) | 2002-10-08 | 2002-10-08 | 瓶型沟槽的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1489199A true CN1489199A (zh) | 2004-04-14 |
| CN1305129C CN1305129C (zh) | 2007-03-14 |
Family
ID=34148538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021457247A Expired - Lifetime CN1305129C (zh) | 2002-10-08 | 2002-10-08 | 瓶型沟槽的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1305129C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221890B (zh) * | 2007-01-12 | 2010-11-03 | 南亚科技股份有限公司 | 半导体结构形成的方法 |
| CN102320558A (zh) * | 2011-09-13 | 2012-01-18 | 上海先进半导体制造股份有限公司 | 全硅基微流体器件的腔体的制造方法 |
| CN103151244A (zh) * | 2011-12-07 | 2013-06-12 | 华邦电子股份有限公司 | 堆叠式电容器及其制造方法 |
| CN111900123A (zh) * | 2020-06-28 | 2020-11-06 | 中国科学院微电子研究所 | 一种具有高深宽比结构的半导体器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW471164B (en) * | 1998-06-02 | 2002-01-01 | Ibm | Deep trench-based storage capacitor and method of fabricating |
| US6242357B1 (en) * | 1999-05-06 | 2001-06-05 | Mosel Vitelic Inc. | Method for forming a deep trench capacitor of a DRAM cell |
| US6486024B1 (en) * | 2000-05-24 | 2002-11-26 | Infineon Technologies Ag | Integrated circuit trench device with a dielectric collar stack, and method of forming thereof |
-
2002
- 2002-10-08 CN CNB021457247A patent/CN1305129C/zh not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221890B (zh) * | 2007-01-12 | 2010-11-03 | 南亚科技股份有限公司 | 半导体结构形成的方法 |
| CN102320558A (zh) * | 2011-09-13 | 2012-01-18 | 上海先进半导体制造股份有限公司 | 全硅基微流体器件的腔体的制造方法 |
| CN102320558B (zh) * | 2011-09-13 | 2014-03-26 | 上海先进半导体制造股份有限公司 | 全硅基微流体器件的腔体的制造方法 |
| CN103151244A (zh) * | 2011-12-07 | 2013-06-12 | 华邦电子股份有限公司 | 堆叠式电容器及其制造方法 |
| CN111900123A (zh) * | 2020-06-28 | 2020-11-06 | 中国科学院微电子研究所 | 一种具有高深宽比结构的半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1305129C (zh) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1146961C (zh) | 形成电介质层的方法 | |
| US5895250A (en) | Method of forming semicrown-shaped stacked capacitors for dynamic random access memory | |
| CN1222753A (zh) | 在半导体器件中形成自对准接触的方法 | |
| KR100844983B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| WO2022193602A1 (zh) | 一种半导体器件的制作方法 | |
| CN1305129C (zh) | 瓶型沟槽的形成方法 | |
| CN1885503A (zh) | 用于在半导体器件中形成接触孔的方法 | |
| CN1581493A (zh) | 半导体电容器结构及其制造方法 | |
| KR101020287B1 (ko) | 실린더형 커패시터 형성 방법 | |
| WO2021190308A1 (zh) | 半导体器件及半导体器件的形成方法 | |
| CN1135614C (zh) | 半导体器件结构及形成该结构的方法 | |
| CN1139981C (zh) | 用于半导体器件的电容器及其制造方法 | |
| KR20040074459A (ko) | 반도체 캐패시터의 저장 전극 형성방법 | |
| KR20010059284A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US6027761A (en) | Manufacturing process and structure of capacitor | |
| US6399980B2 (en) | Fabrication of a T-shaped capacitor | |
| US20070166984A1 (en) | Method of forming an insulating layer in a semiconductor device | |
| KR20010059015A (ko) | 반도체소자의 캐패시터 형성방법 | |
| CN1277304C (zh) | 填补多晶硅细缝的方法 | |
| CN1237600C (zh) | 形成埋层电极板的方法 | |
| US6090680A (en) | Manufacturing process for a capacitor | |
| US6121107A (en) | Manufacturing process and structure of capacitor | |
| CN1156008C (zh) | 半导体器件及其制造方法 | |
| US6153462A (en) | Manufacturing process and structure of capacitor | |
| US6423611B1 (en) | Manufacturing process of capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070314 |
|
| CX01 | Expiry of patent term |