CN111863857A - Led显示基板及其制备方法显示面板 - Google Patents

Led显示基板及其制备方法显示面板 Download PDF

Info

Publication number
CN111863857A
CN111863857A CN202010621459.9A CN202010621459A CN111863857A CN 111863857 A CN111863857 A CN 111863857A CN 202010621459 A CN202010621459 A CN 202010621459A CN 111863857 A CN111863857 A CN 111863857A
Authority
CN
China
Prior art keywords
layer pattern
pattern
substrate
metal
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010621459.9A
Other languages
English (en)
Other versions
CN111863857B (zh
Inventor
曾亭
卢鑫泓
桂和仁
杨健
李永飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010621459.9A priority Critical patent/CN111863857B/zh
Publication of CN111863857A publication Critical patent/CN111863857A/zh
Priority to US17/775,959 priority patent/US20220393087A1/en
Priority to PCT/CN2021/094849 priority patent/WO2022001462A1/zh
Application granted granted Critical
Publication of CN111863857B publication Critical patent/CN111863857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供了一种显示基板，包括：衬底基板，包括显示区域和绑定区域；第一金属导电层图形，位于衬底基板上；第一钝化层，位于第一金属导电层图形远离衬底基板一侧；第二金属导电层图形，位于第一钝化层远离衬底基板的一侧；第二钝化层，位于第二金属导电层图形远离衬底基板一侧；其中，第一金属导电层图形与第一钝化层之间设置有第一黑化层图形，第一黑化层图形在衬底基板上的正投影位于第一导电图形在衬底基板上的正投影所处区域内；和/或，第二导电图形与第二钝化层之间设置有第二黑化层图形，第二黑化层图形在衬底基板上的正投影位于第二金属导电层图形在衬底基板上的正投影所处区域内。

Description

LED显示基板及其制备方法显示面板
技术领域
本发明涉及显示领域，特别涉及一种LED显示基板及其制备方法显示面板。
背景技术
微型/迷你发光二极管(Micro/Mini-LED)显示技术作为新一代显示技术，具有亮度高、发光效率好、功耗低等优点。通常通过转印技术将Micro/Mini-LED芯片转印至显示基板上，由于转印技术的限制，使得无法直接制备大尺寸LED显示基板；因此，现有技术中会通过拼接方式将多块小尺寸的LED显示基板拼接形成大尺寸LED显示基板。
目前，LED显示基板中的信号走线采用金属材料(例如，铜)制成且贯穿于显示区域，由于金属材料具有很高的光反射率，使得信号走线在显示区域明显可视，从而影响了LED显示基板的显示质量。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种LED显示基板及其制备方法显示面板。
第一方面，本公开实施例提供了一种LED显示基板，包括：
衬底基板，包括显示区域和绑定区域；
第一金属导电层图形，位于所述衬底基板上，包括：多条信号走线；
第一钝化层，位于所述第一金属导电层图形远离所述衬底基板一侧；
第二金属导电层图形，位于所述第一钝化层远离所述衬底基板的一侧，包括：位于所述显示区域的第一连接端子和位于所述绑定区域的第二连接端子，所述第一连接端子和所述第二连接端子分别与对应的信号走线图形通过过孔连接；
第二钝化层，位于所述第二金属导电层图形远离所述衬底基板一侧；
其中，所述第一金属导电层图形与所述第一钝化层之间设置有第一黑化层图形，所述第一黑化层图形在所述衬底基板上的正投影位于所述第一导电图形在所述衬底基板上的正投影所处区域内；
和/或，所述第二导电图形与所述第二钝化层之间设置有第二黑化层图形，所述第二黑化层图形在所述衬底基板上的正投影位于所述第二金属导电层图形在所述衬底基板上的正投影所处区域内。
在一些实施例中，所述第一黑化层图形在所述衬底基板上的正投影，与所述第一金属导电层图形在所述衬底基板上的正投影，两者完全重叠。
在一些实施例中，所述第一连接端子包括：第一实际连接区域；
所述第二黑化层图形在所述衬底基板上的正投影，与所述第二金属导电层图形上除位于所述实际连接区域之外的其他部分在所述衬底基板上的正投影，两者完全重叠。
在一些实施例中，所述第二连接端子远离所述衬底基板的一侧以及所述第二连接端子的侧面设置有保护图形，所述保护图形的材料为导电材料；
所述黑化层图形覆盖所述第二连接端子的部分位于所述导电保护图形与所述第二连接端子之间。
在一些实施例中，所述第一黑化层图形的材料包括金属氧化物、金属氮化物及金属氮氧化物中的至少一种；
所述第二黑化层图形的材料包括金属氧化物、金属氮化物、金属氮氧化物中的至少一种。
在一些实施例中，所述第一黑化层图形的材料包括：氧化钼、氮化钼、氮氧化钼、氧化钼铌、氮化钼铌、氮氧化钼铌中至少一种；
所述第二黑化层图形的材料包括：氧化钼、氮化钼、氮氧化钼、氧化钼铌、氮化钼铌、氮氧化钼铌中至少一种。
在一些实施例中，所述第一钝化层的材料包括：氧化硅、氮化硅、氮氧化硅中的至少一种；
所述第二钝化层的材料包括：氧化硅、氮化硅、氮氧化硅中的至少一种。
在一些实施例中，所述第一钝化层的材料包括：氮氧化硅，所述第一钝化层厚度包括：230nm～250nm；
所述第二钝化层的材料包括：氮氧化硅，所述第二钝化层厚度包括：230nm～250nm。
在一些实施例中，所述第一金属导电层图形靠近所述衬底基板的一侧设置有与所述第一金属导电层图形接触的第一功能图形，所述第一功能图形配置为提升所述第一金属导电层图形与所述衬底基板之间的结合牢固度；
和/或，所述第二金属导电层图形靠近所述衬底基板的一侧设置有与所述第而金属导电层图形接触的第二功能图形，所述第二功能图形配置为提升所述第二金属导电层图形与位于所述第二金属导电层图形靠近所述衬底基板的一侧膜层之间的结合牢固度。
在一些实施例中，所述第一功能图形的材料包括：钼或钼铌合金；
所述第二功能图形的材料包括：钼或钼铌合金。
在一些实施例中，所述第一钝化层与所述第二金属导电层图形之间设置有第一平坦化层；
和/或，所述第二钝化层远离所述衬底基板的一侧设置有第二平坦化层。
第二方面，本公开实施例提供了一种显示面板，其特征在于，包括：如上述第一方面提供的所述LED显示基板。
第二方面，本公开实施例提供了一种第一方面中LED显示基板的制备方法，包括：
提供衬底基板，所述衬底基板包括显示区域和绑定区域；
在所述衬底基板的一侧形成第一金属导电层图形，所述第一金属导电层图形包括：多条信号走线；
在所述第一金属导电层图形远离所述衬底基板一侧形成第一钝化层；
在所述第一钝化层远离所述衬底基板的一侧形成第二金属导电层图形，所述第二金属导电层图形包括：位于所述显示区域的第一连接端子和位于所述绑定区域的第二连接端子，所述第一连接端子和所述第二连接端子分别与对应的信号走线图形通过过孔连接；
在所述第二金属导电层图形远离所述衬底基板的一侧形成第二钝化层；
其中，在形成第一钝化层的步骤之前还包括：
在所述第一金属导电层图形远离所述衬底基板的一侧形成第一黑化层图形，所述第一黑化层图形在所述衬底基板上的正投影位于所述第一导电图形在所述衬底基板上的正投影所处区域内；
和/或，在形成第二钝化层的步骤之前还包括：
在所述第二金属导电层图形远离所述衬底基板的一侧形成第二黑化层图形，所述第二黑化层图形在所述衬底基板上的正投影位于所述第二金属导电层图形在所述衬底基板上的正投影所处区域内。
在一些实施例中，形成第二金属导电层图形和形成第二黑化层图形的步骤具体包括：
在所述第一钝化层远离所述衬底基板的一侧形成第三层金属材料薄膜；
在所述第三层金属材料薄膜远离所述衬底基板的一侧形成第二黑化材料薄膜；
基于所述第二掩膜板对所述第三层金属材料薄膜和所述第二黑化材料薄膜薄膜进行图案化工艺，以得到第二金属导电层图形和第二黑化层图形；
所述第一连接端子包括：第一实际连接区域，所述第一钝化层上正对所述第一实际连接区域的位置形成有第一连接过孔；
在形成所述第一钝化层的步骤之后，还包括：
将第二黑化层图形位于所述第一连接过孔内的部分去除。
在一些实施例中，在将第二黑化层图形位于所述第一连接过孔内的部分去除的步骤之后，还包括：
将LED与所述第一连接端子电连接；
将柔性电路板与所述第二连接端子电连接。
附图说明
图1为本公开实施例提供的一种LED显示基板的结构示意图；
图2a为第一钝化层和第二钝化层的材料均为氮化硅时第一叠层结构的整体反射率随第一钝化层的厚度变化的曲线图；
图2b为第一钝化层和第二钝化层的材料均为氮化硅时第二叠层结构的整体反射率随第二钝化层的厚度变化的曲线图；
图3a为第一钝化层材料为氮化硅且第二钝化层材料为氮氧化硅时第一叠层结构的整体反射率随第一钝化层的厚度变化的曲线图；
图3b为第一钝化层材料为氮化硅且第二钝化层材料为氮氧化硅时第二叠层结构的整体反射率随第二钝化层的厚度变化的曲线图；
图4a为第一钝化层和第二钝化层的材料均为氮氧化硅时第一叠层结构的整体反射率随第一钝化层的厚度变化的曲线图；
图4b为第一钝化层和第二钝化层的材料均为氮氧化硅时第二叠层结构的整体反射率随第二钝化层的厚度变化的曲线图；
图5为本公开实施例提供的一种LED显示基板的部分区域的俯视示意图；
图6为图5中A-A’向截面示意图；
图7为本公开实施例提供的一种LED显示基板的制备方法的流程图；
图8为本公开实施例提供的一种LED显示基板的制备方法的流程图；
图9a～图9e为采用图8所示制备方法制备图1所示LED显示基板的中间产品结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种LED显示基板及其制备方法显示面板进行详细描述。
图1为本公开实施例提供的一种LED显示基板的结构示意图，如图1所示，该LED显示基板包括：衬底基板1、第一金属导电层图形2、第一钝化层3、第二金属导电层图形4和第二钝化层5。
其中，衬底基板1包括显示区域1a和绑定区域1b；第一金属导电层图形2位于衬底基板1上，第一金属导电层图形2包括：多条信号走线；第一钝化层3位于第一金属导电层图形2远离衬底基板1一侧，第一钝化层3上设置有连通至部分信号走线的过孔；第二金属导电层图形4位于第一钝化层3远离衬底基板1的一侧，第二金属导电层图形4包括：位于显示区域1a的第一连接端子401(也称为焊盘)和位于绑定区域1b的第二连接端子402，第一连接端子401和第二连接端子402分别通过第一钝化层3上的过孔与对应的信号走线连接，第一连接端子401具有第一实际连接区域，第二连接端子402具有第一实际连接区域；第二钝化层5位于第二金属导电层图形4远离衬底基板1一侧，第二钝化层5上设置有连通至第一连接端子401的第一实际连接区域的第一连接过孔14以及连通至第二连接端子402的第二实际连接区域的第二连接过孔15。
在实际应中，可通过固晶工艺将LED芯片的引脚通过第二钝化层5上的第一连接过孔14与第一连接端子401完成电气连接；可通过绑定工艺将柔性电路板(Flexible PrintedCircuit，简称FPC)上连接针通过第二钝化层5上的第二连接过孔15与第二连接端子402绑定。LED芯片固晶工艺以及FPC的绑定过程可以选择本领域的已有方式，具体工艺过程此处进行赘述。
为减弱第一金属导电层图形2和第二金属导电层图形4中至少一者对显示效果的影响，在本公开实施例所提供的LED显示基板中，第一金属导电层图形2与第一钝化层3之间设置有第一黑化层图形6，第一黑化层图形6在衬底基板1上的正投影位于第一导电图形在衬底基板1上的正投影所处区域内；和/或，在第二导电图形与第二钝化层5之间设置有第二黑化层图形7，第二黑化层图形7在衬底基板1上的正投影位于第二金属导电层图形4在衬底基板1上的正投影所处区域内。
在本公开实施例中，第一黑化层图形6和第二黑化层图形7的吸光系数在1.0～2.0，第一黑化层图形6和第二黑化层图形7可起到吸收光、减少反射作用。
具体地，当在第一金属导电层图形2与第一钝化层3之间配置第一黑化层图形6时，可使得第一金属导电层图形2及其上方结构的整体反射率减小，第一金属导电层图形2上至少部分区域的可视度减弱；当在第二金属导电层图形4与第二钝化层5之间配置第二黑化层图形7时，可使得第二金属导电层图形4及其上方结构的整体反射率减小，第二金属导电层图形4上至少部分区域的可视度减弱。
通过上述内容可见，本公开的技术方案通过设置第一黑化层图形6和第二黑化层图形7，可在一定程度上减弱第一金属导电层图形2和第二金属导电层图形4的可视度，有利于提升LED显示基板的显示质量。附图1中仅示例性画出了同时设置第一黑化层图形6和第二黑化层图形7的情况。
在一些实施例中，第一钝化层3与第二金属导电层图形4之间设置有第一平坦化层11。通过在第一钝化层3与第二金属导电层图形4之间设置第一平坦化层11，其一方面可以在制备第二金属导电层图形4过程中的成膜质量，另一面可以增大第一金属导电层图形2与第二金属导电层图形4之间的距离，以减小两个金属导电层图形交叠部分的寄生电容。
在一些实施例中，在衬底基板1上设置有绝缘层13，绝缘层13用于限定第一金属导电层图形2的形成区域，以便于能够形成具有一定厚度的第一金属导电层图形2。另外，绝缘层的设置，也可以在一定程度上提升第一金属导电层图形2(或者第一黑化层图形6)完成制备后基板表面的平坦度，从而减小后续制备的第一钝化层3的高度差，以提升第一钝化层的成膜质量。具体内容可参见后面对制备绝缘层13步骤的相应描述。
在第一平坦化层的厚度进行设计时，其一方面要考虑到平坦化效果(与绝缘层13、第一金属导电层图形2、第一黑化层图形6的厚度相关)，也还要考虑到两个金属导电层图形2、4交叠部分的寄生电容不会过大，同时也要保证LED显示基板的整体厚度不会过厚。基于对上述因素的考虑，在一些实施例中，第一平坦化层11的厚度范围包括：1.5um～2.5um。
在一些实施例中，第二钝化层5远离衬底基板1的一侧设置有第二平坦化层12。通过设置第二平坦化层12，以提供平坦化表面，有利于LED芯片固晶工艺以及FPC的绑定工艺的进行。在一些实施例中，第二平坦化层12的最大厚度为2.0um。
在一些实施例中第一黑化层图形6在衬底基板1上的正投影，与第一金属导电层图形2在衬底基板1上的正投影，两者完全重叠。也就是说，第一黑化层图形6能够正好覆盖第一黑化层图形6所在区域，以使得第一黑化层图形6各位置的可视度均能有效减弱。
在一些实施例中，第二黑化层图形7在衬底基板1上的正投影，与第二金属导电层图形4上除位于第一实际连接区域之外的其他部分在衬底基板1上的正投影，两者完全重叠；也就是说，第一黑化层图形6能够正好覆盖第二黑化层图形7上除第一实际连接区域之外的其他区域。一方面，第一连接端子401上的第一实际连接区域会与LED芯片焊接，由于LED芯片的遮挡，因此第一连接端子401上位于第一实际连接区域的部分是一定不可见的，所以该区域无需覆盖黑化图形；另一方面，在进行固晶工艺时，需要保证锡膏与第一连接端子401(金属材料)具有较佳的结合牢固度。
在一些实施例中，第二连接端子402远离衬底基板1的一侧以及第二连接端子402的侧面设置有保护图形8，保护图形8的材料为金属氧化物导电材料；黑化层图形覆盖第二连接端子402的部分位于导电保护图形与第二连接端子402之间。由于LED芯片固晶工艺与FPC绑定工艺是分开进行的，且先进行LED芯片固晶工艺，后进行LED芯片固晶工艺，在进行LED芯片固晶工艺过程中会产生高温，外部环境中的具有氧化性的粒子(例如，氧气)以及其他膜层所释放的具有氧化性的粒子(例如LED显示基板中的有机膜层内本身含氧，在高温环境下会释放出氧气)会将第二连接端子402中的金属材料氧化，从而影响第二连接端子402的导电性。为此，在本公开实施例中，在第二连接端子402远离衬底基板1的一侧以及第二连接端子402的侧面设置有保护图形8，以防止第二连接端子402被氧化。
另外，考虑到后续需将第二连接端子402与FPC进行电连接，因此需使得保护图形8不但能够保护第二连接端子402避免被氧化，还需具备一定的导电性。在一些实施例中，保护图形8的材料包括氧化铟锡、氧化铟镓锌等具有较佳导电性的金属氧化物材料。
在一些实施例中，第一金属导电层图形2靠近衬底基板1的一侧设置有与第一金属导电层图形2接触的第一功能图形9，第一功能图形9配置为提升第一金属导电层图形2与衬底基板1之间的结合牢固度。
在一些实施例中，第二金属导电层图形4靠近衬底基板1的一侧设置有与第二金属导电层图形接触的第二功能图形10，第二功能图形10配置为提升第二金属导电层图形10与位于第二金属导电层图形10靠近衬底基板1的一侧膜层之间的结合牢固度。
在实际应用中，以第一金属导电层图形2为例，一方面，若衬底基板1为柔性基板(由有机材料制成)，其在高温环境下会释放出具有氧化性的粒子，从而导致第一金属导电层图形2中的金属材料被氧化；另一方面，第一金属导电层图形2一般采用铜材料制成，铜材料与衬底基板1之间的粘附较差。同样地，第二金属导电层图形4也会存在上述问题(一般地，第二金属导电层图形4下方会存在有机材料膜层，具体为平坦化层)。
为解决上述问题，本公开实施例的技术方案通过设置第一功能图形9和第二功能图形10，其一方面可以防止第一金属导电层图形2和第二金属导电层图形4被氧化，另一方面可以改善第一金属导电层图形2和第二金属导电层图形4各自与下方有机材料之间结合牢固度。
在一些实施例中，第一功能图形9的材料包括：钼或钼铌合金；第二功能图形10的材料包括：钼或钼铌合金。
在一些实施例中，第一黑化层图形6材料包括金属氧化物、金属氮化物及金属氮氧化物中的至少一种；第二黑化层图形7材料包括金属氧化物、金属氮化物、金属氮氧化物中的至少一种。
进一步地，第一黑化层图形6的材料包括：氧化钼、氮化钼、氮氧化钼、氧化钼铌、氮化钼铌、氮氧化钼铌中至少一种；第二黑化层图形7的材料包括：氧化钼、氮化钼、氮氧化钼、氧化钼铌、氮化钼铌、氮氧化钼铌中至少一种。
在本公开实施例中，第一黑化层图形6和第二黑化层图形7不仅需要具有高吸光性能，同时也需要具有一定的导电性能。一般而言，需要第一黑化层图形6和第二黑化层图形7的方阻平均值小于1000Ω/□。
下述表1为本公开实施例中可用作第一黑化层图形6和第二黑化层图形7材料的氧化钼铌、氮氧化钼铌、氮化钼和氮氧化钼的制备工艺参数以及部分属性指标。
表1
Figure BDA0002563164610000101
在一些实施例中，第一黑化层图形6和第二黑化层图形7材料均采用氧化钼。二氧化钼作为一种导电率较高的金属氧化物，载流子传导速率较高，其晶体结构中隧道状空隙也有利于带电荷粒子的快速嵌入脱出，而且钼资源比较丰富，氧化钼制备方法多、成本低，适用于量产。
在本公开实施例中，第一黑化层图形6与第一钝化层3直接接触，第一钝化层3的材料也会对第一金属导电层图形2及其上方结构的整体反射率产生影响；第二黑化层图形7与第二钝化层5直接接触，第二钝化层5的材料也会对第二金属导电层图形4及其上方结构的整体反射率产生影响。
在一些实施例中，第一钝化层3的材料包括：氧化硅、氮化硅、氮氧化硅中的至少一种；第二钝化层5的材料包括：氧化硅、氮化硅、氮氧化硅中的至少一种。
在本公开实施例中，以第一金属导电层图形2和第二金属导电层图形4的材料均为铜材料为例，对第一钝化层3和第二钝化层5的选材以及厚度设计进行分析。
第一金属导电层图形2及其上方结构的所构成的叠层结构(称为第一叠层结构)由下至上依次为：第一金属导电层图形2、第一黑化层图形6、第一钝化层3、第一平坦化层11、第二钝化层5和第二平坦化层12。
第二金属导电层图形4及其上方结构的所构成的叠层结构(称为第二叠层结构)由下至上依次为：第二金属导电层图形4、第二黑化层图形7、第二钝化层5和第二平坦化层12。
图2a为第一钝化层和第二钝化层的材料均为氮化硅时第一叠层结构的整体反射率随第一钝化层3的厚度变化的曲线图，如图2a所示，其中第二钝化层5的厚度固定为200nm，在第一钝化层3的厚度在180nm左右时，第一叠层结构的整体反射率达到最小，约为11.7％。
图2b为第一钝化层和第二钝化层的材料均为氮化硅时第二叠层结构的整体反射率随第二钝化层5的厚度变化的曲线图，如图2b所示，其中第一钝化层3的厚度固定为180nm，在第二钝化层5的厚度在200nm左右时，第二叠层结构的整体反射率达到最小，约为9.2％。
在第一钝化层3和第二钝化层5的材料均为氮化硅，且第一钝化层3的厚度在180nm左右、在第二钝化层5的厚度在200nm左右时，第一叠层结构的整体反射率和第二叠层结构的整体反射率均可达到最小，但是两者反射率存在一定差异(差异大小约为11.7％-9.2％＝2.5％)。
图3a为第一钝化层材料为氮化硅且第二钝化层材料为氮氧化硅时第一叠层结构的整体反射率随第一钝化层3的厚度变化的曲线图，如图3a所示，其中第二钝化层5的厚度固定为240nm，在第一钝化层3的厚度在200nm左右时，第一叠层结构的整体反射率达到最小，约为9.14％。
图3b为第一钝化层材料为氮化硅且第二钝化层材料为氮氧化硅时第二叠层结构的整体反射率随第二钝化层5的厚度变化的曲线图，如图3b所示，其中第一钝化层3的厚度固定为200nm，在第二钝化层5的厚度在240nm左右时，第二叠层结构的整体反射率达到最小，约为12.2％。
在第一钝化层3的材料为氮化硅，第二钝化层5的材料均为氮氧化硅，且第一钝化层3的厚度在200nm左右、在第二钝化层5的厚度在240nm左右时，第一叠层结构的整体反射率和第二叠层结构的整体反射率均可达到最小，但是两者反射率存在一定差异(差异大小约为12.2％-9.14％＝3.06％)。
上述实施例给出的两种第一钝化层3和第二钝化层5的材料及厚度的配置方案，虽能使得第一叠层结构的整体反射率和第二叠层结构的整体反射率同时处于较低水平(反射率均小于13％)，但是两者反射率仍存在一定差异，第一金属导电层图形2的可视度与第二金属导电层图形4的可视度存在对比，也会在一定程度上影响用户视觉体验。
图4a为第一钝化层和第二钝化层的材料均为氮氧化硅时第一叠层结构的整体反射率随第一钝化层3的厚度变化的曲线图，如图4a所示，其中第二钝化层5的厚度固定为240nm，在第一钝化层3的厚度在240nm左右时，第一叠层结构的整体反射率达到最小，约为12.2％。
图4b为第一钝化层和第二钝化层的材料均为氮氧化硅时第二叠层结构的整体反射率随第二钝化层5的厚度变化的曲线图，如图4b所示，其中第一钝化层3的厚度固定为240nm，在第二钝化层5的厚度在240nm左右时，第二叠层结构的整体反射率达到最小，约为12.2％。
在第一钝化层3和第二钝化层5的材料均为氮氧化硅，且第一钝化层3的厚度在240nm左右、在第二钝化层5的厚度在240nm左右时，第一叠层结构的整体反射率和第二叠层结构的整体反射率均可达到最小，且两者反射率基本相同(均为12.2％左右)。
基于上述模拟结果，在本公开实施例中第一钝化层3和第二钝化层5的均选用氮氧化硅，且第一钝化层3厚度在230nm～250nm，第二钝化层5厚度在230nm～250nm时，可使得第一叠层结构的整体反射率和第二叠层结构的整体反射率同时处于较低水平(反射率均小于13％)，且两者反射率可达到相同或基本相同。另外，氮氧化硅比氮化硅更能改善平坦化层高温固化过程中产生鼓泡的问题，能够有效提升产线的良品率。
图5为本公开实施例提供的一种LED显示基板的部分区域的俯视示意图，图6为图5中A-A’向截面示意图，如图5和图6所示，显示区域1a内设置有扫描信号供给线Cn、扫描线Sn、数据线Dm、正极信号线Hm1、Hm2和参考信号线Vm。其中，扫描信号供给走线Cn与扫描线电连接用于为扫描线Sn提供扫描信号，数据线用于提供数据信号，参考信号线用于提供负极信号，正极信号线用于提供正极信号。
继续参见图5中所示，该LED显示基板中的LED芯片采用像素驱动芯片(未示出)进行驱动，为此需要在LED显示基板中为像素驱动芯片配置相应的驱动芯片连接端子。
以图5中所示情况为例，一个像素包括3种不同颜色子像素和一个像素驱动芯片，一个子像素包括至少一个LED芯片(示出)；该3种不同颜色子像素配置有6个第一连接端子，分别称为：第一颜色子像素负极连接端子R-、第一颜色子像素正极连接端子R+、第二颜色子像素负极连接端子B-、第二颜色子像素正极连接端子B+、第三颜色子像素负极连接端子G-和第三颜色子像素正极连接端子G+。
一个像素驱动芯片具有6个引脚，相应地，LED显示基板中需为该像素驱动芯片配置6个芯片连接端子，分别称为：第一芯片连接端子O1、第二芯片连接端子O2、第三芯片连接端子O3、第四芯片连接端子O4、第五芯片连接端子O5、第六芯片连接端子O6。
其中,第一芯片连接端子O1与第一颜色子像素负极连接端子R-连接，第二芯片连接端子O2与第三颜色子像素负极连接端子G-连接，第三芯片连接端子O3与第二颜色子像素负极连接端子B-连接，第四芯片连接端子O4与扫描线Sn连接，第五芯片连接端子O5通过过孔P1与数据线Dn连接，第六芯片连接端子O6通过过孔P2与参考信号线Vm连接。第一颜色子像素正极连接端子R+通过过孔P5与正极信号线Hm1连接，第三颜色子像素正极连接端子G+通过过孔P4与正极信号线Hm2连接，第二颜色子像素正极连接端子B+通过过孔P4与正极信号线Hm2连接。
像素驱动芯片用于在扫描线Sn的控制下，将数据线Dm提供的数据信号分时写入不同颜色的子像素01中，其中，参考信号线Vm用于向像素驱动芯片2提供负极信号，以使像素驱动芯片2和无机发光二极管之间形成电流通路。
在一些实施例中，扫描信号供给线Cn、数据信号线Dm、参考信号线Vm和正极信号线Hm1、Hm2同层设于第一金属导电层(即作为信号走线)，第一连接端子R-/R+/G-/G+/B-/B+、第二连接端子402、芯片连接端子O1/O2/O3/04/05/O6、扫描线Sn同层设于第二金属导电层。
本公开实施例还提供了一种显示面板，包括：LED显示基板，其中LED显示基板采用上述实施例提供的LED显示基板。
需要说明的是，在一些实施例中，采用像素驱动电路驱动的LED显示面板的信号线也可以采用上述覆盖黑化层图形的设计，包括Micro/Mini-LED的灯板也可以采用上述覆盖黑化层图形的设计，此处不再详细描述。
在一些实施例中，衬底基板采用柔性基板，在显示区域与绑定区域之间设置为可弯折区域，可将绑定区域(固定有FPC)弯折至LED显示基板背面。在将多个LED显示基板拼接作为显示面板使用时，由于绑定区域位于LED显示基板背面，可使得相邻LED显示基板之间间隙减小，因而能提升显示面板的整体显示效果。
本公开实施例还提供了一种LED显示基板的制备方法，可用于制备前面实施例提供的LED显示基板。
图7为本公开实施例提供的一种LED显示基板的制备方法的流程图，如图7所示，该制备方法包括：
步骤S101、提供衬底基板，衬底基板包括显示区域和绑定区域。
步骤S102、在衬底基板的一侧形成第一金属导电层图形。
其中，第一金属导电层图形包括：多条信号走线。
步骤S102a、在第一金属导电层图形远离衬底基板的一侧形成第一黑化层图形。
其中，第一黑化层图形在衬底基板上的正投影位于第一导电图形在衬底基板上的正投影所处区域内。
步骤S103、在第一金属导电层图形远离衬底基板一侧形成第一钝化层。
步骤S104、在第一钝化层远离衬底基板的一侧形成第二金属导电层图形。
其中，第二金属导电层图形包括：位于显示区域的第一连接端子和位于绑定区域的第二连接端子，第一连接端子和第二连接端子分别与对应的信号走线图形通过过孔连接。
步骤S104a、在第二金属导电层图形远离衬底基板的一侧形成第二黑化层图形。
其中，第二黑化层图形在衬底基板上的正投影位于第二金属导电层图形在衬底基板上的正投影所处区域内。
步骤S105、在第二金属导电层图形远离衬底基板的一侧形成第二钝化层。
在一些实施例中，若无需配置第一黑化层图，则上述制备方法不包括步骤S102a；若无需配置第二黑化层图，则上述制备方法不包括步骤S104a。
图8为本公开实施例提供的一种LED显示基板的制备方法的流程图，图9a～图9e为采用图8所示制备方法制备图1所示LED显示基板的中间产品结构示意图，如图8至9e所示，该制备方法包括：
步骤S201、通过一次图案化工艺形成第一功能图形和第一金属导电层图形的底层图形。
由于第一金属导电层图形中绝大部分结构为信号走线，信号走线的长度较长，此时为保证信号走线整体阻抗较小，一般会将第一金属导电层图形的厚度设计的较厚。以第一金属导电层图形的材料为铜为例，一般需要第一金属导电层图形的厚度达到1.8um。现有的溅射(Sputter)工艺在形成铜薄膜时，所能够形成的极限厚度在1um左右，当形成的铜薄膜厚度大于1um时，铜薄膜内会因内部应力过大而出现裂痕。因此，第一金属导电层图形需要采用进行2次溅射(第1次溅射工艺后进行一次图案化工艺，可有效减小膜层应力)以分别形成第一金属导电层图形的底层图形和上层图形。
需要说明的是，本公开实施例中的图案化工艺是指包括光刻胶涂覆、掩膜曝光、显影、薄膜刻蚀、光刻胶剥离等工艺步骤。当被进行图案化的材料薄膜本身为光刻胶材料时，可以通过掩膜曝光、显影工艺得到相应的图案、
在一些实施例中，第一功能图形可以与第一金属导电层图形的底层图形可以基于同一次图案化工艺来得到。具体地，首先依次形成第二保护材料薄膜和第一层金属材料薄膜(通过溅射工艺形成，厚度大约0.9um)；然后，基于第一掩膜板对第一层金属材料薄膜和第二保护材料薄膜进行一次图案化工艺，以得到第一功能图形和第一金属导电层图形的底层图形，两者形状完全相同。
在一些实施例中，第一功能图形的材料包括：钼或钼铌合金。
步骤S202、在衬底基板上形成绝缘层。
首先，通过形成绝缘材料薄膜；然后，基于第一掩膜板来对绝缘材料薄膜进行图案化工艺，以使得绝缘材料薄膜覆盖第一金属导电层图形的底层图形的部分被去除，形成镂空结构，第一金属导电层图形的底层图形露出。
绝缘材料薄膜的材料包括：聚酰胺、聚氨酯、酚醛树脂、聚硅氧烷中的至少一种，绝缘材料薄膜可采用涂覆工艺来形成。其中，绝缘材料薄膜的厚度要大于第二保护材料薄膜和第一层金属材料薄膜的厚度之和；绝缘层一方面可用于供后续形成的第一金属导电层图形的上层图形与第一金属导电层图形的下层图形对齐，另一方面可用于在后续通过图案化工艺形成第一金属导电层图形的上层图形的过程避免第一金属导电层图形的下层图形和第一功能图形被误刻蚀。
步骤S203、通过一次图案化工艺形成第一金属导电层图形的上层图形和第一黑化层图形。
首先，在第一金属导电层图形的底层图形远离衬底基板的一侧依次形成第二层金属材料薄膜和第一黑化材料薄膜，其中第二层金属材料薄膜与第一层金属材料薄膜的材料相同；然后，基于第一掩膜板对第二层金属材料薄膜和第一黑化材料薄膜进行图案化工艺，以得到第一金属导电层图形的上层图形和第一黑化层图形。在一些实施例中，第一黑化材料薄膜的材料包括：氧化钼、氮化钼、氮氧化钼、氧化钼铌、氮化钼铌、氮氧化钼铌中至少一种。
参见图9a所示，第一金属导电层图形2的上层图形202和第一黑化层图形6位于绝缘层13所围成的镂空结构中，正好与第一金属导电层图形2的底层图形201对齐，此时第一功能图形9、第一金属导电层图形2的底层图形201、第一金属导电层图形2的上层图形202、第一黑化层图形6四者正好对齐。
在一些实施例中，绝缘层13远离衬底基板1的一侧表面与第一黑化层图形6远离衬底基板1的一侧表面位于同一平面，即两个表面平齐，以形成平坦化表面。
步骤S204、形成第一钝化层和第一平坦化层。
参见图9b所示，首先，依次形成第一钝化材料薄膜和第一平坦化材料薄膜；然后，对第一平坦化材料薄膜进行图案化工艺，以得到第一平坦化层11的图形；接着，以第一平坦化层11的图形作为掩膜图形，对第一钝化材料薄膜进行图案化，以得到第一钝化层3的图形，第一钝化层3上形成有连通至第一黑化层图形6的过孔。
在一些实施例中，第一钝化材料薄膜的材料包括：氮氧化硅，第一钝化材料薄膜的厚度包括：230nm～250nm。
步骤S205、通过一次图案化工艺在第一平坦化层远离衬底基板的一侧形成第二功能图形、第二金属导电层图形和第二黑化层图形。
由于第二金属导电层图形中大部分结构为连接端子，连接端子尺寸较小，在厚度较薄的情况下，每个连接端子的整体阻抗也会较小，因此一般会将第一金属导电层图形的厚度设计的较薄(一般小于1um)，用于制备第二金属导电层图形的金属材料薄膜仅需1次溅射工艺来形成。因此，第二功能图形、第二金属导电层图形和第二黑化层图形，三者也可通过一次图案化工艺来制得。
参见图9c所示，首先，依次形成第三保护材料薄膜、第三层金属材料薄膜和第二黑化材料薄膜；然后，基于第二掩膜板对第三保护材料薄膜、第三层金属材料薄膜和第二黑化材料薄膜薄膜进行图案化工艺，以得到第二功能图形10、第二金属导电层图形4和第二黑化层图形7。在一些实施例中，第二黑化材料薄膜的材料包括：氧化钼、氮化钼、氮氧化钼、氧化钼铌、氮化钼铌、氮氧化钼铌中至少一种。
其中，第二金属导电层图形4至少包括位于显示区域的第一连接端子401和位于绑定区域的第二连接端子402，部分第一连接端子401和第二连接端子402分别与对应的信号走线图形通过过孔实现电连接。
步骤S206、在第二连接端子的侧面以及远离衬底基板的一侧形成保护图形。
参见图9d所示，首先，形成第一保护材料薄膜；然后，对第一保护材料薄膜进行图案化，以得到保护图形8；保护图形8覆盖位于第二连接端子402上的第二黑化层图形7以及第二连接端子402的侧面。
步骤S207、在第二黑化层图形远离衬底基板的一侧形成第二钝化层和第二平坦化层。
参见图9e所示，首先，依次形成第二钝化材料薄膜和第二平坦化材料薄膜；然后，对第二平坦化材料薄膜进行图案化工艺，以得到第二平坦化层12的图形；接着，以第二平坦化层12的图形作为掩膜图形，对第二钝化材料薄膜进行图案化，以得到第二钝化层5的图形，第二钝化层5上形成有连通至第一连接端子401的第一实际连接区域的第一连接过孔14，以及连通至第二连接端子402的第二实际连接区域的第二连接过孔15。
在一些实施例中，第二钝化材料薄膜的材料包括：氮氧化硅，第一钝化材料薄膜的厚度包括：230nm～250nm。
步骤S208、将第二黑化层图形位于第一连接过孔内的部分去除。
参见图1所示，第二平坦化层12和第二钝化层5作为掩膜图形，对第二黑化层图形7进行刻蚀，以去除第二黑化层图形7位于第一连接过孔14内的部分。在对第二黑化层图形进行刻蚀的过程中，需要对刻蚀深度进行精准把控，以避免对下方的第一连接端子造成误刻蚀。在对第二黑化层图形7位于第一连接过孔14内的部分进行刻蚀过程中，第二黑化层图形7位于第二连接过孔15内的部分受到保护图形8的保护，而不会被刻蚀。
通过上述步骤S201～步骤S208，可制得上述图1中所示的LED基板。
在一些实施例中，在步骤S208之后还包括：
步骤S209、将LED与第一连接端子电连接。
在步骤S209中，先在第一连接端子处涂覆焊锡，然后转移LED芯片到对应位置，再进行回流焊，完成LED的绑定。
步骤S210、将柔性电路板与第二连接端子电连接。
在步骤S210中，首先在第二连接端子处贴附异方性导电胶膜(AnisotropicConductive Film，简称ACF)；然后通过热压工艺将FPC的连接针与第二连接端子固定，完成FPC的绑定。
在采用本公开实施例所制备出的LED显示基板中，通过设置第一黑化层图形和第二黑化层图形，从而能够在一定程度上减弱第一金属导电层图形和第二金属导电层图形的可视度，有利于提升LED显示基板的显示质量。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (15)

1.一种LED显示基板，其特征在于，包括：
衬底基板，包括显示区域和绑定区域；
第一金属导电层图形，位于所述衬底基板上，包括：多条信号走线；
第一钝化层，位于所述第一金属导电层图形远离所述衬底基板一侧；
第二金属导电层图形，位于所述第一钝化层远离所述衬底基板的一侧，包括：位于所述显示区域的第一连接端子和位于所述绑定区域的第二连接端子，所述第一连接端子和所述第二连接端子分别与对应的信号走线图形通过过孔连接；
第二钝化层，位于所述第二金属导电层图形远离所述衬底基板一侧；
其中，所述第一金属导电层图形与所述第一钝化层之间设置有第一黑化层图形，所述第一黑化层图形在所述衬底基板上的正投影位于所述第一导电图形在所述衬底基板上的正投影所处区域内；
和/或，所述第二导电图形与所述第二钝化层之间设置有第二黑化层图形，所述第二黑化层图形在所述衬底基板上的正投影位于所述第二金属导电层图形在所述衬底基板上的正投影所处区域内。
2.根据权利要求1所述的LED显示基板，其特征在于，所述第一黑化层图形在所述衬底基板上的正投影，与所述第一金属导电层图形在所述衬底基板上的正投影，两者完全重叠。
3.根据权利要求1所述的LED显示基板，其特征在于，所述第一连接端子包括：第一实际连接区域；
所述第二黑化层图形在所述衬底基板上的正投影，与所述第二金属导电层图形上除位于所述实际连接区域之外的其他部分在所述衬底基板上的正投影，两者完全重叠。
4.根据权利要求3所述的LED显示基板，其特征在于，所述第二连接端子远离所述衬底基板的一侧以及所述第二连接端子的侧面设置有保护图形，所述保护图形的材料为金属氧化物导电材料；
所述黑化层图形覆盖所述第二连接端子的部分位于所述导电保护图形与所述第二连接端子之间。
5.根据权利要求1所述的LED显示基板，其特征在于，所述第一黑化层图形的材料包括金属氧化物、金属氮化物及金属氮氧化物中的至少一种；
所述第二黑化层图形的材料包括金属氧化物、金属氮化物、金属氮氧化物中的至少一种。
6.根据权利要求5所述的LED显示基板，其特征在于，所述第一黑化层图形的材料包括：氧化钼、氮化钼、氮氧化钼、氧化钼铌、氮化钼铌、氮氧化钼铌中至少一种；
所述第二黑化层图形的材料包括：氧化钼、氮化钼、氮氧化钼、氧化钼铌、氮化钼铌、氮氧化钼铌中至少一种。
7.根据权利要求1所述的LED显示基板，其特征在于，所述第一钝化层的材料包括：氧化硅、氮化硅、氮氧化硅中的至少一种；
所述第二钝化层的材料包括：氧化硅、氮化硅、氮氧化硅中的至少一种。
8.根据权利要求7所述的LED显示基板，其特征在于，所述第一钝化层的材料包括：氮氧化硅，所述第一钝化层厚度包括：230nm～250nm；
所述第二钝化层的材料包括：氮氧化硅，所述第二钝化层厚度包括：230nm～250nm。
9.根据权利要求1所述的LED显示基板，其特征在于，所述第一金属导电层图形靠近所述衬底基板的一侧设置有与所述第一金属导电层图形接触的第一功能图形，所述第一功能图形配置为提升所述第一金属导电层图形与所述衬底基板之间的结合牢固度；
和/或，所述第二金属导电层图形靠近所述衬底基板的一侧设置有与所述第而金属导电层图形接触的第二功能图形，所述第二功能图形配置为提升所述第二金属导电层图形与位于所述第二金属导电层图形靠近所述衬底基板的一侧膜层之间的结合牢固度。
10.根据权利要求9所述的LED显示基板，其特征在于，所述第一功能图形的材料包括：钼或钼铌合金；
所述第二功能图形的材料包括：钼或钼铌合金。
11.根据权利要求1-10中任一所述的LED显示基板，其特征在于，所述第一钝化层与所述第二金属导电层图形之间设置有第一平坦化层；
和/或，所述第二钝化层远离所述衬底基板的一侧设置有第二平坦化层。
12.一种显示面板，其特征在于，包括：如上述权利要求1-11中任一所述的LED显示基板。
13.一种如上述权利要求1-11中任一所述LED显示基板的制备方法，包括：
提供衬底基板，所述衬底基板包括显示区域和绑定区域；
在所述衬底基板的一侧形成第一金属导电层图形，所述第一金属导电层图形包括：多条信号走线；
在所述第一金属导电层图形远离所述衬底基板一侧形成第一钝化层；
在所述第一钝化层远离所述衬底基板的一侧形成第二金属导电层图形，所述第二金属导电层图形包括：位于所述显示区域的第一连接端子和位于所述绑定区域的第二连接端子，所述第一连接端子和所述第二连接端子分别与对应的信号走线图形通过过孔连接；
在所述第二金属导电层图形远离所述衬底基板的一侧形成第二钝化层；
其中，在形成第一钝化层的步骤之前还包括：
在所述第一金属导电层图形远离所述衬底基板的一侧形成第一黑化层图形，所述第一黑化层图形在所述衬底基板上的正投影位于所述第一导电图形在所述衬底基板上的正投影所处区域内；
和/或，在形成第二钝化层的步骤之前还包括：
在所述第二金属导电层图形远离所述衬底基板的一侧形成第二黑化层图形，所述第二黑化层图形在所述衬底基板上的正投影位于所述第二金属导电层图形在所述衬底基板上的正投影所处区域内。
14.根据权利要求13所述的LED显示基板的制备方法，其特征在于，形成第二金属导电层图形和形成第二黑化层图形的步骤具体包括：
在所述第一钝化层远离所述衬底基板的一侧形成第三层金属材料薄膜；
在所述第三层金属材料薄膜远离所述衬底基板的一侧形成第二黑化材料薄膜；
基于所述第二掩膜板对所述第三层金属材料薄膜和所述第二黑化材料薄膜薄膜进行图案化工艺，以得到第二金属导电层图形和第二黑化层图形；
所述第一连接端子包括：第一实际连接区域，所述第一钝化层上正对所述第一实际连接区域的位置形成有第一连接过孔；
在形成所述第一钝化层的步骤之后，还包括：
将第二黑化层图形位于所述第一连接过孔内的部分去除。
15.根据权利要求14所述的LED显示基板的制备方法，其特征在于，在将第二黑化层图形位于所述第一连接过孔内的部分去除的步骤之后，还包括：
将LED与所述第一连接端子电连接；
将柔性电路板与所述第二连接端子电连接。
CN202010621459.9A 2020-06-30 2020-06-30 Led显示基板及其制备方法显示面板 Active CN111863857B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010621459.9A CN111863857B (zh) 2020-06-30 2020-06-30 Led显示基板及其制备方法显示面板
US17/775,959 US20220393087A1 (en) 2020-06-30 2021-05-20 Led display substrate and method for manufacturing the same, display panel
PCT/CN2021/094849 WO2022001462A1 (zh) 2020-06-30 2021-05-20 Led显示基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010621459.9A CN111863857B (zh) 2020-06-30 2020-06-30 Led显示基板及其制备方法显示面板

Publications (2)

Publication Number Publication Date
CN111863857A true CN111863857A (zh) 2020-10-30
CN111863857B CN111863857B (zh) 2024-01-23

Family

ID=72988625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010621459.9A Active CN111863857B (zh) 2020-06-30 2020-06-30 Led显示基板及其制备方法显示面板

Country Status (3)

Country Link
US (1) US20220393087A1 (zh)
CN (1) CN111863857B (zh)
WO (1) WO2022001462A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022001462A1 (zh) * 2020-06-30 2022-01-06 京东方科技集团股份有限公司 Led显示基板及其制备方法、显示面板
WO2023159553A1 (zh) * 2022-02-28 2023-08-31 京东方科技集团股份有限公司 发光基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655366A (zh) * 2016-02-23 2016-06-08 上海天马微电子有限公司 显示屏以及显示装置
CN110098236A (zh) * 2019-05-14 2019-08-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US10527897B2 (en) * 2016-10-19 2020-01-07 Japan Display Inc. Display device with partition between color filters
CN111078059A (zh) * 2020-01-17 2020-04-28 合肥鑫晟光电科技有限公司 触控基板及触控显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863857B (zh) * 2020-06-30 2024-01-23 京东方科技集团股份有限公司 Led显示基板及其制备方法显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655366A (zh) * 2016-02-23 2016-06-08 上海天马微电子有限公司 显示屏以及显示装置
US10527897B2 (en) * 2016-10-19 2020-01-07 Japan Display Inc. Display device with partition between color filters
CN110098236A (zh) * 2019-05-14 2019-08-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111078059A (zh) * 2020-01-17 2020-04-28 合肥鑫晟光电科技有限公司 触控基板及触控显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022001462A1 (zh) * 2020-06-30 2022-01-06 京东方科技集团股份有限公司 Led显示基板及其制备方法、显示面板
WO2023159553A1 (zh) * 2022-02-28 2023-08-31 京东方科技集团股份有限公司 发光基板及显示装置

Also Published As

Publication number Publication date
CN111863857B (zh) 2024-01-23
WO2022001462A1 (zh) 2022-01-06
US20220393087A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
CN111524927B (zh) 驱动基板及其制备方法和显示装置
CN111312742B (zh) 背光模组及其制备方法、显示装置
CN113380779A (zh) 驱动基板、发光装置及其制备方法
CN111863857B (zh) Led显示基板及其制备方法显示面板
CN113363264A (zh) 一种阵列基板及其制备方法和显示装置
CN113875011A (zh) 驱动基板及其制作方法、显示装置
CN114171661A (zh) 一种发光基板、显示装置及制作方法
CN112505964A (zh) 发光基板及其制备方法、显示装置
US8067889B2 (en) Stacked display medium
US20220350199A1 (en) Driving backplane, manufacturing method thereof and display panel
US12094889B2 (en) Display substrate and method for manufacturing the same, display device
US20210159303A1 (en) Display panel, manufacturing method thereof, and display device
US11742467B2 (en) Backplane, preparation method with dual damascene steps
CN112768471A (zh) 显示面板及其制作方法
WO2023005610A1 (zh) 驱动基板及其制备方法、发光装置
CN113725379A (zh) 显示模组和显示装置
US12057538B2 (en) Driving substrate and method for manufacturing the same, light-emitting substrate and display device
CN115699321A (zh) 显示基板的制备方法、显示基板及显示装置
TWI826320B (zh) 減少oled顯示面板拼接單元之拼接間距之方法
CN113035922B (zh) 显示面板、制作方法及显示装置
CN113964166B (zh) 显示基板及其制备方法、显示装置
WO2023142014A1 (zh) 触控显示面板、触控显示装置、触控显示母板
CN210052445U (zh) 基底结构、显示面板及显示装置
US20240072012A1 (en) Light emitting display unit and display apparatus
CN116941335A (zh) 线路板及其制备方法和功能背板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant