CN112768471A - 显示面板及其制作方法 - Google Patents
显示面板及其制作方法 Download PDFInfo
- Publication number
- CN112768471A CN112768471A CN202011634454.6A CN202011634454A CN112768471A CN 112768471 A CN112768471 A CN 112768471A CN 202011634454 A CN202011634454 A CN 202011634454A CN 112768471 A CN112768471 A CN 112768471A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- pixel
- display panel
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 229910000679 solder Inorganic materials 0.000 claims abstract description 45
- 239000010410 layer Substances 0.000 claims description 252
- 238000000034 method Methods 0.000 claims description 27
- 239000011241 protective layer Substances 0.000 claims description 20
- 238000003466 welding Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 12
- 238000005538 encapsulation Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- TUDPMSCYVZIWFW-UHFFFAOYSA-N [Ti].[In] Chemical compound [Ti].[In] TUDPMSCYVZIWFW-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种显示面板及其制作方法。显示面板包括：衬底；驱动阵列层，位于衬底上；像素限定层，位于驱动阵列层背离衬底一侧，像素限定层包括多个像素开口；多个焊接块，分别位于多个像素开口中；以及多个发光二极管，每个发光二极管通过焊接块与驱动阵列层电连接；其中，驱动阵列层包括背离衬底的第一表面，像素限定层包括背离衬底的第二表面，发光二极管包括背离衬底的第三表面，沿垂直于衬底的方向，第二表面至第一表面的距离小于第三表面至第一表面的距离。根据本发明实施例的显示面板，每个发光二极管与驱动阵列层之间的电连接结构更均一，能够提高显示均一性。
Description
技术领域
本发明涉及显示领域，具体涉及一种显示面板及其制作方法。
背景技术
随着传统平板显示和微型投影显示技术的发展，未来可期的微发光二极管(MicroLight Emitting Diode，Micro-LED)技术具有显著的性能优势，越来越引起人们的广泛关注。Micro-LED可视为微小化的LED，可单独点亮，具有低功耗、高亮度、高清晰度与长寿命等优势。
Micro-LED显示面板在制作过程中，需要将制作完成的Micro-LED发光元件转移并电连接在阵列基板上，然而，由于现有技术的工艺缺陷，Micro-LED显示面板的显示均一性较差。
发明内容
本发明提供一种显示面板及其制作方法，提高显示面板的显示均一性。
一方面，本发明实施例提供一种显示面板，其包括：衬底；驱动阵列层，位于衬底上；像素限定层，位于驱动阵列层背离衬底一侧，像素限定层包括多个像素开口；多个焊接块，分别位于多个像素开口中；以及多个发光二极管，每个发光二极管通过焊接块与驱动阵列层电连接；其中，驱动阵列层包括背离衬底的第一表面，像素限定层包括背离衬底的第二表面，发光二极管包括背离衬底的第三表面，沿垂直于衬底的方向，第二表面至第一表面的距离小于第三表面至第一表面的距离。
根据本发明实施例的显示面板，其在制作过程中，可以通过对待剥离层进行剥离(Lift off)工艺形成焊接块，以便于实现发光二极管与驱动阵列层上电连接。在进行剥离工艺之前，本发明实施例的显示面板设有像素限定层，像素限定层具有预设的厚度，该厚度满足：第二表面至第一表面的距离小于第三表面至第一表面的距离，由于像素限定层的存在，使得剥离工艺中待剥离层需要图案化的厚度减薄，更容易控制待剥离层的图案化精度，同时像素限定层也易于图案化。像素限定层通过图案化，能够得到多个像素开口，使得之后形成的焊接块，能够更准确设置在已有的像素开口中。因此，显示面板的多个发光二极管分别与驱动阵列层之间的电连接结构更均一，从而能够提高显示面板的显示均一性。
根据本发明一方面的前述任一实施方式，显示面板还包括：保护层，覆盖像素限定层，保护层包括多个第一开口，每个第一开口在衬底上的正投影位于每个像素开口在衬底上的正投影的范围内。通过设置保护层，一方面，保护层能够将像素限定层与剥离工艺中的待剥离层相隔绝，避免像素限定层被腐蚀剥离；另一方面，保护层包括多个第一开口，每个第一开口的正投影在对应一个像素开口的正投影范围内，从而能够缩小像素开口的实际开口尺寸，更便于实现高像素密度。
根据本发明一方面的前述任一实施方式，像素限定层为遮光材料层，从而能够阻止发光二极管发出的光线从显示面板的衬底侧发出，改善显示效果。
根据本发明一方面的前述任一实施方式，显示面板还包括：第一遮光层，设置在像素限定层背离衬底一侧，并且填充于相邻发光二极管之间。从而有效避免相邻发光二极管之间的串色问题。由于显示面板已经设有一定厚度的像素限定层，使得之后填充的第一遮光层能够采用相对减薄的成膜工艺，其膜层均匀性得到改善。
根据本发明一方面的前述任一实施方式，第一遮光层包括背离衬底的第四表面，第四表面与发光二极管的第三表面平齐。提供了一种第一遮光层的可实施方式。
根据本发明一方面的前述任一实施方式，显示面板还包括：封装层，覆盖多个发光二极管以及第一遮光层；第二遮光层，位于封装层背离衬底一侧，第二遮光层包括多个第二开口，每个发光二极管在第二遮光层的正投影位于每个第二开口内，其中，第二遮光层的光密度值大于第一遮光层的光密度值，从而能够降低显示面板对外界光线的反射率，提高显示面板的黑态纯净度以及显示时的色准。
根据本发明一方面的前述任一实施方式，第二遮光层包括背离衬底的第五表面，第五表面与发光二极管的第三表面平齐。提供了一种第二遮光层的可实施方式。
根据本发明一方面的前述任一实施方式，显示面板还包括：多个第一电极连接部和多个第二电极连接部，位于驱动阵列层背离衬底一侧，每个第一电极连接部和第二电极连接部与驱动阵列层中的一个像素电路电连接，每个像素开口暴露一个第一电极连接部和一个第二电极连接部；焊接块包括第一焊接块和第二焊接块，分别位于多个像素开口中；每个发光二极管包括第一电极和第二电极，每个第一电极通过第一焊接块与第一电极连接部电连接，每个第二电极通过第二焊接块与第二电极连接部电连接。
另一方面，本发明实施例提供一种显示面板的制作方法，其包括：在衬底上形成具有多个像素电路的驱动阵列层，驱动阵列层包括背离衬底的第一表面；在驱动阵列层背离衬底一侧形成像素限定层，图案化像素限定层，得到多个像素开口，像素限定层包括背离衬底的第二表面；在像素限定层背离衬底一侧形成待剥离层，待剥离层包括覆盖第二表面的第一待剥离部和位于像素开口内的第二待剥离部；图案化待剥离层，去除第二待剥离部；在待剥离层的背离衬底一侧形成焊料层，焊料层包括焊接块以及待去除部，焊接块在像素开口与驱动阵列层电连接，待去除部位于第一待剥离部的背离衬底的表面；剥离待剥离层，以同时去除待去除部；以及将多个发光二极管转移至多个像素开口，每个发光二极管通过焊接块与驱动阵列层电连接，发光二极管包括背离衬底的第三表面，其中，沿垂直于衬底的方向，第二表面至第一表面的距离小于第三表面至第一表面的距离。
根据本发明实施例的显示面板的制作方法，在形成待剥离层之前，形成具有预设厚度的像素限定层，由于像素限定层的存在，使得剥离工艺中待剥离层需要图案化的厚度减薄，更容易控制待剥离层的图案化精度，同时像素限定层也易于图案化。像素限定层通过图案化，能够得到多个像素开口，使得之后形成的焊接块，能够更准确设置在已有的像素开口中。因此，显示面板的多个发光二极管分别与驱动阵列层之间的电连接结构更均一，从而能够提高显示面板的显示均一性。
根据本发明另一方面的前述任一实施方式，在像素限定层背离衬底一侧形成待剥离层的步骤之前，制作方法还包括：形成覆盖像素限定层的保护层；图案化保护层，以形成多个第一开口，每个第一开口在衬底上的正投影位于每个像素开口在衬底上的正投影的范围内。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1是根据本发明一种实施例提供的显示面板的俯视图；
图2示出图1中A-A向的剖面图；
图3示出图1中B-B向的剖面图；
图4是根据本发明一种替代实施例提供的显示面板的截面图；
图5是根据本发明一种实施例提供的显示面板的制作方法的流程图；
图6至图16是根据本发明一种实施例提供的显示面板的制作方法的各阶段的截面图。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
图1是根据本发明一种实施例提供的显示面板的俯视图，图2示出图1中A-A向的剖面图。显示面板100包括衬底110、驱动阵列层120、像素限定层140、焊接块150以及多个发光二极管160。
驱动阵列层120位于衬底110上，具体的，驱动阵列层120设有多个像素电路。驱动阵列层120包括背离衬底110的第一表面S1。
像素限定层140位于驱动阵列层120背离衬底110一侧。像素限定层140包括多个像素开口PK。像素限定层140包括背离衬底110的第二表面S2。
多个焊接块150分别位于多个像素开口PK中，即每个像素开口PK中对应设有至少一个焊接块150。焊接块150的材料例如是钛金铟(TiAuIn)。每个发光二极管160通过焊接块150与驱动阵列层120电连接，即与驱动阵列层120中的像素电路电连接。发光二极管160包括背离衬底110的第三表面S3。
在本实施例中，沿垂直于衬底110的方向，第二表面S2至第一表面S1的距离D1，小于第三表面S3至第一表面S1的距离D2。
相关技术中，显示面板100在制作过程中，可以通过待剥离层进行剥离(Lift off)工艺形成焊接块150，该焊接块150可以实现转移来的发光二极管160与驱动阵列层120的电连接。相关技术中为实现焊接块150与焊料层的待去除部之间存在较大的高度差，需要在驱动阵列层120上设置较大厚度的待剥离层，当待剥离层厚度较大时，其在焊料块150处的开口的上下端部的尺寸难以控制，使得焊料块150处的开口尺寸不均，影响焊料块150尺寸的均一性，从而影响发光二极管160与驱动阵列层120之间电连接的稳定性和均一性，进而影响形成的显示面板的显示效果。
根据本发明实施例的显示面板100，其在制作过程中，可以通过待剥离层进行剥离(Lift off)工艺形成焊接块150，以便于实现发光二极管160与驱动阵列层120的电连接。在进行剥离工艺之前，本发明实施例的显示面板100设有像素限定层140，像素限定层140具有预设的厚度，该厚度满足：第二表面S2至第一表面S1的距离小于第三表面S3至第一表面S1的距离，由于像素限定层140的存在，使得剥离工艺中待剥离层需要图案化的厚度减薄，更容易控制待剥离层的图案化精度，同时像素限定层140也易于图案化。像素限定层140通过图案化，能够得到多个像素开口PK，使得之后形成的焊接块150，能够更准确设置在已有的像素开口PK中。因此，使得显示面板100的多个发光二极管160分别与驱动阵列层120之间的电连接结构更均一，从而能够提高显示面板100的显示均一性。
可选地，发光二极管160为微发光二极管(Micro Light Emitting Diode，Micro-LED)。本文中，“微”发光二极管及其它“微”器件指发光二极管及器件的尺寸，在一些实施例中，术语“微”指器件的尺寸在1微米至100微米的尺度。然而可以理解的是，本发明实施例可以不限于此，实施例的某些方面可以适用于更大或更小的尺寸中。
可选地，发光二极管160为倒装结构。每个发光二极管160可以包括第一电极161和第二电极162，当发光二极管160为倒装结构时，第二电极162和第一电极161位于发光二极管160的同侧。
图3示出图1中B-B向的剖面图。请同时参考图1至图3。可选地，显示面板100还包括多个第一电极连接部131和多个第二电极连接部132，多个第一电极连接部131和多个第二电极连接部132位于驱动阵列层120背离衬底110一侧。每个第一电极连接部131和第二电极连接部132与驱动阵列层120的一个像素电路电连接，每个像素开口PK暴露一个第一电极连接部131和一个第二电极连接部132。
焊接块150可以包括第一焊接块151和第二焊接块152，第一焊接块151和第二焊接块152分别位于多个像素开口PK中。每个发光二极管160可以包括第一电极161和第二电极162，每个第一电极161通过第一焊接块151与第一电极连接部131电连接，每个第二电极162通过第二焊接块152与所述第二电极连接部132电连接。
请继续参考图2，以下将以发光二极管160的第一电极161与驱动阵列层120之间的电连接结构为例进行说明，第二电极162与驱动阵列层120之间的电连接结构与之类似，不再详述。在一些实施例中，显示面板100还包括保护层170。保护层170覆盖像素限定层140。保护层170包括多个第一开口K1，每个第一开口K1在衬底110上的正投影位于每个像素开口PK在衬底110上的正投影的范围内，第一焊接块151经由第一开口K1与第一电极连接部131电连接。
通过设置覆盖像素限定层140的保护层170，可选地，保护层170可以是氮化硅(SiNx)层或氧化硅(SiOx)层等无机层。一方面，保护层170能够将像素限定层140与剥离工艺中的待剥离层相隔绝，避免像素限定层140被腐蚀剥离；另一方面，保护层170包括多个第一开口K1，每个第一开口K1在对应一个像素开口PK内，从而能够缩小像素开口PK的实际开口尺寸，更便于实现高像素密度。
在一些实施例中，像素限定层140为遮光材料层，例如，像素限定层140为黑色材料层，可以是黑色有机材料层，从而能够吸收光线。当像素限定层140为遮光材料层时，能够阻止发光二极管160发出的光线从显示面板100的衬底110侧发出，改善显示效果。
如图2，在一些实施例中，显示面板100还包括第一遮光层181。第一遮光层181设置在像素限定层140背离衬底110一侧，并且填充于相邻发光二极管160之间。通过在相邻发光二极管160之间填充第一遮光层181，能够有效避免相邻发光二极管160之间的串色问题。由于显示面板100已经设有一定厚度的像素限定层140，使得之后填充的第一遮光层181能够采用相对减薄的成膜工艺，其膜层均匀性得到改善。
可选地，第一遮光层181包括背离衬底110的第四表面S4，第四表面S4与发光二极管160的第三表面S3平齐，从而能够更充分阻挡发光二极管160发出的光线照向相邻发光二极管160所在区域，进一步降低相邻发光二极管160之间产生串色问题的可能。
在一些实施例中，显示面板100还包括封装层190以及第二遮光层182。封装层190覆盖多个发光二极管160以及第一遮光层181，封装层190例如是薄膜封装层。第二遮光层182位于封装层190背离衬底110一侧。第二遮光层182包括多个第二开口K2，每个发光二极管160在第二遮光层182的正投影位于对应一个第二开口K2内。可选地，第二遮光层182的光密度值大于第一遮光层181的光密度值，从而能够降低显示面板100对外界光线的反射率，提高显示面板100的黑态纯净度以及显示时的色准。
图4是根据本发明一种替代实施例提供的显示面板的截面图，与前述实施例不同的是，第二遮光层182包括背离衬底110的第五表面S5，第五表面S5与发光二极管160的第三表面S3平齐。即第一遮光层181的第四表面S4位于第三表面S3朝向衬底110一侧，第一遮光层181和第二遮光层182共同填充于相邻发光二极管160之间，避免相邻发光二极管160串色，降低显示面板100对外界光线的反射率的同时，一定程度降低了显示面板100的厚度，更便于实现显示面板100的轻薄化。
本发明实施例还提供一种显示面板的制作方法，以下将以上述其中若干实施例的显示面板100的制作过程为例对该制作方法进行说明。
图5是根据本发明一种实施例提供的显示面板的制作方法的流程图。该制作方法包括步骤S101至步骤S113。
如图6，在步骤S101中，在衬底110上形成具有多个像素电路的驱动阵列层120。驱动阵列层120包括背离衬底110的第一表面S1。
请继续参考图6，可选地，在步骤S102中，在驱动阵列层120背离衬底110一侧形成多个第一电极连接部131和多个第二电极连接部132(图中未示出)，每个第一电极连接部131和第二电极连接部132与驱动阵列层120的一个像素电路电连接。
如图7，在步骤S103中，在驱动阵列层120背离衬底110一侧形成像素限定层140，图案化像素限定层140，得到多个像素开口PK。可选地，每个像素开口PK暴露一个第一电极连接部131和一个第二电极连接部132。像素限定层140包括背离衬底110的第二表面S2。
在一些实施例中，像素限定层140为遮光材料层，例如，像素限定层140为黑色材料层，可以是黑色有机材料层，从而能够吸收光线。当像素限定层140为遮光材料层时，能够阻止发光二极管160发出的光线从显示面板100的衬底110侧发出，改善显示效果。
可选地，在形成待剥离层的步骤S106之前，可以进行步骤S104和步骤S105。
如图8，在步骤S104中，形成覆盖像素限定层140的保护层170。可选地，保护层170可以是氮化硅(SiNx)层或氧化硅(SiOx)层等无机层。保护层170能够将像素限定层140与剥离工艺中的待剥离层相隔绝，避免像素限定层140被腐蚀剥离。
请继续参考图8，在步骤S105中，图案化保护层170，以形成多个第一开口K1，每个第一开口K1在衬底110上的正投影位于每个像素开口PK在衬底110上的正投影的范围内，从而能够缩小像素开口PK的实际开口尺寸，更便于实现高像素密度。
如图9，在步骤S106中，在像素限定层140背离衬底110一侧形成待剥离层210，待剥离层210包括覆盖第二表面S2的第一待剥离部211和位于像素开口PK内的第二待剥离部212。
如图10，在步骤S107中，图案化待剥离层210，去除第二待剥离部212。
如图11，在步骤S108中，在待剥离层210的背离衬底110一侧形成焊料层220，焊料层220包括焊接块150以及待去除部222，焊接块150在像素开口PK中与驱动阵列层120电连接，待去除部222位于第一待剥离部211的背离衬底110的表面。焊料层220例如是钛金铟(TiAuIn)层。可选地，焊接块150可以包括第一焊接块151和第二焊接块152，第一焊接块151在像素开口PK中与第一电极连接部131电连接，第二焊接块152在像素开口PK中与第二电极连接部132电连接。
如图12，在步骤S109中，剥离待剥离层210，以同时去除待去除部222。
如图13，在步骤S110中，将多个发光二极管160转移至多个像素开口PK，将每个发光二极管160通过焊接块150与驱动阵列层120电连接。发光二极管160包括背离衬底110的第三表面S3。其中，沿垂直于衬底110的方向，第二表面S2至第一表面S1的距离D1小于第三表面S3至第一表面S1的距离D2。在本实施例的步骤S110中，每个发光二极管160可以包括第一电极161和第二电极162，将每个第一电极161通过第一焊接块151与第一电极连接部131电连接，将每个第二电极162通过第二焊接块152与所述第二电极连接部132电连接。
如图14，在步骤S111中，在像素限定层140背离衬底110一侧形成填充于相邻发光二极管160之间的第一遮光层181。第一遮光层181包括背离衬底110的第四表面S4，可选地，第四表面S4与发光二极管160的第三表面S3平齐。通过在相邻发光二极管160之间填充第一遮光层181，能够有效避免相邻发光二极管160之间的串色问题。由于显示面板100已经设有一定厚度的像素限定层140，使得之后填充的第一遮光层181能够采用相对减薄的成膜工艺，其膜层均匀性得到改善。
如图15，在步骤S112中，形成覆盖多个发光二极管160以及第一遮光层181的封装层190。封装层190例如是薄膜封装层。
如图16，在步骤S113中，在封装层190背离衬底110一侧形成第二遮光层182，图案化第二遮光层182，得到多个第二开口K2，每个发光二极管160在第二遮光层182的正投影位于对应一个第二开口K2内。可选地，第二遮光层182的光密度值大于第一遮光层181的光密度值，从而能够降低显示面板100对外界光线的反射率，提高显示面板100的黑态纯净度以及显示时的色准。
根据本发明实施例的显示面板的制作方法，在形成待剥离层210之前，形成具有预设厚度的像素限定层140，由于像素限定层140的存在，使得剥离工艺中待剥离层210需要图案化的厚度减薄，更容易控制待剥离层210的图案化精度，同时像素限定层140也易于图案化。像素限定层140通过图案化，能够得到多个像素开口PK，使得之后形成的第一焊接块151，能够更准确设置在已有的像素开口PK中。因此，显示面板100的多个发光二极管160分别与驱动阵列层120之间的电连接结构更均一，从而能够提高显示面板100的显示均一性。
依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种显示面板，其特征在于，包括：
衬底；
驱动阵列层，位于所述衬底上；
像素限定层，位于所述驱动阵列层背离所述衬底一侧，所述像素限定层包括多个像素开口；
多个焊接块，分别位于所述多个像素开口中；以及
多个发光二极管，每个所述发光二极管通过所述焊接块与所述驱动阵列层电连接；
其中，所述驱动阵列层包括背离所述衬底的第一表面，所述像素限定层包括背离所述衬底的第二表面，所述发光二极管包括背离所述衬底的第三表面，沿垂直于所述衬底的方向，所述第二表面至所述第一表面的距离小于所述第三表面至所述第一表面的距离。
2.根据权利要求1所述的显示面板，其特征在于，还包括：
保护层，覆盖所述像素限定层，所述保护层包括多个第一开口，每个所述第一开口在所述衬底上的正投影位于每个所述像素开口在所述衬底上的正投影的范围内。
3.根据权利要求1所述的显示面板，其特征在于，所述像素限定层为遮光材料层。
4.根据权利要求1所述的显示面板，其特征在于，还包括：
第一遮光层，设置在所述像素限定层背离所述衬底一侧，并且填充于相邻所述发光二极管之间。
5.根据权利要求4所述的显示面板，其特征在于，所述第一遮光层包括背离所述衬底的第四表面，所述第四表面与所述发光二极管的所述第三表面平齐。
6.根据权利要求4所述的显示面板，其特征在于，还包括：
封装层，覆盖所述多个发光二极管以及所述第一遮光层；
第二遮光层，位于所述封装层背离所述衬底一侧，所述第二遮光层包括多个第二开口，每个所述发光二极管在所述第二遮光层的正投影位于每个所述第二开口内；
其中，所述第二遮光层的光密度值大于所述第一遮光层的光密度值。
7.根据权利要求6所述的显示面板，其特征在于，所述第二遮光层包括背离所述衬底的第五表面，所述第五表面与所述发光二极管的所述第三表面平齐。
8.根据权利要求1所述的显示面板，其特征在于，还包括：
多个第一电极连接部和多个第二电极连接部，位于所述驱动阵列层背离所述衬底一侧，每个所述第一电极连接部和所述第二电极连接部与所述驱动阵列层中的一个像素电路电连接，每个所述像素开口暴露一个所述第一电极连接部和一个所述第二电极连接部；
焊接块包括第一焊接块和第二焊接块，分别位于所述多个像素开口中；
每个所述发光二极管包括第一电极和第二电极，每个所述第一电极通过所述第一焊接块与所述第一电极连接部电连接，每个所述第二电极通过所述第二焊接块与所述第二电极连接部电连接。
9.一种显示面板的制作方法，其特征在于，包括：
在衬底上形成具有多个像素电路的驱动阵列层，所述驱动阵列层包括背离所述衬底的第一表面；
在所述驱动阵列层背离所述衬底一侧形成像素限定层，图案化所述像素限定层，得到多个像素开口，所述像素限定层包括背离所述衬底的第二表面；
在所述像素限定层背离所述衬底一侧形成待剥离层，所述待剥离层包括覆盖所述第二表面的第一待剥离部和位于所述像素开口内的第二待剥离部；
图案化所述待剥离层，去除所述第二待剥离部；
在所述待剥离层的背离所述衬底一侧形成焊料层，所述焊料层包括焊接块以及待去除部，所述焊接块在所述像素开口中与所述驱动阵列层电连接，所述待去除部位于所述第一待剥离部的背离所述衬底的表面；
剥离所述待剥离层，以同时去除所述待去除部；以及
将多个发光二极管转移至所述多个像素开口，每个所述发光二极管通过所述焊接块与所述驱动阵列层电连接，所述发光二极管包括背离所述衬底的第三表面；
其中，沿垂直于所述衬底的方向，所述第二表面至所述第一表面的距离小于所述第三表面至所述第一表面的距离。
10.根据权利要求9所述的显示面板的制作方法，其特征在于，在所述像素限定层背离所述衬底一侧形成待剥离层的步骤之前，所述制作方法还包括：
形成覆盖所述像素限定层的保护层；
图案化所述保护层，以形成多个第一开口，每个所述第一开口在所述衬底上的正投影位于每个所述像素开口在所述衬底上的正投影的范围内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011634454.6A CN112768471B (zh) | 2020-12-31 | 2020-12-31 | 显示面板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011634454.6A CN112768471B (zh) | 2020-12-31 | 2020-12-31 | 显示面板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112768471A true CN112768471A (zh) | 2021-05-07 |
| CN112768471B CN112768471B (zh) | 2024-02-02 |
Family
ID=75697941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011634454.6A Active CN112768471B (zh) | 2020-12-31 | 2020-12-31 | 显示面板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112768471B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782560A (zh) * | 2021-09-17 | 2021-12-10 | 厦门大学 | 基于氮化物晶体管的发光器件及集成式MicroLED微显示器件 |
| WO2023236315A1 (zh) * | 2022-06-08 | 2023-12-14 | Tcl华星光电技术有限公司 | 显示面板及显示面板的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190115370A1 (en) * | 2018-07-26 | 2019-04-18 | Shanghai Tianma Micro-electronics Co., Ltd. | Array substrate, method for manufacturing array substrate, and display panel |
| CN110534551A (zh) * | 2019-08-30 | 2019-12-03 | 京东方科技集团股份有限公司 | 一种显示面板及其制作方法、显示装置 |
| US20200258955A1 (en) * | 2019-10-30 | 2020-08-13 | Wuhan Tianma Micro-Electronics Co., Ltd. | Display panel, driving method thereof and display device |
| CN112038357A (zh) * | 2020-08-31 | 2020-12-04 | 上海天马有机发光显示技术有限公司 | 一种显示面板、显示装置及制备方法 |
-
2020
- 2020-12-31 CN CN202011634454.6A patent/CN112768471B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190115370A1 (en) * | 2018-07-26 | 2019-04-18 | Shanghai Tianma Micro-electronics Co., Ltd. | Array substrate, method for manufacturing array substrate, and display panel |
| CN110534551A (zh) * | 2019-08-30 | 2019-12-03 | 京东方科技集团股份有限公司 | 一种显示面板及其制作方法、显示装置 |
| US20200258955A1 (en) * | 2019-10-30 | 2020-08-13 | Wuhan Tianma Micro-Electronics Co., Ltd. | Display panel, driving method thereof and display device |
| CN112038357A (zh) * | 2020-08-31 | 2020-12-04 | 上海天马有机发光显示技术有限公司 | 一种显示面板、显示装置及制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782560A (zh) * | 2021-09-17 | 2021-12-10 | 厦门大学 | 基于氮化物晶体管的发光器件及集成式MicroLED微显示器件 |
| CN113782560B (zh) * | 2021-09-17 | 2023-08-11 | 厦门大学 | 基于氮化物晶体管的发光器件及集成式MicroLED微显示器件 |
| WO2023236315A1 (zh) * | 2022-06-08 | 2023-12-14 | Tcl华星光电技术有限公司 | 显示面板及显示面板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112768471B (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108987412B (zh) | 显示设备及其形成方法 | |
| US9825013B2 (en) | Transfer-bonding method for the light emitting device and light emitting device array | |
| CN212136471U (zh) | 单元像素、像素模组及显示装置 | |
| US11362075B2 (en) | Micro light emitting diode display substrate, device and fabrication method thereof | |
| JP2004304161A (ja) | 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法 | |
| CN112768471B (zh) | 显示面板及其制作方法 | |
| KR20190119113A (ko) | 터치 센서 내장 표시 장치 | |
| CN113725249A (zh) | 一种芯片结构、制作方法和显示装置 | |
| US20240178357A1 (en) | Display panel and manufacturing method thereof | |
| CN114256391A (zh) | 显示基板的制作方法、显示基板及显示装置 | |
| US20220393087A1 (en) | Led display substrate and method for manufacturing the same, display panel | |
| US20220350199A1 (en) | Driving backplane, manufacturing method thereof and display panel | |
| US20210125549A1 (en) | Driving backplane and method for manufacturing the same, and display panel | |
| CN112909018B (zh) | 元件阵列基板及其制作方法 | |
| JP2003218392A (ja) | 画像表示装置及びその製造方法 | |
| KR101026216B1 (ko) | 발광 다이오드 및 그의 제조방법 | |
| JP2004266026A (ja) | チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法 | |
| US20230131636A1 (en) | Micro light-emitting diode package structure | |
| TWI837993B (zh) | 顯示裝置 | |
| TWI835452B (zh) | 發光裝置及其製造方法 | |
| CN211654819U (zh) | 显示器用发光元件以及具有该发光元件的显示装置 | |
| WO2023097445A1 (zh) | 发光基板及其制备方法、显示装置 | |
| US20240313180A1 (en) | Micro light-emitting diode pixel structure and method for forming the same | |
| US20230402474A1 (en) | Electronic device and method of manufacturing thereof | |
| KR102519737B1 (ko) | 마이크로 엘이디 모듈 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |