CN111863624A - 一种二维材料半导体薄膜的大规模制备及图案化方法及二维材料半导体薄膜 - Google Patents

一种二维材料半导体薄膜的大规模制备及图案化方法及二维材料半导体薄膜 Download PDF

Info

Publication number
CN111863624A
CN111863624A CN202010537844.5A CN202010537844A CN111863624A CN 111863624 A CN111863624 A CN 111863624A CN 202010537844 A CN202010537844 A CN 202010537844A CN 111863624 A CN111863624 A CN 111863624A
Authority
CN
China
Prior art keywords
substrate
patterning
mos
dimensional material
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010537844.5A
Other languages
English (en)
Other versions
CN111863624B (zh
Inventor
朱剑
高香香
尹君
卞刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nankai University
Original Assignee
Nankai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nankai University filed Critical Nankai University
Priority to CN202010537844.5A priority Critical patent/CN111863624B/zh
Publication of CN111863624A publication Critical patent/CN111863624A/zh
Application granted granted Critical
Publication of CN111863624B publication Critical patent/CN111863624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02568Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02628Liquid deposition using solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02642Mask materials other than SiO2 or SiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属二维半导体薄膜制备技术领域,具体涉及一种二维材料半导体薄膜的大规模制备及图案化方法,包括如下步骤:基板预处理;在预处理后的基板上用负胶光刻目标图案;在带有光刻胶图案的基板上用溶液自组装技术制备二维半导体薄膜:基板首先浸泡在聚二烯丙基二甲基氯化铵水溶液,然后浸泡在MoS2水溶液中,这个过程可多次重复;将基板上得到的薄膜在丙酮中浸泡去除光刻胶,最终得到目标MoS2图案。本发明的有益效果在于制备方法简单,可以在任何基板上操作;薄膜厚度可控,而且可以实现图案化;反应条件温和,在高性能二维半导体薄膜电子器件领域具有广阔的应用空间。

Description

一种二维材料半导体薄膜的大规模制备及图案化方法及二维 材料半导体薄膜
技术领域
本发明属二维半导体薄膜制备技术领域,具体涉及一种二维材料半导体薄膜的大规模制备及图案化方法。
背景技术
现代硅基半导体领域的发展推动了微电子、光电子技术领域的快速发展。半导体电子器件朝着更小、更密集、更快、更强大的信息处理和存储和更大、更轻、更便宜、更灵活的信息显示的方向发展。
在众多半导体材料中,二维半导体薄膜由于其出色的电荷传输和机械性能在薄膜电子领域更具吸引力。但是均匀二维半导体薄膜的大面积制备一直是个挑战,严重限制了其应用。
现有技术中,通常采用化学气相沉积法或溶液法制备二维半导体薄膜。化学气相沉积法在一定程度上解决了上述问题,化学气相沉积法制备的二维半导体薄膜结晶性好、尺寸可扩展、厚度可调、电子器件性能优异。但这种合成方法成本和能耗都比较高,一般需要在高温和高真空度的条件下完成,对基板的要求比较苛刻,这些二维半导体薄膜还需要复杂的步骤,转移到合适基板上。转移过程不仅繁琐耗时,而且可能给半导体带来性能上不可逆转的损坏,降低器件的成品率。
现有技术中常规的溶液制备方法,例如可通过喷墨、喷涂印刷和旋涂等溶液法加工制备半导体薄膜器件,如光电探测器或晶体管。但是基于溶液法的二维半导体薄膜组装方法仍缺乏可控的薄膜制备工艺。尽管喷墨或喷涂印刷可方便进行半导体薄膜的图案化,但这些印刷工艺的分辨率和精度一般较低,对厚度的控制不精确,且因咖啡环效应造成纳米片堆积不均匀。旋涂工艺虽可获得均匀的薄膜,但这种方法无法应用于卷对卷工艺。
因此,寻找一种厚度可控并且能够同时实现图案化的薄膜组装方法十分必要。
发明内容
本发明所要解决的技术问题是提供一种二维材料半导体薄膜的制备及图案化方法,能够在较为温和的条件下大规模制备二维材料半导体薄膜,并使之图案化。
本发明公开了一种二维材料半导体薄膜的大规模制备及图案化方法,包括如下步骤:
步骤1,基板预处理:先用有机溶剂清洗基板,然后用氧等离子体处理基板。
步骤2,在预处理后的基板上用负胶光刻目标图案:在紫外光未曝光的地方光刻胶去除基板暴露出来,紫外光曝光的地方光刻胶仍然留在基板表面上。
步骤3,在带有光刻胶图案的基板上用溶液自组装二维半导体薄膜:基板首先浸泡在带正电的PDDA水溶液,然后浸泡在带负电的MoS2的水溶液中。
步骤4,将步骤3中基板上得到的(MoS2/PDDA)n薄膜在丙酮中浸泡去除光刻胶,最终得到目标MoS2图案。
进一步地,所述步骤3可重复进行,重复在PDDA溶液和MoS2溶液中的浸泡过程可以得到(MoS2/PDDA)n薄膜,n代表步骤3重复的次数
进一步地,所述基板采用刚性结构或柔性结构。
优选的,所述基板为刚性结构时,采用SiO2、Si、玻璃片中一种或几种。
优选的,所述基板为柔性结构时,采用PET、PI中一种或几种。
进一步地,步骤1所述有机溶剂采用丙酮、异丙醇中一种或几种。
进一步地,步骤3所述PDDA水溶液的质量分数为0.1%。
进一步地,步骤3所述MoS2水溶液稀释800倍后,在450nm处紫外特征吸收峰的吸光度为0.8。
本发明还公开了一种二维材料半导体薄膜,采用所述大规模制备及图案化方法制备。
本发明还公开了一种可用于二维半导体薄膜电子器件限域的方法,是利用上述溶液自组装与光刻Lift-Off技术相结合实现,相较于一般二维材料器件中半导体图案化所需的等离子体刻蚀工艺,这个过程简单经济且具有很好的效果,这得益于溶液自组装可在图案化的三维表面进行。
本发明的有益效果在于:
本发明所提供的二维半导体薄膜的制备方法简单,可以在任何基板上操作,薄膜厚度可控,而且可以实现图案化,在高性能二维半导体薄膜电子器件领域具有广阔的应用空间。
本发明的有益效果在于:
1、制备方法简单,可以在任何基板上操作。
2、薄膜厚度可控,而且可以实现图案化。
3、反应条件温和,在高性能二维半导体薄膜电子器件领域具有广阔的应用空间。
附图说明
图1为溶液自组装过程的示意图;
图2为MoS2在水溶液中的电动电位(ZETA)图;
图3为用于溶液自组装的MoS2溶液稀释800倍后的紫外可见吸收谱;
图4为在不同基板上组装的(MoS2/PDDA)1薄膜;
图5为不同层数的(MoS2/PDDA)n薄膜的紫外表征,光学显微镜图片,原子力显微镜(AFM)图片以及薄膜厚度随溶液自组装层数的关系图。
图6为不同吸附时间的(MoS2/PDDA)1薄膜的光学显微镜图片和AFM图。
图7为溶液自组装不同尺寸图案的(MoS2/PDDA)1薄膜光学显微镜图片;
图8为溶液自组装在刚性基板和柔性基板上组装的不同类型的图案;
图9为MoS2纳米片在光刻胶和SiO2/Si三维界面处的扫描电子显微镜(SEM)图;
图10为利用溶液自组装的(MoS2/PDDA)1薄膜的晶体管器件性能图;
图11为In2Se3在水溶液中的电动电位(ZETA)图;
图12为(In2Se3/PDDA)1薄膜的光学显微镜图;
图13为(In2Se3/PDDA)1薄膜的SEM图;
图14为(In2Se3/PDDA)1薄膜的AFM图;
图15为(MoS2/PEI)1薄膜的晶体管器件性能图。
具体实施方式
下面将结合本发明实施例的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
本发明公开了一种二维材料半导体薄膜的大规模制备及图案化方法,包括如下步骤:
步骤1,对基板进行预处理,基板可以是刚性的SiO2/Si或玻璃片,也可以是柔性的PET或PI,具体操作为将基板分别在丙酮和异丙醇中超声5min,然后用氧等离子体处理(120w,5min)基板。
步骤2,在预处理后的基板上用负胶光刻目标图案:具体操作为在基板上旋涂光刻胶(4000rpm,30s);基板在150℃的加热板上处理1min;将基板放在光刻机目标图案的掩模版下面,在紫外灯下曝光10s;基板在100℃的加热板上处理1min;基板在显影液中显影12s,用蒸馏水将基板上的显影液清洗干净并用气枪吹干。在紫外光未曝光的地方光刻胶去除基板暴露出来,紫外光曝光的地方光刻胶发生胶连仍然留在基板表面上。
步骤3,在带有光刻胶图案的基板上用溶液自组装二维半导体薄膜:基板首先在质量分数为0.1%的PDDA水溶液中浸泡2min,然后用蒸馏水清洗干净并用气枪吹干,基板继续在MoS2的水溶液中浸泡5min,同样用蒸馏水清洗干净并用气枪吹干。重复在PDDA溶液和MoS2溶液中的浸泡过程可以得到(MoS2/PDDA)n薄膜,n代表溶液自组装过程中步骤重复的次数。
步骤4,将步骤3中基板上得到的(MoS2/PDDA)n薄膜在丙酮中浸泡并超声5s,光刻胶带着上面的MoS2薄膜一块去掉,最终得到目标MoS2图案。
实施例2
本发明公开的溶液自组装制备薄膜及图案化的方法还可以拓展到其他带电的二维半导体材料,例如In2Se3二维半导体。
步骤1,对基板进行预处理,基板可以是刚性的SiO2/Si或玻璃片,也可以是柔性的PET或PI,具体操作为将基板分别在丙酮和异丙醇中超声5min,然后用氧等离子体处理(120w,5min)基板。
步骤2,在预处理后的基板上用负胶光刻目标图案:具体操作为在基板上旋涂光刻胶(4000rpm,30s);基板在150℃的加热板上处理1min;将基板放在光刻机目标图案的掩模版下面,在紫外灯下曝光10s;基板在100℃的加热板上处理1min;基板在显影液中显影12s,用蒸馏水将基板上的显影液清洗干净并用气枪吹干。在紫外光未曝光的地方光刻胶去除基板暴露出来,紫外光曝光的地方光刻胶发生胶连仍然留在基板表面上。
步骤3,在带有光刻胶图案的基板上用溶液自组装二维半导体薄膜:基板首先在质量分数为0.1%的PDDA水溶液中浸泡2min,然后用蒸馏水清洗干净并用气枪吹干,基板继续在In2Se3的水溶液中浸泡5min,同样用蒸馏水清洗干净并用气枪吹干。重复在PDDA溶液和In2Se3溶液中的浸泡过程可以得到(In2Se3/PDDA)n薄膜,n代表溶液自组装过程中步骤重复的次数。
步骤4,将步骤3中基板上得到的(In2Se3/PDDA)n薄膜在丙酮中浸泡并超声5s,光刻胶带着上面的In2Se3薄膜一块去掉,最终得到目标In2Se3图案。
为进一步说明本发明的有益效果,特对本实施例(MoS2/PDDA)n薄膜和(In2Se3/PDDA)n薄膜进行了一系列的表征:
光学显微镜表征
如图4、5、6、7、8,10用光学显微镜表征了不同基板上、不同溶液自组装层数、不同MoS2溶液吸附时间、不同尺寸MoS2薄膜图案和MoS2薄膜晶体管器件的显微镜图。从光学显微镜图片上可以看出,溶液自组装得到的MoS2薄膜图案边缘都特别的整齐。图12是In2Se3薄膜的光学显微镜图,单层溶液自组装的In2Se3薄膜也很致密。
ZETA电位表征
如图2用和图11用ZETA电位表征了MoS2水溶液和In2Se3水溶液的带电性,发现MoS2水溶液带-19mV电荷,In2Se3水溶液带-19mV电荷,比较适合做溶液自组装。
紫外吸收表征
如图3、图5a和图5b我们对溶液自组装所用的MoS2水溶液和不同溶液自组装层数的MoS2薄膜进行了紫外吸收表征。将溶液自组装所用的MoS2水溶液稀释800倍后,在450nm处特征吸收峰的吸光度调整到0.8左右时,组装得到的单层MoS2薄膜致密度适合制备晶圆级电子器件。同时我们发现随着溶液自组装层数的增加,MoS2薄膜的紫外吸收呈现出线性增加的趋势。
AFM表征
如图5e和图6,我们用AFM表征了不同吸附层数和不同吸附时间的MoS2薄膜的厚度变化。MoS2薄膜的厚度由溶液自组装层数决定和吸附时间关系不是很大,每增加一次溶液自组装,MoS2薄膜的厚度增加6-7nm。如图13利用AFM进一步证明了溶液自组装的In2Se3薄膜很均匀致密。
SEM表征
如图9为了证明图案化的形成机理,我们用SEM表征了光刻胶和SiO2/Si的三维界面,可以看出界面处有很明显的高度差,因此在丙酮溶剂中,界面边缘处的光刻胶优先带着上面的MoS2纳米片分散在丙酮中,然后在轻微的外界超声作用下,所有的光刻胶带着MoS2纳米片分散在丙酮中,最终得到目标MoS2薄膜图案。如图14从In2Se3薄膜的SEM图中可以清楚地看到,In2Se3纳米片之间以面面接触的方式堆叠形成致密的In2Se3薄膜。
场效应晶体管器件性能表征
如图10为了评价溶液自组装得到的MoS2薄膜的质量,我们用所得到的薄膜制备了以离子液体为介电层的场效应晶体管,在沟道长度为5μm,宽度为100μm时以离子液体作为介电层的晶体管的迁移率为5.6cm2 V-1s-1,开关比为1.1×105。当源漏电压在1V时,开态电流可以达到7.01μA μm-1。是目前溶液法制备的薄膜二维半导体晶体管器件中最高的。
对比例1
为了进一步说明本发明选择PDDA为创造性劳动,特设置了对比例1,对比例1与实施例1区别在于使用质量分数为0.1%聚乙烯亚胺(PEI)水溶液替代PDDA作为带正电吸附剂。
针对对比例1在与实施例1相同条件下进行了场效应晶体管器件性能表征,得到的结果见附图15
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (7)

1.一种二维材料半导体薄膜的大规模制备及图案化方法,其特征在于,包括如下步骤:
步骤1,基板预处理:先用有机溶剂清洗基板,然后用氧等离子体处理基板;
步骤2,在预处理后的基板上用负胶光刻目标图案:在紫外光未曝光的地方光刻胶去除基板暴露出来,紫外光曝光的地方光刻胶仍然留在基板表面上;
步骤3,在带有光刻胶图案的基板上用溶液自组装的方法制备二维半导体薄膜:基板首先浸泡在聚二烯丙基二甲基氯化铵(PDDA)水溶液,然后浸泡在MoS2水溶液中;
步骤4,将步骤3中基板上得到的薄膜在丙酮中浸泡去除光刻胶,最终得到目标MoS2图案。
2.根据权利要求1所述的二维材料半导体薄膜的大规模制备及图案化方法,其特征在于,所述步骤3可重复进行,重复在PDDA溶液和MoS2溶液中的浸泡过程可以得到(MoS2/PDDA)n薄膜,n代表步骤3重复的次数。
3.根据权利要求1所述的二维材料半导体薄膜的大规模制备及图案化方法,其特征在于,所述基板采用刚性结构或柔性结构。
4.根据权利要求3所述的二维材料半导体薄膜的大规模制备及图案化方法,其特征在于,所述基板为刚性结构时,采用SiO2、Si、玻璃片中任意一种或几种;所述基板为柔性结构时,采用聚对苯二甲酸乙二醇酯(PET)、聚酰亚胺(PI)中任意一种或几种。
5.根据权利要求1所述的二维材料半导体薄膜的大规模制备及图案化方法,其特征在于,步骤1所述有机溶剂采用丙酮、异丙醇中一种或几种。
6.根据权利所述的二维材料半导体薄膜的大规模制备及图案化方法,其特征在于,步骤3所述PDDA水溶液的质量分数为0.1%;步骤3所述MoS2水溶液稀释800倍后,在450nm处紫外特征吸收峰的吸光度为0.8。
7.一种二维材料半导体薄膜,其特征在于,利用权利要求1-6任意一项所述二维材料半导体薄膜的大规模制备及图案化方法。
CN202010537844.5A 2020-06-12 2020-06-12 一种二维材料半导体薄膜的大规模制备及图案化方法及二维材料半导体薄膜 Active CN111863624B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010537844.5A CN111863624B (zh) 2020-06-12 2020-06-12 一种二维材料半导体薄膜的大规模制备及图案化方法及二维材料半导体薄膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010537844.5A CN111863624B (zh) 2020-06-12 2020-06-12 一种二维材料半导体薄膜的大规模制备及图案化方法及二维材料半导体薄膜

Publications (2)

Publication Number Publication Date
CN111863624A true CN111863624A (zh) 2020-10-30
CN111863624B CN111863624B (zh) 2022-06-17

Family

ID=72986588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010537844.5A Active CN111863624B (zh) 2020-06-12 2020-06-12 一种二维材料半导体薄膜的大规模制备及图案化方法及二维材料半导体薄膜

Country Status (1)

Country Link
CN (1) CN111863624B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112837996A (zh) * 2021-01-05 2021-05-25 上海应用技术大学 一种薄层二维材料的制备方法
CN114023848A (zh) * 2021-11-03 2022-02-08 广东工业大学 一种图案化二维半金属薄膜的方法及其应用
CN114891256A (zh) * 2022-04-21 2022-08-12 西安电子科技大学 一种可拉伸二维半导体薄膜的制备与应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104597082A (zh) * 2015-01-23 2015-05-06 清华大学 基于二维材料的杂化分级结构敏感薄膜传感器件制备方法
CN104960286A (zh) * 2015-05-28 2015-10-07 东南大学 一种可控的二维材料柔性转移方法
JP2017507044A (ja) * 2014-01-31 2017-03-16 ロッキード マーティン コーポレイションLockheed Martin Corporation 多孔性非犠牲支持層を用いた二次元材料とのコンポジット構造を形成するための方法
CN107486045A (zh) * 2017-08-23 2017-12-19 北京工业大学 一种MoS2/聚电解质杂化纳滤膜及其制备方法
CN109179391A (zh) * 2018-08-16 2019-01-11 华东师范大学 一种少层石墨烯薄膜的制备方法
CN110170342A (zh) * 2019-03-28 2019-08-27 东南大学 二硫化钼层层自组装薄膜微流控芯片及制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017507044A (ja) * 2014-01-31 2017-03-16 ロッキード マーティン コーポレイションLockheed Martin Corporation 多孔性非犠牲支持層を用いた二次元材料とのコンポジット構造を形成するための方法
CN104597082A (zh) * 2015-01-23 2015-05-06 清华大学 基于二维材料的杂化分级结构敏感薄膜传感器件制备方法
CN104960286A (zh) * 2015-05-28 2015-10-07 东南大学 一种可控的二维材料柔性转移方法
CN107486045A (zh) * 2017-08-23 2017-12-19 北京工业大学 一种MoS2/聚电解质杂化纳滤膜及其制备方法
CN109179391A (zh) * 2018-08-16 2019-01-11 华东师范大学 一种少层石墨烯薄膜的制备方法
CN110170342A (zh) * 2019-03-28 2019-08-27 东南大学 二硫化钼层层自组装薄膜微流控芯片及制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112837996A (zh) * 2021-01-05 2021-05-25 上海应用技术大学 一种薄层二维材料的制备方法
CN112837996B (zh) * 2021-01-05 2022-10-14 上海应用技术大学 一种薄层二维材料的制备方法
CN114023848A (zh) * 2021-11-03 2022-02-08 广东工业大学 一种图案化二维半金属薄膜的方法及其应用
CN114891256A (zh) * 2022-04-21 2022-08-12 西安电子科技大学 一种可拉伸二维半导体薄膜的制备与应用
CN114891256B (zh) * 2022-04-21 2023-03-14 西安电子科技大学 一种可拉伸二维半导体薄膜的制备与应用

Also Published As

Publication number Publication date
CN111863624B (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
CN111863624B (zh) 一种二维材料半导体薄膜的大规模制备及图案化方法及二维材料半导体薄膜
US8334217B2 (en) Material deposition over template
US10707079B2 (en) Orthogonal patterning method
JP2008523618A (ja) 表面改質によるパターン化方法
JP5195420B2 (ja) 有機半導体薄膜、有機薄膜トランジスタ及びその製造方法
US20100073452A1 (en) Method of disposing selectively two types of substances on surface of substrate
US7396566B2 (en) Fabrication of organic electronic circuits by contact printing techniques
US20170125681A1 (en) Organic single crystal field effect circuit and preparing method thereof
JP2007027525A (ja) 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
CN111433675B (zh) 图案形成方法、晶体管的制造方法和图案形成用部件
JP6838246B2 (ja) アレイ基板、表示基板の製造方法及びディスプレイパネル
JP7517367B2 (ja) トランジスタの製造方法
JP2002115079A (ja) 機能性有機薄膜の製造方法、およびそれを用いた有機電子デバイスの製造方法、ならびにそれを用いた表示装置の製造方法
TWI469224B (zh) 有機薄膜電晶體及其製造方法
Shi et al. A micropatterning technique to fabricate organic thin-film transistors on various substrates
CN103311436B (zh) 一种聚合物模板的制作方法及其在有机场效应晶体管中的应用
CN113073391B (zh) 一种有机半导体单晶阵列的制备方法
KR20190123846A (ko) 용액 공정 기반의 박막 트랜지스터의 성능을 향상시키는 선택적인 표면 처리를 이용한 패터닝 방법
KR20170117939A (ko) 유기반도체 박막의 제조방법 및 그를 포함하는 유기전계효과 트랜지스터의 제조방법
WO2020045078A1 (ja) トランジスタの製造方法
WO2009144163A1 (en) Method to control deposition of organic molecules and organic electronic device
Yu et al. A method to restrain the charging effect on an insulating substrate in high energy electron beam lithography
CN116715187A (zh) 基于表面能调控的基材表面处理方法
WO2020100710A1 (ja) パターン形成方法、トランジスタの製造方法及びパターン形成用フィルム
KR101276060B1 (ko) 실라잔 물질로 표면 처리한 탄소나노튜브 코팅 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant