CN111755602A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN111755602A
CN111755602A CN201911249262.0A CN201911249262A CN111755602A CN 111755602 A CN111755602 A CN 111755602A CN 201911249262 A CN201911249262 A CN 201911249262A CN 111755602 A CN111755602 A CN 111755602A
Authority
CN
China
Prior art keywords
bottom electrode
support
capacitor module
layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911249262.0A
Other languages
English (en)
Inventor
金承默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111755602A publication Critical patent/CN111755602A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供一种半导体器件及其制造方法。一种电容器包括：多个下底部电极；下支撑件，其支撑下底部电极并包括多个下支撑件开口；上底部电极，其分别形成在下底部电极上；以及上支撑件，其支撑上底部电极并包括多个上支撑件开口，其中，下支撑件开口与上支撑件开口彼此不垂直重叠。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2019年3月29日提交的申请号为10-2019-0037176的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本公开的各个实施例涉及一种半导体器件，并且更具体地，涉及一种包括电容器的半导体器件以及用于制造该半导体器件的方法。
背景技术
随着半导体器件的集成度的提高，需要在有限面积内的具有足够电容的电容器。电容器的电容与电极的表面积和电介质材料的介电常数成正比，与电介质材料的等效氧化物厚度成反比。用于增大在有限面积内的电容器的电容的方法的示例可以包括如下方法：通过形成具有三维结构的电容器来增大电极的表面积、减小电介质材料的等效氧化物厚度或使用高k电介质材料。
发明内容
各个实施例针对包括其可靠性被改善的电容器的半导体器件，以及用于制造该半导体器件的方法。
根据本发明的实施例，一种电容器，包括：多个下底部电极；下支撑件，其支撑下底部电极并包括多个下支撑件开口；上底部电极，其分别形成在所述下底部电极上；以及上支撑件，其支撑上底部电极并包括多个上支撑件开口，其中，所述下支撑件开口与所述上支撑件开口彼此不垂直重叠。
根据一个实施例，一种用于制造电容器的方法包括：在半导体衬底之上形成下电容器模块，所述下电容器模块包括多个下底部电极和具有多个下支撑件开口的下支撑件，所述下支撑件开口部分地暴露下底部电极中的一些；在所述下电容器模块上形成上电容器模块，所述上电容器模块包括多个上底部电极和具有多个上支撑件开口的上支撑件，所述上支撑件开口部分地暴露出所述上底部电极中的一些，其中，所述下支撑件开口与所述上支撑件开口彼此不垂直重叠。
从下面结合附图的详细描述中，本发明的这些特征和其他特征以及优点对于本发明领域的技术人员将变得显而易见。
附图说明
图1A是示出根据本发明的一实施例的半导体器件的截面图。
图1B是示出图1A所示的下电容器模块的下底部电极和下支撑件的平面图。
图1C是示出图1A所示的上电容器模块的上底部电极和上支撑件的平面图。
图2A至图2J是示出根据本发明的一实施例的用于制造半导体器件的方法的截面图。
图3至图5是示出根据各种实施例的半导体器件的截面图。
图6A至图6E是示出根据比较示例的用于制造电容器的方法的截面图。
图7A至图8B是示出根据实施例的半导体器件的示图。
图9是示出根据本发明的一实施例的半导体器件的截面图。
图10A至图10D是示出用于制造图9所示的半导体器件的方法的示图。
具体实施方式
将参考作为本发明的理想示意图的截面图、平面图和框图来描述本文中所描述的本公开的各种实施例。因此，可以根据制造技术和/或公差来修改附图的结构。本发明的实施例不限于附图中所示的特定结构，而是可以包括根据制造工艺而产生的结构的任何改变。因此，在附图中示出的区域具有示意性属性，并且在附图中示出的区域的形状旨在示出元件的区域的特定结构，而非旨在限制本发明的范围。
注意，对“一实施例”、“另一实施例”等的引用不一定意味着仅一个实施例，并且对任何这样的短语的不同引用不一定针对相同的实施例。
将理解，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，下面描述的第一元件也可以被称为第二元件或第三元件，而不脱离本发明的精神和范围。
附图不一定按比例绘制，并且在某些情况下，可能已经放大了比例以便清楚地示出实施例的特征。
如本文中所使用的，单数形式也可以包括复数形式，反之亦然，除非上下文另外明确指出。除非另外指定或从上下文明确为指单数形式，否则在本申请和所附权利要求书中使用的词语“一”通常应被解释为意指“一个或更多个”。
在下面描述的实施例中，当形成具有高纵横比的电容器时，可以针对每个模块形成所述电容器以增强底部电极的抗弯曲性。在此，针对每个模块形成电容器的工艺可以包括多个电容器模块。例如，多个电容器模块可以包括下电容器模块和上电容器模块。可以在预先形成下电容器模块之后形成上电容器模块。下电容器模块和上电容器模块中的每个可以包括底部电极和支撑件，并且顶部电极可以由下电容器模块和上电容器模块共享。
如上所述，由于针对每个模块形成电容器，所以可以减小底部电极的弯曲，从而可以提高电容器的特性和成品率。
图1A是示出根据本发明的一实施例的半导体器件100的截面图。图1B是示出沿图1A所示的A-A′线截取的下电容器模块110的下底部电极111和下支撑件112的平面图。图1C是示出沿图1A所示的B-B′线截取的上电容器模块120的上底部电极121和上支撑件122的平面图。参考图1A至图1C，半导体器件100可以包括电容器100C。电容器100C可以包括下电容器模块110和上电容器模块120。上电容器模块120设置在下电容器模块110上。下电容器模块110与上电容器模块120可以彼此垂直连接。下电容器模块110与上电容器模块120之间的垂直连接可以是电连接。
半导体器件100还可以包括半导体衬底101和形成在半导体衬底101上的层间电介质层102。可以形成穿过层间电介质层102的多个储存节点接触插塞103。多个储存节点接触插塞103可以以规律的间隔被间隔开。
下电容器模块110可以包括下底部电极111和下支撑件112的阵列。下底部电极111和下支撑件112的阵列也可以称为下底部电极模块。下电容器模块110还可以包括电介质层130和顶部电极140。电介质层130可以覆盖下底部电极111的外壁和下支撑件112的表面。下底部电极111的阵列可以包括多个间隔开的下底部电极111。下底部电极111的数量可以对应于储存节点接触插塞103的数量。每个下底部电极111可以形成在相应的储存节点接触插塞103上。每个下底部电极111可以具有比其所立于的相应的储存节点接触插塞103大的横截面积。每个下底部电极111也可以形成在包围储存节点接触插塞103中相应的一个的层间电介质层102的顶表面的小面积上。层间电介质层102的顶表面的一部分可以未被下底部电极111覆盖。刻蚀停止层104可以覆盖层间电介质层102的顶表面中的未被下底部电极111覆盖的部分。下支撑件112的顶表面可以与多个下底部电极111中的每个下底部电极的顶表面处于相同的水平。
上电容器模块120可以包括上底部电极121和上支撑件122的阵列。上底部电极121和上支撑件122的阵列也可以称为上底部电极模块。上底部电极121的阵列可以包括以规律的间隔来间隔开的多个上底部电极121。下底部电极111与上底部电极121可以彼此垂直耦接。多个上底部电极121的数量可以等于多个下底部电极111的数量，并且可以设置在与相应的下底部电极L1-L4相同的位置。上底部电极121及其对应的下底部电极111可以是同心的细长元件，并且可以具有相同的横截面积。多个上底部电极121可以与多个下底部电极111中相应的一个下底部电极垂直耦接并且与之对准。上电容器模块120还可以包括电介质层130和顶部电极140。电介质层130可以覆盖每个上底部电极121的外壁。电介质层130也可以覆盖上支撑件122的顶表面和底表面。
下电容器模块110和上电容器模块120可以共享电介质层130和顶部电极140。电介质层130和顶部电极140可以通过单个工艺形成，这将在下面描述。
下底部电极111和上底部电极121可以由相同的材料或不同的材料制成。下底部电极111和上底部电极121可以包含含有金属的材料。下底部电极111和上底部电极121可以包含金属、金属氮化物、导电金属氧化物或它们的组合。下底部电极111和上底部电极121可以由钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、钌(Ru)、铱(Ir)、氧化钌(RuO2)、氧化铱(IrO2)或它们的组合制成。在一些实施例中，下底部电极111和上底部电极121可以包括含硅材料。下底部电极111和上底部电极121可以包括硅层、锗硅层或它们的组合。
电介质层130可以具有单层结构或多层结构。在一个实施例中，电介质层130可以是层状结构。电介质层130可以与下底部电极111和上底部电极121接触。电介质层130可以包含高k材料，即，具有比氧化硅(SiO2)的介电常数(约为3.9)高的介电常数的材料。例如，电介质层130可以包含介电常数约为4或更高的材料。在一个实施例中，电介质层130可以包含介电常数约为20或更高的材料。高k材料可以包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铌(Nb2O5)或锶钛氧化物(SrTiO3)。在一些实施例中，电介质层130可以是包含两种或更多种上述高k材料的复合层。电介质层130可以由基于锆(Zr)的氧化物形成。电介质层130可以具有包含氧化锆(ZrO2)的多层结构。电介质层130可以包括ZAZ(ZrO2/Al2O3/ZrO2)结构，在该结构中顺序地层叠有氧化锆、氧化铝和氧化锆。ZAZ结构也可以称为“基于氧化锆(ZrO2)的层”。在一些实施例中，电介质层130可以由基于铪(Hf)的氧化物形成。电介质层130可以具有包含氧化铪(HfO2)的多层结构。例如，电介质层130可以包括HAH(HfO2/Al2O3/HfO2)结构，在该结构中顺序地层叠有氧化铪、氧化铝和氧化铪。HAH结构也可以称为“基于氧化铪(HfO2)的层”。
在ZAZ和HAH结构中的氧化铝(Al2O3)具有比氧化锆(ZrO2)和氧化铪(HfO2)高的带隙。而且，氧化铝(Al2O3)具有比氧化锆(ZrO2)和氧化铪(HfO2)低的介电常数。因此，电介质层130可以包括高k材料与高带隙材料的叠层，所述高带隙材料具有比高k材料高的带隙。电介质层130可以包含除了氧化铝之外的氧化硅SiO2作为高带隙材料。包含高带隙材料的电介质层130可以抑制泄漏。
在一些实施例中，电介质层130可以包含掺杂铝的氧化锆(掺杂Al的ZrO2)或掺杂铝的氧化铪(掺杂Al的HfO2)。电介质层130可以包括ZAZZ(掺杂ZrO2/Al的ZrO2/ZrO2)或HAHH(掺杂HfO2/Al的HfO2/HfO2)结构。ZAZZ(掺杂ZrO2/Al的ZrO2/ZrO2)结构可以是层叠，其中在氧化锆之间设置铝掺杂的氧化锆。HAHH(HfO2/Al掺杂的HfO2/HfO2)结构可以在氧化铪之间设置掺杂铝的氧化铪的叠层。
在一些实施例中，电介质层130可以包括层状结构，诸如ZAZA(ZrO2/Al2O3/ZrO2/Al2O3)或HAHA(HfO2/Al2O3/HfO2/Al2O3)结构。
顶部电极140可以包括含金属材料。顶部电极140可以包含金属、金属氮化物、导电金属氮化物或它们的组合。顶部电极140可以由钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、钌、铱、氧化钌、氧化铱或它们的组合制成。在一些实施例中，顶部电极140可以包括锗硅与含金属材料的叠层。
下底部电极111可以穿过刻蚀停止层104与储存节点接触插塞103电接触。上底部电极121可以与下底部电极阵列111直接接触。
在下电容器模块110中，多个下底部电极111可以由下支撑件112支撑。在上电容器模块120中，多个上底部电极121可以由上支撑件122支撑。下支撑件112和上支撑件122可以由例如硅氮化物或硅碳氮化物(SiCN)制成。
如下面将描述的，可以基于模块形成下电容器模块110和上电容器模块120。基于模块，当这个术语在本文中使用时，可以意指首先形成包括下底部电极111和下支撑件112的下电容器模块110，然后在形成下电容器模块110完成之后，可以执行包括上底部电极121和上支撑件122的上电容器模块120的形成。
下底部电极111和上底部电极121可以分别具有柱形状。
下底部电极111可以以Z字形阵列布置。同样地，多个上底部电极121也可以以Z字形阵列布置。
下支撑件112和上支撑件122可以具有不同的形状。下支撑件112可以包括多个下支撑件开口112′。上支撑件122可以包括多个上支撑件开口122′。下支撑件开口112′和上支撑件开口122′可以彼此不垂直重叠。例如，下支撑件开口112′和上支撑件开口122′可以以Z字形阵列布置，使得下支撑件开口112′和上支撑件开口122′可以彼此不垂直重叠。
分别通过刻蚀下支撑件112和上支撑件122而打开的下支撑件开口112′和上支撑件开口122′可以在分别形成下电容器模块110和上电容器模块120时各自以Z字形阵列被图案化。每个下支撑件开口112′可以具有暴露两个相邻的下底部电极111之间的空间的形状。每个上支撑件开口122′可以具有暴露两个相邻的上底部电极121之间的空间的形状。
下底部电极111和上底部电极121可以垂直层叠。下底部电极111与上底部电极121的层叠结构可以被称为“模块化底部电极”。
下底部电极111可以包括：第一下底部电极L1和第二下底部电极L2，二者被下支撑件112包围；以及第三下底部电极L3和第四下底部电极L4，二者的外壁通过下支撑件开口112′被部分地暴露。
上底部电极121可以包括：第一上底部电极U1和第二上底部电极U2，二者的外壁通过上支撑件开口122′被部分地暴露；以及第三上底部电极U3和第四上底部电极U4，二者被上支撑件122包围。由于第一下底部电极L1和第二下底部电极L2的外壁由下支撑件112完全支撑，因此第一下底部电极L1和第二下底部电极L2可以称为“被完全支撑的下底部电极”。由于第三下底部电极L3和第四下底部电极L4的外壁由下支撑件112部分地支撑，因此第三下底部电极L3和第四下底部电极L4可以称为“被部分支撑的下底部电极”。在本文中，词语“完全支撑”表示第一下底部电极L1和第二下底部电极L2的上部外壁被下支撑件112覆盖。词语“部分支撑”表示第三下底部电极L3和第四下底部电极L4的上部外壁被下支撑件112部分地覆盖。
由于第一上底部电极U1和第二上底部电极U2的上部外壁由上支撑件122部分地支撑，因此第一上底部电极U1和第二上底部电极U2可以称为“被部分支撑的上底部电极”。由于第三上底部电极U3和第四上底部电极U4的上部外壁由上支撑件122完全支撑，因此第三上底部电极U3与第四上底部电极U4可以称为“被完全支撑的上底部电极”。
第一下底部电极L1和第一上底部电极U1可以垂直层叠，第一下底部电极L1的上部外壁可以由下支撑件112完全支撑，而第一上底部电极U1的上部外壁可以由上支撑件122部分地支撑。第一下底部电极L1与第一上底部电极U1的层叠结构可以称为第一模块化底部电极M1。
第二下底部电极L2和第二上底部电极U2可以垂直层叠，第二下底部电极L2的上部外壁可以由下支撑件112完全支撑，而第二上底部电极U2的上部外壁可以由上支撑件122部分地支撑。第二下底部电极L2与第二上底部电极U2的层叠结构可以称为第二模块化底部电极M2。
第三下底部电极L3和第三上底部电极U3可以垂直层叠，第三下底部电极L3的上部外壁可以由下支撑件112部分地支撑，而第三上底部电极U3的上部外壁可以由上支撑件122完全支撑。第三下底部电极L3与第三上底部电极U3的层叠结构可以是第三模块化底部电极M3。
第四下底部电极L4和第四上底部电极U4可以垂直层叠，第四下底部电极L4的上部外壁可以由下支撑件112部分地支撑，而第四上底部电极U4的上部外壁可以由上支撑件122完全支撑。第四下底部电极L4与第四上底部电极U4的层叠结构可以是第四模块化底部电极M4。
第一模块化底部电极M1和第二模块化底部电极M2可以由上支撑件122部分地支撑，同时由下支撑件112完全支撑。第三模块化底部电极M3和第四模块化底部电极M4可以由上支撑件122完全支撑，同时由下支撑件112部分地支撑。
根据上述结构，可以单独地形成下电容器模块110和上电容器模块120。因此，因为可以大大减小或防止模块化底部电极M1、M2、M3和M4的弯曲，所以可以利用增强的结构完整性形成具有高纵横比的电容器模块100C。
另外，由于分开形成下支撑件开口112′和上支撑件开口122′，因此可以增大支撑件开口的开口面积。当支撑件开口的开口面积增大时，电容器模块100C的电容也可以增大。
图2A至图2J是示出根据本发明的一实施例的用于制造半导体器件的方法的截面图。图2A至图2J是沿1B和图1C中的C-C′线截取的、示出用于制造半导体器件的方法的截面图。
参考图2A，可以在半导体衬底11上形成层间电介质层12。可以在层间电介质层12中形成以规律的间隔来间隔开的多个储存节点接触插塞13。
储存节点接触插塞13可以各自通过穿透层间电介质层12而耦接到半导体衬底11。储存节点接触插塞13可以包括硅插塞、金属插塞或它们的组合。尽管未示出，但是可以在半导体衬底11中形成掩埋字线。在形成储存节点接触插塞13之前，还可以形成多个位线(未示出)。
半导体衬底11可以是适合于半导体处理的材料。半导体衬底11可以由含硅材料形成。半导体衬底11可以包含硅、单晶硅、多晶硅、非晶硅、锗硅、单晶锗硅、多晶锗硅、掺杂碳的硅，它们的组合或它们的多层。半导体衬底11可以包含另一种半导体材料，诸如锗。半导体衬底11可以包括III/V族半导体衬底，例如，诸如砷化镓(GaAs)的化合物半导体衬底。半导体衬底11可以包括绝缘体上硅(SOI)衬底。
层间电介质层12可以由高密度等离子体氧化物(HDP氧化物)、原硅酸四乙酯(TEOS)、等离子体增强原硅酸四乙酯(PE-TEOS)、O3-原硅酸四乙酯(O3-TEOS)、未掺杂的硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃(FSG)、旋涂玻璃(SOG)、东燃硅氮烷(Tonen SilaZene(TOSZ))或它们的组合形成。另外，层间电介质层12可以由具有低介电常数的低k材料、硅氮化物或硅氮氧化物形成。
可以在储存节点接触插塞13和层间电介质层12上形成模制结构(moldstructure)。该模制结构可以包括顺序地形成的刻蚀停止层14、第一模制层15与下支撑件层16的叠层。
第一模制层15可以是例如氧化硅(SiO2)。第一模制层15可以形成为具有比下支撑件层16大的厚度(在层叠方向上测量的尺寸)。例如，在一个实施例中，第一模制层15的厚度可以是下支撑件层16的厚度的至少2至4倍大。可以使用诸如化学气相沉积(CVD)或物理气相沉积(PVD)的沉积工艺来形成第一模制层15。
刻蚀停止层14可以由相对于层间电介质层12和第一模制层15具有刻蚀选择性的材料形成。刻蚀停止层14可以包含硅氮化物或硅氮氧化物。
下支撑件层16可以由相对于第一模制层15具有刻蚀选择性的材料形成。下支撑件层16可以包含硅氮化物或硅碳氮化物(SiCN)。
参考图2B，可以形成多个下开口17。可以通过使用掩模层(未示出)刻蚀所述模制结构来形成下开口17。可以使用掩模层作为刻蚀阻挡层来顺序地刻蚀下支撑件层16和第一模制层15，以便形成下开口17。用于形成下开口17的刻蚀工艺可以在刻蚀停止层处停止。可以使用干法刻蚀工艺、湿法刻蚀工艺或它们的组合来形成下开口17。每个下开口17可以指要在其中形成底部电极或储存节点的洞。每个下开口17可以具有至少1:1或更大的纵横比。例如，每个下开口17可以具有至少10:1或更大的高纵横比。
随后，可以刻蚀在下开口17下方的刻蚀停止层14，以暴露储存节点接触插塞13的顶表面。
可以通过上述一系列刻蚀工艺来形成包括多个下开口17的下模制结构图案。下模制结构图案可以是刻蚀停止层14、第一模制层15和下支撑件层16的层叠层。
参考图2C，可以在每个下开口17中形成下底部电极18。每个下底部电极18可以填充对应的下开口17的内部。每个下底部电极18可以具有柱形状。为了形成具有柱形状的下底部电极18，可以沉积导电材料以间隙填充下开口17，然后使其平坦化。下底部电极18可以由以下物质制成或者包含以下物质：多晶硅、金属、金属氮化物、导电金属氧化物、金属硅化物、贵金属或它们的组合。下底部电极18可以由以下物质中的一种或更多种制成或者包含以下物质中的一种或更多种：钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、氮化铝钛(TiAlN)、钨(W)或氮化钨(WN)、钌(Ru)、氧化钌(RuO2)、铱(Ir)、氧化铱(IrO2)、铂(Pt)及它们的组合。在本实施例中，下底部电极18可以由氮化钛(TiN)制成。下底部电极18可以由通过原子层沉积(ALD)形成的氮化钛(ALD-TiN)制成。
在一些实施例中，下底部电极18可以包括氮化钛与钨的层叠结构。在一些实施例中，下底部电极18可以包含氮化钛与多晶硅的层叠结构。
参考图2D，可以形成下支撑件掩模层19。例如，下支撑件掩模层19可以由任何合适的光致抗蚀剂或非晶碳形成。
随后，可以使用下支撑件掩模层19来刻蚀下支撑件层16的一部分。可以通过刻蚀下支撑件层16来形成下支撑件开口20和下支撑件16S。下支撑件开口20可以对应于图1B的下支撑件开口112′。
下支撑件16S可以接触每个下底部电极18的上侧壁。可以通过下支撑件开口20暴露第一模制层15的顶表面的一部分。下支撑件16S可以包围下底部电极18的外壁的一部分。下支撑件16S可以防止下底部电极18在随后的去除第一模制层15的工艺中塌陷。
参考图2E，可以去除下支撑件掩模层19。
连续地，可以在下支撑件16S和下底部电极18上顺序地形成第二模制层21和上支撑件层22。第二模制层21可以由与第一模制层15相同的材料形成。第二模制层21可以被形成为具有比上支撑件层22大的厚度。例如，第二模制层21的厚度可以是上支撑件层22的厚度的2至4倍大。可以使用诸如CVD或PVD的沉积工艺来形成第二模制层21。
上支撑件层22可以由相对于第二模制层21具有刻蚀选择性的材料形成。上支撑件层22可以包含硅氮化物或硅碳氮化物(SiCN)。下支撑件16S和上支撑件层22可以由相同的材料制成。
参考图2F，可以形成多个顶部开口23。可以通过使用掩模层(未示出)的刻蚀工艺来形成顶部开口23。可以使用掩模层作为刻蚀阻挡层来顺序地刻蚀上支撑件层22和第二模制层21，以便形成顶部开口23。用于形成顶部开口23的刻蚀工艺可以在下底部电极18处停止。可以使用干法刻蚀工艺、湿法刻蚀工艺或它们的组合来形成顶部开口23。
每个顶部开口23可以位于下底部电极18中相应的一个上。顶部开口23在数量上可以与下底部电极18对应，并且可以被形成为与下底部电极18一对一对应地对准，并且分别暴露下底部电极18的表面。一些顶部开口23可以暴露与下支撑件16S接触的下底部电极18。其他的顶部开口23可以暴露未与下支撑件16S接触的下底部电极18。这里，未与下支撑件16S接触的下底部电极18可以指未被下支撑件16S支撑的下底部电极18。
参考图2G，可以在每个顶部开口23中形成上底部电极24。每个上底部电极24可以填充每个顶部开口23的内部。上底部电极24可以各自具有柱形状。为了形成具有柱形状的上底部电极24，可以沉积导电材料以间隙填充顶部开口23，然后使其平坦化。上底部电极24可以由以下物质制成或包含以下物质：多晶硅、金属、金属氮化物、导电金属氧化物、金属硅化物、贵金属或它们的组合。上底部电极24可以由以下物质中的一种或更多种制成或者包含以下物质中的一种或更多种：钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、氮化铝钛(TiAlN)、钨(W)或氮化钨(WN)、钌(Ru)、氧化钌(RuO2)、铱(Ir)、氧化铱(IrO2)、铂(Pt)及它们的组合。在本实施例中，上底部电极24可以由氮化钛(TiN)制成。上底部电极24可以由通过原子层沉积(ALD)形成的氮化钛(ALD-TiN)制成。
在一些实施例中，上底部电极24可以包括氮化钛与钨的层叠结构。在一些实施例中，上底部电极24可以包括氮化钛与多晶硅的层叠结构。
下底部电极18和上底部电极24可以由相同的材料或不同的材料制成。
参考图2H，可以形成上支撑件掩模层25。例如，上支撑件掩模层25可以由任何合适的光致抗蚀剂或非晶碳形成。
随后，可以使用上支撑件掩模层25作为刻蚀阻挡层来刻蚀上支撑件层22的一部分。可以通过刻蚀上支撑件层22来形成上支撑件开口26和上支撑件22S。上支撑件开口26可以对应于图1C的上支撑件开口122′。上支撑件开口26与图2D的下支撑件开口20可以彼此不垂直重叠。
上支撑件22S可以接触每个上底部电极24的上侧壁。可以通过上支撑件22S暴露一些第二模制层21的表面。上支撑件22S可以具有包围上底部电极24的外壁的一部分的形状。上支撑件22S可以防止上底部电极24在去除第二模制层21的后续工艺中塌陷。
参考图2I，可以去除第二模制层21和第一模制层15。例如，可以通过湿法浸出工艺去除第一模制层15和第二模制层21。可以通过图2H的上支撑件开口26供应用于去除第一模制层15和第二模制层21的湿法化学制品。可以用作湿法化学制品的一种或更多种化学制品包括诸如HF、NH4F/NH4OH、H2O2、HCl、HNO3和H2SO4的化学制品。
例如，第一模制层15和第二模制层21可以由氧化硅形成，可以通过使用氢氟酸(HF)或包含氢氟酸(HF)的化学制品的湿法浸出工艺来去除第一模制层15和第二模制层21。在去除第一模制层15和第二模制层21时，分别相对于第一模制层15和第二模制层21具有刻蚀选择性的下支撑件16S和上支撑件22S可以不被去除而被保留。因此，由于通过下支撑件16S支撑相邻的下底部电极18，因此可以防止下底部电极18弯曲或塌陷。另外，由于通过上支撑件22S支撑相邻的上底部电极24，因此可以防止上底部电极24塌陷或弯曲。
在去除第一模制层15和第二模制层21期间，刻蚀停止层14可以防止储存节点接触插塞13被损坏。
参考图2J，可以形成电介质层27。电介质层27可以形成在下底部电极18和上底部电极24以及下支撑件16S和上支撑件22S上。电介质层27的一部分可以覆盖刻蚀停止层14。电介质层27可以包含高k材料。合适的高k材料的示例可以包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铌(Nb2O5)或锶钛氧化物(SrTiO3)。在一些实施例中，电介质层27可以由包括两层或多层上述高k材料的复合层形成。
在本实施例中，电介质层27可以由基于氧化锆的材料形成，所述基于氧化锆的材料具有良好的泄漏电流特性同时充分降低了等效氧化物层的厚度(EOT)。例如，电介质层27可以包括ZAZ(ZrO2/Al2O3/ZrO2)结构。在一些实施例中，电介质层27可以包括HAH(HfO2/Al2O3/HfO2)结构。
在一些实施例中，电介质层27可以包括TZAZ(TiO2/ZrO2/Al2O3/ZrO2)、TZAZT(TiO2/ZrO2/Al2O3/ZrO2/TiO2)、ZAZT(ZrO2/Al2O3/ZrO2/TiO2)、TZ(TiO2/ZrO2)或ZAZAT(ZrO2/Al2O3/ZrO2/Al2O3/TiO2)结构。在诸如TZAZ、TZAZT、ZAZT、TZ和ZAZAT结构的电介质叠层中，可以用Ta2O5代替TiO2。
电介质层27可以利用具有极佳阶梯覆盖率的化学气相沉积(CVD)或原子层沉积(ALD)来形成。
随后，可以在电介质层27上形成顶部电极28。顶部电极28可以填充相邻的上底部电极24之间的间隙，并且还可以填充相邻的下底部电极18之间的间隙。顶部电极28可以包括含硅材料与含金属材料的叠层。顶部电极28的含硅材料可以包括锗硅，并且可以在下底部电极18与上底部电极24之间无空隙地由锗硅来间隙填充顶部电极28。顶部电极28还可以包含在锗硅上的含金属材料。所述含金属材料可以包括金属、金属氮化物、导电金属氮化物或它们的组合。所述含金属材料可以由钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、钌(Ru)、铱(Ir)、氧化钌(RuO2)、氧化铱(IrO2)或它们的组合制成。含金属材料可以用来降低顶部电极28的电阻。
顶部电极28可以利用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)来形成。
根据以上描述，可以形成下电容器模块110L，并且可以在下电容器模块110L上形成上电容器模块120T。下电容器模块110L可以包括下支撑件16S和多个下底部电极18。上电容器模块120T可以包括上支撑件22S和多个上底部电极24。下支撑件16S可以完全支撑一些下底部电极18，并部分地支撑其他下底部电极18。上支撑件22S可以完全支撑一些上底部电极24，并且部分地支撑其他上底部电极24。
图3至图5是示出根据本发明的各种实施例的半导体器件的截面图。
参考图3，半导体器件200可以包括半导体衬底201、形成在半导体衬底201上的多个储存节点接触插塞203以及形成在储存节点接触插塞203上的电容器模块200C。
电容器模块200C可以包括下电容器模块210和上电容器模块220。下电容器模块210可以包括多个下底部电极211和下支撑件212。上电容器模块220可以包括多个上底部电极221和上支撑件222。上电容器模块220可以设置在下电容器模块210上，并且下电容器模块210与上电容器模块220可以彼此垂直耦接。下底部电极211和上底部电极221可以彼此垂直耦接。当从顶部看时，下支撑件212和上支撑件222可以具有不同的形状。下底部电极211和上底部电极221可以由相同的材料或不同的材料制成。
下底部电极211可以具有柱形状，而上底部电极221可以具有圆筒形状。
参考图4，半导体器件300可以包括半导体衬底301、在半导体衬底301上的储存节点接触插塞303以及在储存节点接触插塞303上的电容器模块300C。
电容器模块300C可以包括下电容器模块310和上电容器模块320。电容器模块300C还可以包括电介质层330和顶部电极340。
下电容器模块310可以包括多个下底部电极311和下支撑件312。上电容器模块320可以包括多个上底部电极321和上支撑件322。上电容器模块320可以设置在下电容器模块310上，并且下电容器模块310与上电容器模块320可以彼此垂直耦接。下底部电极311和上底部电极321可以彼此垂直耦接。当从顶部看时，下支撑件312和上支撑件322可以具有不同的形状。下底部电极311和上底部电极321可以由相同的材料或不同的材料制成。
下底部电极311可具有柱筒(pylinder)形状，而上底部电极321可以具有柱形状。柱筒形状是指其中合并了圆筒形状和柱形状的结构，并且每个下底部电极311可以包括圆筒311C和柱311P。柱311P可以形成在圆筒311C的内部。柱311P的顶表面可以在比圆筒311C的顶表面低的水平处。圆筒311C的外壁可以与下支撑件312接触，而柱311P可以不与下支撑件312接触。
在一些实施例中，可以将相同材料的圆筒311C和柱311P形成为一体。因此，下底部电极311的顶表面可以具有凹陷的柱形状，而上底部电极321可以具有柱形状。由于上底部电极321形成在其顶表面凹陷的下底部电极311上，因此模块化底部电极的结构稳定性可以增大。
参考图5，半导体器件400可以包括半导体衬底401、形成在半导体衬底401上的多个储存节点接触插塞403以及形成在储存节点接触插塞403上的电容器模块400C。
电容器模块400C可以包括下电容器模块410、上电容器模块430和中间电容器模块420。下电容器模块410、中间电容器模块420和上电容器模块430还可以包括电介质层440和顶部电极450。
下电容器模块410可以包括多个下底部电极411和下支撑件412。上电容器模块430可以包括多个上底部电极431和上支撑件432。中间电容器模块420可以包括多个中间底部电极421和中间支撑件422。
中间电容器模块420可以设置在下电容器模块410上，并且上电容器模块430可以设置在中间电容器模块420上。下电容器模块410、中间电容器模块420和上电容器模块430可以彼此垂直耦接。下底部电极411、中间底部电极421和上底部电极431可以彼此垂直耦接。当从顶部看时，下支撑件412和上支撑件432可以具有相同的形状，并且中间支撑件422可以具有与下支撑件412和上支撑件432不同的形状。在一些实施例中，下支撑件412、中间支撑件422和上支撑件432可以具有不同的形状。
在一些实施例中，如图3和图4所示，下底部电极410、中间底部电极421和上底部电极431中的任意一个可以具有柱形状、圆筒形状和柱筒形状中的任意一种。
图6A至图6E是示出根据比较示例的用于制造电容器的方法的截面图。
参考图6A，可以在半导体衬底11上形成层间电介质层12。多个储存节点接触插塞13可以被形成为穿过层间电介质层12，以沿着第一方向D1以规律的间隔来彼此间隔开。
可以在储存节点接触插塞13和层间电介质层12上形成模制结构。该模制结构可以包括刻蚀停止层14、第一模制层35、下支撑件层36、第二模制层37和上支撑件层38的叠层。
随后，可以形成多个开口39。可以使用掩模层(未示出)作为刻蚀阻挡层来顺序地刻蚀上支撑件层38、第二模制层37、下支撑件层36和第一模制层35，以便形成开口39。用于形成开口39的刻蚀工艺可以在刻蚀停止层14处停止。
根据比较示例，可以一次刻蚀模制结构以便形成开口39。由于开口39具有高纵横比，因此在刻蚀模制结构时，可能不会打开开口39。
参考图6B，底部电极40可以形成在每个开口39中。底部电极40可以填充开口39的内部。底部电极40可以具有柱形状。为了形成具有柱形状的底部电极40，可以沉积导电材料以间隙填充开口39，然后使其平坦化。
根据比较示例，由于一次形成具有高纵横比的底部电极40，因此底部电极40s可能发生弯曲。在本实施例中，由于针对每个模块形成下底部电极和上底部电极，因此可以抑制底部电极的弯曲。
参考图6C，可以形成支撑件掩模层41，并且可以使用支撑件掩模层41作为刻蚀阻挡层来刻蚀上支撑件层38的一部分。可以通过刻蚀上支撑件层38来形成上支撑件开口42和上支撑件38S。
参考图6D，可以去除第二模制层37，然后可以刻蚀下支撑件层36。因此，可以形成下支撑件36S和下支撑件开口36′。下支撑件36S与上支撑件38S可以自对准，并且上支撑件开口42与下支撑件开口36′可以以直角自对准。
根据如上所述的比较示例，可以通过对单个支撑件掩模层41的刻蚀来形成下支撑件36S和上支撑件38S。在本实施例中，可以利用两个支撑件掩模层来为各个模块形成支撑件。
参考图6E，可以去除支撑件掩模层41。随后，可以去除第一模制层35。
根据如上所述的比较示例，由于下支撑件36S和上支撑件38S自对准，因此可能发生底部电极40的弯曲40B。在图2A至图2I的实施例中，由于下支撑件16S的支撑件开口20和上支撑件22S的支撑件开口26被设置为彼此不重叠，因此可以抑制第一底部电极18和第二底部电极24的弯曲。
图7A至图8B是示出根据各种实施例的半导体器件的示图。图7A至图8B示出了下电容器模块110和上电容器模块120的变型。
参考图7A和图7B，下电容器模块110可以包括多个下底部电极111和支撑下底部电极111的下支撑件112。下支撑件112可以包括多个下支撑件开口112A。每个下支撑件开口112A可以具有暴露三个相邻的下底部电极111之间的空间的形状。上电容器模块120可以包括多个上底部电极121和支撑上底部电极121的上支撑件122。上支撑件122可以包括多个上支撑件开口122A。每个上支撑件开口122A可以具有暴露三个相邻的上底部电极121之间的空间的形状。
参考图8A和图8B，下电容器模块110可以包括多个下底部电极111和支撑下底部电极111的下支撑件112。下支撑件112可以包括多个下支撑件开口112B。每个下支撑件开口112B可以具有暴露四个相邻的下底部电极111之间的空间的形状。上电容器模块120可以包括多个上底部电极121和支撑上底部电极121的上支撑件122。上支撑件122可以包括多个上支撑件开口122B。每个上支撑件开口122B可以具有暴露四个相邻的上底部电极121之间的空间的形状。
在一些实施例中，可以如上所述基于模块来形成电容器模块，其中每个下支撑件开口112B可以具有暴露五个或更多个相邻的下底部电极111之间的空间的形状，并且每个上支撑件开口122B可以具有暴露五个或更多个相邻的上底部电极121之间的空间的形状。
电容器模块可以具有多级结构，也称为多模块结构。多级电容器模块可以包括包含三个或更多个模块的电容器模块。
图9是示出根据本发明的一实施例的半导体器件500的截面图。
参考图9，半导体器件500可以包括电容器模块500C。电容器模块500C可以是四模块的电容器模块，其包括第一电容器模块CM1、第二电容器模块CM2、第三电容器模块CM3和第四电容器模块CM4。
第一电容器模块CM1可以包括多个第一底部电极BE1和支撑第一底部电极BE1的第一支撑件S1。第二电容器模块CM2可以包括多个第二底部电极BE2和支撑第二底部电极BE2的第二支撑件S2。第三电容器模块CM3可以包括多个第三底部电极BE3和支撑第三底部电极BE3的第三支撑件S3。第四电容器模块CM4可以包括多个第四底部电极BE4和支撑第四底部电极BE4的第四支撑件S4。
其中顺序地层叠有第一底部电极BE1、第二底部电极BE2、第三底部电极BE3和第四底部电极BE4的垂直结构可以是模块化底部电极。模块化底部电极中的第一底部电极BE1至第四底部电极BE4中的一个可以是被完全支撑的底部电极，而另一个底部电极可以是被部分支撑的底部电极。
第一支撑件S1至第四支撑件S4中的每个可以包括多个支撑件开口。第一支撑件S1至第四支撑件S4的各个支撑件开口可以是参考1A至图8B描述的支撑件开口中的任意一个。在电容器模块CM1至CM4中，第一支撑件S1至第四支撑件S4可以分别包括完全支撑底部电极BE1至BE4的部分和部分支撑底部电极BE1至BE4的部分。
图10A至图10D是示出用于制造图9中所示的半导体器件500的方法的示图。
参考图10A，第一电容器模块CM1可以包括多个第一底部电极BE1和支撑第一底部电极BE1的第一支撑件S1。第一支撑件S1可以包括多个第一支撑件开口S11。每个第一支撑件开口S11可以具有暴露三个相邻的第一底部电极BE1之间的空间的形状。
第一底部电极BE1的三个第一底部电极A2、A3和A4可以由第一支撑件S1部分地支撑，而一个第一底部电极A1可以由第一支撑件S1完全支撑。
第二电容器模块CM2可以形成在第一电容器模块CM1上。参考图10B，第二电容器模块CM2可以包括多个第二底部电极BE2和支撑第二底部电极BE2的第二支撑件S2。第二支撑件S2可以包括多个第二支撑件开口S12。每个第二支撑件开口S12可以具有暴露三个相邻的第二底部电极BE2之间的空间的形状。
第二底部电极BE2的三个第二底部电极B1、B3和B4可以由第二支撑件S2部分地支撑，而一个第二底部电极B2可以由第二支撑件S2完全支撑。
第三电容器模块CM3可以形成在第二电容器模块CM2上。参考图10C，第三电容器模块CM3可以包括多个第三底部电极BE3和支撑第三底部电极BE3的第三支撑件S3。第三支撑件S3可以包括多个第三支撑件开口S13。每个第三支撑件开口S13可以具有暴露三个相邻的第三底部电极BE3之间的空间的形状。
第三底部电极BE3的三个第三底部电极C1、C2和C4可以由第三支撑件S3部分地支撑，而一个第三底部电极C3可以由第三支撑件S3完全支撑。
第四电容器模块CM4可以形成在第三电容器模块CM3上。参考图10D，第四电容器模块CM4可以包括多个第四底部电极BE4和支撑第四底部电极BE4的第四支撑件S4。第四支撑件S4可以包括多个第四支撑件开口S14。每个第四支撑件开口S14可以具有暴露三个相邻的第四底部电极BE4之间的空间的形状。
第四底部电极BE4的三个第四底部电极D1、D2和D3可以由第四支撑件S4部分地支撑，而一个第四底部电极D4可以由第四支撑件S4完全支撑。
在形成第四电容器模块CM4之后，可以如图2J所示地形成电介质层27和顶部电极28。第一电容器模块CM1至第四电容器模块CM4可以共享电介质层27和顶部电极28。
根据本实施例，可以形成具有包含两个或更多个模块的模块化结构的电容器，并且该电容器具有高的纵横比。由于其模块化结构并且还由于模块化结构的制造方法，可以减少或完全防止单个底部电极和底部电极阵列的弯曲。而且，可以获得底部电极阵列的高纵横比和增大的表面积。因此，可以大大提高电容器的特性和成品率。
根据本实施例，可以通过增大支撑件开口的开口面积来增大电容器的电容。
尽管已经关于特定实施例描述了本发明，但是应当注意，所述实施例用于描述而非限制本发明。此外，应当注意，在不脱离由所附权利要求所限定的本发明的范围的情况下，本领域技术人员可以通过替代、改变和修改以各种方式实现本发明。

Claims (21)

1.一种电容器，包括：
多个下底部电极；
下支撑件，其支撑所述下底部电极并包括多个下支撑件开口；
上底部电极，其分别形成在所述下底部电极上；以及
上支撑件，其支撑所述上底部电极并包括多个上支撑件开口；
其中，所述下支撑件开口与所述上支撑件开口彼此不垂直重叠。
2.根据权利要求1所述的电容器，其中，所述下底部电极包括：
被完全支撑的下底部电极，其被所述下支撑件完全包围；以及
被部分支撑的下底部电极，其被所述下支撑件部分包围。
3.根据权利要求2所述的电容器，其中，所述上底部电极包括：
被完全支撑的上底部电极，其被所述上支撑件完全包围；以及
被部分支撑的上底部电极，其被所述上支撑件部分包围。
4.如权利要求3所述的电容器，其中，所述被完全支撑的下底部电极和所述被部分支撑的上底部电极彼此垂直接触。
5.根据权利要求3所述的电容器，其中，所述被部分支撑的下底部电极和所述被完全支撑的上底部电极彼此垂直接触。
6.根据权利要求1所述的电容器，其中，所述下支撑件和所述上支撑件包含相同的材料。
7.根据权利要求1所述的电容器，其中，所述下底部电极和所述上底部电极中的每个具有柱形状。
8.根据权利要求1所述的电容器，其中，所述下底部电极中的每个具有柱形状，并且所述上底部电极的每个具有圆筒形状。
9.根据权利要求1所述的电容器，其中，所述下底部电极中的每个具有柱筒形状，并且所述上底部电极中的每个具有柱形状。
10.一种制造电容器的方法，包括：
在半导体衬底之上形成下电容器模块，所述下电容器模块包括多个下底部电极和具有多个下支撑件开口的下支撑件，所述多个下支撑件开口部分地暴露所述下底部电极中的一些；以及
在所述下电容器模块上形成上电容器模块，所述上电容器模块包括多个上底部电极和具有多个上支撑件开口的上支撑件，所述多个上支撑件开口部分地暴露所述上底部电极中的一些；
其中，所述下支撑件开口与所述上支撑件开口彼此不垂直重叠。
11.根据权利要求10所述的方法，其中，形成所述下电容器模块的步骤包括：
在所述半导体衬底之上层叠第一模制层和下支撑件层；
通过刻蚀所述下支撑件层和所述第一模制层来形成下开口；
在所述下开口中形成所述下底部电极；以及
通过刻蚀所述下支撑件层来形成具有所述下支撑件开口的所述下支撑件。
12.根据权利要求10所述的方法，其中，形成所述上电容器模块的步骤包括：
在所述下电容器模块之上层叠第二模制层和上支撑件层；
通过刻蚀所述上支撑件层和所述第二模制层来形成顶部开口；
在所述顶部开口中形成所述上底部电极；以及
通过刻蚀所述上支撑件层来形成具有所述上支撑件开口的所述上支撑件。
13.根据权利要求10所述的方法，其中，所述下底部电极包括：
被完全支撑的下底部电极，其被所述下支撑件完全包围；以及
被部分支撑的下底部电极，其被所述下支撑件部分包围。
14.根据权利要求13所述的方法，其中，所述上底部电极包括：
被完全支撑的上底部电极，其被所述上支撑件完全包围；以及
被部分支撑的上底部电极，其被所述上支撑件部分包围。
15.根据权利要求14所述的方法，其中，所述被完全支撑的下底部电极和所述被部分支撑的上底部电极彼此垂直接触。
16.根据权利要求14所述的方法，其中，所述被部分支撑的下底部电极和所述被完全支撑的上底部电极彼此垂直接触。
17.根据权利要求10所述的方法，其中，所述下支撑件和所述上支撑件包含相同的材料。
18.根据权利要求10所述的方法，其中，所述下底部电极和所述上底部电极中的每个具有柱形状。
19.根据权利要求10所述的方法，其中，所述下底部电极中的每个具有柱形状，并且所述上底部电极中的每个具有圆筒形状。
20.根据权利要求10所述的方法，其中，所述下底部电极中的每个具有柱筒形状，并且所述上底部电极中的每个具有柱形状。
21.根据权利要求10所述的方法，还包括：
在所述下底部电极和所述上底部电极上的电介质层；以及
在所述电介质层上的顶部电极。
CN201911249262.0A 2019-03-29 2019-12-09 半导体器件及其制造方法 Pending CN111755602A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190037176A KR102664275B1 (ko) 2019-03-29 2019-03-29 반도체장치 및 그 제조 방법
KR10-2019-0037176 2019-03-29

Publications (1)

Publication Number Publication Date
CN111755602A true CN111755602A (zh) 2020-10-09

Family

ID=72604829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911249262.0A Pending CN111755602A (zh) 2019-03-29 2019-12-09 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US10985238B2 (zh)
KR (1) KR102664275B1 (zh)
CN (1) CN111755602A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023279567A1 (zh) * 2021-07-09 2023-01-12 长鑫存储技术有限公司 电容器的形成方法及半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230045291A (ko) * 2021-09-28 2023-04-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20230105495A (ko) * 2022-01-04 2023-07-11 삼성전자주식회사 반도체 소자
CN116490060A (zh) * 2022-01-13 2023-07-25 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060199368A1 (en) * 2005-02-24 2006-09-07 Manfred Engelhardt Interconnect arrangement and associated production methods
CN101241899A (zh) * 2007-01-25 2008-08-13 三星电子株式会社 布线层中具有热成型气隙的半导体器件及其制造方法
JP2011054676A (ja) * 2009-08-31 2011-03-17 Elpida Memory Inc 半導体装置の製造方法
JP2011108823A (ja) * 2009-11-17 2011-06-02 Elpida Memory Inc 半導体装置及びその製造方法
US20110304008A1 (en) * 2010-06-10 2011-12-15 Magica Corporation Wafer level processing method and structure to manufacture semiconductor chip
US20120056298A1 (en) * 2010-08-25 2012-03-08 Elpida Memory, Inc. Semiconductor Device
US20120112317A1 (en) * 2009-12-24 2012-05-10 Kang Dae-Hyuk Integrated circuit capacitors having sidewall supports
CN103390541A (zh) * 2012-05-08 2013-11-13 爱思开海力士有限公司 电容器及其制造方法
US20140061736A1 (en) * 2012-09-06 2014-03-06 Yoo-Sang Hwang Semiconductor device and method of manufacturing the same
US9412749B1 (en) * 2014-09-19 2016-08-09 Sandisk Technologies Llc Three dimensional memory device having well contact pillar and method of making thereof
US20170077102A1 (en) * 2015-09-11 2017-03-16 Samsung Electronics Co., Ltd. Semiconductor device having supporters and method of manufacturing the same
US20180158829A1 (en) * 2016-12-02 2018-06-07 Samsung Electronics Co., Ltd. Semiconductor devices including support patterns
CN108335980A (zh) * 2016-12-21 2018-07-27 爱思开海力士有限公司 半导体器件及其制造方法
CN109256370A (zh) * 2017-07-12 2019-01-22 三星电子株式会社 半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568733B1 (ko) * 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7226845B2 (en) * 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
KR101524510B1 (ko) 2008-12-01 2015-06-02 삼성전자주식회사 커패시터 및 이의 제조 방법
US8518788B2 (en) * 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
JP2012231075A (ja) * 2011-04-27 2012-11-22 Elpida Memory Inc 半導体デバイス及びその製造方法
KR101934093B1 (ko) 2012-08-29 2019-01-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101935395B1 (ko) * 2012-08-29 2019-01-04 삼성전자주식회사 캐패시터를 포함하는 반도체 장치의 제조 방법
KR101944479B1 (ko) * 2012-11-01 2019-01-31 삼성전자주식회사 반도체 장치의 캐패시터 및 캐패시터의 제조 방법
US10090376B2 (en) * 2013-10-29 2018-10-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and methods of forming capacitor structures
CN110289258B (zh) * 2018-03-19 2021-12-21 联华电子股份有限公司 半导体结构
KR102557019B1 (ko) * 2018-07-02 2023-07-20 삼성전자주식회사 반도체 메모리 소자

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060199368A1 (en) * 2005-02-24 2006-09-07 Manfred Engelhardt Interconnect arrangement and associated production methods
CN101241899A (zh) * 2007-01-25 2008-08-13 三星电子株式会社 布线层中具有热成型气隙的半导体器件及其制造方法
JP2011054676A (ja) * 2009-08-31 2011-03-17 Elpida Memory Inc 半導体装置の製造方法
JP2011108823A (ja) * 2009-11-17 2011-06-02 Elpida Memory Inc 半導体装置及びその製造方法
US20120112317A1 (en) * 2009-12-24 2012-05-10 Kang Dae-Hyuk Integrated circuit capacitors having sidewall supports
US20110304008A1 (en) * 2010-06-10 2011-12-15 Magica Corporation Wafer level processing method and structure to manufacture semiconductor chip
US20120056298A1 (en) * 2010-08-25 2012-03-08 Elpida Memory, Inc. Semiconductor Device
CN103390541A (zh) * 2012-05-08 2013-11-13 爱思开海力士有限公司 电容器及其制造方法
US20140061736A1 (en) * 2012-09-06 2014-03-06 Yoo-Sang Hwang Semiconductor device and method of manufacturing the same
US9412749B1 (en) * 2014-09-19 2016-08-09 Sandisk Technologies Llc Three dimensional memory device having well contact pillar and method of making thereof
US20170077102A1 (en) * 2015-09-11 2017-03-16 Samsung Electronics Co., Ltd. Semiconductor device having supporters and method of manufacturing the same
US20180158829A1 (en) * 2016-12-02 2018-06-07 Samsung Electronics Co., Ltd. Semiconductor devices including support patterns
CN108335980A (zh) * 2016-12-21 2018-07-27 爱思开海力士有限公司 半导体器件及其制造方法
CN109256370A (zh) * 2017-07-12 2019-01-22 三星电子株式会社 半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023279567A1 (zh) * 2021-07-09 2023-01-12 长鑫存储技术有限公司 电容器的形成方法及半导体器件

Also Published As

Publication number Publication date
US10985238B2 (en) 2021-04-20
US11888018B2 (en) 2024-01-30
KR102664275B1 (ko) 2024-05-09
KR20200114821A (ko) 2020-10-07
US20210210593A1 (en) 2021-07-08
US20200312948A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
KR102664275B1 (ko) 반도체장치 및 그 제조 방법
KR101934093B1 (ko) 반도체 장치 및 그 제조 방법
CN111384240B (zh) 半导体器件及其制造方法
KR102397893B1 (ko) 반도체장치 및 그 제조 방법
US11271073B2 (en) Semiconductor device and method for fabricating the same
US11823904B2 (en) Semiconductor device using hard mask and method for fabricating the same
KR102460564B1 (ko) 반도체 소자
US11929207B2 (en) Semiconductor device and method for fabricating the same
US10910382B2 (en) Method for fabricating semiconductor device
US11901403B2 (en) Semiconductor device and method for fabricating the same
KR20210117794A (ko) 반도체장치 및 그 제조 방법
US20120098092A1 (en) Semiconductor device capacitors including multilayered lower electrodes
US20170170185A1 (en) Method of fabricating a semiconductor device
KR20220098944A (ko) 반도체 장치 및 그의 제조 방법
US20240206154A1 (en) Semiconductor device and method for fabricating the same
US11864370B2 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination