CN101241899A - 布线层中具有热成型气隙的半导体器件及其制造方法 - Google Patents

布线层中具有热成型气隙的半导体器件及其制造方法 Download PDF

Info

Publication number
CN101241899A
CN101241899A CNA200810008838XA CN200810008838A CN101241899A CN 101241899 A CN101241899 A CN 101241899A CN A200810008838X A CNA200810008838X A CN A200810008838XA CN 200810008838 A CN200810008838 A CN 200810008838A CN 101241899 A CN101241899 A CN 101241899A
Authority
CN
China
Prior art keywords
layer
wiring
material layer
degradation material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200810008838XA
Other languages
English (en)
Other versions
CN101241899B (zh
Inventor
元皙俊
金泰范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101241899A publication Critical patent/CN101241899A/zh
Application granted granted Critical
Publication of CN101241899B publication Critical patent/CN101241899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及布线层中具有热成型气隙的半导体器件及其制造方法。本发明提供了一种半导体器件。该半导体器件的单元布线级包括：在支承层上互相分开的第一和第二布线层；大间隔，与该第一布线层相邻形成，并且包括第一气隙和形成在该支承层上的热可降解材料层的一部分，该第一气隙具有从该第一布线层的侧壁测量的预定宽度；小间隔，形成在该第一与第二布线层之间，其中该小间隔小于该大间隔，而且第二气隙至少部分地填充该小间隔；以及多孔绝缘层，形成在该第一和第二气隙上。

Description

布线层中具有热成型气隙的半导体器件及其制造方法
交叉引用
本申请要求在2007年1月25日提交的韩国专利申请No.10-2007-0007919的优先权，在此引用该申请的主题供参考。
技术领域
本发明涉及一种半导体器件及其制造方法。更具体地说，本发明涉及一种具有气隙的半导体器件及其制造方法。
背景技术
随着半导体器件的集成度越来越高，导线和布线层之间的间隙越来越小。利用绝缘层将布线层分开。然而，具有较高介电常数的绝缘层会增大布线层之间的电容，而且可能导致信号线延迟，从而降低了该组成(constituent)半导体器件的运行速度。
为了降低布线层之间的电容，建议了利用气隙来绝缘(或者部分绝缘)具有较低介电常数的布线层的各种技术。在一种这样的方法中，破坏接近通孔侧壁的绝缘层的部分，然后，去除被破坏的绝缘层，以形成气隙。然而，利用该方法，在整个半导体器件中，气隙的比例非常低。可选择地，绝缘层由聚合材料形成，然后热降解该聚合材料以形成气隙。然而，该方法可能导致该半导体器件内的其他材料层塌陷，从而降低该器件的结构稳定性。
发明内容
本发明实施例提供了一种具有与布线层的侧壁邻近的气隙而且还具有足够高结构稳定性的半导体器件。本发明实施例还提供了一种制造具有气隙的半导体器件的方法。
在一个实施例中，本发明提供了一种包括单元布线级的半导体器件，该单元布线级包括：第一和第二布线层，在支承层上互相分开；大间隔，与该第一布线层相邻形成，并且包括具有从该第一布线层的侧壁测量的预定宽度的第一气隙，以及形成在该支承层上的热可降解材料层的部分；小间隔，形成在该第一与第二布线层之间，其中该小间隔小于该大间隔，而且第二气隙至少部分地填充该小间隔；以及多孔绝缘层，形成在该第一和第二气隙上。
在另一个实施例中，本发明提供了一种在半导体器件内产生单元布线级的方法，该方法包括：在支承层上形成以小间隔分开的第一和第二布线层，其中大间隔被限定在该第一布线层的一侧；利用热可降解材料层的部分，来填充该小间隔和大间隔；在该可热可降解材料层上形成多孔绝缘层；通过对该第一和第二布线层进行光辐照，加热该热可降解材料层的部分，以在该大间隔内形成第一气隙，而在该小间隔内形成第二气隙。
附图说明
图1至5是示出根据本发明实施例具有气隙的半导体器件及其制造方法的相关剖视图；
图6是为了与图5所示的实施例进行比较所提供的剖视图；
图7至11是示出根据本发明另一个实施例具有气隙的半导体器件及其制造方法的相关剖视图；
图12是示出各种材料层的光吸收系数、反射率、密度和比热的表；
图13是示出用于本发明的热可降解材料层的热解重量分析(TGA)的曲线图；
图14是用于本发明的发光设备的示意图；以及
图15是用于描述图14的光源的例子的表。
具体实施方式
现在将参考附图更详细描述本发明。然而，可以以许多不同方式实现本发明，而不应该认为本发明仅局限于在此所示的实施例。而是，这些实施例仅作为讲解例子。在所有附图中，为了描述清楚而对各层和区域的尺寸进行了放大。
根据本发明一个实施例的半导体器件的单元布线级包括邻接布线层侧壁的气隙，布线层之间的大间隔包括对应于距离该布线层侧壁的预定距离的第一气隙以及形成在支承层上的热可降解材料层。布线层之间的小间隔包括与该布线层的侧壁邻接的第二气隙。因此，根据本发明实施例设计并制造的半导体器件具有良好的结构稳定性，因为尽管气隙比例增大，但是其他材料层不塌陷。
将参考图5至11说明根据本发明实施例制造的半导体器件的一个例子。图5和11仅示出用于形成在支承层10(例如衬底)上的构成半导体器件的单个单元布线级50。应该明白，在图5和11所示的单元布线级50上可以堆叠一个或者多个附加单元布线级(未示出)。
图5是根据本发明实施例具有气隙的半导体器件的剖视图，而图6是为了进行比较目的而提供的剖视图。图11是根据本发明另一个实施例具有气隙的半导体器件的剖视图。在所有附图以及所附书面描述中，同样的参考标记表示类似或者相同的元件。
参考图5和11，该半导体器件包括分别形成在选择性地露出支承层10的部分的第一孔16a和第二孔16b内的第一布线层20a和第二布线层20b。在一个实施例中，支承层10是硅衬底。第一孔16a和第二孔16b可以是通过单元布线级50形成的沟槽或者接触孔。当在单元布线级50上形成一个或者多个附加单元布线级时，类似的第一孔16a和第二孔16b可以用作用于连接堆叠的布线层的通孔。第一布线层20a和第二布线层20b可以用作布线信号线，而且可以被用于互连层或者其他布线层等。
第一布线层20a和第二布线层20b彼此分开。在图5和11中，可以在支承层10上形成多个布线层，但是为了清楚起见，仅示出两个布线层。在布线层20a与20b之间存在具有相对较小的宽度的小间隔SP1，而在布线层20b与另一个相邻元件(例如另一个布线层)之间存在宽度较大的大间隔SP2。即，可以在第一布线层20a的右侧形成另一个布线层，但是为了清楚起见，该图中省略了该元件。
第一布线层20a和第二布线层20b可以由(例如)铜、铝、铜合金或者铝合金形成。第一阻挡金属层18a和第二阻挡金属层19b可以分别形成在第一孔16a和16b的内壁上。第一阻挡金属层18a和第二阻挡金属层18b可以由诸如Ti、TiN、Ta、TaN或者它们的合金的至少一种材料形成。
利用参考标记X3表示第一阻挡金属层18a和第一布线层20a的宽度，也表示第二阻挡金属层18b和第二布线层20b的宽度。然而，第一阻挡金属层18a和第一布线层20a的宽度可以与第二阻挡金属层18b和第二布线层20b的宽度不同。可以根据需要形成第一阻挡金属层18a和第二阻挡金属层18b，而且它们通常可以被包括在(多个)组成布线层内。因此，在下文中，术语“布线层”可以包括一个或者多个阻挡金属层18a和18b的可能使用。
在第一布线层20a和第二布线层20b的侧壁上可以形成在所示的例子中介电常数接近1的第一至第三气隙22a、22b和22c。与第一布线层20有关的具有较大宽度的间隔SP2包括用参考标记X4表示的第一气隙22a。通过热降解形成在支承层10上的材料层12a的一部分，可以在第一布线层20a的侧壁上获得第一气隙22a。
因此，可以从接着被第一气隙22a占据的区域完全去除热可降解材料层12a。然而，当在根据本发明实施例的半导体器件中气隙比例较高时，可以仅部分地去除第一布线层20a附近的热可降解材料层12a，以及可以以其他方式允许保留第一气隙22邻近的热可降解材料层12a。在一个实施例中，热可降解材料层12a由应用热则降解的材料层形成。
在第一布线层20a和第二布线层20b之间的间隔SP1包括邻接第二布线层20b的侧壁的第二气隙22b。第二气隙22b可以通过可以完全去除热可降解材料层12a而形成，或者在气隙比例较高时可以使热可降解材料层12a的一部分保留在第二气隙22b内。即，第二气隙22b可以完全或者部分地填充布线层20a和20b的侧壁之间的区域。第二气隙22b可以被形成为具有等于热可降解材料层12a的高度的高度。相似地，可以在第二布线层20b的侧面上形成第三气隙22c。
在所示的例子中，可以容易地调节第一气隙22a的宽度X4，而且宽度X4可以与第二气隙22b的宽度X5相同或者不同。特别地，如果形成在第一气隙22a上的多孔绝缘层14a没有塌陷，则第一气隙22a的宽度X4可以大于第二气隙22b的宽度X5。
在图5中，在第一至第三气隙22a、22b和22c以及第一布线层20a和第二布线层20b周围的热可降解材料层12a上，以均匀厚度形成多孔绝缘层14a。在图11中，在第一至第三气隙22a、22b和22c、热可降解材料层12a以及第一和第二布线层20a和20b上，形成多孔绝缘层14。通过多孔绝缘层14和14a的小孔允许气体分子从热可降解材料层12a排出。下面将更详细地说明多孔绝缘层14a和14。
由于根据本发明实施例形成的半导体器件包括第一至第三气隙22a、22b和22c，所以增加了气隙在该半导体器件中的总比例，从而减小电容而且避免任何相应信号延迟。此外，在该半导体器件的大间隔SP2中，例如，当形成热可降解材料层12a以在该布线层之间例如在第一布线层20a的侧壁处包括第一气隙22a时，多孔绝缘层14和14a不塌陷，而是形成结构稳定的第一气隙22a。此外，在图11中，还在第一布线层20a和第二布线层20b上形成多孔绝缘层14，从而有助于防止多孔绝缘层14结构塌陷。
然而，在图6所示的比较例中，由于不允许热可降解材料层12a部分地保留在大间隔SP2内，所以多孔绝缘层14a塌陷。
接着，将参考附图1至5说明根据本发明实施例具有气隙的半导体器件的制造方法。具体地，图1至5示出制造形成在支承层10上的半导体器件的单元布线级50的方法。
参考图1，在支承层10上顺序地形成热可降解材料层12和多孔绝缘层14。热可降解材料层12可以由通过加热可以降解(例如被转化为气体形式并被排出)的聚合材料形成。可以利用一个或者多个如下聚合物(作为选择实例)以及包括一个或者多个如下聚合物的混合物形成可降解材料层12：Poly(聚对苯二甲酸乙二酯)(PET)、聚酰胺-6，6(尼龙6/6)、间规聚苯乙烯(PS-syn)、聚ε-己内酯、聚环氧丙烷(PPO)、聚碳酸酯、聚苯硫醚(PPS)、聚酰胺酰亚胺(PAI)、聚对苯二酰对苯二胺(PPA)、聚α-甲基苯乙烯(PMS)、聚醚醚酮(PEEK)、聚醚砜(PES)、聚醚酮(PEK)、直链聚丁二烯、支链聚乙烯、直链聚对亚苯基、支链对二甲苯、聚丙烯腈(PAN)以及聚苯乙烯(PS)。
多孔绝缘层14可以由具有较低介电常数的材料形成，该材料诸如包括碳的氧化硅层(SiOC)或者其氢化形式(hydrogenated version0(SiOC:H)。
参考图2，选择性地蚀刻多孔绝缘层14和热可降解材料层12，以形成第一孔16a和第二孔16b。当形成第一孔16a和第二孔16b时，多孔绝缘层14和热可降解材料层12分别变成图形化多孔绝缘层14a和图形化热可降解材料层12a。图形化多孔绝缘层14a和图形化热可降解材料层12a部分地由间隔SP1和间隔SP2限定。
参考图3，在包括第一孔16a和第二孔16b的支承层10上形成阻挡金属层18。在第一孔16a和第二孔16b的内壁、支承层10的暴露表面以及图形化多孔绝缘层14a上形成阻挡金属层18，接着，在阻挡金属层18上形成金属层20，以填充第一孔16a和第二孔16b。
参考图4，利用图形化多孔绝缘层14a作为蚀刻终止层，平面化金属层20。可以利用传统的化学机械抛光(CMP)工序，平面化金属层20。此后，在第一孔16a内形成第一阻挡金属层18a和第一布线层20a，然后，在第二孔16b内形成第二阻挡金属层18b和第二布线层20b。在第一布线层20a与第二布线层20b之间形成小间隔SP1，而且形成到第一布线层20a的侧部的大间隔SP2。
参考图5，去除与第一布线层20a和第二布线层20b的侧壁相邻的热可降解材料层12的部分，以形成第一至第三气隙22a、22b和22c，并形成部分地保留在至少第一气隙22a内的图形化热可降解材料层12a。即，第一气隙22a被形成为具有从第一布线层20a的侧壁测量的宽度X4。
因此，在大间隔SP2内部分地形成第一气隙22a，第二气隙22b形成在小间隔SP1内，而第三气隙22c形成在第二布线层20b的侧壁处。第三气隙22c可以被包括在小间隔或者大间隔内。
在一个实施例中，通过辐射容易被第一布线层20a和第二布线层20b吸收的光，形成第一至第三气隙22a、22b和22c。辐射光的吸收产生从第一布线层20a和第二布线层20b辐射的热能。在以这种方式施加热能时，该热能导致与第一布线层20a和第二布线层20b相邻的热可降解材料层12a热降解。热可降解材料层12a的热转变所产生的气体分子通过图形化多孔绝缘层14a被除气。多孔绝缘层14a中的小孔可以在垂直方向上彼此相连，从而容易排出该气体分子。
在通过暴露在光辐射下来加热第一布线层20a和第二布线层20b时，利用始于加热源即第一布线层20a和第二布线层20b的传导热，线性地形成第一至第三气隙22a、22b和22c。通过利用支承层10对热可降解材料层12进行附加加热，可以便利通过第一布线层20a和第二布线层20b的光辐射的受控加热。即，通过支承层10，可以将热可降解材料层12加热到低于其降解阈值温度的温度。然后，以仔细控制的方式，通过光辐照施加附加热可以容易地形成第一至第三气隙22a、22b和22c。下面，将说明支承层10的加热和光辐射的一些附加细节。
在图5所示的半导体器件中，因为允许热可降解材料层12a被部分地保留在大间隔SP2内，所以多孔绝缘层14a没有塌陷，而且第一气隙22a稳定，同时增加了气隙22a、22b和22c的合计比例，。另一方面，图6所示的比较结构不稳定，而且多孔绝缘层14a塌陷到大间隔SP2内。
利用参考图1至5描述的制造工序，可以完成半导体器件的单元布线级50的一种形式。接着，将参考图7至11说明根据本发明另一个实施例的具有气隙的半导体器件的制造方法。
参考图7，再一次在支承层10上形成热可降解材料层12。
参考图8，再一次选择性地蚀刻热可降解材料层12，以形成第一孔16a和第二孔16b。在形成第一孔16a和第二孔16b时，热可降解材料层12变成图形化热可降解材料层12a。
参考图9，再一次在包括第一孔16a和第二孔16b的支承层10的表面上形成阻挡金属层18。接着，在阻挡金属层18上形成金属层20，以填充第一孔16a和第二孔16b。
参考图10，再一次利用图形化热可降解材料层12a作为蚀刻终止层，平面化金属层20。
再一次，在第一布线层20a和第二布线层20b之间形成小间隔SP1，而到第一布线层20a的侧部，形成大间隔SP2。接着，在图形化热可降解材料层12a和布线层20a和20b的整个表面上形成多孔绝缘层14。可以如上所述形成多孔绝缘层14。
参考图11，去除热可降解材料层12与第一布线层20a和第二布线层20b的侧壁相邻的部分，以形成第一至第三气隙22a、22b和22c。在此，保留图形化热可降解材料层12a，以便部分地填充第一气隙22a，以致从第一布线层20a的侧壁测量第一气隙22a具有宽度X4。
在图11中，在形成第一至第三气隙22a、22b和22c时，如上所述，通过多孔绝缘层14，对该热降解材料排气。现在，在支承层10上完成了该半导体器件的单元布线级50。
在图11所示的半导体器件上，因为在布线层20a和20b上形成多孔绝缘层14，多孔绝缘层14a不塌陷到位于大间隔SP2的区域内的第一气隙22a内，而且气隙22a、22b和22c的比例也升高，因此可以实现结构支承。
现在，将说明通过对第一布线层20a和第二布线层20b的光辐射来加热热降解材料的一种可能方法。利用下面的等式表示这种辐照加热工序：
ΔT∝[α(1-R)]/[ρC]，
其中ΔT表示光辐照之前与之后的温差，α表示该材料层的光吸收系数，R表示该材料层的反射率，ρ表示该材料层的密度，而C表示该材料层的比热。
考虑到该等式表示的关系，与受反射率的影响相比，光辐照之前和之后的温差受光吸收系数、密度和比热的影响更大，尤其大大受到光吸收系数的影响。
图12是示出可以用于形成布线层20a和20b或者与布线层20a和20b相关联地使用的各种材料以及一些比较材料的光吸收系数、反射率、密度和比热的表。
诸如氧化硅层的绝缘层具有1或者小于1的非常小的光吸收系数，而诸如铝层的金属层具有接近106的非常高的光吸收系数，如图12所示。根据上面的等式，该绝缘层与该金属层的光吸收系数的差值如此大，以致抵消了反射率的效果。因此，可以通过利用光辐照选择性地加热该金属层而非绝缘层来提高该金属层的温度。
可以考虑到各光吸收系数来确定光辐照的波长，以使该光容易被金属层吸收但不容易被绝缘层吸收。还可以根据该绝缘层与该金属层之间的温差，来确定光的波长。在图12中，施加光的波长是0.15μm。结果发现，在光的波长处于1至2μm或更小，例如0.5μm或更小，的范围内时，诸如氧化硅层的绝缘层的光吸收系数降低，而诸如铝层的金属层的光吸收系数升高。因此，1至2μm或更小以及在一些实施例中0.5μm或更小的光波长适合上面结合图4和6以及图10和11描述的光辐射加热。
在图4和5以及图10和11中，通过光辐射加热第一布线层20a和第二布线层20b从而形成第一至第三气隙22a、22b和22c。上面的等式给出了对第一布线层20a和第二布线层20b进行光辐射之前和之后的温差。
接着，将描述假定对第一布线层20a和第二布线层20b进行符合上述内容的光辐射的情况下，与热可降解材料层12相关联的热降解程度。
在图4和5以及图10和11中，在加热第一布线层20a和第二布线层20b时，应该确定从第一布线层20a和第二布线层20b到热可降解材料层12的热扩散时期，以使热可降解材料层12的一部分保留在第一气隙22a内。在一种可能方法中，可以根据下面的等式来计算该热扩散时期：
热扩散时期长度(δ)＝2(χτ)1/2
其中，χ表示热可降解材料层12的热扩散系数，而τ表示对第一布线层20a和第二布线层20b局部施加的光脉冲的持续时间。
考虑到该关系，通过减少光脉冲持续时间，可以减小从第一布线层20a和第二布线层20b到热可降解材料层12的热扩散时期。具体地，从第一布线层20a到热可降解材料层12的热扩散时期与第一气隙22a的宽度X4的扩展有关，通过缩短该光脉冲持续时间可以缩短该热扩散时期。例如，当光脉冲持续时间是1纳秒时，热扩散时期约为1μm，而当该光脉冲持续时间是1飞秒时，热扩散时期约为10nm。
接着，将说明当利用光辐射通过第一布线层20a和第二布线层20b对热可降解材料层12进行加热时该热可降解材料层12的温度裕度。如上面关于图4和5以及图10和11所述，本发明的某些实施例要求精确温度裕度，以防止热可降解材料层12完全降解，从而适当地形成第一气隙22a。
图13是示出用于本发明一个实施例的热可降解材料层的热解重量分析(TGA)的曲线图。
在图13中，参考标记(a)表示聚丙烯腈(PAN)的重量，参考标记(c)表示聚苯乙烯(PS)的重量，以及参考标记(b)表示PAN和PS的接枝聚合物的重量。图13示出用于本发明实施例的热可降解材料层12的一部分。参考图13，在由(d)表示的约350℃处，热可降解材料层12开始降解，以及在由(e)表示的510℃处完全降解。即，热可降解材料层12的温度裕度约为160℃，或者为在(d)与(e)之间的差值。因此，可以根据这样确定的温度裕度，控制保留在第一气隙22a邻近的热可降解材料层12a的量。
下面，将说明根据本发明实施例通过辐射光加热支承层10上的热可降解材料层的发光设备。
图14是用于本发明的发光设备的剖视图，而图15是用于描述图14的光源的例子的表。
该发光设备包括用于将诸如硅衬底的半导体衬底106安装在设备主体100内的支承件102。安装加热器104，以加热支承件102内的半导体衬底106。加热器104可以利用电阻式加热来加热该半导体器件106。加热器104可以用于加热关于图4和5以及图10和11所描述的支承层10。
诸如照明灯的光源108位于半导体衬底106上方，以辐射光来加热半导体衬底106。光源108可以辐射各种波长的光。在光源108的一侧上形成用于观测光产生的观察端口110。在所示的实施例中，可以采用准分子激光器。参考图15，可以在108nm至351nm之间改变该准分子激光器的波长，由此可以在11.48eV至3.53eV之间改变光子能量。
在光源108的下面形成窗口112，以使从光源108辐射的光120传播到半导体衬底106。可以利用光源108和窗口112，将光120传播到半导体衬底106。如上所述，在图4和5中，利用光源108和窗口112通过光辐射可以选择性地加热第一布线层20a和第二布线层20b。
所示的发光设备可以包括位于光源108与窗口112之间也就是位于窗口112上方的机械快门114。机械快门114开启和闭合，以控制从光源108辐射的光120。可以利用机械快门114来控制光脉冲从光源108传播到半导体衬底106的持续时间。在图4和5以及图10和11中，可以通过控制光脉冲持续时间，来控制从第一布线层20a和第二布线层20b到热可降解材料层12a的热扩散时期。
在所示的发光设备中，利用电源116对窗口112供电，以在透明状态与不透明状态之间转换窗口112，从而使窗口112用作电子快门而无需安装机械快门114。在这种情况下，可以利用窗口112来控制从光源108传播的光脉冲的持续时间。所示的发光设备还可以包括形成在主体100的上部和下部处的连接部件107和118，以引入气体气氛。可选择地，可以将连接部件107和118连接到泵(未示出)，以创建真空。
关于图4和5以及图10和11所示的实施例，在采用所示的发光设备时，可以利用加热器104将支承层10加热到预定温度，例如约300℃，然后，利用光源108、窗口112以及快门114，另外将热可降解材料层12加热到其降解温度，以去除(或者部分去除)热可降解材料层12，从而形成气隙22a、22b和22c。
如上所述，本发明的半导体器件具有与布线层的侧壁相邻的气隙，而且包括形成在支承层上的热可降解材料层，同时，包括具有距离该布线层的侧壁的预定距离的气隙。因此，因为提高了气隙的比例且形成在该气隙上的其他材料层不塌陷，所以本发明的半导体器件具有稳定结构。
根据本发明的半导体器件的制造方法，利用光辐射部分地加热布线层以热降解热可降解材料层，从而形成与该布线层的侧壁邻接的气隙。此外，热可降解材料层保留在支承层上，以致它与该布线层被气隙分开。通过在辐射光时控制光脉冲持续时间，可以控制通过对热可降解材料层进行热降解所形成的气隙的宽度。
尽管参考本发明的典型实施例特别示出并描述了本发明，但是本技术领域内的普通技术人员明白，在不脱离所附权利要求书限定的本发明范围的情况下，可以在形式和细节方面进行各种修改。

Claims (19)

1.一种包括单元布线级的半导体器件，所述单元布线级包括：
在支承层上彼此分隔开的第一和第二布线层；
大间隔，与所述第一布线层相邻形成，并且包括第一气隙和形成在所述支承层上的热可降解材料层的一部分，所述第一气隙具有从所述第一布线层的侧壁测量的预定宽度；
小间隔，形成在所述第一与第二布线层之间，其中，所述小间隔小于所述大间隔，而且第二气隙至少部分地填充所述小间隔；以及
多孔绝缘层，形成在所述第一和第二气隙上。
2.根据权利要求1所述的半导体器件，其中，在所述第一和第二布线层上附加地形成所述多孔绝缘层。
3.根据权利要求1所述的半导体器件，其中，通过光辐射所述第一和第二布线层来加热所述热可降解材料层，从而形成所述第一和第二气隙。
4.根据权利要求3所述的半导体器件，其中，通过加热所述支承层，附加地形成所述第一和第二气隙。
5.根据权利要求1所述的半导体器件，其中，所述半导体器件包括至少两个单元布线级。
6.根据权利要求1所述的半导体器件，所述第二气隙完全填充所述小间隔。
7.一种制造半导体器件内的单元布线级的方法，所述方法包括：
在支承层上形成由小间隔分隔开的第一和第二布线层，其中，大间隔被限定到所述第一布线层的一侧；
利用热可降解材料层的若干部分，填充所述小间隔和大间隔；
在所述热可降解材料层上形成多孔绝缘层；
通过对所述第一和第二布线层进行光辐射来加热所述热可降解材料层的若干部分，使得在所述大间隔内形成第一气隙而在所述小间隔内形成第二气隙。
8.根据权利要求7所述的方法，其中，还在所述第一和第二布线层上形成所述多孔绝缘层。
9.根据权利要求7所述的方法，其中，所述第一气隙部分地填充所述大间隔，而所述热可降解材料层的一部分填充所述大间隔的其余部分。
10.根据权利要求9所述的方法，其中，所述第二气隙填充所述小间隔。
11.根据权利要求7所述的方法，其中，形成所述第一和第二布线层以及利用热可降解材料层的若干部分填充所述小间隔和大间隔包括：
在所述支承层上形成所述热可降解材料层；
选择性地蚀刻所述热可降解材料层，以形成限定所述小间隔和大间隔的多个孔；以及
在所述孔内形成所述第一和第二布线层。
12.根据权利要求11所述的方法，其中，所述孔是接触孔、槽孔和通孔中的至少一个。
13.根据权利要求11所述的方法，其中，在所述布线层上附加地形成所述多孔绝缘层。
14.根据权利要求11所述的方法，其中，对所述第一和第二布线层施加所述光辐射导致所述热可降解材料层的热降解以及通过所述多孔绝缘层排出由此产生的气体。
15.根据权利要求14所述的方法，其中，与施加所述光辐射相关的热扩散时期限定从所述第一布线层的所述侧壁测量的所述第一气隙的宽度。
16.根据权利要求16所述的方法，其中，利用所述光辐射的脉冲持续时间来部分地限定所述热扩散时期。
17.根据权利要求11所述的方法，其中，通过加热所述支承层，附加地形成所述第一和第二气隙。
18.根据权利要求11所述的方法，其中，从所述第二气隙完全去除所述热可降解材料层。
19.一种制造包括多个单元布线级的半导体器件的方法，对于每个布线级，所述方法包括：
形成由小间隔分隔开的第一和第二布线层，其中，大间隔被限定到所述第一布线层的一侧；
利用热可降解材料层的若干部分来填充所述小间隔和大间隔；
在所述热可降解材料层上形成多孔绝缘层；
通过对所述第一和第二布线层施加光辐射来加热所述热可降解材料层的若干部分，使得在所述大间隔内形成第一气隙以及在所述小间隔内形成第二气隙。
CN200810008838XA 2007-01-25 2008-01-25 布线层中具有热成型气隙的半导体器件及其制造方法 Active CN101241899B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070007919 2007-01-25
KR1020070007919A KR100843233B1 (ko) 2007-01-25 2007-01-25 배선층의 양측벽에 인접하여 에어갭을 갖는 반도체 소자 및그 제조방법
KR10-2007-0007919 2007-01-25

Publications (2)

Publication Number Publication Date
CN101241899A true CN101241899A (zh) 2008-08-13
CN101241899B CN101241899B (zh) 2012-01-04

Family

ID=39667035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810008838XA Active CN101241899B (zh) 2007-01-25 2008-01-25 布线层中具有热成型气隙的半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US7892966B2 (zh)
KR (1) KR100843233B1 (zh)
CN (1) CN101241899B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908525A (zh) * 2009-06-08 2010-12-08 佳能株式会社 半导体器件以及制造所述半导体器件的方法
CN103137551A (zh) * 2011-12-05 2013-06-05 中芯国际集成电路制造(上海)有限公司 沟槽间形成孔洞的方法
CN103673563A (zh) * 2013-12-26 2014-03-26 中国农业大学 转盘式气体射流冲击干燥机
CN105280616A (zh) * 2014-07-17 2016-01-27 台湾积体电路制造股份有限公司 互连结构和方法
CN111755602A (zh) * 2019-03-29 2020-10-09 爱思开海力士有限公司 半导体器件及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272563A (ja) * 2008-05-09 2009-11-19 Toshiba Corp 半導体装置及びその製造方法
DE102009010845B4 (de) * 2009-02-27 2016-10-13 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen
KR101517851B1 (ko) 2009-03-26 2015-05-06 삼성전자 주식회사 반도체 소자의 제조 방법
US8456009B2 (en) * 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
US8795952B2 (en) 2010-02-21 2014-08-05 Tokyo Electron Limited Line pattern collapse mitigation through gap-fill material application
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
US9105634B2 (en) * 2012-06-29 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Voids in interconnect structures and methods for forming the same
KR101926610B1 (ko) 2012-09-06 2018-12-07 삼성전자 주식회사 반도체 소자 및 그 제조 방법
KR102085086B1 (ko) * 2013-10-29 2020-03-05 삼성전자주식회사 반도체 장치 및 그 제조방법
EP3150668A4 (en) * 2014-05-29 2018-01-17 AZ Electronic Materials (Luxembourg) S.à.r.l. Void forming composition, semiconductor device provided with voids formed using composition, and method for manufacturing semiconductor device using composition
KR102380774B1 (ko) 2014-11-14 2022-04-04 삼성전자주식회사 슬러리 화합물 이를 이용한 반도체 소자의 제조 방법
US9865738B2 (en) 2016-04-29 2018-01-09 Samsung Electronics Co., Ltd. Fin field effect transistor (FinFET) having air gap and method of fabricating the same
WO2021034567A1 (en) 2019-08-16 2021-02-25 Tokyo Electron Limited Method and process for stochastic driven defectivity healing

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389814A (en) * 1993-02-26 1995-02-14 International Business Machines Corporation Electrically blowable fuse structure for organic insulators
US6333556B1 (en) * 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
WO2000004354A1 (en) * 1998-07-14 2000-01-27 Daewoo Electronics Co., Ltd. Method for manufacturing a three level bolometer
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
CN1163733C (zh) * 1998-12-04 2004-08-25 株式会社大宇电子 红外线辐射热测量器及其制造方法
US6690081B2 (en) * 2000-11-18 2004-02-10 Georgia Tech Research Corporation Compliant wafer-level packaging devices and methods of fabrication
DE10238024B4 (de) * 2002-08-20 2007-03-08 Infineon Technologies Ag Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
EP1398831A3 (en) 2002-09-13 2008-02-20 Shipley Co. L.L.C. Air gaps formation
EP1631985A1 (en) * 2003-05-26 2006-03-08 Koninklijke Philips Electronics N.V. Method of manufacturing a substrate, having a porous dielectric layer and air gaps, and a substrate
JP4864307B2 (ja) * 2003-09-30 2012-02-01 アイメック エアーギャップを選択的に形成する方法及び当該方法により得られる装置
KR20050054076A (ko) 2003-12-03 2005-06-10 삼성전자주식회사 금속배선간 절연막으로서 에어갭을 구비하는 반도체소자의 제조 방법
US7084479B2 (en) 2003-12-08 2006-08-01 International Business Machines Corporation Line level air gaps
US7531444B2 (en) * 2005-02-11 2009-05-12 International Business Machines Corporation Method to create air gaps using non-plasma processes to damage ILD materials

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908525A (zh) * 2009-06-08 2010-12-08 佳能株式会社 半导体器件以及制造所述半导体器件的方法
CN103137551A (zh) * 2011-12-05 2013-06-05 中芯国际集成电路制造(上海)有限公司 沟槽间形成孔洞的方法
CN103137551B (zh) * 2011-12-05 2014-12-03 中芯国际集成电路制造(上海)有限公司 沟槽间形成孔洞的方法
CN103673563A (zh) * 2013-12-26 2014-03-26 中国农业大学 转盘式气体射流冲击干燥机
CN105280616A (zh) * 2014-07-17 2016-01-27 台湾积体电路制造股份有限公司 互连结构和方法
CN105280616B (zh) * 2014-07-17 2019-02-05 台湾积体电路制造股份有限公司 互连结构和方法
CN111755602A (zh) * 2019-03-29 2020-10-09 爱思开海力士有限公司 半导体器件及其制造方法
US11888018B2 (en) 2019-03-29 2024-01-30 SK Hynix Inc. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
CN101241899B (zh) 2012-01-04
US7892966B2 (en) 2011-02-22
US8198701B2 (en) 2012-06-12
KR100843233B1 (ko) 2008-07-03
US20080179753A1 (en) 2008-07-31
US20110101492A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
CN101241899B (zh) 布线层中具有热成型气隙的半导体器件及其制造方法
JP4438008B2 (ja) 基板処理装置
CN101816059B (zh) 使介电膜固化的方法
TWI283888B (en) Semiconductor device and manufacturing method thereof
JP5242145B2 (ja) 半導体装置の製造方法
CN103489813A (zh) 用于固化电介质膜的多步系统和方法
CN101960556B (zh) 用于固化多孔低介电常数电介质膜的方法
KR101655879B1 (ko) 저온 기판들 상의 박막들의 측방향 열적 프로세싱을 제공하기 위한 방법
CN101410991B (zh) 半导体器件制造期间的局部退火
JP2009231783A (ja) 成膜装置、及び成膜方法
US9263386B2 (en) Forming BEOL line fuse structure
JP2010258249A (ja) 相変化メモリ装置
CN1832128A (zh) 制造互连结构的方法及由其制造的互连结构
KR101653907B1 (ko) 경화 다공질 유전체로부터 다시 충전되는 기공 충전제를 제거하는 방법
US8916423B2 (en) Semiconductor device and method of manufacturing the same
Baseman Feature size and temperature sensitive process windows for excimer laser planarization of aluminum
CN100499020C (zh) 具有热电路的晶片及其电源
US8178906B2 (en) Laser chalcogenide phase change device
CN109715386A (zh) 进行聚合物膜分层的方法
TWI487083B (zh) 疊層結構與其製造方法、以及包含其之電子裝置
KR20070056750A (ko) 반도체소자의 비아홀 디개싱 방법
CN117476821A (zh) Led芯片巨量转移结构及方法
KR100916186B1 (ko) 온도균일화 수단이 내장되어 있는 정전척
KR20030001951A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant