CN101908525A - 半导体器件以及制造所述半导体器件的方法 - Google Patents

半导体器件以及制造所述半导体器件的方法 Download PDF

Info

Publication number
CN101908525A
CN101908525A CN2010101965009A CN201010196500A CN101908525A CN 101908525 A CN101908525 A CN 101908525A CN 2010101965009 A CN2010101965009 A CN 2010101965009A CN 201010196500 A CN201010196500 A CN 201010196500A CN 101908525 A CN101908525 A CN 101908525A
Authority
CN
China
Prior art keywords
dielectric film
conductor wire
insulator
conductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101965009A
Other languages
English (en)
Other versions
CN101908525B (zh
Inventor
青木武志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101908525A publication Critical patent/CN101908525A/zh
Application granted granted Critical
Publication of CN101908525B publication Critical patent/CN101908525B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种半导体器件以及制造所述半导体器件的方法。该半导体器件包括：半导体基板和布置在所述半导体基板上的多层配线结构，所述多层配线结构包括：多个第一导电线；绝缘膜，覆盖所述多个第一导电线；以及第二导电线，布置在绝缘膜上，从而与所述多个第一导电线交叉，其中，所述绝缘膜在所述多个第一导电线与所述第二导电线彼此交叉的多个区域的至少一些中具有间隙，以及该间隙在沿着所述第二导电线的方向的宽度不大于所述第一导电线的宽度。

Description

半导体器件以及制造所述半导体器件的方法
技术领域
本发明涉及一种半导体器件以及制造所述半导体器件的方法。
背景技术
半导体器件的小型化正在作出显著进步。小型化有助于多层配线结构。多层配线结构伴有经由层间介电膜在上线与下线之间寄生的电容(称为线到线电容)。图像传感器(具体地说，CMOS图像传感器)需要缩短从每一像素中光电转换元件的光接收表面到光电转换元件之上的微透镜的距离，以防止当像素节距减少时的光学特性恶化。为此，在光电转换元件与微透镜之间插入的层间介电膜变得更薄，从而增加了线到线电容。
为了解决这个问题，日本专利特开No.5-36841描述了第一层配线结构4周围的空间6的形成。更具体地说，在形成第一层配线结构4之后，SiN膜1被形成，以覆盖第一层配线结构4。此外，SiO2膜2被形成，以覆盖SiN膜1。小孔7在第一层配线结构4之上的部分处形成在SiO2膜2中。使用CF4/O2气体混合物，通过小孔7进行干法蚀刻，空间6形成在第一层配线结构4周围。旋涂玻璃膜3于是被形成并被烧结，以覆盖SiO2膜2。此时，旋涂玻璃膜3因高表面张力而不通过小孔7进入空间6。因此，在保持第一层配线结构4周围的空间6的同时，小孔7可以闭合。根据日本专利特开No.5-36841，可以通过在第一层配线结构4周围形成空间6来大大减少线到线电容。
在日本专利特开No.5-36841中公开的布置中，随着第二层配线结构5变得越长，空间6也变得越长，从而降低了配线结构的机械强度。这种配线结构可能因后续步骤中的CMP(化学机械抛光)而变形或者受损。
发明内容
本发明提供一种技术，用于在减少多层配线结构中的线到线电容的同时抑制多层配线结构的机械强度的降低。
本发明第一方面提供一种半导体器件，包括：半导体基板以及被布置在所述半导体基板上的多层配线结构，所述多层配线结构包括：多个第一导电线；绝缘膜，覆盖所述多个第一导电线；以及第二导电线，被布置在绝缘膜上，从而与所述多个第一导电线交叉，其中，所述绝缘膜在所述多个第一导电线与所述第二导电线彼此交叉的多个区域的至少一些区域中具有间隙，以及该间隙在沿着所述第二导电线的方向的宽度不大于所述第一导电线的宽度。
本发明第二方面提供一种制造半导体器件的方法，该半导体器件具有半导体基板，所述方法包括：第一步骤，在所述半导体基板之上形成多个第一导电线；第二步骤，形成绝缘膜，以覆盖所述多个第一导电线；第三步骤，在所述绝缘膜中以不大于所述第一导电线的宽度的宽度形成多个沟槽，所述多个沟槽使得所述多个第一导电线的上表面的一部分露出；第四步骤，以第一绝缘体填充所述多个沟槽；第五步骤，在所述绝缘膜与所述第一绝缘体上形成第二导电线，从而与所述多个第一导电线交叉；第六步骤，在所述第五步骤之后，从各个沟槽移除第一绝缘体；以及第七步骤，用第二绝缘体填充所述多个沟槽的、当在与所述半导体基板的表面垂直的方向观看时与所述第二导电线不重叠的部分，从而留下在所述多个沟槽中所述多个第一导电线与所述第二导电线彼此交叉的多个区域中的至少一些区域，作为间隙，其中，所述间隙在沿着所述第二导电线的方向的宽度不大于所述第一导电线的宽度。
根据以下参照附图对示例性实施例的描述，本发明的进一步的特征将变得清楚。
附图说明
图1A和图1B是分别示出根据第一实施例的半导体器件SD的结构的平面图和截面图；
图2A至图2C是示出根据第一实施例的半导体器件SD的结构的截面图；
图3A至图3C是示出制造根据第一实施例的半导体器件SD的方法的截面图；
图4是示出制造根据第一实施例的半导体器件SD的方法的截面图；
图5是示出制造根据第一实施例的半导体器件SD的方法的平面图；
图6A至图6C是示出制造根据第一实施例的半导体器件SD的方法的截面图；
图7A至图7C是示出制造根据第一实施例的半导体器件SD的方法的截面图；   
图8是示出制造根据第一实施例的半导体器件SD的方法的平面图；
图9A至图9C是示出制造根据第一实施例的半导体器件SD的方法的截面图；
图10是示出制造根据第一实施例的半导体器件SD的方法的平面图；
图11A至图11C是示出制造根据第一实施例的半导体器件SD的方法的截面图；
图12是应用根据第一实施例的光电转换器件的成像系统的配置的框图；
图13是示出根据第二实施例的半导体器件SD200的结构的截面图；
图14A至图14C是示出制造根据第二实施例的半导体器件SD200的方法的截面图；
图15是示出制造根据第二实施例的半导体器件SD200的方法的平面图；
图16是示出制造根据第二实施例的半导体器件SD200的方法的截面图；
图17是示出制造根据第二实施例的半导体器件SD200的方法的平面图；
图18是示出制造根据第二实施例的半导体器件SD200的方法的截面图；
图19是示出制造根据第二实施例的半导体器件SD200的方法的截面图；
图20A至图20C是分别示出制造根据第二实施例的半导体器件SD200的方法的平面图和截面图；以及
图21A至图21C是分别示出制造根据第二实施例的半导体器件SD200的方法的平面图和截面图。
具体实施方式
将参照图1A、图1B、图2A和图2B描述根据本发明的第一实施例的半导体器件SD的结构。半导体器件SD包括光电转换器件100。图1A是当从顶部观看时半导体器件SD的光电转换器件100中的配线结构的示意图。图1B是示出图1A中的截面A-A′、E-E′和A″-A″′的截面图。在图1B中，截面A-A′、E-E′和A″-A″′重合，以便于说明。图2A是示出图1A中截面B-B’、E-E’和B”-B”’的截面图。在图2A中，截面B-B’、E-E’以及B”-B”’重合，以便于说明。图2C是示出图1A中截面C-C’、E-E’以及C”-C”’的截面图。在图2C中，截面C-C’、E-E’以及C”-C”’重合，以便于说明。
半导体器件SD的光电转换器件100包括半导体基板SB和多层配线结构ML。在半导体基板SB的阱区域1中，以二维方式布置多个光电转换器2。每一光电转换器2生成与光对应的电荷。光电转换器2是例如光电二极管。各自充当MOS晶体管的源极电极或漏极电极的扩散层5被布置在半导体基板SB的阱区域1中。元件隔离部分4被布置在半导体基板SB中。元件隔离部分4限定半导体基板SB中的活性区域，电分离多个光电转换器2，并且电分离多个MOS晶体管。
多层配线结构ML被布置在半导体基板SB上，并且包括以下构建元件。每一MOS晶体管中的栅极电极3被布置在待插入在两个扩散层(源极电极和漏极电极)5之间的半导体基板SB的表面上。栅极电极3例如以多晶硅制成，并且也可以被形成为线(多晶硅线)。绝缘膜6覆盖半导体基板SB和栅极电极3，并且具有平坦上表面。第一配线结构7被布置在绝缘膜6上。第一配线结构7以例如金属或金属间化合物(主要包含铝)制成。第一配线结构7包括多个第一导电线7a至7f。在第一导电线7a至7f之中，第一导电线7a和7b限定光电转换器2之上的开口区域OR。绝缘膜8覆盖第一配线结构7的第一导电线7a至7f。绝缘膜9覆盖绝缘膜8。绝缘膜9耐受对于绝缘膜8的抛光，并且因此在对第一导电线上的层间介电膜进行抛光和平坦化时充当抛光停止层。绝缘膜9具有在第一导电线7a至7f之上的位置处的开口和在光电转换器2之上的位置处的开口。绝缘膜9折射率高于绝缘膜8和绝缘膜11，并且在与它们的界面处减少了光反射。绝缘膜11覆盖绝缘膜9。第二配线结构13被布置在绝缘膜8、9和11上。第二配线结构13以例如金属或金属间化合物(主要包含铝)制成。第二配线结构13包括多个第二导电线13a至13f。在第二导电线13a至13f之中，第二导电线13a和13b限定光电转换器2之上的开口区域OR。当在与半导体基板SB的表面SBa垂直的方向上观看时，第二导电线13a至13f延伸以与第一导电线7a至7f交叉。绝缘膜14覆盖绝缘膜8、9和11、以及第二配线结构13，并且具有平坦上表面。第三配线结构15被布置在绝缘膜14上。
如图1A、图1B和图2A所示，插塞(plug)12a和12b被布置在线交叉区域CR1至CR12之中的线交叉区域CR1和CR2中。插塞12a电连接第一导电线7e和第二导电线13a。插塞12b电连接第一导电线7f和第二导电线13a。插塞12a和12b以例如金属或金属间化合物(主要包含钨)制成。空气间隙10被限定在线交叉区域CR1至CR12之中的其余线交叉区域CR3至CR12中。更具体地说，绝缘膜8和9在相应的线交叉区域CR3和CR12中具有空气间隙10。没有空气间隙10被限定在第一和第二导电线彼此不交叉的区域中。空气间隙10是真空空间，或者填充有空气。空气间隙10的介电常数大约是1，这远低于绝缘膜(例如SiO2或SiN)的介电常数。也就是说，空气间隙10形成在充当第一导电线与第二导电线之间的寄生电容的线到线电容大的部分处。没有空气间隙10形成在线到线电容小的部分处。这样可以有效地、高效地减少线到线电容。将参照图2B详细解释涉及空气间隙10的结构。图2B是图2A的截面中区域D的放大图。第一导电线7a和第二导电线13c彼此交叉的区域CR9中的空气间隙10在沿着第二导电线13c的方向上具有宽度W10，其等于或小于第一导电线7a的宽度W7a。虽然未示出，但空气间隙10在沿着第一导电线7a的方向上具有宽度，其等于或小于第二导电线13c的宽度。在空气间隙10的四侧，柱27支撑绝缘膜6与11之间的间隙。柱27包括绝缘膜8和9。这抑制了空气间隙10周围的机械强度(即，多层配线结构ML的机械强度)的降低。以此方式，该实施例可以在减少多层配线结构ML中线到线电容的同时抑制半导体器件SD中多层配线结构ML的机械强度的降低。由于主要描述的是光电转换器件100，因此绝缘膜9具有在光电转换器2之上的开口。然而，当本发明应用于除了光电转换器件之外的半导体器件时，可以省略该结构。
将参照图3A至图11C解释制造根据本发明的第一实施例的半导体器件SD的方法。图3A、图3B、图4和图6A至图6C所示的截面对应于图1B中的截面。图5是图4的步骤中的平面图。图7A至图7C所示的截面对应于图1B、图2A和图2C中的截面。图8是图7A至图7C的步骤中的平面图。图9A至图9C所示的截面对应于图1B、图2A和图2C中的截面。图10是图9A至图9C的步骤中的平面图。图11A至图11C所示的截面对应于图1B、图2A和图2C中的截面。
在图3A的步骤中，元件隔离部分4形成在半导体基板SB中。栅极电极3形成在由半导体基板SB的表面SBa上的元件隔离部分4所限定的活性区域中。使用栅极电极3作为掩模将离子注入半导体基板SB，从而在半导体基板SB的阱区域1(活性区域)中形成光电转换器2和扩散层5。栅极电极3和扩散层5形成MOS晶体管。然后，形成绝缘膜6，以覆盖半导体基板SB和栅极电极3。使用CMP对绝缘膜6进行抛光，从而对绝缘膜6的上表面进行平坦化。通孔(未示出)形成在绝缘膜6中，以例如露出扩散层5的表面。通孔填充有金属(例如钨)，从而形成插塞(未示出)。金属层叠膜(例如TiN膜/AlCu合金膜/TiN膜的层叠膜)的各个膜通过溅射而依次沉积在绝缘膜6上。金属层叠膜通过光刻以及干法蚀刻而形成为第一配线结构7的图案。更具体地说，多个第一导电线7a至7f形成在半导体基板SB之上(第一步骤)。使用高密度等离子体CVD形成绝缘膜8，以覆盖第一配线结构7(第一导电线7a至7f)(第二步骤)。绝缘膜8以例如SiO2制成。使用等离子体CVD形成绝缘膜9，以覆盖绝缘膜8。绝缘膜9以例如SiN制成。使用等离子体CVD形成绝缘膜17，以覆盖绝缘膜9。绝缘膜17充当抛光中的牺牲膜。绝缘膜17以例如SiO2制成。
在图3B的步骤中，使用CMP对绝缘膜17、9和8进行抛光，直到露出绝缘膜9的上表面9a。结果，绝缘膜8的位于第一导电线上的部分8a以等于或小于第一导电线的宽度的宽度被露出。换句话说，绝缘膜9的位于第一导电线之上的(缝隙状的)开口9b以等于或小于第一导电线的宽度的宽度被形成。此时，获得平坦上表面，它包括绝缘膜8的部分8a的表面8a1和绝缘膜9的上表面9a。绝缘膜9(例如SiN膜)的抛光速率等于或小于绝缘膜17(例如SiO2膜)的抛光速率的1/3。也就是说，绝缘膜9耐受对于绝缘膜17的抛光，并且因此充当抛光停止层。绝缘膜17可以被有选择地抛光，无需过度抛光绝缘膜8和抛光第一导电线。然后，平坦化工艺结束。绝缘膜9的厚度等于或大于足以充当抛光停止层的膜厚度的下限值，并且等于或小于使得能够将部分8a定位成与上表面9a处于同一水平的膜厚度的上限值。注意，在抛光之前，绝缘膜8和9在第一导电线上凸出，如图3A所示。然而，这些凸出通过抛光而被移除，并且在平坦化之后不被保留。
在图3C的步骤中，蚀刻掩模28通过光刻而形成在绝缘膜9上。蚀刻掩模28在光电转换器2之上的区域中具有开口28g，并且在要形成沟槽19(见图5)的区域中具有开口28a至28d。蚀刻掩模28覆盖不要形成沟槽19的区域(见图5中的部分8a)。蚀刻掩模28以例如光致抗蚀剂树脂制成。
在图4的步骤中，使用蚀刻掩模28和抛光后的绝缘膜9作为掩模来对绝缘膜8在第一线上的部分8a进行蚀刻。多个沟槽19a至19f’(见图5)形成在绝缘膜8中，以露出第一线7a至7f，从而每一沟槽具有的宽度等于或小于对应线的宽度(第三步骤)。沟槽19a至19f’部分地充当空气间隙10。如图4和图5所示，沟槽19a至19f’形成在第一线7a至7f上在除了待布置插塞12a和12b(见图6C)的区域CR1和CR2之外的区域中。如上所述，沟槽19a至19f’的宽度等于或小于第一线7a至7f的宽度。例如，当绝缘膜8以SiO2制成时，使用对SiO2有选择地进行蚀刻的蚀刻气体(例如C4F8+CO+Ar+O2)来执行干法蚀刻。在此情况下，绝缘膜8相对于绝缘膜9的蚀刻选择性(蚀刻速率比)高。也就是说，绝缘膜9耐受对绝缘膜8的蚀刻。因此，甚至当绝缘膜8的位于第一线上的部分8a厚于绝缘膜9时，也可以有选择地蚀刻绝缘膜8。此后，在经由蚀刻掩模28有选择地蚀刻绝缘膜9的条件下，执行干法蚀刻。例如，当绝缘膜9以SiN制成时，使用对SiN有选择地进行蚀刻的蚀刻气体(例如CH2F2+CO+O2)来进行干法蚀刻。相应地，位于光电转换器2之上的绝缘膜9的部分9g(见图3C)被移除。
在图4的步骤中，可以通过经由蚀刻掩模28(见图3C)执行干法蚀刻来同时移除绝缘膜9的部分9g和绝缘膜8的部分8a。例如，使用有选择地蚀刻SiO2的蚀刻气体(例如C4F8+CO+Ar+O2)和有选择地蚀刻SiN的蚀刻气体(例如CH2F2+CO+O2)的气体混合物来执行干法蚀刻。当绝缘膜8以SiO2制成并且绝缘膜9以SiN制成时，绝缘膜8相对于绝缘膜9的蚀刻选择性(蚀刻速率比)变为几乎是1。即使在这种情况下，绝缘膜8的部分8a的移除以及充当空气间隙10的沟槽19的形成也可以一次完成，只要蚀刻各向异性(anisotropy)良好。因此，可以将移除光电转换器2上留下的抛光停止层(绝缘膜9)的步骤与形成沟槽19的步骤进行组合。
在图6A的步骤中，沟槽19a至19f’使用等离子体CVD而填充有有机绝缘体(第一绝缘体)18a，并且绝缘膜9的开口9c填充有有机绝缘体18b。有机绝缘膜18被形成，以覆盖绝缘膜9(第四步骤)。有机绝缘体18a、有机绝缘体18b和有机绝缘膜18被连续形成。有机绝缘体18a、有机绝缘体18b和有机绝缘膜18以例如SiOC制成。
在图6B的步骤中，有机绝缘膜18、绝缘膜9和绝缘膜8使用CMP而被抛光，直到露出绝缘膜9的上表面9a。结果，有机绝缘膜18被移除，有机绝缘体18a留在沟槽19a至19f’中，有机绝缘体18b留在开口9c中。此时，绝缘膜8和9的抛光速率中的每一个等于或小于有机绝缘膜18的抛光速率的1/5。也就是说，绝缘膜9耐受对有机绝缘膜18的抛光，并且因此充当抛光停止层。在留下有机绝缘体18a和18b的同时，可以有选择地抛光有机绝缘膜18，以结束平坦化工艺。随后，绝缘膜11使用等离子体CVD而被形成，以覆盖绝缘膜8、绝缘膜9和有机绝缘体18a。绝缘膜11以例如SiO2制成。
在图6C的步骤中，通孔(未示出)形成在绝缘膜8和11中，以露出例如区域CR1和CR2中的第一导电线7e和7f的表面。金属层被形成，以填充通孔并且覆盖绝缘膜11。金属层以例如钨制成。金属层被抛光，直到露出绝缘膜11的表面，从而形成插塞12a和12b。此时，绝缘膜11的接近表面的部分也被抛光。然后，金属层叠膜(例如TiN膜/AlCu合金膜/TiN膜的层叠膜)的各个膜通过溅射而依次沉积在绝缘膜11上。
图7A至图7C示出同一步骤中的截面。在图7A至图7C的步骤中，第二配线结构13的图案是通过凭借光刻和干法蚀刻对绝缘膜11和金属层叠膜进行构图而形成的。更具体地说，多个第二导电线13a至13f形成在绝缘膜8、有机绝缘体18a和绝缘膜11上，以与第一导电线7a至7f交叉(第五步骤)。第二导电线13a至13f被形成，以部分地覆盖有机绝缘体18a的上表面。此时，通过在干法蚀刻步骤中的过蚀刻工艺，绝缘膜11也从没有布置第二导电线的区域被移除，由此露出有机绝缘体18a，如图7C和图8所示。没有布置第二导电线的区域包括图1A和图1B所示的开口区域OR。第二导电线充当干法蚀刻步骤中的掩模，如图7A、图7B和图8所示。因此，绝缘膜11留在布置了第二导电线的区域中，并且覆盖有机绝缘体18a。
图9A至图9C示出同一步骤中的截面。在图9A至图9C的步骤中，在有机绝缘体18a相对于绝缘膜8、绝缘膜9和第二导电线的蚀刻选择性变得高的条件下进行各向同性蚀刻(isotropic etching)，由此从沟槽19a至19f’移除有机绝缘体18a(第六步骤)。在露出有机绝缘体18a的上表面的、当在与半导体基板SB的表面SBa垂直的方向上观看时不与第二导电线重叠的部分的同时，通过执行各向同性蚀刻来从沟槽19a至19f’移除有机绝缘体18a。当例如CF4+O2用作蚀刻气体时，有机绝缘体18a相对于绝缘膜8、绝缘膜9和第二导电线的蚀刻选择性是1/20。为此，可以有选择地蚀刻有机绝缘体18a。由于干法蚀刻是各向同性的，因此甚至通过流入间隔的蚀刻气体(例如CF4+O2)来有效地移除第二导电线13a和13c之下的有机绝缘体18a，如图9A和9B所示。
为了通过干法蚀刻来移除有机绝缘体18a，可以在用于对第二配线结构13进行构图的干法蚀刻中使用过蚀刻来执行露出有机绝缘体18a的步骤。在此情况下，可以将露出有机绝缘体18a的步骤和对第二配线结构13进行构图的步骤进行组合。
图11A至图11C示出同一步骤中的截面。在图11A至图11C的步骤中，在沟槽19a至19f’的、当在与半导体基板的表面垂直的方向上观看时不与第二导电线13a至13f重叠的部分中使用高密度等离子体CVD来掩埋绝缘体(第二绝缘体)14a(见图11C)。绝缘膜14被形成，以覆盖第二导电线13a至13f。绝缘体14a和绝缘膜14被连续形成。绝缘膜14以例如SiO2制成。更具体地说，沟槽19a至19f’填充有绝缘体(第二绝缘体)14a，从而(在各沟槽中)留下沟槽19a至19f’中第一导电线与第二导电线彼此交叉的某些区域，作为空气间隙10。此时，第二绝缘体被掩埋在沟槽19a至19f’的、当在与半导体基板SB的表面SBa垂直的方向上观看时不与第二导电线重叠的部分中(第七步骤)。例如，插塞12a和12b被布置在线交叉区域CR1至CR12(见图1A)之中的线交叉区域CR1和CR2中，如图11A和图11B所示。空气间隙10形成在其余线交叉区域CR3至CR12中。此时，每一个第二导电线之下的空间是真空空间，因为CVD气体几乎不流入其中。或者，以等于或小于第二导电线的宽度的宽度来形成保持填充有空气的空气间隙10。换句话说，空气间隙10被形成，从而空气间隙10在沿着第一导电线的方向上的宽度变为等于或小于第二导电线的宽度。反之，空气间隙10在沿着第二导电线的方向上的宽度等于或小于第一导电线的宽度，因为在图4的步骤中，每一沟槽的宽度被形成为等于或小于对应第一导电线的宽度。通过使用CMP对绝缘膜14进行抛光来对绝缘膜14的上表面进行平坦化。然后，通孔(未示出)形成在绝缘膜14中，以露出例如第二导电线的表面。通孔填充有金属(例如钨)，以形成插塞(未示出)。金属层叠膜(例如TiN膜/AlCu合金膜/TiN膜的层叠膜)的各个膜通过溅射而依次沉积在绝缘膜14上。金属层叠膜通过光刻以及干法蚀刻而形成为第三配线结构(未示出)的图案。
如图2B所示，绝缘膜8和9中所包括的柱27经由绝缘膜11支撑第二配线结构13与绝缘膜6之间的间隙。这种结构可以甚至在第二配线结构13在图2B的横向方向上变得长时保持整个多层配线结构ML的机械强度。甚至当由在后续步骤中的CMP等施加应力时，多层配线结构ML也几乎不受损。在第一导电线与第二导电线彼此交叉的区域(例如线交叉区域CR3至CR12)中所限定的空气间隙10减少了第一导电线与第二导电线之间的线到线电容。以此方式，根据该实施例的制造方法可以提供能够在减少多层配线结构ML中的线到线电容的同时抑制多层配线结构ML的机械强度的降低的半导体器件SD。
图12例举了应用本发明的光电转换器件的成像系统。如图12所示，成像系统90主要包括光学系统、图像感测装置86和信号处理单元。光学系统主要包括快门91、透镜92、以及光阑93。图像感测装置86包括光电转换器件100。信号处理单元主要包括感测信号处理电路95、A/D转换器96、图像信号处理器97、存储器87、外部I/F 89、定时发生器98、全局控制/算术单元99、记录介质88和记录介质控制I/F 94。信号处理单元可以不包括记录介质88。快门91在光学路径上被布置在透镜92的前面，以控制曝光。透镜92对入射光进行折射，以在图像感测装置86的光电转换器件100的图像感测表面上形成对象图像。光阑93在光学路径上插入在透镜92与光电转换器件100之间。光阑93对在穿过透镜92之后导向光电转换器件100的光量进行调整。图像感测装置86的光电转换器件100将光电转换器件100的图像感测表面上形成的对象图像转换为图像信号。图像感测装置86从光电转换器件100读出图像信号，并且将其输出。感测信号处理电路95连接到图像感测装置86，并且处理从图像感测装置86输出的图像信号。A/D转换器96连接到感测信号处理电路95。A/D转换器96将从感测信号处理电路95输出的处理过的图像信号(模拟信号)转换为图像信号(数字信号)。图像信号处理器97连接到A/D转换器96。图像信号处理器97对于从A/D转换器96输出的图像信号(数字信号)执行各种算术处理(例如校正)，以生成图像数据。图像信号处理器97将图像数据提供给存储器87、外部I/F 89、全局控制/算术单元99、记录介质控制I/F 94等等。存储器87连接到图像信号处理器97，并且存储从图像信号处理器97输出的图像数据。外部I/F 89连接到图像信号处理器97。经由外部I/F 89将从图像信号处理器97输出的图像数据传送到外部设备(例如个人计算机)。定时发生器98连接到图像感测装置86、感测信号处理电路95、A/D转换器96和图像信号处理器97。定时发生器98将定时信号提供给图像感测装置86、感测信号处理电路95、A/D转换器96和图像信号处理器97。图像感测装置86、感测信号处理电路95、A/D转换器96和图像信号处理器97同步于定时信号而操作。全局控制/算术单元99连接到定时发生器98、图像信号处理器97和记录介质控制I/F 94，并且全面控制它们。记录介质88可拆卸地连接到记录介质控制I/F 94。经由记录介质控制I/F94在记录介质88上记录从图像信号处理器97输出的图像数据。通过这种布置方式，只要光电转换器件100可以取得高质量图像信号，就可以获得高质量图像(图像数据)。
将参照图13至图21C描述根据本发明第二实施例的半导体器件SD200。将主要解释与第一实施例的差别。
如图13所示，半导体器件SD200包括光电转换器件200。图13是示出半导体器件SD200中的与在图1B中的截面对应的截面的截面图。半导体器件SD200的光电转换器件200包括多层配线结构ML200。多层配线结构ML200具有双镶嵌(dual damascene)结构。多层配线结构ML200包括以下构建元件，这不同于第一实施例。第一配线结构207被布置在绝缘膜206中。第一配线结构207以例如金属或金属间化合物(主要包含铜)制成。第一配线结构207中的多个第一导电线207a至207f通过单镶嵌(single damascene)方法而分别被掩埋在绝缘膜206中所形成的沟槽中。扩散抑制膜(扩散势垒膜)216覆盖第一配线结构207。扩散抑制膜216对第一配线结构207的材料(例如铜)进入绝缘膜209的扩散进行抑制。第二配线结构213被布置在绝缘膜220中。第二配线结构213以例如金属或金属间化合物(主要包含铜)制成。第二配线结构213中的多个第二导电线213a至213f通过借助于双镶嵌方法将上述材料掩埋在绝缘膜220中所形成的沟槽中而被形成。当执行蚀刻以形成用于以双镶嵌方法掩埋第二导电线的沟槽时，绝缘膜211充当蚀刻停止层。扩散抑制膜(扩散势垒膜)217覆盖第二配线结构213。扩散抑制膜217对第二配线结构213的材料(例如铜)进入绝缘膜223的扩散进行抑制。扩散抑制膜216、绝缘膜211和扩散抑制膜217在光电转换器2之上的位置处具有开口。
插塞212a和212b被布置在线交叉区域CR1至CR12(见图1A、图1B和图2A)之中的线交叉区域CR1和CR2中。插塞212a和212b以例如金属或金属间化合物(主要包含铜)制成。插塞212a和212b通过借助于双镶嵌方法将所述材料掩埋在绝缘膜211、绝缘膜209和扩散抑制膜216中所形成的孔中而被形成。与第一实施例相似，空气间隙10被限定在线交叉区域CR1至CR12之中的其余线交叉区域CR3和CR12中。在空气间隙10的四侧，柱227支撑绝缘膜206与211之间的间隙。扩散抑制膜216和绝缘膜209包括柱227。
制造半导体器件SD200的方法在以下几点与第一实施例不同，如图14A至图21C所示。图14A至图14C和图16所示的截面对应于图1B中的截面。图15是图14C的步骤中的平面图。图18和图19所示的截面对应于图2C和图1B中的截面。图17是图18和图19的步骤的平面图。图20B和图20C所示的截面对应于图2C和图1B中的截面。图20A是图20B和图20C的步骤中的平面图。图21B和图21C所示的截面对应于图2C和图1B中的截面。图21A是图21B和图21C的步骤中的平面图。
在图14A的步骤中，绝缘膜206的上表面被平坦化，第一配线结构207通过镶嵌方法而被形成。更具体地说，用于掩埋第一配线结构207的材料(例如金属或主要包含铜的金属间化合物)的沟槽形成在绝缘膜206中。材料被掩埋在沟槽中，从而形成第一配线结构207。使用等离子体CVD形成扩散抑制膜216，以覆盖第一配线结构207。扩散抑制膜216以例如SiN制成。然后，在光刻之后通过干法蚀刻移除扩散抑制膜216的位于光电转换器2之上的部分。使用等离子体CVD形成绝缘膜209，以覆盖绝缘膜206和扩散抑制膜216。绝缘膜209以例如SiO2制成。绝缘膜209的上表面上所生成的台阶通过CMP而被抛光并且被平坦化。蚀刻掩模228通过光刻而形成在绝缘膜209上。蚀刻掩模228在待形成沟槽19(见图5)的区域中具有开口228a至228d。
在图14B的步骤中，绝缘膜209的位于第一导电线之上的部分经由蚀刻掩模228(见图14A)而被蚀刻。结果，多个沟槽19a至19f’(见图5)形成在绝缘膜209中，从而每一沟槽的宽度变为等于或小于对应的第一导电线的宽度，这与第一实施例相似。其后，进行与图6A的步骤中相同的工艺。
在图14C的步骤中，执行与图6B的步骤中相同的平坦化工艺，以露出有机绝缘体18a，如图15所示。绝缘膜211使用等离子体CVD而被形成，以覆盖绝缘膜209和有机绝缘体18a。绝缘膜211以例如SiN制成。当执行蚀刻以形成用于以双镶嵌方法掩埋第二导电线的孔时，绝缘膜211充当蚀刻停止层。
在图16的步骤中，绝缘膜(第二绝缘膜)220使用等离子体CVD而被形成在绝缘膜211上。用于以双镶嵌方法掩埋插塞212a和212b的第一孔224通过光刻而形成在绝缘膜220、211和209以及扩散抑制膜216中。用于以双镶嵌方法掩埋第二导电线的第二沟槽226通过光刻而形成在绝缘膜220中。Ta膜和导电屏蔽膜通过溅射而被形成。第一孔224和第二沟槽226通过电镀而填充有导体。导体以例如金属或金属间化合物(主要包含铜)制成。导体通过CMP而被抛光并且被平坦化，从而形成插塞212a和212b以及符合第二沟槽226的第二配线结构213。使用等离子体CVD形成扩散抑制膜217，以覆盖第二配线结构213和绝缘膜220。扩散抑制膜217以例如SiN制成。
图18和图19示出同一步骤中的截面。在图18和图19的步骤中，蚀刻掩模229通过光刻而形成在扩散抑制膜217上。蚀刻掩模229在光电转换器2之上的区域中具有开口229g，并且在待形成第二孔225(稍后描述)以露出有机绝缘体18a的区域中具有开口229a。扩散抑制膜217、绝缘膜220和绝缘膜211使用蚀刻掩模229和第二导电线作为掩模而被蚀刻。相应地，第二孔225形成在扩散抑制膜217、绝缘膜220和绝缘膜211中，以露出有机绝缘体18a的上表面的、当在与半导体基板的表面SBa垂直的方向上观看时不与第二导电线重叠的部分(见图17)。此时，扩散抑制膜217、绝缘膜220和绝缘膜211的位于光电转换器2之上的部分也被移除，从而形成第三沟槽230。
图20A至图20C分别是在同一步骤中的平面图和截面图。在图20A至图20C的步骤中，在有机绝缘体18a相对于扩散抑制膜217和绝缘膜220、211和209的蚀刻选择性变高的条件下经由第二孔225进行各向同性蚀刻，由此从沟槽19a至19f’(见图5)移除有机绝缘体18a。此时，扩散抑制膜216和绝缘膜209高度耐受对有机绝缘体18a的等向性干法蚀刻。因此易于有选择地蚀刻有机绝缘体18a(见图20B)。由于干法蚀刻是各向同性的，因此第二配线结构213之下的有机绝缘体18a通过流入间隔的蚀刻气体而被移除(见图20C)。
在图21A至图21C的步骤中，第二孔225使用高密度等离子体CVD而被填充有绝缘体(第二绝缘体)223a。此外，第三沟槽230填充有绝缘体223b。绝缘膜223被形成，以覆盖扩散抑制膜217。更具体地说，沟槽19a至19f’经由第二孔225填充有绝缘体223a，以留下沟槽19a至19f’中第一导电线和第二导电线彼此交叉的一些区域，作为空气间隙10。此时，每一个第二导电线之下的空间是真空空间，因为CVD气体几乎不流入其中。或者，以等于或小于第二导电线的宽度的宽度形成保持填充有空气的空气间隙10。也就是说，空气间隙10被形成，从而空气间隙10在沿着第一导电线的方向上的宽度变为等于或小于第二导电线的宽度。与之对照，空气间隙10在沿着第二导电线的方向上的宽度等于或小于第一导电线的宽度，因为在图14B的步骤中，每一沟槽的宽度被形成为等于或小于对应的第一导电线的宽度。
在半导体器件制造方法中，可以使用形成空气间隙的步骤来执行移除位于光电转换器之上的蚀刻停止层和扩散抑制膜的各部分的工艺。因此，与在分离的步骤中执行移除蚀刻停止层和扩散抑制膜的各部分的工艺以及形成空气间隙的工艺的情况相比，步骤的数量可以减少。
虽然已经参照示例性实施例描述了本发明，但应理解，本发明不限于所公开的示例性实施例。所附权利要求的范围与最宽泛的解释一致，从而包括所有这样的修改和等同结构及功能。

Claims (7)

1.一种半导体器件，包括：
半导体基板；以及
多层配线结构，被布置在所述半导体基板上，
所述多层配线结构包括：
多个第一导电线；
绝缘膜，覆盖所述多个第一导电线；以及
第二导电线，被布置在所述绝缘膜上，从而与所述多个第一导电线交叉，
其中，所述绝缘膜在所述多个第一导电线与所述第二导电线彼此交叉的多个区域的至少一些区域中具有间隙，以及
所述间隙在沿着所述第二导电线的方向的宽度不大于所述第一导电线的宽度。
2.根据权利要求1所述的半导体器件，其中，所述间隙在沿着所述第一导电线的方向的宽度不大于所述第二导电线的宽度。
3.根据权利要求1所述的半导体器件，其中，
所述半导体器件包括光电转换器件，以及
所述半导体基板包括光电转换器。
4.一种制造半导体器件的方法，该半导体器件具有半导体基板，所述方法包括：
第一步骤，在所述半导体基板之上形成多个第一导电线；
第二步骤，形成绝缘膜，以覆盖所述多个第一导电线；
第三步骤，在所述绝缘膜中以不大于所述第一导电线的宽度的宽度形成多个沟槽，所述多个沟槽使得所述多个第一导电线的上表面的相应部分露出；
第四步骤，用第一绝缘体填充所述多个沟槽；
第五步骤，在所述绝缘膜和所述第一绝缘体上形成第二导电线，从而与所述多个第一导电线交叉；
第六步骤，在所述第五步骤之后，从各个沟槽移除所述第一绝缘体；以及
第七步骤，用第二绝缘体填充所述多个沟槽的、当在与所述半导体基板的表面垂直的方向观看时与所述第二导电线不重叠的部分，从而留下在所述多个沟槽中所述多个第一导电线与所述第二导电线彼此交叉的多个区域中的至少一些区域，作为间隙，
其中，所述间隙在沿着所述第二导电线的方向的宽度不大于所述第一导电线的宽度。
5.根据权利要求4所述的方法，其中，在露出所述第一绝缘体的上表面的、当在与所述半导体基板的表面垂直的方向观看时不与所述第二导电线重叠的部分时，在第一绝缘体相对于所述绝缘膜和所述第二导电线的蚀刻选择性变高的条件下，通过执行各向同性蚀刻来从所述多个沟槽移除所述第一绝缘体。
6.根据权利要求4所述的方法，其中，
所述第五步骤包括以下步骤：
在所述绝缘膜和所述第一绝缘体上形成第二绝缘膜；
在所述第二绝缘膜中形成第二沟槽，以与所述多个第一导电线交叉；以及
用导体填充所述第二沟槽，以形成与所述第二沟槽对应的所述第二导电线，
所述第六步骤包括以下步骤：
在所述第二绝缘膜中形成多个孔，以露出所述第一绝缘体的上表面的、当在与所述半导体基板的表面垂直的方向观看时不与所述第二导电线重叠的部分；以及
在第一绝缘体相对于所述绝缘膜和所述第二导电线的蚀刻选择性变高的条件下，通过经由所述多个孔执行各向同性蚀刻来从所述多个沟槽移除所述第一绝缘体，以及
在所述第七步骤中，经由所述多个孔用所述第二绝缘体填充所述多个沟槽。
7.根据权利要求4所述的方法，其中，
所述半导体器件包括光电转换器件，以及
所述半导体基板包括光电转换器。
CN201010196500.9A 2009-06-08 2010-06-03 半导体器件以及制造所述半导体器件的方法 Expired - Fee Related CN101908525B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-137721 2009-06-08
JP2009137721A JP5491077B2 (ja) 2009-06-08 2009-06-08 半導体装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101908525A true CN101908525A (zh) 2010-12-08
CN101908525B CN101908525B (zh) 2014-12-24

Family

ID=42712730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010196500.9A Expired - Fee Related CN101908525B (zh) 2009-06-08 2010-06-03 半导体器件以及制造所述半导体器件的方法

Country Status (4)

Country Link
US (2) US8350300B2 (zh)
EP (1) EP2261968B1 (zh)
JP (1) JP5491077B2 (zh)
CN (1) CN101908525B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396116B2 (en) 2015-03-31 2019-08-27 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
US11929380B2 (en) 2015-03-31 2024-03-12 Sony Semiconductor Solutions Corporation Solid-state image-capturing element having floation diffusion and hollow regions

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5422455B2 (ja) * 2010-03-23 2014-02-19 パナソニック株式会社 固体撮像装置
JP6184061B2 (ja) 2012-05-29 2017-08-23 キヤノン株式会社 積層型半導体装置及び電子機器
US8921901B1 (en) * 2013-06-10 2014-12-30 United Microelectronics Corp. Stacked CMOS image sensor and signal processor wafer structure
US10211146B2 (en) 2016-05-12 2019-02-19 Globalfoundries Inc. Air gap over transistor gate and related method
US10157777B2 (en) * 2016-05-12 2018-12-18 Globalfoundries Inc. Air gap over transistor gate and related method
KR102539779B1 (ko) * 2016-08-25 2023-06-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
CN113644087A (zh) * 2021-08-10 2021-11-12 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536841A (ja) * 1991-08-01 1993-02-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN1155164A (zh) * 1995-10-17 1997-07-23 日本电气株式会社 用于集成电路的多层互连结构及其制造方法
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
US6710449B2 (en) * 2001-09-07 2004-03-23 Matsushita Electric Industrial Co., Ltd. Interconnection structure and method for designing the same
US20040164419A1 (en) * 2000-05-31 2004-08-26 Micron Technology, Inc. Multilevel copper interconnects with low-k dielectrics and air gaps
US20060019482A1 (en) * 2004-07-20 2006-01-26 Yi-Nien Su Air gap interconnect structure and method thereof
CN1856872A (zh) * 2003-09-30 2006-11-01 国际商业机器公司 用于低电容布线的可调节自对准空气间隙介质
US7214920B2 (en) * 2005-05-06 2007-05-08 Micron Technology, Inc. Pixel with spatially varying metal route positions
CN101241899A (zh) * 2007-01-25 2008-08-13 三星电子株式会社 布线层中具有热成型气隙的半导体器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL181611C (nl) * 1978-11-14 1987-09-16 Philips Nv Werkwijze ter vervaardiging van een bedradingssysteem, alsmede een halfgeleiderinrichting voorzien van een dergelijk bedradingssysteem.
JP3129284B2 (ja) * 1998-05-08 2001-01-29 日本電気株式会社 半導集積回路装置の製造方法
JP2001015592A (ja) * 1999-06-28 2001-01-19 Sony Corp 半導体装置
US6984577B1 (en) * 2000-09-20 2006-01-10 Newport Fab, Llc Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US6713835B1 (en) * 2003-05-22 2004-03-30 International Business Machines Corporation Method for manufacturing a multi-level interconnect structure
EP1631985A1 (en) * 2003-05-26 2006-03-08 Koninklijke Philips Electronics N.V. Method of manufacturing a substrate, having a porous dielectric layer and air gaps, and a substrate
JP4717598B2 (ja) 2004-12-16 2011-07-06 キヤノン株式会社 レーザー回路基板
WO2007020688A1 (ja) * 2005-08-17 2007-02-22 Fujitsu Limited 半導体装置及びその製造方法
JP2007184788A (ja) * 2006-01-06 2007-07-19 Nikon Corp 固体撮像装置
US7557424B2 (en) * 2007-01-03 2009-07-07 International Business Machines Corporation Reversible electric fuse and antifuse structures for semiconductor devices
KR100850273B1 (ko) * 2007-03-08 2008-08-04 삼성전자주식회사 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법
US7659595B2 (en) * 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536841A (ja) * 1991-08-01 1993-02-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN1155164A (zh) * 1995-10-17 1997-07-23 日本电气株式会社 用于集成电路的多层互连结构及其制造方法
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
US20040164419A1 (en) * 2000-05-31 2004-08-26 Micron Technology, Inc. Multilevel copper interconnects with low-k dielectrics and air gaps
US6710449B2 (en) * 2001-09-07 2004-03-23 Matsushita Electric Industrial Co., Ltd. Interconnection structure and method for designing the same
CN1856872A (zh) * 2003-09-30 2006-11-01 国际商业机器公司 用于低电容布线的可调节自对准空气间隙介质
US20060019482A1 (en) * 2004-07-20 2006-01-26 Yi-Nien Su Air gap interconnect structure and method thereof
US7214920B2 (en) * 2005-05-06 2007-05-08 Micron Technology, Inc. Pixel with spatially varying metal route positions
CN101241899A (zh) * 2007-01-25 2008-08-13 三星电子株式会社 布线层中具有热成型气隙的半导体器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396116B2 (en) 2015-03-31 2019-08-27 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
US10797097B2 (en) 2015-03-31 2020-10-06 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
US11183528B2 (en) 2015-03-31 2021-11-23 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and having floating diffusion and hollow regions
US11929380B2 (en) 2015-03-31 2024-03-12 Sony Semiconductor Solutions Corporation Solid-state image-capturing element having floation diffusion and hollow regions

Also Published As

Publication number Publication date
US8748210B2 (en) 2014-06-10
EP2261968B1 (en) 2017-01-04
JP5491077B2 (ja) 2014-05-14
US20130122644A1 (en) 2013-05-16
JP2010283307A (ja) 2010-12-16
CN101908525B (zh) 2014-12-24
EP2261968A3 (en) 2012-09-12
US8350300B2 (en) 2013-01-08
EP2261968A2 (en) 2010-12-15
US20100308430A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
CN101908525B (zh) 半导体器件以及制造所述半导体器件的方法
US10249665B2 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
CN106169493B (zh) 固态图像拾取单元和电子设备
US8211740B2 (en) Solid state imaging device having wirings with diffusion prevention film
JP5853351B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
US9024405B2 (en) Solid-state image sensor
JP6233717B2 (ja) 固体撮像装置およびその製造方法
CN101567336B (zh) 固态成像装置和电子装置的制造方法
KR100524200B1 (ko) 이미지 소자 및 그 제조 방법
CN109860031A (zh) 半导体装置和设备
JP6539123B2 (ja) 固体撮像装置及びその製造方法ならびにカメラ
KR100861873B1 (ko) 반도체 소자 및 그 제조방법
KR20060020400A (ko) 광 손실을 감소시킨 시모스 이미지센서의 제조방법
TWI815190B (zh) 積體電路晶片及其形成方法
US20240243156A1 (en) High aspect ratio back side deep trench isolaton structure with substrate-embedded metal grid and no pinch off
TWI844305B (zh) 影像感測裝置及其製造方法
JP2017011038A (ja) 固体撮像装置の製造方法
JP2011119497A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141224

Termination date: 20170603