CN111707928A - 一种pcb走线加工能力的测试方法及测试装置 - Google Patents

一种pcb走线加工能力的测试方法及测试装置 Download PDF

Info

Publication number
CN111707928A
CN111707928A CN202010605063.5A CN202010605063A CN111707928A CN 111707928 A CN111707928 A CN 111707928A CN 202010605063 A CN202010605063 A CN 202010605063A CN 111707928 A CN111707928 A CN 111707928A
Authority
CN
China
Prior art keywords
line
pcb
test
hole
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010605063.5A
Other languages
English (en)
Inventor
郭丹萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Inspur Smart Computing Technology Co Ltd
Original Assignee
Guangdong Inspur Big Data Research Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Inspur Big Data Research Co Ltd filed Critical Guangdong Inspur Big Data Research Co Ltd
Priority to CN202010605063.5A priority Critical patent/CN111707928A/zh
Publication of CN111707928A publication Critical patent/CN111707928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种PCB走线加工能力的测试方法及测试装置,通过生成包含测试区域的PCB文件,在其中设置线宽的第一测试线和第二测试线,使第一测试线和第二测试线不交叉且二者之间的最小距离为预设距离,将第一测试线与第一通孔连接,将第二测试线与第二通孔连接,将PCB文件发送至待测目标,接收其据此生产的PCB装置,将PCB装置上的第一通孔和第二通孔接入测试电路来测量二者之间是否导通,如果不导通,则说明待测目标能够生产预设线宽的走线和预设距离的线距,否则则说明待测目标无法生产实现线宽线距要求,有效地对PCB板厂的PCB走线加工能力进行测试,可以排除制造能力不足的PCB厂家,提高了PCB板卡的制造良率。

Description

一种PCB走线加工能力的测试方法及测试装置
技术领域
本发明涉及集成电路加工测试技术领域,特别是涉及一种PCB走线加工能力的测试方法及测试装置。
背景技术
随着电子行业的高速发展,PCB板卡走线密度越来越大,需要在有限的板卡尺寸上实现更多的功能,这就需要及其复杂和庞大的线路去支撑,所以PCB走线的线宽、线距的最小化越来越被需要。PCB走线的线宽为PCB走线的宽度,PCB走线的线距为相邻的PCB走线之间的距离。
PCB走线的线宽、线距的精密化需求极大地考验了PCB板厂的加工能力,如果盲目的选择PCB板厂进行加工,将很难保证PCB板卡的生产良率。
如何测试各PCB板厂对PCB走线的线宽线距的加工能力,是本领域技术人员需要解决的技术问题。
发明内容
本发明的目的是提供一种PCB走线加工能力的测试方法及测试装置,用于对PCB板厂对PCB走线的线宽线距的加工能力进行测试,为PCB板卡生产提供质量保障。
为解决上述技术问题,本发明提供一种PCB走线加工能力的测试方法,包括:
生成用于测试PCB走线加工能力的PCB文件;在所述PCB文件中,在预设PCB板层设有预设线宽的第一测试线,所述预设线宽的第二测试线,与所述第一测试线连接的第一通孔,与所述第二测试线连接的第二通孔,所述第一测试线和所述第二测试线无交叉,且所述第一测试线和所述第二测试线之间的最小线距为预设线距;
将所述PCB文件发送至待测目标,并接收待测目标根据所述PCB文件生产得到的PCB装置;
在所述PCB装置上,将所述第一通孔和所述第二通孔接入测试电路,判断所述第一通孔和所述第二通孔之间是否导通;
若导通,则确定所述待测目标的PCB走线加工能力不合格;
若不导通,则确定所述待测目标的PCB走线加工能力合格。
可选的,所述第一测试线的数量和所述第二测试线的数量均为多条,且在同一层所述PCB板层上,所述第一测试线和所述第二测试线交叠排布,相邻的所述第一测试线和所述第二测试线之间的最小线距为所述预设线距;各所述第一测试线的第一端与所述第一通孔连接,各所述第二测试线的第一端与所述第二通孔连接。
可选的,所述第一测试线和所述第二测试线呈平行排布,相邻的所述第一测试线和所述第二测试线之间的线距均为所述预设线距。
可选的,各所述第一测试线的第一端均与第一连接线连接,所述第一连接线与所述第一通孔连接;
各所述第二测试线均与所述第二连接线连接,所述第二连接线与所述第二通孔连接。
可选的,各所述第一测试线与所述第二连接线的最小距离不小于预设安全距离,各所述第二测试线与所述第一连接线的最小距离不小于所述预设安全距离。
可选的,所述预设线宽的值和所述预设线距的值均具体为多个,对应多组由所述第一测试线、所述第二测试线、所述第一通孔和所述第二通孔组成的线宽线距测试组。
可选的,所述线宽线距测试组具体包括:第一线宽线距测试组、第二线宽线距测试组和第三线宽线距测试组;
所述第一线宽线距测试组对应的预设线宽和预设线距均为3密尔;
所述第二线宽线距测试组对应的预设线宽和预设线距均为3.5密尔;
所述第三线宽线距测试组对应的预设线宽和预设线距均为4密尔。
可选的,所述预设PCB板层的数量具体为多个,分别对应多个由处于同一所述预设PCB板层的由所述第一测试线、所述第二测试线、所述第一通孔和所述第二通孔组成的板层测试组;
各所述板层测试组分别对应不同的所述第一通孔和所述第二通孔,或,多个所述板层测试组复用同一所述第一通孔和同一所述第二通孔;
各所述板层测试组的第一通孔和第二通孔均通向所述PCB文件对应的多层PCB板的预设外层。
可选的,所述预设外层的丝印层设有与所述板层测试组的测试参数对应的文字标识的标识层。
为解决上述技术问题,本发明还提供一种PCB走线加工能力的测试装置,包括:
生成单元,用于生成用于测试PCB走线加工能力的PCB文件;在所述PCB文件中,在预设PCB板层设有预设线宽的第一测试线,所述预设线宽的第二测试线,与所述第一测试线连接的第一通孔,与所述第二测试线连接的第二通孔,所述第一测试线和所述第二测试线无交叉,且所述第一测试线和所述第二测试线之间的最小线距为预设线距;
通信单元,用于将所述PCB文件发送至待测目标,并接收待测目标根据所述PCB文件生产得到的PCB装置;
测试单元,用于在所述PCB装置上,将所述第一通孔和所述第二通孔接入测试电路,判断所述第一通孔和所述第二通孔之间是否导通;若导通,则确定所述待测目标的PCB走线加工能力不合格;若不导通,则确定所述待测目标的PCB走线加工能力合格。
本发明所提供的PCB走线加工能力的测试方法,通过生成包含测试区域的PCB文件,在其中设置线宽的第一测试线和第二测试线,使第一测试线和第二测试线不交叉且二者之间的最小距离为预设距离,将第一测试线与第一通孔连接,将第二测试线与第二通孔连接,将这样的PCB文件发送至待测目标,接收其根据该PCB文件生产的PCB装置,将PCB装置上的第一通孔和第二通孔接入测试电路来测量二者之间是否导通,如果不导通,则说明待测目标能够生产预设线宽的走线和预设距离的线距,否则则说明待测目标无法生产实现线宽线距要求。通过本发明提供的方案,能够有效地对PCB板厂的PCB走线线宽线距的加工能力进行测试,可以排除制造能力不足的PCB厂家,为PCB板卡的正式加工提供质量保障,提高了PCB板卡的制造良率。
本发明还提供一种PCB走线加工能力的测试装置,具有上述有益效果,在此不再赘述。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种PCB走线加工能力的测试方法的流程图;
图2为本发明实施例提供的一种PCB测试走线示意图;
图3为本发明实施例提供的另一种PCB测试走线示意图;
图4为本发明实施例提供的一种PCB走线加工能力的测试装置的结构示意图。
具体实施方式
本发明的核心是提供一种PCB走线加工能力的测试方法及测试装置,用于对PCB板厂对PCB走线的线宽线距的加工能力进行测试,为PCB板卡生产提供质量保障。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例提供的一种PCB走线加工能力的测试方法的流程图;
图2为本发明实施例提供的一种PCB测试走线示意图。
如图1所示,本发明实施例提供的PCB走线加工能力的测试方法包括:
S101:生成用于测试PCB走线加工能力的PCB文件。
在PCB文件中,在预设PCB板层设有预设线宽的第一测试线,预设线宽的第二测试线,与第一测试线连接的第一通孔C,与第二测试线连接的第二通孔D,第一测试线和第二测试线无交叉,且第一测试线和第二测试线之间的最小线距为预设线距。
在具体实施中,在同一PCB板层设置第一测试线和第二测试线,将第一测试线的线宽和第二测试线的线宽均设置为预设线宽。目前各PCB厂家都可达到的平均水平在4.5mil/4.5mil(线宽/线距),需要挑战的极限是3.0mil/3.0mil,则预设线宽可以为3.0mil,预设线距可以为3.0mil。
为保证测试结果的可靠性,第一测试线的数量和第二测试线的数量均为多条,且在同一层PCB板层上,第一测试线和第二测试线交叠排布,相邻的第一测试线和第二测试线之间的最小线距为预设线距;各第一测试线的第一端与第一通孔C连接,各第二测试线的第一端与第二通孔D连接。
进一步的,如图2所示,第一测试线和第二测试线呈平行排布,相邻的第一测试线和第二测试线之间的线距均为预设线距。
进一步的,各第一测试线的第一端均与第一连接线A连接,第一连接线A与第一通孔C连接;各第二测试线均与第二连接线B连接,第二连接线B与第二通孔D连接。第一连接线A的线宽和第二连接线B的线宽可以大于预设线宽,以提高测试成功率。第一连接线A和第二连接线B可以设置为如图2所示的“倒L”型,分别与第一通孔C和第二通孔D连接。
为避免第一测试线与第二连接线B粘连,或第二测试线与第一连接线A粘连,导致虽然第一测试线和第二测试线加工合格,但测试结果为导通、不合格,设计预设安全距离,如图2所示,各第一测试线与第二连接线B的最小距离不小于预设安全距离,各第二测试线与第一连接线A的最小距离不小于预设安全距离。预设安全距离可以为15mil。
此外,PCB文件设置的PCB层数可以为各PCB板厂可加工的最高层数,各PCB板厂可以根据自己的加工能力选择加工不同的层数。通常,多层PCB的最外层(顶层和底层)的最小线宽线距加工是最难实现的,因此在本发明实施例设置的PCB文件中,顶层或底层中至少一个应设有第一测试线和第二测试线,用以测试PCB板厂的加工能力的上限。
S102:将PCB文件发送至待测目标,并接收待测目标根据PCB文件生产得到的PCB装置。
将PCB文件发送至待测目标,即需要测试PCB走线加工能力的PCB板厂,并接收其根据PCB文件生产得到的PCB装置。
S103:在PCB装置上,将第一通孔C和第二通孔D接入测试电路,判断第一通孔C和第二通孔D之间是否导通;如果是,则进入步骤S104;如果否,则进入步骤S105。
S104:确定待测目标的PCB走线加工能力不合格。
S105:确定待测目标的PCB走线加工能力合格。
在PCB装置上,将第一通孔C和第二通孔D接入测试电路,如可以测试第一通孔C和第二通孔D之间的电流,从而判断第一通孔C和第二通孔D之间是否导通,若导通,说明第一测试线和第二测试线之间有粘连,待测目标未能加工预设线宽的测试线和/或预设线距的一对测试线,PCB走线加工能力不合格;若不导通,则说明待测目标的加工精度能够达到预设线宽和预设线距的要求,PCB走线加工能力合格。
本发明实施例提供的PCB走线加工能力的测试方法,通过生成包含测试区域的PCB文件,在其中设置线宽的第一测试线和第二测试线,使第一测试线和第二测试线不交叉且二者之间的最小距离为预设距离,将第一测试线与第一通孔C连接,将第二测试线与第二通孔D连接,将这样的PCB文件发送至待测目标,接收其根据该PCB文件生产的PCB装置,将PCB装置上的第一通孔C和第二通孔D接入测试电路来测量二者之间是否导通,如果不导通,则说明待测目标能够生产预设线宽的走线和预设距离的线距,否则则说明待测目标无法生产实现线宽线距要求。通过本发明实施例提供的方案,能够有效地对PCB板厂的PCB走线线宽线距的加工能力进行测试,可以排除制造能力不足的PCB厂家,为PCB板卡的正式加工提供质量保障,提高了PCB板卡的制造良率。
图3为本发明实施例提供的另一种PCB测试走线示意图。
在上述实施例的基础上,除了测试PCB板厂对PCB走线加工能力的上限外,由于某些PCB加工场合不必要将PCB走线的线宽线距加工到最小,故还可以测试PCB板厂的加工能力在哪个级别。则在本发明实施例提供的PCB走线加工能力的测试方法中,预设线宽的值和预设线距的值均具体为多个,对应多组由第一测试线、第二测试线、第一通孔C和第二通孔D组成的线宽线距测试组。
在具体实施中,如图3所示,可以设置三组线宽线距测试组:第一线宽线距测试组、第二线宽线距测试组和第三线宽线距测试组;第一线宽线距测试组对应的预设线宽和预设线距均为3密尔;第二线宽线距测试组对应的预设线宽和预设线距均为3.5密尔;第三线宽线距测试组对应的预设线宽和预设线距均为4密尔。
在实际应用中,还可以设置其他数量的线宽线距测试组和其他预设线宽和其他预设线距。
此外,预设PCB板层的数量也可以为多个,分别对应多个由处于同一预设PCB板层的由第一测试线、第二测试线、第一通孔C和第二通孔D组成的板层测试组;各板层测试组分别对应不同的第一通孔C和第二通孔D,或,多个板层测试组复用同一第一通孔C和同一第二通孔D;各板层测试组的第一通孔C和第二通孔D均通向PCB文件对应的多层PCB板的预设外层。
由于多层PCB装置只可以看到顶层和底层,故图3所示的为从PCB装置的顶层(或底层)看下去的各层PCB板层对应的板层测试组的透视图。在图3所示的PCB文件的走线设计中,在顶层(TOP)、第三层(L3)、第五层(L5)、第七层(L7)、第十二层(L12)、第十六层(L16)、底层(BOT)均设置了3mil/3mil测试组、3.5mil/3.5mil测试组、4mil/4mil测试组。在接收到待测目标根据图3所示的PCB文件生产的PCB装置后,分别量测每个PCB板层对应的一对第一通孔C和第二通孔D,验证待测目标在不同PCB板层的PCB走线线宽线距加工能力。
视PCB板卡预留用于走线加工能力测试的空间的大小,选择不同测试组的第一通孔C和第二通孔D的连接方式。当各PCB板层预留空间较小时,对于一组预设线宽和预设线距,可以仅设置一对第一通孔C和第二通孔D,分别连接各PCB板层的第一测试线和第二测试线,或视情况,设置多对第一通孔C和第二通孔D,多个PCB板层与同一对第一通孔C和第二通孔D连接。若各PCB板层的预留空间足够,则可以针对每个PCB板层均设置一对第一通孔C和第二通孔D,即第一通孔C的数量和第二通孔D的数量均为线宽线距测试组数量和板层测试组数量的乘积。
当设置多个第一通孔C和第二通孔D时,为方便测试人员分辨不同测试组的第一通孔C和第二通孔D,可以在预设外层(如顶层)的丝印层设置与板层测试组的测试参数对应的文字标识的标识层,增加线宽/线距等文字标识。
上文详述了PCB走线加工能力的测试方法对应的各个实施例,在此基础上,本发明还公开了与上述方法对应的PCB走线加工能力的测试装置。
图4为本发明实施例提供的一种PCB走线加工能力的测试装置的结构示意图。
如图4所示,本发明实施例提供的PCB走线加工能力的测试装置包括:
生成单元401,用于生成用于测试PCB走线加工能力的PCB文件;在所述PCB文件中,在预设PCB板层设有预设线宽的第一测试线,所述预设线宽的第二测试线,与所述第一测试线连接的第一通孔C,与所述第二测试线连接的第二通孔D,所述第一测试线和所述第二测试线无交叉,且所述第一测试线和所述第二测试线之间的最小线距为预设线距;
通信单元402,用于将所述PCB文件发送至待测目标,并接收待测目标根据所述PCB文件生产得到的PCB装置;
测试单元403,用于在所述PCB装置上,将所述第一通孔C和所述第二通孔D接入测试电路,判断所述第一通孔C和所述第二通孔D之间是否导通;若导通,则确定所述待测目标的PCB走线加工能力不合格;若不导通,则确定所述待测目标的PCB走线加工能力合格。
由于装置部分的实施例与方法部分的实施例相互对应,因此装置部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。
需要说明的是,以上所描述的装置、设备实施例仅仅是示意性的,例如,模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性,机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能模块可以集成在一个处理模块中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,执行本发明各个实施例所述方法的全部或部分步骤。
为此,本发明实施例还提供一种计算机可读存储介质,该计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如PCB走线加工能力的测试方法的步骤。
该计算机可读存储介质可以包括:U盘、移动硬盘、只读存储器ROM(Read-OnlyMemory)、随机存取存储器RAM(Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例中提供的计算机可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的PCB走线加工能力的测试方法的步骤,效果同上。
以上对本发明所提供的一种PCB走线加工能力的测试方法及测试装置进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置及计算机可读存储介质而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种PCB走线加工能力的测试方法,其特征在于,包括:
生成用于测试PCB走线加工能力的PCB文件;在所述PCB文件中,在预设PCB板层设有预设线宽的第一测试线,所述预设线宽的第二测试线,与所述第一测试线连接的第一通孔,与所述第二测试线连接的第二通孔,所述第一测试线和所述第二测试线无交叉,且所述第一测试线和所述第二测试线之间的最小线距为预设线距;
将所述PCB文件发送至待测目标,并接收待测目标根据所述PCB文件生产得到的PCB装置;
在所述PCB装置上,将所述第一通孔和所述第二通孔接入测试电路,判断所述第一通孔和所述第二通孔之间是否导通;
若导通,则确定所述待测目标的PCB走线加工能力不合格;
若不导通,则确定所述待测目标的PCB走线加工能力合格。
2.根据权利要求1所述的测试方法,其特征在于,所述第一测试线的数量和所述第二测试线的数量均为多条,且在同一层所述PCB板层上,所述第一测试线和所述第二测试线交叠排布,相邻的所述第一测试线和所述第二测试线之间的最小线距为所述预设线距;各所述第一测试线的第一端与所述第一通孔连接,各所述第二测试线的第一端与所述第二通孔连接。
3.根据权利要求2所述的测试方法,其特征在于,所述第一测试线和所述第二测试线呈平行排布,相邻的所述第一测试线和所述第二测试线之间的线距均为所述预设线距。
4.根据权利要求2所述的测试方法,其特征在于,各所述第一测试线的第一端均与第一连接线连接,所述第一连接线与所述第一通孔连接;
各所述第二测试线均与所述第二连接线连接,所述第二连接线与所述第二通孔连接。
5.根据权利要求4所述的测试方法,其特征在于,各所述第一测试线与所述第二连接线的最小距离不小于预设安全距离,各所述第二测试线与所述第一连接线的最小距离不小于所述预设安全距离。
6.根据权利要求1所述的测试方法,其特征在于,所述预设线宽的值和所述预设线距的值均具体为多个,对应多组由所述第一测试线、所述第二测试线、所述第一通孔和所述第二通孔组成的线宽线距测试组。
7.根据权利要求6所述的测试方法,其特征在于,所述线宽线距测试组具体包括:第一线宽线距测试组、第二线宽线距测试组和第三线宽线距测试组;
所述第一线宽线距测试组对应的预设线宽和预设线距均为3密尔;
所述第二线宽线距测试组对应的预设线宽和预设线距均为3.5密尔;
所述第三线宽线距测试组对应的预设线宽和预设线距均为4密尔。
8.根据权利要求1所述的测试方法,其特征在于,所述预设PCB板层的数量具体为多个,分别对应多个由处于同一所述预设PCB板层的由所述第一测试线、所述第二测试线、所述第一通孔和所述第二通孔组成的板层测试组;
各所述板层测试组分别对应不同的所述第一通孔和所述第二通孔,或,多个所述板层测试组复用同一所述第一通孔和同一所述第二通孔;
各所述板层测试组的第一通孔和第二通孔均通向所述PCB文件对应的多层PCB板的预设外层。
9.根据权利要求8所述的测试方法,其特征在于,所述预设外层的丝印层设有与所述板层测试组的测试参数对应的文字标识的标识层。
10.一种PCB走线加工能力的测试装置,其特征在于,包括:
生成单元,用于生成用于测试PCB走线加工能力的PCB文件;在所述PCB文件中,在预设PCB板层设有预设线宽的第一测试线,所述预设线宽的第二测试线,与所述第一测试线连接的第一通孔,与所述第二测试线连接的第二通孔,所述第一测试线和所述第二测试线无交叉,且所述第一测试线和所述第二测试线之间的最小线距为预设线距;
通信单元,用于将所述PCB文件发送至待测目标,并接收待测目标根据所述PCB文件生产得到的PCB装置;
测试单元,用于在所述PCB装置上,将所述第一通孔和所述第二通孔接入测试电路,判断所述第一通孔和所述第二通孔之间是否导通;若导通,则确定所述待测目标的PCB走线加工能力不合格;若不导通,则确定所述待测目标的PCB走线加工能力合格。
CN202010605063.5A 2020-06-29 2020-06-29 一种pcb走线加工能力的测试方法及测试装置 Pending CN111707928A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010605063.5A CN111707928A (zh) 2020-06-29 2020-06-29 一种pcb走线加工能力的测试方法及测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010605063.5A CN111707928A (zh) 2020-06-29 2020-06-29 一种pcb走线加工能力的测试方法及测试装置

Publications (1)

Publication Number Publication Date
CN111707928A true CN111707928A (zh) 2020-09-25

Family

ID=72544340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010605063.5A Pending CN111707928A (zh) 2020-06-29 2020-06-29 一种pcb走线加工能力的测试方法及测试装置

Country Status (1)

Country Link
CN (1) CN111707928A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299904A (ja) * 2006-04-28 2007-11-15 Ebara Corp 半導体装置及びその検査方法
CN201260269Y (zh) * 2008-09-24 2009-06-17 惠州美锐电子科技有限公司 一种印刷线路板
CN101983004A (zh) * 2010-09-21 2011-03-02 深圳创维数字技术股份有限公司 Pcb板成品绝缘可靠性测试的图形结构及其方法
CN105865319A (zh) * 2016-03-31 2016-08-17 华为技术有限公司 一种印制电路板pcb的测试方法、pcb的制作方法以及pcb
CN106228543A (zh) * 2016-07-13 2016-12-14 凌云光技术集团有限责任公司 对pcb图像中导线的线宽和线距进行检测的方法及装置
CN205910305U (zh) * 2016-07-28 2017-01-25 深圳市嘉立创科技发展有限公司 Pcb可靠性测试板
US20170325365A1 (en) * 2016-05-04 2017-11-09 Samsung Electronics Co., Ltd. Hollow shielding structure for different types of circuit elements and manufacturing method thereof
CN108152709A (zh) * 2017-12-19 2018-06-12 曙光信息产业(北京)有限公司 电路板测试方法和系统
CN109188243A (zh) * 2018-08-30 2019-01-11 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法
CN110672999A (zh) * 2019-10-21 2020-01-10 胜宏科技(惠州)股份有限公司 一种线圈板耐高压检测结构及检测方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299904A (ja) * 2006-04-28 2007-11-15 Ebara Corp 半導体装置及びその検査方法
CN201260269Y (zh) * 2008-09-24 2009-06-17 惠州美锐电子科技有限公司 一种印刷线路板
CN101983004A (zh) * 2010-09-21 2011-03-02 深圳创维数字技术股份有限公司 Pcb板成品绝缘可靠性测试的图形结构及其方法
CN105865319A (zh) * 2016-03-31 2016-08-17 华为技术有限公司 一种印制电路板pcb的测试方法、pcb的制作方法以及pcb
US20170325365A1 (en) * 2016-05-04 2017-11-09 Samsung Electronics Co., Ltd. Hollow shielding structure for different types of circuit elements and manufacturing method thereof
CN106228543A (zh) * 2016-07-13 2016-12-14 凌云光技术集团有限责任公司 对pcb图像中导线的线宽和线距进行检测的方法及装置
CN205910305U (zh) * 2016-07-28 2017-01-25 深圳市嘉立创科技发展有限公司 Pcb可靠性测试板
CN108152709A (zh) * 2017-12-19 2018-06-12 曙光信息产业(北京)有限公司 电路板测试方法和系统
CN109188243A (zh) * 2018-08-30 2019-01-11 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法
CN110672999A (zh) * 2019-10-21 2020-01-10 胜宏科技(惠州)股份有限公司 一种线圈板耐高压检测结构及检测方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
何彭: "基于HFSS的高速PCB信号完整性研究", 《中国优秀硕士学位论文全文数据库 (工程科技Ⅱ辑)》 *
何彭: "基于HFSS的高速PCB信号完整性研究", 《中国优秀硕士学位论文全文数据库 (工程科技Ⅱ辑)》, 25 March 2015 (2015-03-25) *
王永利: "基于机器视觉的PCB缺陷检测与分类识别方法", 《中国优秀硕士学位论文全文数据库 (工程科技Ⅱ辑)》 *
王永利: "基于机器视觉的PCB缺陷检测与分类识别方法", 《中国优秀硕士学位论文全文数据库 (工程科技Ⅱ辑)》, 1 June 2020 (2020-06-01) *

Similar Documents

Publication Publication Date Title
EP3641510B1 (en) Systems and methods for providing a high speed interconnect system with reduced crosstalk
CN109492310B (zh) 一种线路检查的方法及检查装置
US7925999B2 (en) Method of modifying vias connection of printed circuit boards
CN107645847B (zh) 一种测温板及测温系统
CN113673199B (zh) 可控深度钻孔的设计自检方法、系统、装置及存储介质
CN111707928A (zh) 一种pcb走线加工能力的测试方法及测试装置
US8117585B2 (en) System and method for testing size of vias
CN215379335U (zh) 一种pcb阻抗测试结构及pcb板
CN113109696B (zh) 一种pcb板导电孔性能测试方法
CN109862699B (zh) Pcb制作工艺的选择方法、装置、设备及存储介质
CN110245412B (zh) 一种pcb顶针模板自动设计方法及系统、存储介质及终端
CN210274688U (zh) 一种印刷电路板的电路结构
CN114004193B (zh) 一种pcb上锡风险的标识方法及相关装置
CN114254583B (zh) 一种检查器件引脚连接的方法、装置、设备、存储介质
CN221351666U (zh) 一种印刷电路板的测试装置和电子设备
CN110519918A (zh) 一种电路板及电子设备
CN112714542B (zh) Pcb测试板、电子设备、pcb板及其制作方法
CN103313507A (zh) 印刷电路板和芯片系统
JPH08298361A (ja) プリント基板及びその識別方法
CN213280189U (zh) 用于医疗检测的pcb板
CN112768421B (zh) 一种芯片装置、pcb板及电子设备
CN221103644U (zh) 一种兼容双封装尺寸的电路板封装结构
CN110470978B (zh) 一种pcb反焊盘的测试方法及测试装置
CN109273216B (zh) 一种电感封装结构、方法及系统和存储介质
US20240289528A1 (en) Method and system for automatically checking circuit layout of printed circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200925

RJ01 Rejection of invention patent application after publication