CN103313507A - 印刷电路板和芯片系统 - Google Patents

Abstract

本发明提供一种印刷电路板和芯片系统。其中用以搭载芯片的印刷电路板包括多个接合垫，设置在该印刷电路板上，该多个接合垫电性连接到该芯片的多个引脚，其中该多个引脚包括多个未使用引脚和多个功能性引脚；以及走线，设置在该印刷电路板上，其中该走线通过部分连接到该多个未使用引脚的该多个接合垫来形成导通路径。利用本发明提供的印刷电路板和芯片系统，可有效缓和芯片系统的电磁辐射干扰，并改善信号质量。

Description

印刷电路板和芯片系统

技术领域

本发明有关于芯片系统，特别有关于芯片系统的走线(trace)架构。

背景技术

在现今的芯片系统技术中，由于需要高扇出、高走线密度和小底面积(footprint)的能力，多层印刷电路板(Printed Circuit Board,PCB)被广泛的应用。一般而言，在小封装芯片上，例如便携设备使用的处理器单元，引脚数目要尽可能的少，以节省底面积。然而，引脚数量较少的芯片，可能会导致一些系统上实施的问题，特别发生在芯片被搭载(mount)在较少层数的印刷电路板上。例如，由于紧密的布线和较少的接地引脚，所以有较长的电流回流路径，进而导致较强的辐射电磁干扰、较长的信号途径和较差的信号完整性。除此之外，走线设计(trace layout)通常在有着较少的引脚数量、较少层数和较小的集成电路球间距(ball pitch)的印刷电路板上进行绕线(routing)会变得更加复杂。

图1A为传统的球栅阵列(Ball Grid Array,BGA)芯片系统的俯视图。图1B为图1A所示传统BGA芯片系统沿着AA’方向的剖面图。如图1A所示，在一个双层PCB 200上，形成接合垫(210)和接地垫30阵列，芯片100被设置在该双层PCB 200上。芯片100包括多个引脚10(部分显示在图1B上)，芯片上的引脚10电性耦合到该多个接合垫210和该多个接地垫30。多个第一层走线(trace)215的图案形成在该双层PCB 200中的第一层。多个第二层走线225(用虚线表示)的图案形成在该双层PCB 200中的第二层。多个过孔(via)220形成在该双层PCB 200的第一层与第二层中间，部分显示在图1A和图1B。在阵列边缘的部分接合垫210，分别与该多个第一层走线215连接。部分接合垫210和位于该阵列中央的该多个接地垫30，则是透过该多个过孔220和该多个第二层走线225其中之一而构成电性连接。参照图1A和图1B，从该多个接合垫210其中之一到该多个接地垫30的电流回流路径，会典型地穿过部分过孔220和该第二层走线225。有着具有两层绕线的长距离的电流回流路径会加重辐射电磁干扰。因此，有需要提供一个改善电性路径给芯片系统来缓和辐射电磁干扰的问题，并且增加该芯片系统的信号、电源或接地走线的绕线灵活度。

发明内容

有鉴于此，本发明提供一种印刷电路板和芯片系统以解决上述问题。

本发明揭露一种用以搭载芯片的印刷电路板，包括：多个安装在该印刷电路板和电性连接到该芯片的多个引脚的接合垫，其中该芯片中的该多个引脚包括多个未使用引脚和功能性引脚；以及，一条设置在该印刷电路板上的走线，该走线通过一部分连接到该多个未使用引脚的接合垫，并且形成一个导通路径。

本发明更揭露一个芯片系统，包括一个芯片，该芯片包括了多个搭载在芯片上的引脚，芯片的该多个引脚包括了未使用引脚和有功能性的引脚。该多个未使用过的引脚不是与该芯片上功能性电路隔绝，就是电性连接到该芯片上的至少一未使能电路。提供了一个搭载该芯片的印刷电路板，包括多个被设置在该印刷电路板，且被电性连接到相对应的未使用引脚的接合垫。被设置在印刷电路板上的走线，通过该多个接合垫的一部分以形成导通路径。

利用本发明提供的印刷电路板和芯片系统，可有效缓和芯片系统的电磁辐射干扰，并改善信号质量。

附图说明

图1A为传统的球栅阵列芯片系统的俯视图。

图1B为图1A所示传统BGA芯片系统沿着AA’方向的剖面图。

图2A为本发明芯片系统的一实施例的俯视图。

图2B为图2A中的芯片系统沿着BB’方向的剖面图。

图3A为本发明芯片系统的另一实施例的俯视图。

图3B为图3A的芯片系统沿着CC’方向的剖面图。

图4A为本发明芯片系统的另一实施例的俯视图。

图4B为图4A中的芯片系统沿着DD’方向的剖面图。

图5A为本发明芯片系统的另一实施例的俯视图。

图5B为图5A中的芯片系统沿着EE’方向的剖面图。

图6为包括有着可交换引脚的芯片的芯片系统的实施例。

具体实施方式

在说明书及权利要求当中使用了某些词汇来指称特定组件。所属技术领域的技术人员应可理解，制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分准则。在通篇说明书及权利要求中所提及的“包含”为开放式用语，故应解释成“包含但不限定于”。此外，“耦合”一词在此包含任何直接及间接的电气连接手段。藉由以下的较佳实施例的叙述并配合全文的图2A至图6说明本发明，但以下叙述中的装置、组件与方法、步骤乃用以解释本发明，而不应当用来限制本发明。

图2A为本发明芯片系统的一实施例的俯视图。图2B为图2A中的芯片系统沿着BB’方向的剖面图。该芯片系统包括芯片100，其中多个引脚搭载在芯片100的底部表面上。该多个引脚包括功能性引脚10和未使用引脚20（部分显示在图2B），其中该多个功能性引脚10电性连接到芯片100的功能性电路。每一个功能性引脚10都能够作为该功能性电路的接地节点、信号输入/输出端或电源输入端。该多个未使用引脚20不是与该芯片100上的任何功能性电路电性隔绝，就是电性连接到该芯片100的未使能电路。为了图式清楚起见，该多个引脚未显示在图2A以及部分显示在图2B。

该芯片系统更包括PCB 200，其中多个接合垫被设置在该PCB 200的一部分上以搭载该芯片100。该多个接合垫包括多个接地垫30(其中包括接地垫30a)，多个未使用接合垫40，以及多个功能性接合垫50（其中包括功能性接合垫50a)。每一个接合垫都分别地电性连接到该芯片100上的对应引脚，其中该多个接地垫30透过对应的多个功能性引脚10来电性连接到该芯片100上的接地节点。该多个未使用接合垫40电性连接到该多个未使用引脚20。该多个功能性接合垫50电性连接到该多个功能性引脚10。在这实施例中，该功能性接合垫50a做为该芯片100的接地节点。走线240被设置在该PCB 200上，其中该走线240穿过一部分未使用接合垫40来形成该接地垫30a和该功能性接合垫50a之间的导通路径。在较佳的实施例中，该多个未使用接合垫40以及对应的该多个未使用引脚20被用来形成在该接地垫30a和该功能性接合垫50a之间较短的导通路径。该走线240可以是直线或是有拐角的。该走线240的宽度可大于或等于该多个接合垫的直径以提供低阻抗，但并非限定于此。在本实施例中，该走线240是从该功能性接合垫50a到该接地垫30a的电流回流路径，如图2B所示。在图2A和图2B中，该走线240有着缩短的长度并且没有穿过该PCB200中的第二层，明显的减少了对该芯片系统的辐射电磁干扰。

图3A为本发明芯片系统的另一实施例的俯视图。图3B为图3A的芯片系统沿着CC’方向的剖面图。该芯片系统包括芯片100，其中多个引脚搭载在该芯片100的底面上。该多个引脚包括功能性引脚10和未使用引脚20(部分显示在图3B)，与图2A和图2B的实施例相似。

图3A和图3B的该芯片系统也包括PCB 200，其中多个接合垫被设置在该PCB 200上的一部分来搭载芯片100。该多个接合垫包括多个接地垫30(其中包括接地垫30a)，多个未使用接合垫40，以及多个功能性接合垫50，与图2A及图2B的实施例相似。图3A和图3B中的该芯片系统更包括设置在该PCB 200上的外部电路250。在一些实施例中，该外部电路250可以是存储装置、图片处理单元、电源供应电路或是其它搭载在该PCB 200上的电子元件。走线240被设置在该PCB 200上，其中该走线240通过一部分未使用接合垫40来形成介于该接地垫30a和该外部电路250之间的接地连接，如图3B所示。

在一较佳的实施例中，安排该多个未使用接合垫40和该多个对应的未使用引脚20来形成在该接地垫30a和该外部电路250之间的较短导通路径。该走线240可以是直线或是有拐角的。该走线240的宽度可大于或等于该多个接合垫的直径以提供较低阻抗，但并非限定于此。在图3A和图3B的实施例中，该走线240具有较短的长度并且没有穿过该PCB 200中的第二层，为该芯片100和该外部电路250之间的回流电流提供接地路径，来改善电磁辐射干扰。

图4A为本发明芯片系统的另一实施例的俯视图。图4B为图4A中的芯片系统沿着DD’方向的剖面图。该芯片系统包括芯片100，其中多个引脚搭载在该芯片100的底面上。该多个引脚包括功能性引脚10和未使用引脚20(部分显示在图4B)，与图2A和图2B的实施例相似。

在图4A和图4B的该芯片系统也包括PCB 200，其中多个接合垫被设置在该PCB 200的一部分上来搭载芯片100。该多个接合垫包括多个接地垫30，多个未使用接合垫40，以及多个功能性接合垫50(其中包括功能性接合垫50a和50b)，与图2A及图2B的实施例相似。走线240被设置在该PCB 200上，其中该走线240通过一部分该多个未使用接合垫40来形成介于该功能性接合垫50a和50b之间的导通路径，如图4B所示。在一较佳的实施例中，安排该多个未使用接合垫40和该多个对应未使用引脚20在该多个功能性接合垫50a和50b之间形成较短导通路径。该走线240可以是直线或是有拐角的。该走线240的宽度可大于或等于该多个接合垫的直径以提供低阻抗，但并非限定于此。在图4A和图4B的实施例中，走线240具有较短的长度并且没有穿过该PCB 200中的第二层，减少了电磁辐射干扰和改善了芯片系统的信号质量。

图5A为本发明芯片系统的另一实施例的俯视图。图5B为图5A中的芯片系统沿着EE’方向的剖面图。该芯片系统包括芯片100，其中多个引脚搭载在该芯片100的底面上。该多个引脚包括功能性引脚10和未使用引脚20(部分显示在图5B)，与图2A和图2B的实施例相似。

图5A和图5B的该芯片系统也包括PCB 200，其中多个接合垫被设置在该PCB 200的一部分上来搭载芯片100。该多个接合垫包括多个未使用接合垫40，以及多个功能性接合垫50(其中包括功能性接合垫50a)，与图2A及图2B的实施例相似。图5A和图5B中的该芯片系统更包括设置在该PCB 200上的外部电路250。在一些实施例中，该外部电路250可以是存储装置、图片处理单元、电源供应电路或其他搭载在该PCB 200上的电子元件。走线240被设置在该PCB200上，其中该走线240通过一部分未使用接合垫40来形成介于该功能性接合垫50a和该外部电路250之间的导通路径，如图5B。在一较佳的实施例中，安排该多个未使用接合垫40和对应的未使用引脚20来形成介于该功能性接合垫50a和该外部电路250之间较短导通路径。该走线240可以是直线或是有拐角的。该走线240的宽度可大于或等于该多个接合垫的直径以提供一个低阻抗，但并非限定此。在图5A和图5B的实施例中，该走线240具有较短的长度并且没有穿过该PCB 200中的第二层，因此提供在该芯片100和该外部电路250间较佳的信号质量。

在芯片系统的设计中，芯片能够被应用在不同的芯片系统。为了提供印刷电路板布局设计的弹性度，本发明进而揭露出一种芯片，其中该芯片的该多个引脚具有在未使用状态和功能性状态间交换的能力。图6为芯片系统的实施例，包括有着(状态)可交换引脚P1和P2的芯片100，透过接合垫R1和R2电性连接到PCB 200。该芯片100包括电源供应器105、启动电路110、已使能电路120、未使能电路130，及具有多个多任务器(在实施例为140-1及140-2)的多任务器电路140，其中该多任务器140-1及140-2的输入端I₁电性连接到该已使能电路120的输入/输出端N1；该多任务器140-1及140-2的输入端I₂电性连接到该未使能电路130的输入/输出端N2。该多任务器140-1的输出端O1电性连接到该芯片100的引脚P1；该多任务器140-2的输出端O2电性连接到该芯片100的引脚P2。当该电源供应器105提供电力到该芯片100，启动电路110首先具备功能性并启动该已使能电路120，同时该未使能电路130则未被启动。该多任务器电路140更根据对应控制信号(在实施例中的S1及S2)，在该已使能电路120及该未使能电路130的该输入/输出端N1及N2及该多个引脚P1及P2之间建立实际的连接。如图6实施例所示，该已使能电路120的该输入/输出端N1连接到该多任务器140-1的该输入端I₁及该多任务器140-2的该输入端I₁。透过传送该控制信号S1到该多任务器140-1来选择该输入端I₁，该多任务器140-1从而建立在该多任务器140-1的该输出端O1及该已使能电路120的该输入/输出端N1间的电性连接。以那方式，该已使能电路120的该输入/输出端N1被指定到该引脚P1。该引脚P1可从而被设定为功能性引脚。除此之外，该未使能电路130的该输入/输出端N2连接到该多任务器140-1的该输入端I₂及该多任务器140-2的该输入端I₂。透过传送该控制信号S2到该多任务器140-2来选择该输入端I₂，该多任务器140-2从而建立在该多任务器140-2的该输出端O2及该未使能电路130的该输入/输出端N2间的电性连接。那样，该未使能电路130的该输入/输出端N2被指定到该引脚P2。该引脚P2从而被设定为未使用引脚。该多个引脚P1及P2能够根据控制信号S1及S2来决定该多个引脚P1及P2是未使用或有功能性，从而准许通过该对应接合垫R1或R2的走线来形成导通路径而不影响到该芯片100的操作。在一些其他的实施例中，根据单独的控制信号，该芯片100的电路输入/输出端可经由单独的多任务器被指定给多个引脚其中之一。在一些其它实施例中，该芯片100的该多个多任务器可具有N个输入端，以准许N个电路输入/输出端其中之一能被指定到各自的引脚，其中N是正整数。

本发明揭露一种具有新颖走线设计结构的芯片系统。该多个走线设计结构不仅有效缓和芯片系统的电磁辐射干扰，也改善了信号质量。该发明更揭露一种能定义引脚成为未使用或功能性引脚的芯片，其中也提供了该印刷电路板布局和该对应芯片系统的设计灵活性。

上述的实施例仅用来列举本发明的实施方式，以及阐释本发明的技术特征，并非用来限制本发明的范畴。任何所属技术领域的技术人员依据本发明的精神而轻易完成的改变或均等性安排均属于本发明所主张的范围，本发明的权利范围应以权利要求为准。

Claims (14)

1.一种用以搭载芯片的印刷电路板，包括：

多个接合垫，设置在该印刷电路板上，该多个接合垫电性连接到该芯片的多个引脚，其中该多个引脚包括多个未使用引脚和多个功能性引脚；以及

走线，设置在该印刷电路板上，其中该走线通过部分连接到该多个未使用引脚的该多个接合垫来形成导通路径。

2.如权利要求1所述的印刷电路板，其特征在于，该多个未使用引脚耦合到该芯片上的至少一未使能电路。

3.如权利要求1所述的印刷电路板，其特征在于，该多个未使用引脚与该芯片上的多个功能性电路电性隔绝。

4.如权利要求1所述的印刷电路板，其特征在于，该芯片更包括了多任务器电路，其中该多任务器电路的输出端电性连接到对应引脚，以及该多任务器电路根据控制信号来定义该对应引脚为未使用引脚或功能性引脚。

5.如权利要求4所述的印刷电路板，其特征在于，该多任务器电路根据该控制信号，通过电性隔绝该对应引脚与该芯片或是电性连接该对应引脚至该芯片上的至少一未使能电路，以定义该对应引脚是未使用引脚。

6.如权利要求1所述的印刷电路板，其特征在于，该走线的宽度可大于或等于该多个接合垫的直径。

7.如权利要求1所述的印刷电路板，其特征在于，该走线电性连接到该芯片中的接地引脚、信号输入/输出引脚以及电源输入引脚其中之一。

8.如权利要求1所述的印刷电路板，其特征在于，该走线电性连接到外部电路中的接地节点、输入/输出节点以及电源节点其中之一。

9.一种芯片系统，包括：

芯片，包括多个引脚，其中该多个引脚包括多个未使用引脚和多个功能性引脚，且该多个未使用引脚与该芯片上的多个功能性电路电性隔绝或电性连接到该芯片上的至少一未使能电路；以及

印刷电路板，用以搭载该芯片，包括多个接合垫和一条走线；其中该多个接合垫设置在该印刷电路板上，该多个接合垫电性连接到对应的该多个未使用引脚；该走线设置在该印刷电路板上，通过该多个接合垫的一部分以形成导通路径。

10.如权利要求9所述的芯片系统，其特征在于，该芯片更包括多任务器电路，其中该多任务器电路的输出端连接到对应引脚，且该多任务器电路根据控制信号定义该对应引脚为未使用引脚或功能性引脚。

11.如权利要求10所述的芯片系统，其特征在于，该多任务器电路根据该控制信号，通过电性隔绝该对应引脚与该芯片或是电性连接该对应引脚至该芯片的至少一未使能电路，以定义该对应引脚是未使用引脚。

12.如权利要求9所述的芯片系统，其特征在于，该走线的宽度可大于或等于该多个接合垫的直径。

13.如权利要求9所述的芯片系统，其特征在于，该走线电性连接到该芯片中的接地引脚、信号输入/输出引脚以及电源输入引脚其中之一。

14.如权利要求9所述的芯片系统，其特征在于，该走线电性连接到外部电路中的接地节点、输入/输出节点以及电源节点其中之一。

Images