CN111684423B - 确定由若干阵列存储的数据值之间的匹配 - Google Patents

确定由若干阵列存储的数据值之间的匹配 Download PDF

Info

Publication number
CN111684423B
CN111684423B CN201980010950.3A CN201980010950A CN111684423B CN 111684423 B CN111684423 B CN 111684423B CN 201980010950 A CN201980010950 A CN 201980010950A CN 111684423 B CN111684423 B CN 111684423B
Authority
CN
China
Prior art keywords
arrays
data values
output
match
values stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980010950.3A
Other languages
English (en)
Other versions
CN111684423A (zh
Inventor
A·P·贝姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Star Franchise Group Co ltd
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111684423A publication Critical patent/CN111684423A/zh
Application granted granted Critical
Publication of CN111684423B publication Critical patent/CN111684423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
    • G06F7/20—Comparing separate sets of record carriers arranged in the same sequence to determine whether at least some of the data in one set is identical with that in the other set or sets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G06F11/167—Error detection by comparing the memory output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

描述了涉及确定由若干阵列存储的数据值之间的匹配的设备、系统和方法。使用所述数据值的系统可以基于所述数据值是否匹配来管理功能(包含对于预防产品损坏、人员安全和/或可靠操作至关重要的自动化功能)的执行。例如，本文描述的一种设备包含形成在单个存储器芯片上的多个存储器单元阵列。所述设备进一步包含比较器电路，所述比较器电路被配置为比较由从所述多个阵列中选择的两个阵列存储的数据值以确定由所述两个阵列存储的所述数据值之间是否存在匹配。所述设备进一步包含输出部件，所述输出部件被配置为响应于确定由所述两个阵列存储的所述数据值之间的所述匹配而输出所述两个阵列中的一个阵列的数据值。

Description

确定由若干阵列存储的数据值之间的匹配
技术领域
本发明总体上涉及半导体存储器和方法，并且更具体地涉及用于确定由若干阵列存储的数据值之间的匹配的设备、系统和方法。
背景技术
存储器装置通常被提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，所述存储器包含易失性存储器和非易失性存储器。易失性存储器可能需要电力来维持其数据(例如，主机数据、错误数据等)。易失性存储器可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和晶闸管随机存取存储器(TRAM)，以及其它类型。非易失性存储器可通过在未供电时保留所存储的数据来提供持久性数据。非易失性存储器可包含NAND快闪存储器、NOR快闪存储器和可变电阻存储器(诸如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM))和磁阻式随机存取存储器(MRAM)(诸如自旋力矩转移随机存取存储器(STTRAM))，以及其它类型。
电子系统通常包含多个处理资源(例如，一或多个处理器)，所述处理资源可从合适位置检索指令并执行所述指令和/或将所执行指令的结果存储到合适位置(例如，易失性和/或非易失性存储器)。处理器可包含多个功能单元，诸如算术逻辑单元(ALU)电路、浮点单元(FPU)电路和组合逻辑块，(例如)所述功能单元可用于通过对数据(例如，一或多个操作数)执行诸如AND、OR、NOT、NAND、NOR和XOR以及反相(例如，NOT)逻辑运算之类的逻辑运算而执行指令。例如，功能单元电路可用于经由多个运算对操作数执行诸如加法、减法、乘法及除法之类的算术运算。
在许多实例中，处理资源可在存储器装置(例如，包含多个存储器阵列)外部，并且可经由处理资源与存储器阵列之间的总线存取数据以执行指令集。然而，指令中的数据值的存储和/或存取以及此类数据值从存储体到存储器装置外部的处理器的移动中的一或多个错误可能影响指令是否可按预期被执行以由外部处理资源执行操作。
发明内容
一方面，本申请涉及一种设备，所述设备包括：多个存储器单元阵列，所述多个存储器单元阵列形成在单个存储器芯片336，536上；比较器电路332，532，所述比较器电路被配置为比较由从所述多个阵列中选择的两个阵列108-0，108-1，308-0，308-1，508-0，508-1存储的数据值以确定由所述两个阵列108，308，508存储的所述数据值之间是否存在匹配；以及所述比较器电路332，532的输出部件333，533，所述输出部件被配置为响应于确定由所述两个阵列108-0，108-1，308-0，308-1，508-0，508-1存储的所述数据值之间的所述匹配而输出所述两个阵列108-0，108-1，308-0，308-1，508-0，508-1中的一个阵列的数据值。
另一方面，本申请涉及一种系统，所述系统包括：数据文件102，所述数据文件由形成在存储器芯片336，536上的至少两个阵列108-0，108-1，308-0，308-1，508-0，508-1冗余地存储；比较器电路332，532，所述比较器电路形成在所述存储器芯片336，536上并且被配置为比较由所述至少两个阵列108-0，108-1，308-0，308-1，508-0，508-1存储的单个数据文件102的数据值，以输出由从所述至少两个阵列中选择的两个阵列108-0，108-1，308-0，308-1，508-0，508-1存储的所述数据值之间不匹配或失配的通知；以及芯片外监测器部件339，539，所述芯片外监测器部件被配置为响应于所述通知而：确定是否要执行多个故障转移功能性中的至少一个故障转移功能性；以及响应于确定要执行至少一个故障转移功能性，确定为了执行所述至少一个故障转移功能性要执行所述多个故障转移功能性的哪些指令。
另一方面，本申请涉及一种用于操作存储器装置的方法，所述方法包括：在存储器芯片336，536的两个存储器单元阵列108-0，108-1，308-0，308-1，508-0，508-1上冗余地存储数据文件102，所述数据文件包含用于实现执行操作的数据值；比较由所述两个阵列108-0，108-1，308-0，308-1，508-0，508-1存储的所述数据文件102的所述数据值以确定所述数据值之间是否存在匹配；以及响应于确定所述数据值之间存在匹配，将所述数据值从所述两个阵列108-0，108-1，308-0，308-1，508-0，508-1中的一个阵列输出到芯片外功能性。
附图说明
图1A和1B是示出根据本公开的多个实施例在至少两个存储器单元阵列上存储单个数据文件的实例的示意图。
图2是根据本公开的多个实施例的存储器装置的一部分上的存储器单元阵列的实例的框图。
图3是示出根据本公开的多个实施例的用于比较由两个阵列存储的数据值的电路的实例的示意图。
图4是示出根据本公开的多个实施例的比较器部件电路的实例的示意图。
图5是示出根据本公开的多个实施例的耦合到比较器电路的两个阵列的实例的框图。
图6是根据本公开的多个实施例的用于确定由两个阵列存储的数据值之间的匹配的流程图。
具体实施方式
本公开包含与确定由两个阵列存储的数据值之间的匹配相关联的系统、设备和方法。在多个实施例中，一种设备包含多个存储器单元阵列，所述多个存储器单元阵列形成在单个存储器芯片上。所述设备进一步包含比较器电路，所述比较器电路被配置为比较由从所述多个阵列中选择的两个阵列存储的数据值以确定由所述两个阵列存储的所述数据值之间是否存在匹配。所述设备进一步包含所述比较器电路的输出部件，所述输出部件被配置为响应于确定由所述两个阵列存储的所述数据值之间的所述匹配而输出所述两个阵列中的一个阵列的数据值。
形成在单个存储器芯片上(例如，芯片上)在本文中旨在表示与存储器阵列(例如，如在108处所示并结合图1A和1B以及本文其它地方所描述)形成(例如，定位)在相同芯片上。如本文所使用的“存储器阵列”是通用术语，所述通用术语旨在包含结合图2示出和描述的存储体组213、存储体214和/或存储体区段216(例如，在DRAM配置中，但是存储器阵列不限于在DRAM配置中)。在许多实施例中，存储器区段216可对应于DRAM存储器阵列和/或存储体的“子阵列”。
相比之下，形成在不同芯片上(例如，芯片外)在本文中旨在表示形成(例如，定位)在与执行从芯片上接收(例如，发送)的指令(例如，以数据值序列编码)相关联的芯片上，所述指令由外部处理资源(例如，如在338处示出并结合图3以及本文其它地方描述的功能性)执行操作。监测器(例如，如在339处所示并结合图3所述)也可形成在芯片外(例如，耦合到至少一个功能性338)以接收确定由两个阵列存储的指令的数据值之间不匹配的通知。
基于执行由存储器阵列存储并从存储器阵列存取的数据值(指令)序列来执行功能可以是许多自动化系统的组成部分。使用所述数据值的系统可以基于所述数据值是否匹配来管理功能(包含对于预防产品损坏、人员安全和/或可靠操作至关重要的自动化功能)的执行。有助于自动化系统的功能的适当执行对于预防包含此类自动化系统的产品(例如，诸如汽车、火车、飞机、火箭、空间站等自主交通工具，等等)的损坏和/或使用和/或靠近此类自动化系统的人员(例如，自主交通工具的乘客、骑自行车者、行人、观察者等等)的安全是至关重要的。
因此，在此类实施方案中利用的自动化系统可受益于为了执行有助于自动化系统的功能而要执行的所存储的数据值中的较低错误率(例如，相对于被认为对于诸如蜂窝电话、智能电话、个人计算机等其它实用程序可接受的错误率)。因此，由两个阵列冗余地存储的数据值(指令)之间的匹配的确定和/或本文描述的没有此匹配的通知可以增强对包含此类自动化系统的产品的损坏预防和/或使用和/或靠近此类自动化系统的人员的安全。
本文的附图遵循编号惯例，其中附图标记的第一数字或多个数字对应于图号，而其余数字表示附图中的元件或部件。可以通过使用类似数字表示不同附图之间的类似元件或部件。例如，108可指代图1A中的元件“08”，而类似元件可以在图3中指代为308。
图1A和1B是示出根据本公开的多个实施例的在至少两个阵列上冗余地存储单个数据文件的实例的示意图100。两个存储器单元阵列由108-0处的阵列X和108-1处的阵列Y表示，但是在许多实施例中，单个数据文件102可被存储在两个以上阵列中，并且可从所述两个以上阵列中选择两个阵列以用于数据值的比较，如本文所述。单个数据集或文件102可以是或可包含多个数据值，所述数据值被编码为为了执行操作(例如，用于控制自主交通工具朝向到达预期目的地的行进的制动、加速、转向等等)而执行的指令。本文所提及的单个数据文件102也可以或替代地被称为数据、数据集等。在各种上下文中，数据还可包含控制信息或可执行指令。
单个数据文件102可使用k位数据总线104从例如主机(未示出)接收，其中k可表示在某个时间(例如，在计算机的一个周期中)接收的单个数据文件102中的数据值的数量(位数)。在多个实施例中，如在图1A和1B中所示的实例中，由k位数据总线104接收的数据值的数量可以是16，但是实施例不限于16位数据总线。
可使用耦合到k位数据总线的解串器105将k位数据解串为n个部分。k位数据的n个部分可经由kn位数据总线107移动(例如，电子传输)到两个阵列中的至少一个阵列(例如，移动到阵列108-0和/或阵列108-1)。在多个实施例中，如在图1A和1B所示的实例中，经由kn位数据总线107移动的数据值的数量可以是256(＝16×16)，但是实施例不限于256位数据总线。k位数据的n个部分可作为单个数据文件102冗余地存储在两个阵列上。
如图1A所示，在一些实施例中，单个数据文件102可经由单独地耦合到两个单独阵列(例如，分别耦合到阵列108-0和阵列108-1)的两组数据线(例如，kn位数据总线107-0和107-1)并行冗余地存储在两个阵列上。kn位数据总线107-0和107-1各自可以是将冗余单个数据文件(例如，重复数据值)移动到两个单独阵列108-0和108-1中的每个阵列的多个物理数据线。
如图1B所示，在一些实施例中，单个数据文件102可经由耦合到两个阵列中的第一阵列(例如，阵列108-0)的一组数据线107存储在所述第一阵列上。可以对存储在第一阵列108-0上的单个数据文件执行复制功能109以将单个数据文件102冗余地存储在第二阵列108-1上。
图2是根据本公开的多个实施例的存储器装置210的一部分上的存储器单元阵列的实例的框图。如本文所述，可在单个存储器芯片上形成多个存储器单元阵列。图2中所示的存储器装置210的部分可形成(例如，包含)在单个存储器芯片上(例如，可在芯片上)。在许多实施例中，在芯片上还旨在表示与耦合到多个阵列的控制器211和/或感测电路212形成在相同芯片上。
控制器211(例如，存储体控制逻辑和定序器)可包含控制电路，所述控制电路为硬件、固件或软件或它们的组合的形式。作为实例，控制器211可包含状态机、定序器和/或一些其它类型的控制电路，其可以耦合到印刷电路板的专用集成电路(ASIC)的形式来实施。在许多实施例中，控制器211可与主机(未示出)位于相同位置(例如，在片上系统(SOC)配置中)。
主机和/或专用部件可包含在其上形成有存储器装置210的芯片外部(芯片外)的多个处理资源(例如，一或多个处理器、微处理器或某种其它类型的控制电路)。外部处理资源能够(例如，经由控制器211)存取存储器装置210以对从存储器装置210移动的数据值执行操作。至少一些操作可由与主机和/或专用部件相关联的各种功能性(例如，如在338处示出并结合图3以及本文其它地方描述的功能性)来执行。在多个实施例中，控制器211还可包含用于执行处理操作的多个处理资源。控制器211可对整个指令块(例如，与执行编码在单个数据文件中的指令相关联的命令)和数据执行地址解析，并指示(例如，控制)数据和命令的分配和存储进入阵列中的分配位置(例如，存储体组213、存储体214和/或存储体区段216)和/或外部目的地。
感测电路212可被配置为(例如，通过选择性地耦合到阵列中的存储器单元的特定行)感测由阵列存储的数据值。所感测的数据值可供比较器电路(例如，如在332处所示并结合图3以及本文其它地方所描述)存取，所述比较器电路被配置为比较由两个阵列存储的单个数据文件102的数据值以确定由两个阵列存储的数据值之间是否存在匹配。所述匹配可以在由其中冗余地存储数据值的两个阵列存储的单个数据文件102的数据值之间。
控制器211可被配置为(例如，从主机和/或功能性338)接收对所存储的单个数据文件102的请求。在多个实施例中，控制器211可被配置为指示比较器电路332存取由至少两个阵列存储的数据值以确定两个阵列之间是否存在匹配。
在多个实施例中，在芯片上也可旨在表示与比较器电路332形成在相同芯片上，所述比较器电路可包含输出部件(例如，如在333所示并结合图3以及本文其它地方所描述)。在许多实施例中，在芯片上也可旨在表示与解串器105和/或串行化器(例如，在如334处所示并结合图3以及本文其它地方所描述)以及相关联的数据线(例如，总线104和107)形成在相同芯片上。
可以不同方式实施多个阵列108，所述多个阵列与存储器装置210一起形成在芯片上并且其上由在许多实施例中至少两个阵列冗余地存储有单个数据文件102。在多个实施例中，其上冗余地存储有单个数据文件102的两个阵列可各自对应于形成在芯片上的不同存储体组(例如，存储体组213-0、213-1、213-2和213-N，但是不同存储体组的数量不限于四个)。每个不同的存储体组可以具有形成在芯片上的多个存储体(例如，存储体214-0、214-1、214-2和214-M，但是存储体的数量不限于四个)。在许多实施例中，两个阵列可各自对应于形成于芯片上的不同存储体。不同的存储体可从存储体214-0、214-1、214-2和214-M中选择。在许多实施例中，两个阵列可各自对应于形成于芯片上的单个存储体(例如，存储体214-0以及其它可能的存储体)的不同部分(例如，区段216-0、216-1、216-2和216-P，但是区段的数量不限于四个)。
在各种实施例中，多个存储体214-0、...、214-M的多个存储体组213-0、...、213-N中的任何两个存储体组，和/或在芯片上的各个位置处的多个区段216-0、...216-P可被选择用于单个数据文件102的冗余存储和/或用于存储在其上的数据值的比较以确定可能的匹配。对在哪个阵列上存储单个数据文件102的确定可能受到单个数据文件的大小(例如，数据值的数量)以及其它可能考虑因素的影响。例如，在对两个阵列的其它可能选择中，可选择图2所示的四个存储体组213中的两个存储体组，可选择存储体组213-0中的四个存储体214中的两个存储体，或者可选择两个不同存储体组中的每个存储体组中的一个存储体，和/或可选择存储体214-0中的四个区段216中的两个区段，或者可选择三个不同存储体中的每个存储体中的一个区段。
在多个实施例中，从多个阵列中选择的用于单个数据文件102的冗余存储的两个阵列可各自以DRAM配置形成在芯片上。本文描述的电路的实施方案可用于确定例如由DRAM配置中的两个阵列存储的数据值之间的匹配，所述DRAM配置符合诸如由JEDEC公布的那些协议，包含DDR3、DDR4等。
取决于芯片上的存储器装置210和/或阵列213、214、216的架构，其上冗余地存储有单个数据文件102的阵列可能未在物理上彼此接近(例如，邻近和/或邻接)。例如，考虑到布线和/或管芯尺寸考虑因素，阵列213、214、216可(例如，经由通道217和/或219)彼此物理分离。
图3是示出根据本公开的多个实施例的用于比较由两个阵列存储的数据值的电路的实例的示意图。如本文所述，可在芯片336上形成多个存储器单元阵列，并且在一些实施例中，单个数据文件102可由所述多个阵列中的两个阵列(例如，在308-0处的阵列X和在308-1处的阵列Y)中的每个阵列冗余地存储。在多个实施例中，包含两个阵列308-0和308-1的多个阵列可各自以相同的存储器单元配置形成于芯片336上。相同配置可促进比较器电路332对从两个阵列308-0和308-1经由相应的数据线(例如，kn位数据总线)307-0和307-1存取的冗余存储的数据值的比较和匹配。
例如，多个阵列中的每个阵列(例如，如在213、214和/或216处所示并结合图2所描述)可被配置为DRAM电路，在所述DRAM电路中，存储体组213中的每个存储体组可包含相同数量的存储体214，并且存储体214中的每个存储体可包含相同数量的区段216(例如，子阵列)。每个存储体214和/或区段216可包含相同数量的行的存储器单元。每行可包含相同数量的存储器单元，由此每个存储体214和/或区段216可包含相同数量的列的存储器单元。DRAM配置中的存储器单元可各自形成为一个存取装置(例如，晶体管)和一个存储元件(例如，电容器)1T1C存储器单元，其各自可耦合到感测电路212中的感测放大器(未示出)。然而，实施例不限于此，使得一些实施例可具有2T2C DRAM配置(例如，其中每个存储器单元可耦合到感测电路212中的感测放大器和/或计算部件(未示出))或其它配置(例如，3T配置以及其它可能的配置)中的存储器单元。
比较器电路332可被配置为比较由从多个阵列中选择的两个阵列308-0和308-1存储的数据值以确定由两个阵列存储的数据值之间是否存在匹配。如本文所述，单个数据文件102可由两个阵列中的每个阵列冗余地存储，并且比较器电路332可被配置为比较由两个阵列存储的单个数据文件的数据值。比较器电路332可与多个阵列一起形成(例如，定位)在芯片336上。比较器电路332可位于芯片336上的各个位置(例如，考虑到布线和/或定时考虑因素)。
比较器电路332可进一步被配置为基于可调失配阈值次数和/或由两个阵列存储的单个数据文件102中的数据值的此类失配的位置来确定数据值之间是否存在匹配。在多个实施例中，可调失配阈值次数可以是0至10次失配，其可基于多个参数(例如，单个数据文件102中的数据值的数量)来调整。可调阈值次数可被调整为没有失配(0次失配)。例如，当由功能性338实现和/或控制的操作的适当执行可能影响乘客和/或旁观者的安全时，可选择0次失配作为阈值次数(例如，在许多其它可能的操作中，自主汽车的制动和/或规避操纵以避免与另一汽车和/或行人碰撞)。因此，形成在芯片336上的多个存储器单元阵列和/或比较器电路332可以形成(例如，定位)在自主交通工具上，以及各种其它可能的位置和/或实施方案。
比较器电路333的输出部件332可被配置为响应于确定由两个阵列存储的数据值之间的匹配而输出两个阵列中的一个阵列的数据值(例如，从阵列308-0或阵列308-1输出数据值)。例如，当比较器电路332确定由阵列308-0和阵列308-1存储的单个数据文件102的数据值之间存在匹配时，输出部件333可从两个阵列中的选定阵列(例如，默认阵列)输出数据值。
输出部件333可进一步被配置为将数据值从一个阵列发送到形成于芯片336上的串行化器334以输出到形成于芯片337之外的功能性338。串行化器334可被配置为将单个数据文件102的经由数据总线(例如，kn位数据总线)307从两个阵列308-0、308-1中的一个阵列移动到串行化器334的n个部分重构为单个数据值(位)序列。单个数据文件102的单个数据值序列可经由数据总线(例如，k位数据总线)304从串行化器334发送到功能性338。图3所示的功能性338可以是实现和/或控制各种操作的多个芯片外功能性中的一个芯片外功能性(例如，每个功能性可以实现和/或控制与由另一功能性实现和/或控制的那些操作不同的单个操作和/或一组操作的执行)。(例如，通过控制器211)识别(例如，通过主机和/或功能性)正在请求哪个特定的单个数据文件可以实现确定单个数据文件102的单个数据值序列所要被发送到的特定芯片外功能性。
在多个实施例中，可响应于由比较器电路332通过比较由阵列308-0和阵列308-1存储的单个数据文件102的数据值确定不匹配而发送不匹配的通知335。通知335可被发送到监测器部件339，所述监测器部件耦合到功能性338和/或功能性的一部分。接收到此通知335可以向监视部件339指示：可依赖由两个阵列存储的数据值(指令)序列而没有数据错误，并且旨在由功能性338执行的功能将被禁用(例如，由于可能由于错误指令的执行而发生的非预期结果)。响应于对由三个阵列中的至少两个阵列存储的数据值之间不匹配或失配的确定和通知335，监测器部件339可实现执行用于故障转移功能性(未示出)(例如，具有存储在芯片337之外的存储器中的指令的指定功能性)的指令。在多个实施例中，故障转移功能性可被执行以执行替代功能来代替所禁用的功能(例如，靠边停车并将自主汽车停放在可用停车位中等等)。
在多个实施例中，通知335还可响应于由比较器电路332确定由阵列308-0和308-1冗余地存储的数据值之间的匹配而被发送。确认对匹配的确定的通知335可被发送到功能性338、监测器部件339和/或被发送到主机。
可由特定信号(例如，数据值0)提供通过比较由阵列308-0和308-1存储的单个数据文件102的数据值确定不匹配的通知335。相比之下，可由不同信号(例如，数据值1)提供通过比较由阵列308-0和308-2存储的数据值确定匹配的通知335。
在许多实施例中，不匹配或匹配的通知335可在芯片337之外直接发送到功能性338、监测器部件339和/或经由专用数据线和/或引脚发送到主机，如图3中所指示。在许多实施例中(例如，其中可能不存在专用数据线和/或引脚)，通知335可经由串行化器334和/或先进/先出(FIFO)队列(未示出)发送。在许多实施例中，FIFO队列可用于确定串行化器334的输出顺序。在多个实施例中，通知335可直接或经由串行化器334和/或FIFO队列在芯片337之外发送到故障转移功能性以快速实现用于替代功能的指令的执行。通知335可作为包含在由串行化器334和/或FIFO队列输出的数据突发的特定位置(例如，最后一个单位间隔)的信号(例如，数据值0或1)来发送。替代地或另外，通知335可被发送到芯片336上的控制器211以确定是否将通知335在芯片337之外发送到功能性338、监测器部件339、故障转移功能性，和/或发送到主机以确定替代功能。
在多个实施例中，响应于比较器电路332对匹配的确定，单个数据文件102的n个部分可在芯片336上从比较器电路332发送到串行化器334。由串行化器334重构的单个数据文件102的单个数据值序列可从串行化器334在芯片337之外发送到功能性338，而不将通知335发送到监测器部件339。相比之下，响应于比较器电路332对不匹配的确定，通知335可以在芯片337之外发送到监测器部件339。
在多个实施例中，监测器部件339可被配置为响应于通知335的输入(例如，当比较器电路332确定通知不匹配时)而决定是否实现功能和/或实现何种功能。监测器部件339还可被配置用于输入来自(例如，自主交通工具的)多个其它部件和/或系统的多个信号和/或数据，以有助于做出是否实现功能和/或实现何种功能的决定。监测器部件339还可被配置为连续地实现故障转移功能性和/或执行替代功能(例如，直到对于所请求的单个数据文件在两个阵列之间存在匹配为止，或者直到在中断后已经恢复对存储器装置210的供电为止，等等)。
图4是示出根据本公开的多个实施例的比较器部件440的实例的示意图。图4中所示的比较器部件440可耦合到在332处示出并结合图3以及本文其它地方描述的比较器电路或可以是其一部分。
在具有从用于冗余地存储单个数据文件102的多个阵列中选择的两个阵列的多个实施例中，比较器电路332的一个比较器部件440可对应于两个阵列。例如，当多个阵列是从多个阵列中选择的两个阵列(例如，阵列308-0和308-1)时，一个比较器部件440可对应于两个阵列的配对。比较器部件440可被配置为经由与由两个阵列(例如，阵列X和阵列Y)存储的每个配对数据值相对应的逻辑门(例如，逻辑门442-0、442-1、...、442-Q)比较两个配对数据值(例如，数据值x0和y0、x1和y1、...、xQ和yQ)。
在多个实施例中，n位比较器部件440可比较冗余地存储在两个阵列中(例如，经由kn位数据总线107-0和107-1从阵列X和阵列Y存取)的所有kn个配对数据值(位)。例如，可使用对应的逻辑门逻辑门442-0、442-1、...、442-Q来分析用于冗余地存储在阵列X和Y中的单个数据文件102的所有配对数据值x0和y0、x1和y1、...、xQ和yQ，以确定在配对数据值中的每个配对数据值之间是否存在匹配。逻辑门442中的每个逻辑门可以是或可包含XNOR逻辑门，如图4所示，但是实施例不限于XNOR逻辑门。当从两个阵列存取的特定配对数据值匹配时，XNOR逻辑门可以输出特定信号(例如，数据值1)，而当从两个阵列存取的不同配对数据值不匹配时，XNOR逻辑门可以输出不同信号(例如，数据值0)。
由三个比较器部件440确定的差异指示符可用于指示配对的数据值的比较是否指示两个阵列的配对的匹配。例如，当来自阵列X和阵列Y的所有配对数据值匹配(X＝Y)时，逻辑门444可输出特定的差异指示符信号(例如，数据值1)，这由来自多个逻辑门442的匹配信号(例如，所有数据值1)的输出来确定。相比之下，当来自阵列X和阵列Y的所有配对数据值不匹配(X≠Y)时，逻辑门444可输出不同的差异指示符信号(例如，数据值0)，这由来自多个逻辑门442的非匹配信号(例如，至少一个数据值0)的输出来确定。逻辑门444可以是或可包含AND逻辑门，如图4所示，但是实施例不限于AND逻辑门。
图5是示出根据本公开的多个实施例的耦合到比较器电路的两个阵列的实例550的框图。如图5所示的实例550中所示，在多个实施例中，两个阵列(例如，508-0处的阵列X和508处的阵列Y)可在芯片536上(例如，经由两组数据线507-0和507-1)耦合到比较器电路532的相应比较器部件540。阵列508各自可在213、214和216处所示并结合图2描述的替代实施例中的一或多个替代实施例中形成。比较器部件540可如440处所示形成并如结合图4所描述地操作，或者比较器部件540可以不同配置形成(例如，在所述配置中具有不同逻辑门442和/或444或其它差异)。
在多个实施例中，比较器部件540可以可选择地耦合到比较器电路532的输出使能器552。比较器电路532的输出部件533可被配置为响应于确定由两个阵列存储的数据值之间的匹配而输出其中冗余地存储有单个数据文件102的两个阵列中的一个阵列的数据值。其上可冗余地存储有单个数据文件102的至少两个阵列可以是可存取的(例如，由位于芯片536上的控制器211和/或功能性538、监测器部件539和/或形成在芯片537外的主机经由单个网络套接字存取，并且不可经由用于冗余存储器的对应冗余网络套接字存取。
输出使能器552可被配置为响应于输出使能器552确定在多个实施例中由其中冗余地存储有单个数据文件102的两个阵列存储的数据值之间的匹配而实现输出部件533的激活。例如，当单个数据文件102的数据值在两个阵列508-0和508-1之间匹配(如相应的比较器部件540所确定的)时，输出使能器552可向输出部件533发送激活信号(例如，数据值1)。输出使能器552可进一步被配置为响应于输出使能器552确定由两个阵列存储的数据值之间不匹配而实现向形成在芯片537外的监测器部件539输出通知535(例如，如335处所示并结合图3所描述)。
例如，使能信号(例如，数据值1)可由输出使能器552的逻辑门输出以实现输出部件533的激活和/或提供通知535。输出使能器552的逻辑门可以是或可包含OR逻辑门，但是实施例不限于OR逻辑门。
所激活的输出部件533可被配置为(例如，作为多路复用器)响应于确定由两个阵列存储的数据值之间的匹配而在第一总线555-0与第一阵列(例如，在508-0处的阵列X)的耦合和第二总线555-1与第二阵列(例如，在508-1处的阵列Y)的耦合之间进行选择。从第一阵列或第二阵列存取的数据值可经由数据总线507(例如，在307处所示并结合图3描述的kn位数据总线)移动到串行化器534。串行化器534可将从第一阵列或第二阵列存取的数据值作为单个数据文件102的单个数据值序列经由数据总线504(例如，在304处所示并结合图3描述的k位数据总线)在芯片537之外发送。因此，输出部件533可实现向形成于芯片537之外的功能性538输出与来自第一阵列或第二阵列的匹配相对应的数据值。
验证部件554可被配置为指示所激活的输出部件533(例如，经由第一总线555-0与在508-0处的阵列X的选择和耦合或经由第二总线555-1与在508-1处的阵列Y的选择和耦合)输出有效匹配(例如，来自阵列X或阵列Y)的数据值。例如，验证部件554的逻辑门可输出特定的验证信号(例如，数据值0)，以实现经由所激活的输出部件533从在507-0处的阵列X输出数据值。相比之下，验证部件554的逻辑门可输出不同的验证信号(例如，数据值1)，以实现经由所激活的输出部件533从在507-1处的阵列Y输出数据值。验证部件554的逻辑门可以是或可包含AND逻辑门。在多个实施例中，AND逻辑门可具有耦合到NOT逻辑门的一个输入，但是实施例不限于AND逻辑门和/或NOT逻辑门。
选择部件556可被配置为响应于确定两个阵列中的第一阵列(例如，508-0处的阵列X)与第二阵列(例如，508-1处的阵列Y)之间的匹配而实现指示输出部件533选择第一阵列作为默认选项。在多个实施例中，默认选项可以是阵列X或阵列Y(例如，考虑布线和/或定时考虑因素)。
图6是根据本公开的多个实施例的用于确定由两个阵列存储的数据值之间的匹配的方法660的流程图。除非明确说明，否则本文描述的方法的要素不限于特定的顺序或序列。另外，本文描述的多个方法实施例或其要素可以在相同或基本相同的时间点执行。
在框662处，在多个实施例中，方法660可包含由存储器装置(例如，如在210处所示并结合图2所描述)接收单个数据文件(例如，如在102处所示并结合图1以及本文其它地方所描述)。在框663处，方法660可包含将单个数据文件冗余地存储在形成于芯片上的两个存储器单元阵列上(例如，如结合图1和2以及本文其它地方所描述)。在框664处，方法660可包含比较由两个阵列存储的单个数据文件的数据值以确定在由两个阵列存储的数据值之间是否存在匹配(例如，如结合图1和3至5以及本文其它地方所描述)。在框665处，方法660可包含响应于确定由两个阵列存储的数据值之间的匹配而输出两个阵列中的一个阵列的数据值(例如，如结合图1、3至5以及本文其它地方所描述)。
在多个实施例中，方法660可包含中断被供应到形成于芯片上的存储器装置的电力。中断电力可导致至少部分地基于中断电力来禁用通过执行由芯片上的单个数据文件存储的指令而执行的功能。响应于功能被禁用，方法660可包含输出所禁用的功能的通知(例如，如在335处所示并结合图3以及本文其它地方所描述)，以实现存储在芯片之外的故障转移功能性以执行替代功能(例如，代替所禁用的功能)。
在本公开的以上详细描述中，参考形成本公开的一部分并且其中通过说明示出本公开的一或多个实施例可如何实践的附图。足够详细描述这些实施例以使本领域的一般技术人员能够实践本公开的实施例，并且应当理解，可以在不脱离本公开的范围的情况下利用其它实施例并做出工艺、电气和结构改变。
如本文所使用的，特别是关于附图所使用的，带连字符数字和/或诸如“X”、“Y”、“N”、“M”等符号的附图标记(例如，图2中的213-0、213-1、213-2和213-N)指示可包含如此指定的多个特定特征。还应当理解，本文使用的术语仅用于描述特定实施例，而不意图限制。如本文所使用的，除非上下文另有明确规定，否则单数形式“一(a/an)”和“该”包含单数和复数指代物，“多个”、“至少一个”和“一或多个”也是如此(例如，多个存储器阵列可指代一或多个存储器阵列)，而“多个”旨在指代一个以上的此类事物。此外，在整个申请中，词语“可能”和“可以”以允许含义(即，有……的潜在性、能够)而不是强制性含义(即，必须)使用。术语“包含”及其派生词是指“包含但不限于”。视上下文而定，术语“被耦合”和“耦合”是指物理上直接或间接地连接以访问和/或移动(传输)指令(例如，控制信号、地址信号等)和数据。视上下文而定(例如，一或多个数据单元或“位”)，术语“数据”和“数据值”在本文中可互换使用，并且可具有相同含义。
尽管本文已经示出和描述了包含阵列、比较器电路、比较器部件、输出使能器、验证部件、输出部件、功能性、监测器部件以及用于确定由三个阵列存储的数据值之间的匹配的其它电路的各种组合和配置的示例性实施例，但是本公开的实施例不限于本文明确叙述的那些组合。阵列、比较器电路、比较器部件、输出使能器、验证部件、输出部件、功能性、监测器部件以及本文所公开的用于确定由三个阵列存储的数据值之间的匹配的其它电路的其它组合和配置明确地包含在本公开的范围内。
尽管已在本文中示出和描述特定实施例，但是本领域的一般技术人员应当明白，意图实现相同结果的布置可取代所示的特定实施例。本公开旨在涵盖本公开的一或多个实施例的调整或变化。应当理解，以上描述是以说明性的方式进行的，而不是限制性的。通过阅读以上描述，以上实施例的组合以及本文未具体描述的其它实施例对于本领域技术人员将是显而易见的。本公开的一或多个实施例的范围包含其中使用上述结构和过程的其它应用。因此，本公开的一或多个实施例的范围应当参考所附权利要求以及此类权利要求所赋予的等同物的全部范围来确定。
在前述具体实施方式中，出于简化本公开的目的，将一些特征一起分组在单一实施例中。本公开的方法不应被解译为反映本公开的所公开实施例必须使用比每个权利要求中明确叙述的特征更多的特征的意图。相反，如以下权利要求所反映的，本发明主题在于少于单个公开实施例的所有特征。因此，特此将所附权利要求并入具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (10)

1.一种设备，其包括：
多个存储器单元阵列，所述多个存储器单元阵列形成在单个存储器芯片上；
比较器电路，所述比较器电路被配置为比较由从所述多个阵列中选择的两个阵列存储的数据值以基于由所述两个阵列存储的数据值的可调失配阈值次数来确定由所述两个阵列存储的所述数据值之间是否存在匹配；以及
所述比较器电路的输出部件，所述输出部件被配置为响应于确定由所述两个阵列存储的所述数据值之间的所述匹配而输出所述两个阵列中的一个阵列的数据值。
2.根据权利要求1所述的设备，其中所述比较器电路被配置为比较由所述两个阵列存储的单个数据集的数据值。
3.根据权利要求1所述的设备，其中所述两个阵列各自以相同的存储器单元配置形成在所述单个存储器芯片上。
4.根据权利要求1所述的设备，其中：
形成在所述单个存储器芯片上的所述多个存储器单元阵列形成在自主交通工具上；以及
所述设备包括所述单个存储器芯片之外的其它存储器，所述其它存储器存储可执行用于故障转移功能性的指令，所述指令响应于确定由所述两个阵列存储的所述数据值之间不匹配而执行。
5.根据权利要求1所述的设备，其中所述可调阈值次数被调整为没有失配。
6.根据权利要求1所述的设备，其进一步包括：
所述比较器电路的两个比较器部件，所述两个比较器部件对应于从所述多个阵列中选择的所述两个阵列；
所述比较器电路的输出使能器，所述输出使能器被配置为响应于所述输出使能器确定由所述两个阵列存储的所述数据值之间的匹配而实现所述输出部件的激活；以及
所述比较器电路的验证部件，所述验证部件被配置为指示激活的输出部件输出所述匹配的所述数据值。
7.根据权利要求1所述的设备，其进一步包括所述比较器电路的输出使能器，所述输出使能器被配置为响应于所述输出使能器确定由所述两个阵列存储的所述数据值之间的不匹配而实现向形成在所述单个存储器芯片之外的监测器部件输出通知。
8.根据权利要求1所述的设备，其进一步包括：
所述输出部件进一步被配置为：
响应于确定由所述两个阵列存储的所述数据值之间的匹配，在第一总线与第一阵列的耦合和第二总线与第二阵列的耦合之间进行选择；以及
输出与来自所述两个阵列中的所述一个阵列的所述匹配相对应的所述数据值以用于所述单个存储器芯片之外的功能性。
9.根据权利要求1所述的设备，其进一步包括选择部件，所述选择部件被配置为响应于确定所述两个阵列中的第一阵列与第二阵列之间的所述匹配而实现指示所述输出部件选择所述第一阵列作为默认选项。
10.一种设备，其包括：
多个存储器单元阵列，所述多个存储器单元阵列形成在单个存储器芯片上；
比较器电路，所述比较器电路被配置为比较由从所述多个阵列中选择的两个阵列存储的数据值以确定由所述两个阵列存储的所述数据值之间是否存在匹配，其中所述比较器电路包括：
两个比较器部件，所述两个比较器部件对应于从所述多个阵列中选择的所述两个阵列；
输出使能器，所述输出使能器经配置以响应于由所述输出使能器确定由所述两个阵列存储的所述数据值之间的所述匹配来使能输出部件的激活；
验证部件，所述验证部件经配置以指示所述匹配的所述数据值由经激活的所述输出部件输出；以及
经激活的所述输出部件经配置以响应于由所述两个阵列存储的所述数据值之间的所述匹配的所述确定以及所述验证部件的所述指示而输出所述两个阵列中的一者的数据值。
CN201980010950.3A 2018-01-31 2019-01-15 确定由若干阵列存储的数据值之间的匹配 Active CN111684423B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/885,316 2018-01-31
US15/885,316 US10437557B2 (en) 2018-01-31 2018-01-31 Determination of a match between data values stored by several arrays
PCT/US2019/013613 WO2019152182A1 (en) 2018-01-31 2019-01-15 Determination of a match between data values stored by several arrays

Publications (2)

Publication Number Publication Date
CN111684423A CN111684423A (zh) 2020-09-18
CN111684423B true CN111684423B (zh) 2022-04-05

Family

ID=67393444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980010950.3A Active CN111684423B (zh) 2018-01-31 2019-01-15 确定由若干阵列存储的数据值之间的匹配

Country Status (5)

Country Link
US (3) US10437557B2 (zh)
EP (1) EP3746894B8 (zh)
KR (1) KR102307955B1 (zh)
CN (1) CN111684423B (zh)
WO (1) WO2019152182A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10437557B2 (en) * 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US11107555B2 (en) * 2019-10-02 2021-08-31 Kpn Innovations, Llc Methods and systems for identifying a causal link

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103136135A (zh) * 2011-12-02 2013-06-05 赛普拉斯半导体公司 用于存储器验证的内部数据比较
CN105493188A (zh) * 2013-07-26 2016-04-13 美光科技公司 用于使用感测电路执行比较运算的设备与方法
CN106415726A (zh) * 2014-03-31 2017-02-15 美光科技公司 用于比较存储器中数据模式的设备及方法
CN107004433A (zh) * 2014-06-05 2017-08-01 美光科技公司 存储器中的比较操作
CN107527660A (zh) * 2016-06-21 2017-12-29 Arm 有限公司 存储器的冗余方案

Family Cites Families (358)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380046A (en) 1979-05-21 1983-04-12 Nasa Massively parallel processor computer
JPS6032911B2 (ja) 1979-07-26 1985-07-31 株式会社東芝 半導体記憶装置
US4435792A (en) 1982-06-30 1984-03-06 Sun Microsystems, Inc. Raster memory manipulation apparatus
US4727474A (en) 1983-02-18 1988-02-23 Loral Corporation Staging memory for massively parallel processor
EP0214718A3 (en) 1985-07-22 1990-04-04 Alliant Computer Systems Corporation Digital computer
US5201039A (en) 1987-09-30 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Multiple address-space data processor with addressable register and context switching
US4843264A (en) 1987-11-25 1989-06-27 Visic, Inc. Dynamic sense amplifier for CMOS static RAM
US5276643A (en) 1988-08-11 1994-01-04 Siemens Aktiengesellschaft Integrated semiconductor circuit
JPH0713858B2 (ja) 1988-08-30 1995-02-15 三菱電機株式会社 半導体記憶装置
US5023838A (en) 1988-12-02 1991-06-11 Ncr Corporation Random access memory device with integral logic capability
US4958378A (en) 1989-04-26 1990-09-18 Sun Microsystems, Inc. Method and apparatus for detecting changes in raster data
US5253308A (en) 1989-06-21 1993-10-12 Amber Engineering, Inc. Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing
DE69132495T2 (de) 1990-03-16 2001-06-13 Texas Instruments Inc., Dallas Verteilter Verarbeitungsspeicher
US5034636A (en) 1990-06-04 1991-07-23 Motorola, Inc. Sense amplifier with an integral logic function
US5210850A (en) 1990-06-15 1993-05-11 Compaq Computer Corporation Memory address space determination using programmable limit registers with single-ended comparators
JP3361825B2 (ja) 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
JPH06103599B2 (ja) 1990-11-16 1994-12-14 三菱電機株式会社 半導体集積回路装置
US5325519A (en) 1991-10-18 1994-06-28 Texas Microsystems, Inc. Fault tolerant computer with archival rollback capabilities
FR2685973B1 (fr) 1992-01-03 1994-02-25 France Telecom Point memoire pour memoire associative.
KR950005095Y1 (ko) 1992-03-18 1995-06-22 문정환 양방향성 그로벌 비트 라인을 갖는 dram
KR940004434A (ko) 1992-08-25 1994-03-15 윌리엄 이. 힐러 스마트 다이나믹 랜덤 억세스 메모리 및 그 처리방법
KR950004854B1 (ko) 1992-10-08 1995-05-15 삼성전자 주식회사 반도체 메모리 장치
US5440482A (en) 1993-03-25 1995-08-08 Taligent, Inc. Forward and reverse Boyer-Moore string searching of multilingual text having a defined collation order
US5485373A (en) 1993-03-25 1996-01-16 Taligent, Inc. Language-sensitive text searching system with modified Boyer-Moore process
US5369622A (en) 1993-04-20 1994-11-29 Micron Semiconductor, Inc. Memory with isolated digit lines
US5754478A (en) 1993-04-20 1998-05-19 Micron Technology, Inc. Fast, low power, write scheme for memory circuits using pulsed off isolation device
WO1994026083A1 (en) * 1993-04-23 1994-11-10 Irvine Sensors Corporation Electronic module comprising a stack of ic chips
JP2663838B2 (ja) 1993-07-27 1997-10-15 日本電気株式会社 半導体集積回路装置
JP3252306B2 (ja) 1993-08-10 2002-02-04 株式会社日立製作所 半導体不揮発性記憶装置
TW260788B (zh) * 1993-09-01 1995-10-21 Philips Electronics Nv
JP3904244B2 (ja) 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
JP3251421B2 (ja) 1994-04-11 2002-01-28 株式会社日立製作所 半導体集積回路
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
JPH0831168A (ja) 1994-07-13 1996-02-02 Hitachi Ltd 半導体記憶装置
US5481500A (en) 1994-07-22 1996-01-02 International Business Machines Corporation Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories
US5615404A (en) 1994-10-31 1997-03-25 Intel Corporation System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals
US5638128A (en) 1994-11-08 1997-06-10 General Instrument Corporation Of Delaware Pixel interpolation filters for video decompression processor
US5724366A (en) 1995-05-16 1998-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
KR0146530B1 (ko) 1995-05-25 1998-09-15 김광호 단속제어회로를 구비한 반도체 메모리 장치와 제어방법
US7301541B2 (en) 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
JP2812262B2 (ja) 1995-08-31 1998-10-22 日本電気株式会社 連想記憶装置
US6385634B1 (en) 1995-08-31 2002-05-07 Intel Corporation Method for performing multiply-add operations on packed data
JP2817836B2 (ja) 1995-11-30 1998-10-30 日本電気株式会社 半導体メモリ装置
JP3356612B2 (ja) 1996-02-29 2002-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 高速な輪郭スムージング方法及び装置
US6092186A (en) 1996-05-07 2000-07-18 Lucent Technologies Inc. Apparatus and method for aborting un-needed instruction fetches in a digital microprocessor device
US5915084A (en) 1996-09-30 1999-06-22 Advanced Micro Devices, Inc. Scannable sense amplifier circuit
US5991209A (en) 1997-04-11 1999-11-23 Raytheon Company Split sense amplifier and staging buffer for wide memory architecture
JP3592887B2 (ja) 1997-04-30 2004-11-24 株式会社東芝 不揮発性半導体記憶装置
US6510098B1 (en) 1997-05-28 2003-01-21 Cirrus Logic, Inc. Method and apparatus for transferring data in a dual port memory
JPH1115773A (ja) 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体集積回路、コンピュータシステム、データ処理装置及びデータ処理方法
US5935263A (en) 1997-07-01 1999-08-10 Micron Technology, Inc. Method and apparatus for memory array compressed data testing
US6195734B1 (en) 1997-07-02 2001-02-27 Micron Technology, Inc. System for implementing a graphic address remapping table as a virtual register file in system memory
US6181698B1 (en) 1997-07-09 2001-01-30 Yoichi Hariguchi Network routing table using content addressable memory
US6025221A (en) 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US5991785A (en) 1997-11-13 1999-11-23 Lucent Technologies Inc. Determining an extremum value and its index in an array using a dual-accumulation processor
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US6163862A (en) 1997-12-01 2000-12-19 International Business Machines Corporation On-chip test circuit for evaluating an on-chip signal using an external test signal
JP3488612B2 (ja) 1997-12-11 2004-01-19 株式会社東芝 センス増幅回路
US5986942A (en) 1998-01-20 1999-11-16 Nec Corporation Semiconductor memory device
JPH11260057A (ja) 1998-03-13 1999-09-24 Nec Corp 半導体記憶装置
JPH11265995A (ja) 1998-03-17 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
JPH11306751A (ja) 1998-04-22 1999-11-05 Toshiba Corp 半導体記憶装置
US6005799A (en) 1998-08-06 1999-12-21 Silicon Aquarius Methods and circuits for single-memory dynamic cell multivalue data storage
US6141286A (en) 1998-08-21 2000-10-31 Micron Technology, Inc. Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines
US7409694B2 (en) 1998-09-09 2008-08-05 Microsoft Corporation Highly componentized system architecture with loadable virtual memory manager
JP2000173269A (ja) 1998-12-08 2000-06-23 Mitsubishi Electric Corp 半導体記憶装置
KR100381968B1 (ko) 1998-12-30 2004-03-24 주식회사 하이닉스반도체 고속동작용디램
US6389507B1 (en) 1999-01-15 2002-05-14 Gigabus, Inc. Memory device search system and method
US5999435A (en) 1999-01-15 1999-12-07 Fast-Chip, Inc. Content addressable memory device
US6134164A (en) 1999-04-22 2000-10-17 International Business Machines Corp. Sensing circuit for a memory cell array
US6741104B2 (en) 1999-05-26 2004-05-25 Micron Technology, Inc. DRAM sense amplifier for low voltages
US6157578A (en) 1999-07-15 2000-12-05 Stmicroelectronics, Inc. Method and apparatus for accessing a memory device
US6208544B1 (en) 1999-09-09 2001-03-27 Harris Corporation Content addressable memory cell providing simultaneous read and compare capability
US6578058B1 (en) 1999-10-06 2003-06-10 Agilent Technologies, Inc. System and method for comparing values from target systems
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6418498B1 (en) 1999-12-30 2002-07-09 Intel Corporation Integrated system management memory for system management interrupt handler independent of BIOS and operating system
JP4627103B2 (ja) 2000-01-18 2011-02-09 富士通セミコンダクター株式会社 半導体記憶装置及びその制御方法
WO2001057875A1 (fr) 2000-02-04 2001-08-09 Hitachi, Ltd. Dispositif semi-conducteur
WO2001065359A2 (en) 2000-02-29 2001-09-07 Peter Petrov Method and apparatus for building a memory image
US7028170B2 (en) 2000-03-08 2006-04-11 Sun Microsystems, Inc. Processing architecture having a compare capability
JP3983969B2 (ja) 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US6678678B2 (en) 2000-03-09 2004-01-13 Braodcom Corporation Method and apparatus for high speed table search
JP3822412B2 (ja) 2000-03-28 2006-09-20 株式会社東芝 半導体記憶装置
US6965648B1 (en) 2000-05-04 2005-11-15 Sun Microsystems, Inc. Source synchronous link integrity validation
KR100869870B1 (ko) 2000-07-07 2008-11-24 모사이드 테크놀로지스, 인코포레이티드 메모리 소자에서의 읽기 명령 수행 방법 및 ｄｒａｍ액세스 방법
US6466499B1 (en) 2000-07-11 2002-10-15 Micron Technology, Inc. DRAM sense amplifier having pre-charged transistor body nodes
US7302582B2 (en) 2000-08-21 2007-11-27 United States Postal Service Delivery point validation system
US6301164B1 (en) 2000-08-25 2001-10-09 Micron Technology, Inc. Antifuse method to repair columns in a prefetched output memory architecture
US6704828B1 (en) 2000-08-31 2004-03-09 Micron Technology, Inc. System and method for implementing data pre-fetch having reduced data lines and/or higher data rates
US6948056B1 (en) 2000-09-28 2005-09-20 Intel Corporation Maintaining even and odd array pointers to extreme values by searching and comparing multiple elements concurrently where a pointer is adjusted after processing to account for a number of pipeline stages
US6304477B1 (en) 2001-01-31 2001-10-16 Motorola, Inc. Content addressable magnetic random access memory
US6563754B1 (en) 2001-02-08 2003-05-13 Integrated Device Technology, Inc. DRAM circuit with separate refresh memory
US6650158B2 (en) 2001-02-21 2003-11-18 Ramtron International Corporation Ferroelectric non-volatile logic elements
US6807614B2 (en) 2001-07-19 2004-10-19 Shine C. Chung Method and apparatus for using smart memories in computing
US7546438B2 (en) 2001-07-19 2009-06-09 Chung Shine C Algorithm mapping, specialized instructions and architecture features for smart memory computing
ITRM20010531A1 (it) 2001-08-31 2003-02-28 Micron Technology Inc Dispositivo rilevatore a bassa potenza e alta tensione per memorie ditipo flash.
US7260672B2 (en) 2001-09-07 2007-08-21 Intel Corporation Using data stored in a destructive-read memory
US7062689B2 (en) 2001-12-20 2006-06-13 Arm Limited Method and apparatus for memory self testing
US20040073773A1 (en) 2002-02-06 2004-04-15 Victor Demjanenko Vector processor architecture and methods performed therein
US6707729B2 (en) 2002-02-15 2004-03-16 Micron Technology, Inc. Physically alternating sense amplifier activation
AU2003221680A1 (en) 2002-04-09 2003-10-27 The Research Foundation Of State University Of New York Multiplier-based processor-in-memory architectures for image and graphics processing
JP2003331598A (ja) 2002-05-13 2003-11-21 Mitsubishi Electric Corp 半導体記憶装置
US7406494B2 (en) 2002-05-14 2008-07-29 Texas Instruments Incorporated Method of generating a cycle-efficient bit-reverse index array for a wireless communication system
JP2003346484A (ja) 2002-05-23 2003-12-05 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6789099B2 (en) 2002-06-10 2004-09-07 International Business Machines Corporation Sense-amp based adder with source follower evaluation tree
US7054178B1 (en) 2002-09-06 2006-05-30 Etron Technology, Inc. Datapath architecture for high area efficiency
US6987693B2 (en) 2002-09-24 2006-01-17 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors
JP4133166B2 (ja) * 2002-09-25 2008-08-13 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7079407B1 (en) 2002-10-18 2006-07-18 Netlogic Microsystems, Inc. Content addressable memory (CAM) device including match line sensing
US20040076043A1 (en) * 2002-10-21 2004-04-22 Phoenix Technologies Ltd. Reliable and secure updating and recovery of firmware from a mass storage device
US6765834B2 (en) 2002-11-19 2004-07-20 Hewlett-Packard Development Company, L.P. System and method for sensing memory cells of an array of memory cells
US6731542B1 (en) 2002-12-05 2004-05-04 Advanced Micro Devices, Inc. Circuit for accurate memory read operations
KR100546307B1 (ko) 2002-12-05 2006-01-26 삼성전자주식회사 글로벌 입출력라인을 프리차지 및/또는 이퀄라이징하기위한 프리차지 회로를 구비하는 반도체 장치 및프리차지 및/또는 이퀄라이즈하는 트랜지스터의 레이아웃
US6888372B1 (en) 2002-12-20 2005-05-03 Altera Corporation Programmable logic device with soft multiplier
AU2002353406A1 (en) 2002-12-27 2004-07-22 Solid State System Co., Ltd. Nonvolatile memory unit with specific cache
US7346903B2 (en) 2003-02-04 2008-03-18 Sun Microsystems, Inc. Compiling and linking modules of a cycle-based logic design
US6768679B1 (en) 2003-02-10 2004-07-27 Advanced Micro Devices, Inc. Selection circuit for accurate memory read operations
US6819612B1 (en) 2003-03-13 2004-11-16 Advanced Micro Devices, Inc. Apparatus and method for a sense amplifier circuit that samples and holds a reference voltage
US6865122B2 (en) 2003-04-11 2005-03-08 Intel Corporation Reclaiming blocks in a block-alterable memory
US7454451B2 (en) 2003-04-23 2008-11-18 Micron Technology, Inc. Method for finding local extrema of a set of values for a parallel processing element
US7447720B2 (en) 2003-04-23 2008-11-04 Micron Technology, Inc. Method for finding global extrema of a set of bytes distributed across an array of parallel processing elements
US7574466B2 (en) 2003-04-23 2009-08-11 Micron Technology, Inc. Method for finding global extrema of a set of shorts distributed across an array of parallel processing elements
US9015390B2 (en) 2003-04-25 2015-04-21 Micron Technology, Inc. Active memory data compression system and method
DE10319271A1 (de) 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung
JP3898152B2 (ja) 2003-05-27 2007-03-28 ローム株式会社 演算機能付き記憶装置および演算記憶方法
ATE366985T1 (de) 2003-09-04 2007-08-15 Koninkl Philips Electronics Nv Integrierte schaltung und verfahren zum cache- umabbilden
US6956770B2 (en) 2003-09-17 2005-10-18 Sandisk Corporation Non-volatile memory and method with bit line compensation dependent on neighboring operating modes
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US7913125B2 (en) 2003-11-04 2011-03-22 Lsi Corporation BISR mode to test the redundant elements and regular functional memory to avoid test escapes
US6950771B1 (en) 2003-12-09 2005-09-27 Xilinx, Inc. Correlation of electrical test data with physical defect data
US7401281B2 (en) 2004-01-29 2008-07-15 International Business Machines Corporation Remote BIST high speed test and redundancy calculation
US7631236B2 (en) 2004-01-29 2009-12-08 International Business Machines Corporation Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method
JP4819316B2 (ja) 2004-02-23 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US7088606B2 (en) 2004-03-10 2006-08-08 Altera Corporation Dynamic RAM storage techniques
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7120063B1 (en) 2004-05-07 2006-10-10 Spansion Llc Flash memory cell and methods for programming and erasing
US8522205B2 (en) 2004-05-18 2013-08-27 Oracle International Corporation Packaging multiple groups of read-only files of an application's components into multiple shared libraries
JP2006127460A (ja) 2004-06-09 2006-05-18 Renesas Technology Corp 半導体装置、半導体信号処理装置、およびクロスバースイッチ
US7061817B2 (en) 2004-06-30 2006-06-13 Micron Technology, Inc. Data path having grounded precharge operation and test compression capability
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7434024B2 (en) 2004-08-30 2008-10-07 Ati Technologies, Inc. SIMD processor with register addressing, buffer stall and methods
US20060069849A1 (en) 2004-09-30 2006-03-30 Rudelic John C Methods and apparatus to update information in a memory
US7685365B2 (en) 2004-09-30 2010-03-23 Intel Corporation Transactional memory execution utilizing virtual memory
US20060149804A1 (en) 2004-11-30 2006-07-06 International Business Machines Corporation Multiply-sum dot product instruction with mask and splat
US7230851B2 (en) 2004-12-23 2007-06-12 Sandisk Corporation Reducing floating gate to floating gate coupling effect
KR100673901B1 (ko) 2005-01-28 2007-01-25 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US7543119B2 (en) 2005-02-10 2009-06-02 Richard Edward Hessel Vector processor
US7624313B2 (en) 2005-03-28 2009-11-24 Hewlett-Packard Development Company, L.P. TCAM BIST with redundancy
US7187585B2 (en) 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7196928B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7193898B2 (en) 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
KR100720644B1 (ko) 2005-11-17 2007-05-21 삼성전자주식회사 메모리 장치 및 메모리 그 동작 방법
JP4804479B2 (ja) 2005-12-13 2011-11-02 スパンション エルエルシー 半導体装置およびその制御方法
JP4761959B2 (ja) * 2005-12-26 2011-08-31 株式会社東芝 半導体集積回路装置
JP5129450B2 (ja) 2006-01-16 2013-01-30 ルネサスエレクトロニクス株式会社 情報処理装置
US8077533B2 (en) 2006-01-23 2011-12-13 Freescale Semiconductor, Inc. Memory and method for sensing data in a memory using complementary sensing scheme
JP4989900B2 (ja) 2006-01-31 2012-08-01 ルネサスエレクトロニクス株式会社 並列演算処理装置
US7400532B2 (en) 2006-02-16 2008-07-15 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
KR100755370B1 (ko) 2006-04-17 2007-09-04 삼성전자주식회사 반도체 메모리 장치
TW200828333A (en) 2006-04-28 2008-07-01 Samsung Electronics Co Ltd Sense amplifier circuit and sense amplifier-based flip-flop having the same
US7752417B2 (en) 2006-06-05 2010-07-06 Oracle America, Inc. Dynamic selection of memory virtualization techniques
US7372715B2 (en) 2006-06-14 2008-05-13 Micron Technology, Inc. Architecture and method for NAND flash memory
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7724559B2 (en) 2006-07-14 2010-05-25 International Business Machines Corporation Self-referenced match-line sense amplifier for content addressable memories
US7443729B2 (en) 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
US7885119B2 (en) 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7692466B2 (en) 2006-08-18 2010-04-06 Ati Technologies Ulc Sense amplifier based flip-flop
US7805587B1 (en) 2006-11-01 2010-09-28 Nvidia Corporation Memory addressing controlled by PTE fields
US8151082B2 (en) 2007-12-06 2012-04-03 Fusion-Io, Inc. Apparatus, system, and method for converting a storage request into an append data storage command
US7471536B2 (en) 2006-12-08 2008-12-30 Texas Instruments Incorporated Match mismatch emulation scheme for an addressed location in a CAM
US7460387B2 (en) 2007-01-05 2008-12-02 International Business Machines Corporation eDRAM hierarchical differential sense amp
US7743303B2 (en) 2007-01-22 2010-06-22 Micron Technology, Inc. Defective memory block remapping method and system, and memory device and processor-based system using same
US7937535B2 (en) 2007-02-22 2011-05-03 Arm Limited Managing cache coherency in a data processing apparatus
US7804718B2 (en) 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
US7492640B2 (en) 2007-06-07 2009-02-17 Sandisk Corporation Sensing with bit-line lockout control in non-volatile memory
JP2009009665A (ja) 2007-06-29 2009-01-15 Elpida Memory Inc 半導体記憶装置
US7996749B2 (en) 2007-07-03 2011-08-09 Altera Corporation Signal loss detector for high-speed serial interface of a programmable logic device
US7489543B1 (en) 2007-07-25 2009-02-10 Micron Technology, Inc. Programming multilevel cell memory arrays
US7694195B2 (en) 2007-08-14 2010-04-06 Dell Products L.P. System and method for using a memory mapping function to map memory defects
US7869273B2 (en) 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming
US7787319B2 (en) 2007-09-06 2010-08-31 Innovative Silicon Isi Sa Sense amplifier circuitry for integrated circuit having memory cell array, and method of operating same
US8042082B2 (en) 2007-09-12 2011-10-18 Neal Solomon Three dimensional memory in a system on a chip
US7965564B2 (en) 2007-09-18 2011-06-21 Zikbit Ltd. Processor arrays made of standard memory cells
US7663928B2 (en) 2007-10-09 2010-02-16 Ememory Technology Inc. Sense amplifier circuit having current mirror architecture
US8156299B2 (en) 2007-10-19 2012-04-10 Virident Systems Inc. Managing memory systems containing components with asymmetric characteristics
US7924628B2 (en) 2007-11-14 2011-04-12 Spansion Israel Ltd Operation of a non-volatile memory array
US7979667B2 (en) 2007-12-10 2011-07-12 Spansion Llc Memory array search engine
US7755960B2 (en) 2007-12-17 2010-07-13 Stmicroelectronics Sa Memory including a performance test circuit
US8495438B2 (en) 2007-12-28 2013-07-23 Texas Instruments Incorporated Technique for memory imprint reliability improvement
US7808854B2 (en) 2008-02-19 2010-10-05 Kabushiki Kaisha Toshiba Systems and methods for data transfers between memory cells
JP5194302B2 (ja) 2008-02-20 2013-05-08 ルネサスエレクトロニクス株式会社 半導体信号処理装置
US20090254694A1 (en) 2008-04-02 2009-10-08 Zikbit Ltd. Memory device with integrated parallel processing
US8332580B2 (en) 2008-04-02 2012-12-11 Zikbit Ltd. System, method and apparatus for memory with embedded associative section for computations
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US8339824B2 (en) 2008-07-02 2012-12-25 Cooke Laurence H Nearest neighbor serial content addressable memory
US8756486B2 (en) * 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8555037B2 (en) 2008-08-15 2013-10-08 Apple Inc. Processing vectors using wrapping minima and maxima instructions in the macroscalar architecture
US8417921B2 (en) 2008-08-15 2013-04-09 Apple Inc. Running-min and running-max instructions for processing vectors using a base value from a key element of an input vector
US8259509B2 (en) 2008-08-18 2012-09-04 Elpida Memory, Inc. Semiconductor memory device and method with auxiliary I/O line assist circuit and functionality
ITRM20080543A1 (it) 2008-10-09 2010-04-10 Micron Technology Inc Architettura e metodo per la programmazione di memorie.
US20100146188A1 (en) * 2008-12-09 2010-06-10 Bramante William J Replicated file system for electronic devices
US20100162065A1 (en) * 2008-12-19 2010-06-24 Unity Semiconductor Corporation Protecting integrity of data in multi-layered memory with data redundancy
KR101596283B1 (ko) 2008-12-19 2016-02-23 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
KR101622922B1 (ko) 2009-03-06 2016-05-20 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
US8484276B2 (en) 2009-03-18 2013-07-09 International Business Machines Corporation Processing array data on SIMD multi-core processor architectures
KR20100134235A (ko) 2009-06-15 2010-12-23 삼성전자주식회사 반도체 메모리 장치
US7898864B2 (en) 2009-06-24 2011-03-01 Sandisk Corporation Read operation for memory with compensation for coupling based on write-erase cycles
US8412987B2 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
US8412985B1 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Hardwired remapped memory
US9076527B2 (en) 2009-07-16 2015-07-07 Mikamonu Group Ltd. Charge sharing in a TCAM array
US8238173B2 (en) 2009-07-16 2012-08-07 Zikbit Ltd Using storage cells to perform computation
JP4951041B2 (ja) 2009-08-06 2012-06-13 株式会社東芝 半導体記憶装置
US8059438B2 (en) 2009-08-28 2011-11-15 International Business Machines Corporation Content addressable memory array programmed to perform logic operations
US8077532B2 (en) 2009-09-02 2011-12-13 Micron Technology, Inc. Small unit internal verify read in a memory device
US8482975B2 (en) 2009-09-14 2013-07-09 Micron Technology, Inc. Memory kink checking
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US9477636B2 (en) 2009-10-21 2016-10-25 Micron Technology, Inc. Memory having internal processors and data communication methods in memory
WO2011048522A2 (en) 2009-10-21 2011-04-28 Zikbit Ltd. Neighborhood operations for parallel processing
US8650232B2 (en) 2009-10-26 2014-02-11 Via Technologies, Inc. System and method for determination of a horizontal minimum of digital values
KR101634340B1 (ko) 2009-11-03 2016-06-28 삼성전자주식회사 반도체 메모리 장치의 프로그램 방법
US8583896B2 (en) 2009-11-13 2013-11-12 Nec Laboratories America, Inc. Massively parallel processing core with plural chains of processing elements and respective smart memory storing select data received from each chain
KR20110054773A (ko) 2009-11-18 2011-05-25 삼성전자주식회사 비트라인 디스털번스를 개선하는 반도체 메모리 장치
US8089815B2 (en) 2009-11-24 2012-01-03 Sandisk Technologies Inc. Programming memory with bit line floating to reduce channel-to-floating gate coupling
US8605015B2 (en) 2009-12-23 2013-12-10 Syndiant, Inc. Spatial light modulator with masking-comparators
JP2011146102A (ja) 2010-01-15 2011-07-28 Elpida Memory Inc 半導体装置及びデータ処理システム
CN102141905B (zh) 2010-01-29 2015-02-25 上海芯豪微电子有限公司 一种处理器体系结构
US8164942B2 (en) 2010-02-01 2012-04-24 International Business Machines Corporation High performance eDRAM sense amplifier
US8533245B1 (en) 2010-03-03 2013-09-10 Altera Corporation Multipliers with a reduced number of memory blocks
WO2011137189A1 (en) 2010-04-27 2011-11-03 Cornell Research Foundation System and methods for mapping and searching objects in multidimensional space
KR101119371B1 (ko) 2010-04-29 2012-03-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 동작 방법
US8559232B2 (en) 2010-05-03 2013-10-15 Aplus Flash Technology, Inc. DRAM-like NVM memory array and sense amplifier design for high temperature and high endurance operation
US8351278B2 (en) 2010-06-23 2013-01-08 International Business Machines Corporation Jam latch for latching memory array output data
KR101143471B1 (ko) 2010-07-02 2012-05-11 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치
US20120017039A1 (en) 2010-07-16 2012-01-19 Plx Technology, Inc. Caching using virtual memory
US8462532B1 (en) 2010-08-31 2013-06-11 Netlogic Microsystems, Inc. Fast quaternary content addressable memory cell
US8347154B2 (en) 2010-09-21 2013-01-01 International Business Machines Corporation Use of hashing function to distinguish random and repeat errors in a memory system
US8904115B2 (en) 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
US8332367B2 (en) 2010-10-20 2012-12-11 International Business Machines Corporation Parallel data redundancy removal
KR101148352B1 (ko) 2010-11-02 2012-05-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
JP5528987B2 (ja) 2010-11-11 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8553482B2 (en) 2010-11-29 2013-10-08 Apple Inc. Sense amplifier and sense amplifier latch having common control
US9165023B2 (en) 2011-01-31 2015-10-20 Freescale Semiconductor, Inc. Integrated circuit device and method for determining an index of an extreme value within an array of values
KR20120088973A (ko) 2011-02-01 2012-08-09 삼성전자주식회사 로컬 센스앰프 회로 및 이를 포함하는 반도체 메모리 장치
JP2012174016A (ja) 2011-02-22 2012-09-10 Renesas Electronics Corp データ処理装置およびそのデータ処理方法
KR20120098080A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 불휘발성 메모리 장치와 이를 포함하는 메모리 시스템
TWI459294B (zh) * 2011-03-18 2014-11-01 Phoenix Tech Ltd Ｂｉｏｓ程式的更新方法與其電腦系統
JP5259765B2 (ja) 2011-03-29 2013-08-07 株式会社東芝 不揮発性半導体メモリ
US8725730B2 (en) 2011-05-23 2014-05-13 Hewlett-Packard Development Company, L.P. Responding to a query in a data processing system
US8832487B2 (en) * 2011-06-28 2014-09-09 Microsoft Corporation High-speed I/O data system
US8706958B2 (en) 2011-09-01 2014-04-22 Thomas Hein Data mask encoding in data bit inversion scheme
CN103907157B (zh) 2011-10-28 2017-10-17 慧与发展有限责任合伙企业 进行行移位的可移位存储器
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
US9830158B2 (en) 2011-11-04 2017-11-28 Nvidia Corporation Speculative execution and rollback
KR101321481B1 (ko) 2011-11-04 2013-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 테스트 회로
KR20130052971A (ko) 2011-11-14 2013-05-23 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법
GB2511957B (en) 2011-11-22 2015-02-11 Mips Tech Inc Processor with kernel mode access to user space virtual addresses
US9665371B2 (en) 2011-11-30 2017-05-30 Intel Corporation Providing vector horizontal compare functionality within a vector register
WO2013095592A1 (en) 2011-12-22 2013-06-27 Intel Corporation Apparatus and method for vector compute and accumulate
KR20130072869A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프리차지 회로 및 비휘발성 메모리 장치
US20130286705A1 (en) 2012-04-26 2013-10-31 David B. Grover Low power content addressable memory hitline precharge and sensing circuit
US8938603B2 (en) 2012-05-31 2015-01-20 Samsung Electronics Co., Ltd. Cache system optimized for cache miss detection
US9378098B2 (en) 2012-06-06 2016-06-28 Qualcomm Incorporated Methods and systems for redundant data storage in a register
US20130332707A1 (en) 2012-06-07 2013-12-12 Intel Corporation Speed up big-number multiplication using single instruction multiple data (simd) architectures
US8913451B2 (en) 2012-11-08 2014-12-16 SK Hynix Inc. Memory device and test method thereof
US8996951B2 (en) * 2012-11-15 2015-03-31 Elwha, Llc Error correction with non-volatile memory on an integrated circuit
KR102062301B1 (ko) 2013-01-03 2020-01-03 삼성전자주식회사 메모리 장치의 페이지 복사 방법 및 메모리 시스템의 페이지 관리 방법
US20140215185A1 (en) 2013-01-29 2014-07-31 Atmel Norway Fetching instructions of a loop routine
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9171153B2 (en) 2013-05-17 2015-10-27 Hewlett-Packard Development Company, L.P. Bloom filter with memory element
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
WO2015025391A1 (ja) * 2013-08-22 2015-02-26 ルネサスエレクトロニクス株式会社 ツインセルの記憶データをマスクして出力する半導体装置
US9153305B2 (en) 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9842630B2 (en) * 2013-10-16 2017-12-12 Rambus Inc. Memory component with adjustable core-to-interface data rate ratio
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US20150270015A1 (en) 2014-03-19 2015-09-24 Micron Technology, Inc. Memory mapping
US10838865B2 (en) 2014-05-08 2020-11-17 Micron Technology, Inc. Stacked memory device system interconnect directory-based cache coherence methodology
WO2015171905A1 (en) 2014-05-08 2015-11-12 Micron Technology, Inc. In-memory lightweight coherency
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US10074407B2 (en) 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
KR20150144147A (ko) * 2014-06-16 2015-12-24 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작방법
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
EP3254286B1 (en) 2015-02-06 2019-09-11 Micron Technology, INC. Apparatuses and methods for parallel writing to multiple memory device locations
EP3254287A4 (en) 2015-02-06 2018-08-08 Micron Technology, INC. Apparatuses and methods for memory device as a store for program instructions
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
US9952784B2 (en) * 2015-03-11 2018-04-24 Sandisk Technologies Llc Multichip dual write
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
KR20160121270A (ko) 2015-04-10 2016-10-19 에스케이하이닉스 주식회사 반도체 장치 및 그 테스트 방법
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US10222990B2 (en) 2015-07-24 2019-03-05 Sandisk Technologies Llc Optimistic read operation
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US10991421B2 (en) * 2016-09-19 2021-04-27 Bar-Ilan University Complementary dual-modular redundancy memory cell
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10437557B2 (en) * 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103136135A (zh) * 2011-12-02 2013-06-05 赛普拉斯半导体公司 用于存储器验证的内部数据比较
CN105493188A (zh) * 2013-07-26 2016-04-13 美光科技公司 用于使用感测电路执行比较运算的设备与方法
CN106415726A (zh) * 2014-03-31 2017-02-15 美光科技公司 用于比较存储器中数据模式的设备及方法
CN107004433A (zh) * 2014-06-05 2017-08-01 美光科技公司 存储器中的比较操作
CN107527660A (zh) * 2016-06-21 2017-12-29 Arm 有限公司 存储器的冗余方案

Also Published As

Publication number Publication date
US20190384572A1 (en) 2019-12-19
EP3746894A1 (en) 2020-12-09
US20190235836A1 (en) 2019-08-01
CN111684423A (zh) 2020-09-18
EP3746894B1 (en) 2024-05-01
WO2019152182A1 (en) 2019-08-08
US10908876B2 (en) 2021-02-02
EP3746894B8 (en) 2024-06-19
EP3746894A4 (en) 2021-10-06
KR102307955B1 (ko) 2021-10-05
US10725736B2 (en) 2020-07-28
US10437557B2 (en) 2019-10-08
US20190235837A1 (en) 2019-08-01
KR20200089336A (ko) 2020-07-24

Similar Documents

Publication Publication Date Title
US20220057942A1 (en) Determination of a match between data values stored by three or more arrays
KR20060081928A (ko) 반도체 디스크 제어 장치
EP2294581B1 (en) A system for distributing available memory resource
US20170123892A1 (en) Parity check circuit and memory device including the same
CN111684423B (zh) 确定由若干阵列存储的数据值之间的匹配
US11782721B2 (en) Apparatuses and methods for ordering bits in a memory device
US11710524B2 (en) Apparatuses and methods for organizing data in a memory device
US10579570B2 (en) Logic component switch
US10063425B1 (en) Event-based in-band host registration
EP3279796A1 (en) Resource access management component and method therefor
CN117420945A (zh) 用于经由多个模式存取存储器装置的控制器和方法
CN111338855B (zh) 三维层叠存储器的冗余方法和冗余系统
US20240289242A1 (en) Input/output (i/o) component testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240510

Address after: Illinois, USA

Patentee after: North Star Franchise Group Co.,Ltd.

Country or region after: U.S.A.

Address before: Idaho

Patentee before: MICRON TECHNOLOGY, Inc.

Country or region before: U.S.A.

TR01 Transfer of patent right