CN111681983A - 衬底的分离方法、半导体存储装置的制造方法及衬底分离装置 - Google Patents

衬底的分离方法、半导体存储装置的制造方法及衬底分离装置 Download PDF

Info

Publication number
CN111681983A
CN111681983A CN201910738543.6A CN201910738543A CN111681983A CN 111681983 A CN111681983 A CN 111681983A CN 201910738543 A CN201910738543 A CN 201910738543A CN 111681983 A CN111681983 A CN 111681983A
Authority
CN
China
Prior art keywords
substrate
holder
memory cell
carbon film
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910738543.6A
Other languages
English (en)
Other versions
CN111681983B (zh
Inventor
曽田栄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN111681983A publication Critical patent/CN111681983A/zh
Application granted granted Critical
Publication of CN111681983B publication Critical patent/CN111681983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

实施方式涉及一种衬底的分离方法、半导体存储装置的制造方法及衬底分离装置。实施方式的衬底的分离方法分离具有第1衬底及第2衬底的贴合衬底，在第1衬底配置有第1衬底上的碳膜及碳膜上的存储单元，在第2衬底配置有晶体管，第1衬底与第2衬底是将配置有存储单元的侧的面与配置有晶体管的侧的面接合，该衬底的分离方法是去除碳膜，从贴合衬底分离存储单元及第2衬底。

Description

衬底的分离方法、半导体存储装置的制造方法及衬底分离 装置
[相关申请]
本申请享有在2019年3月11日申请的日本专利申请号2019-43952的优先权的利益，该日本专利申请的所有内容在本申请中被引用。
技术领域
本发明的实施方式涉及一种衬底的分离方法、半导体存储装置的制造方法及衬底分离装置。
背景技术
存在如下情况：在支撑衬底形成存储单元，在半导体衬底等衬底形成晶体管，将存储单元的形成面与晶体管的形成面接合，从而制造具有存储单元及晶体管的半导体存储装置。不需要的支撑衬底例如进行研削去除。
发明内容
一实施方式提供无需研削去除支撑衬底而能够再利用的衬底的分离方法、半导体存储装置的制造方法及衬底分离装置。
实施方式的衬底的分离方法分离具有第1衬底及第2衬底的贴合衬底，所述贴合衬底在所述第1衬底的第1面上配置有碳膜，在所述碳膜上配置有存储单元，在所述存储单元上配置有第1连接端子。进而，在所述第2衬底的第1面上配置有晶体管，在所述晶体管上配置有第2连接端子。所述第1衬底与所述第2衬底是在各自的第1面彼此对向的方向上，将配置有所述存储单元的侧的面与配置有所述晶体管的侧的面接合，且所述第1连接端子与所述第2连接端子连接。所述衬底的分离方法是去除所述碳膜，从所述贴合衬底分离所述第1连接端子与所述第2连接端子连接的所述存储单元及所述第2衬底。
附图说明
图1A及图1B是示意性地表示实施方式1的半导体存储装置的构成的一例的剖视图。
图2A～图2C是表示实施方式1的半导体存储装置的制造处理的顺序的一例的流程图。
图3A及图3B是表示实施方式1的半导体存储装置的制造处理的顺序的一例的流程图。
图4A及图4B是表示实施方式1的半导体存储装置的制造处理的顺序的一例的流程图。
图5A及图5B是表示实施方式1的半导体存储装置的制造处理的顺序的一例的流程图。
图6A及图6B是表示实施方式1的半导体存储装置的制造处理的顺序的一例的流程图。
图7A及图7B是表示实施方式1的半导体存储装置的制造处理的顺序的一例的流程图。
图8是表示实施方式1的半导体存储装置的制造处理的顺序的一例的流程图。
图9是表示实施方式1的半导体存储装置的制造处理的顺序的一例的流程图。
图10是表示实施方式1的半导体存储装置的制造处理的顺序的一例的流程图。
图11是表示实施方式1的半导体存储装置的制造处理的顺序的一例的流程图。
图12是表示实施方式1的变化例1的半导体存储装置的制造处理的顺序的一例的流程图。
图13是表示实施方式1的变化例1的半导体存储装置的制造处理的顺序的一例的流程图。
图14是表示实施方式1的变化例1的半导体存储装置的制造处理的顺序的一例的流程图。
图15是表示实施方式1的变化例1的半导体存储装置的制造处理的顺序的一例的流程图。
图16是表示实施方式1的变化例2的半导体存储装置的制造处理的顺序的一例的流程图。
图17是表示实施方式1的变化例2的半导体存储装置的制造处理的顺序的一例的流程图。
图18是表示实施方式1的变化例3的半导体存储装置的制造处理的顺序的一例的流程图。
图19是表示实施方式1的变化例3的半导体存储装置的制造处理的顺序的一例的流程图。
图20是表示实施方式2的衬底分离装置的构成例的剖视图。
图21是表示实施方式2的变化例1的衬底分离装置的构成例的剖视图。
图22是表示实施方式2的变化例2的衬底分离装置的构成例的剖视图。
图23是表示实施方式2的变化例3的衬底分离装置的构成例的剖视图。
具体实施方式
以下，针对本发明，一边参照附图，一边详细地进行说明。此外，本发明并不受下述实施方式所限定。另外，在下述实施方式中的构成要素中，包含业者能够容易地设想的构成要素或实质上相同的构成要素。
[实施方式1]
使用图1A～图19，对实施方式1的半导体存储装置进行说明。
(半导体存储装置的构成例)
图1A及图1B是示意性地表示实施方式1的半导体存储装置1的构成的一例的剖视图。图1A是表示印刷衬底PWC搭载前的半导体存储装置1的构成例的剖视图，图1B是表示印刷衬底PWC搭载后的半导体存储装置1的构成例的剖视图。
如图1A所示，半导体存储装置1具备单元构造体10及半导体电路20。
单元构造体10具备切成小片状的绝缘层13、配置在绝缘层13的表层的源极线SL、及多个导电层介隔绝缘层积层而成的积层体LM。积层体LM的两端部的导电层构成为阶梯状，在导电层的各段连接有接点CC。接点CC的上端经由插塞连接在上层配线等。
上层配线进而经由插塞连接在连接端子TERn。连接端子TERn例如由铜(Cu)等构成。
在积层体LM中，呈矩阵状地配置有在积层方向上贯通积层体LM并到达源极线SL的多个柱PL。各柱PL具备存储层及通道层。在柱PL的通道层中，下端连接在源极线SL，上端经由插塞等连接在位线BL。在柱PL及积层体LM的导电层的交叉部配置有存储单元MC。
如此，半导体存储装置1例如作为具备三维地配置的存储单元MC的三维非易失性存储器而构成。
积层体LM、接点CC、插塞、上层配线及位线BL等由绝缘层14覆盖。连接端子TERn露出在绝缘层14的上表面。
半导体电路20具备切成小片状的基台21c及包含配置在基台21c的多个晶体管TR的周边电路PER。晶体管TR例如为CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)晶体管等，具有作为配置在基台20c表层的扩散层等的有源区域AA。晶体管TR经由接点CS连接在上层配线。
上层配线进而经由插塞连接在连接端子TERt。连接端子TERt例如由铜(Cu)等构成。
包含晶体管TR等的周边电路PER、接点CS及插塞等由绝缘层22覆盖。连接端子TERt露出在绝缘层22的上表面。
单元构造体10与半导体电路20是在单元构造体10的配置有存储单元MC等的侧与半导体电路20的配置有周边电路PER等的侧接合。更具体而言，覆盖存储单元MC等的绝缘层14与覆盖周边电路PER等的绝缘层22接合，露出在绝缘层14上表面的连接端子TERn与露出在绝缘层22上表面的连接端子TERt接合。
如此，单元构造体10与半导体电路20经由连接端子TERn、TERt电导通。由此，周边电路PER例如向与存储单元MC连接的积层体LM的导电层等赋予特定电压，由此有助于存储单元MC的写入动作及读出动作等。
如图1B所示，在半导体存储装置1，例如配置有从绝缘层13侧贯通绝缘层13、14整体及绝缘层22的一部分并连接在晶体管TR的上层配线的通孔TSV。在通孔TSV的露出在绝缘层13侧的端面，例如经由球栅BG连接在印刷衬底PWC等。由此，构成半导体存储装置1搭载在印刷衬底PWC的封装体2。
(半导体存储装置的制造处理的例子)
其次，使用图2A～图11，对半导体存储装置1的制造处理的例子进行说明。图2A～图11是表示实施方式1的半导体存储装置1的制造处理的顺序的一例的流程图。
如图2A所示，准备整面地形成有碳膜12的硅衬底等支撑衬底11。支撑衬底11是在制造处理中支撑积层体LM等的衬底。如下所述，在支撑衬底11，隔着划线SC形成多个积层体LM。划线SC是在之后的处理中切出各个积层体LM时被切割的区域，在支撑衬底11中，例如配置为栅格状。
碳膜12是例如利用CVD(Chemical Vapor Deposition，化学气相沉积)等方法形成的以碳为主体的膜。在之后的处理中的热处理中，为使碳膜12的膜厚及膜质不产生变化，碳膜12优选以相对较高的温度形成。
如图2B所示，在碳膜12上形成绝缘层13。在绝缘层13的表层形成源极线SL。
如图2C所示，以覆盖源极线SL的方式在绝缘层13上形成多个牺牲层介隔绝缘层积层而成的积层体LMs。多个牺牲层在之后的处理中被置换为多个导电层，从而形成积层体LM。
如图3A所示，对积层体LMs进行加工，形成两端部成为阶梯状的积层体LMs。两端部成为阶梯状的积层体LMs在支撑衬底11上隔着划线SC形成多个。在之后的处理中，通过沿着划线SC将牺牲层被置换为导电层而成的积层体LM个别地切出，而获得所述单元构造体10。利用绝缘层14覆盖多个积层体LMs的阶梯状的构成。
如图3B所示，在积层体LMs中，形成在积层方向上贯通积层体LMs并到达源极线SL的多个柱PL。柱PL是通过形成贯通积层体LMs的存储孔并将存储层及通道层等填充在存储孔内而形成。
另外，形成在平行于图3B的纸面的方向上延伸且将各积层体LMs在垂直于图3B的纸面的方向上进行分割的多条狭缝(未图示)。多条狭缝以贯通各积层体LMs并到达源极线SL的方式形成。
如图4A所示，经由未图示的狭缝去除积层体LMs的牺牲层，形成残留有介存在牺牲层中的绝缘层的积层体LMg。在绝缘层间产生去除牺牲层而成的空隙。
如图4B所示，经由未图示的狭缝，利用导电材料填充积层体LMg的绝缘层间的空隙，形成在绝缘层间积层有导电层的积层体LM。
如图5A所示，在相当于包围各积层体LM外周的划线SC的区域中形成贯通绝缘层14、13并到达碳膜12的槽GD。在支撑衬底11中，槽GD与划线SC同样配置为例如栅格状。各个槽GD的两端部在支撑衬底11端部与绝缘层14、13的外侧连通。也就是说，各个槽GD的两端部向绝缘层14、13的外侧打开。
如图5B所示，在积层体LMg的阶梯形状的各段形成连接在各导电层的接点CC。
如图6A所示，形成经由插塞连接在柱PL的通道层的位线BL及经由插塞连接在接点CC的上层配线等，进而用绝缘层14将它们覆盖。在形成绝缘层14时，调整成膜条件的覆盖范围，使槽GD内未埋有绝缘层14。由此，槽GD成为内包在绝缘层13、14内的气隙状。
如图6B所示，形成经由插塞连接在接点CC的上层配线的连接端子TERn。这种插塞及连接端子TERn例如可利用金属镶嵌法等形成。
由此，获得例如呈栅格状地配置有多个连接在连接端子TERn的积层体LM的支撑衬底11。
如图7A所示，准备作为硅衬底等半导体衬底的衬底21，该衬底21形成有包含多个晶体管TR的周边电路PER与经由上层配线及插塞等连接在晶体管TR的接点CS的连接端子TERt。
周边电路PER例如可利用一般的形成半导体电路的方法形成。例如，晶体管是通过在衬底21上形成闸极电极并在衬底21的表层自对准地形成有源区域AA而获得。
可获得在衬底21上例如呈栅格状地配置有多个连接在连接端子TERn的周边电路PER的衬底21。各周边电路PER配置在对应在支撑衬底11的各积层体LM的位置。
如图7B所示，以支撑衬底11的形成有积层体LM的面与衬底21的形成有周边电路PER的面对向的方式配置支撑衬底11与衬底21，将支撑衬底11与衬底21的绝缘层14、22彼此、及支撑衬底11与衬底21的连接端子TERn、TERt彼此接合。
此时，绝缘层14、22的表面预先利用等离子体处理等活性化，而使绝缘层14、22彼此接合。连接端子TERn、TERt在连接端子TERn、TERt彼此接触的状态下进行退火处理，例如利用Cu-Cu接合进行接合。
如图8所示，通过所述处理，获得绝缘层14、22彼此及连接端子TERn、TERt彼此接合的贴合衬底31。
如图9所示，在低压下将O2气体等灰化气体等离子体化，从而对贴合衬底31进行等离子体处理。作为灰化气体，除O2气体之外，可使用H2气体、O2气体与H2气体的混合气体、O2气体与Ar气体及N2气体等惰性气体的混合气体等。
利用等离子体P，从露出在支撑衬底11端部的碳膜12的端部起，碳膜12逐渐被灰化去除。另外，设置在绝缘层13、14的槽GD与绝缘层13、14的外侧连通。该槽GD成为等离子体P的导入路，等离子体P也呈栅格状地遍布在支撑衬底11的面内。由此，碳膜12也从与槽GD相接的部分被灰化去除。
如图10所示，通过所述处理，获得支撑衬底11与绝缘层13之间的碳膜12已被去除的贴合衬底31。在该状态下，支撑衬底11成为利用静电力等附着在绝缘层13的状态。
如图11所示，通过拉开支撑衬底11与衬底21的距离来分离支撑衬底11与衬底21。此时，以支撑衬底11与绝缘层13之间为界分离支撑衬底11与衬底21，从而获得支撑衬底11单独体与配置有多个积层体LM及多个周边电路PER的衬底21。
另外，在拉开支撑衬底11与衬底21的距离时，可使衬底21远离支撑衬底11，也可使支撑衬底11远离衬底21，还可使支撑衬底11与衬底21相互远离。
另外，在如此分离支撑衬底11与衬底21时，可对支撑衬底11与绝缘层13之间进行空气或惰性气体等气体喷射、水等液体喷射、振动施加、及声波施加等物理力施加的至少任一个，而辅助支撑衬底11与衬底21的分离。也可组合数种所述所列举的方法进行。
另外，在进行气体喷射、液体喷射、振动施加、及声波施加中至少任一个时，可将这至少任一个脉冲化而进行。也就是说，可呈脉冲状地喷射气体或液体，或者可呈脉冲状地施加振动或声波。
通过进行这至少任一个的辅助，易在支撑衬底11与绝缘层13之间产生空隙，从而易于分离支撑衬底11与衬底21。
在分离支撑衬底11与衬底21后，沿着划线SC切割衬底21，从而制造具备单元构造体10及半导体电路20的多个半导体存储装置1。支撑衬底11视需要进行清洗等后，作为再生衬底等被再利用。
通过以上，实施方式1的半导体存储装置1的制造处理结束。
(比较例)
在比较例的半导体存储装置中，在支撑衬底上例如直接形成包含源极线的绝缘层且在该绝缘层上形成多个导电层介隔绝缘层积层而成的积层体。在将该支撑衬底与形成有周边电路的衬底贴合后，不需要的支撑衬底例如被研削去除。
然而，在这种方法中，每获得与一片衬底相应的半导体存储装置要消耗一片支撑衬底。另外，支撑衬底的研削及去除需要大量超纯水等清洗液，除此之外，会产生构成支撑衬底的大量硅屑等。根据这些因素，在比较例的半导体存储装置中存在需要巨大的制造成本的情况。
根据实施方式1的半导体存储装置1，积层体LM形成在介隔碳膜12形成在支撑衬底11上的绝缘层13上。如上所述，碳膜12例如可利用等离子体灰化等简单地去除，之后，可物理性地分离不需要的支撑衬底11与具备积层体LM及周边电路PER等的衬底21。由此，可将支撑衬底11作为再生衬底等再利用。另外，因未进行支撑衬底11的研削，所以也无需大量清洗液且不会产生硅屑。由此，能够降低半导体存储装置1的制造成本。
根据实施方式1的半导体存储装置1，与利用研削所进行的去除不同，分离整个支撑衬底11，支撑衬底的一部分不会残存在半导体存储装置1。由此，可使积层体LM的下层构造变薄，从而可在之后的封装化时容易地形成通孔TSV等。另外，也不会产生由支撑衬底的残存膜厚的不均所造成的影响。因此，良率提高。另外，能够减小整体的体积，并能够谋求省封装化。
根据实施方式1的半导体存储装置1，碳膜12不仅从支撑衬底11的端部，也经由在支撑衬底11面内例如呈栅格状地形成的槽GD被灰化去除。由此，能够提高碳膜12的去除率，并能够提高半导体存储装置1的制造处理中的产能。
根据实施方式1的半导体存储装置1，在分离支撑衬底11与衬底21时，进行气体喷射、液体喷射、振动施加、声波施加等辅助。由此，能够更确实地分离支撑衬底11与衬底21。
(变化例1)
其次，使用图12～图15，对实施方式1的变化例1的半导体存储装置进行说明。图12～图15是表示实施方式1的变化例1的半导体存储装置的制造处理的顺序的一例的流程图。变化例1的半导体存储装置在使用贯通孔TH代替槽GD进行碳膜12的去除的方面与所述实施方式1不同。
如图12所示，在变化例1的半导体存储装置中，在不具备槽GD的状态下形成支撑衬底11与衬底11的贴合衬底32。
如图13所示，在贴合衬底32形成后，例如在相当于划线SC的区域形成贯通衬底21、绝缘层22、14、13并到达碳膜12的贯通孔TH。贯通孔TH例如从衬底21的与形成有周边电路PER的侧相反侧的面形成。贯通孔TH优选在相当于划线SC的区域内形成多个。
但，贯通孔TH只要是不影响半导体存储装置1的功能等的区域，则也可形成在划线SC以外的区域。
如图14所示，在低压下将O2气体等灰化气体等离子体化，对贴合衬底32进行等离子体处理。此时，等离子体P从在衬底21的与形成有周边电路PER的侧相反侧的面侧开口的贯通孔TH进入。由此，碳膜12不仅从支撑衬底11端部的碳膜12端部，也从与贯通孔TH的底面相接的部分被灰化去除。
如图15所示，通过所述处理，获得去除了支撑衬底11与绝缘层13之间的碳膜12的贴合衬底32。在该状态下，支撑衬底11成为利用静电力等附着在绝缘层13的状态。
此后，按照与实施方式1相同的顺序，分离支撑衬底11与衬底21，并切割衬底21，从而获得变化例1的半导体存储装置。
根据变化例1的半导体存储装置，可获得与实施方式1的半导体存储装置1相同的效果。
(变化例2)
其次，使用图16及图17，对实施方式1的变化例2的半导体存储装置进行说明。图16及图17是表示实施方式1的变化例2的半导体存储装置的制造处理的顺序的一例的流程图。变化例2的半导体存储装置在使用切割后的划线SCa代替槽GD进行碳膜12的去除的方面与所述实施方式1不同。
如图16所示，例如利用切割锯DS等沿着划线SC切割以不具备槽GD的状态形成的附有支撑衬底11的贴合衬底33，直至到达碳膜12。
如图17所示，获得切割后的划线SCa到达至碳膜12的贴合衬底33。在对这种贴合衬底33进行等离子体处理时，等离子体也从在衬底21的与形成有周边电路PER的侧相反侧的面侧开口的划线SCa进入，碳膜12不仅从支撑衬底11端部的碳膜12端部，也从与划线SCa的底面相接的部分被灰化去除。
此后，按照与实施方式1相同的顺序，分离支撑衬底11与衬底21。由此，获得单片化的变化例2的半导体存储装置。
根据变化例2的半导体存储装置，获得与实施方式1的半导体存储装置1相同的效果。
(变化例3)
其次，使用图18及图19，对实施方式1的变化例3的半导体存储装置进行说明。图18及图19是表示实施方式1的变化例3的半导体存储装置的制造处理的顺序的一例的流程图。变化例3的半导体存储装置在进行切割后去除碳膜12的方面与所述实施方式1不同。
如图18所示，利用切割锯或激光等沿着划线SC将以不具备槽GD的状态形成的附有支撑衬底11的贴合衬底34c完全地切割至支撑衬底11。由此，形成具备成为小片状的支撑基台11c及成为小片状的基台21c的贴合片34c。
如图19所示，在低压下将O2气体等灰化气体等离子体化，对贴合片34c进行等离子体处理。此时，因贴合片34c被单片化，所以碳膜12的灰化去除即使仅从自支撑基台11c的端部露出的碳膜12的端部进行，也能够获得充分的去除率。
根据变化例3的半导体存储装置，去除成为小片状的支撑基台11c的碳膜12，可获得切成小片状的半导体存储装置。因未进行支撑衬底的研削，所以无需大量清洗液且不会产生硅屑。成为小片状的支撑基台11c中保持有高纯度的品质，因此例如可进行熔融并作为新硅衬底等再利用。
此外，在所述实施方式1及变化例1～3中，例如通过等离子体灰化去除碳膜12，但并不限定于此。碳膜也可例如通过使用了稀释剂等药液的湿式处理去除。
[实施方式2]
在分离所述实施方式1及变化例1、2的贴合衬底31～33时，可使用分离贴合衬底31～33的衬底分离装置。根据衬底分离装置的构成，也存在可用于变化例3的贴合片34c的分离的情况。在实施方式2中，使用图20～图23，对适用于贴合衬底31～33等的衬底分离装置进行说明。
(衬底分离装置的构成例)
图20是表示实施方式2的衬底分离装置201的构成例的剖视图。如图20所示，衬底分离装置201具备处理容器40、作为配置在处理容器40内的第1保持器(载置台)的真空吸盘61、作为配置在处理容器40内的第2保持器(载置台)的真空吸盘51及控制各部的控制部101。
处理容器40例如是以可收容贴合衬底31～33等的方式构成的箱型容器。在处理容器40的至少一个侧壁，设置有具备未图示的挡板等的衬底搬入搬出口41。在处理容器40外侧的衬底搬入搬出口41附近，配置有将贴合衬底31～33等相对于处理容器40搬入及搬出的搬送臂42。
在处理容器40内的下方中央附近配置有真空吸盘61。真空吸盘61例如构成为具有平坦面以能够支撑贴合衬底31～33等所具备的支撑衬底11。在真空吸盘61，经由真空配管63连接有干式泵等泵62。
使泵62运转，真空抽吸载置在真空吸盘61上的支撑衬底11的背面，由此，支撑衬底11能够吸附在真空吸盘61，并能够将支撑衬底11或贴合衬底31～33的整体保持在真空吸盘61上。此时，支撑衬底11或贴合衬底31～33以与真空吸盘61上方的真空吸盘51对向的方式被保持。
主要是由泵62及真空配管63构成真空吸附支撑衬底11等的第1真空吸附机构。
在处理容器40内的上方中央附近，以与真空吸盘61对向的方式配置有真空吸盘51。真空吸盘51例如构成为具有平坦面以能够支撑贴合衬底31～33等所具备的衬底21。在真空吸盘51，经由真空配管53连接有干式泵等泵52。
使泵52运转，真空抽吸载置在真空吸盘51上的衬底21的背面，由此，衬底21被吸附在真空吸盘51，并能够将衬底21或贴合衬底31～33的整体保持在真空吸盘51上。此时，衬底21或贴合衬底31～33以与真空吸盘51下方的真空吸盘61对向的方式被保持。
另外，在真空吸盘51，设置有上下驱动真空吸盘51的上下驱动马达54。通过使上下驱动马达54运转，例如可在保持衬底21或贴合衬底31～33的状态下，上下驱动真空吸盘51。
主要是由泵52及真空配管53构成真空吸附衬底21等的第2真空吸附机构。
控制部101控制搬送臂42、泵52、62、及上下驱动马达54等整个衬底分离装置201。控制部101控制这些各部，而分离贴合衬底31～33等。以下对分离贴合衬底31～33等的处理进行说明。以下处理中的各部的动作由控制部101控制。
利用搬送臂42，将贴合衬底31～33的任一个从衬底搬入搬出口41搬入至处理容器40内，例如使支撑衬底11面向真空吸盘61侧，载置在真空吸盘61上。使泵62运转，将贴合衬底31～33的任一个的支撑衬底11侧保持在真空吸盘61上。
使上下驱动马达54运转，使真空吸盘51向真空吸盘61侧下降，使其接触例如贴合衬底31～33的任一个的衬底21。使泵52运转，将贴合衬底31～33的任一个的衬底21侧保持在真空吸盘51上。使上下驱动马达54运转，使真空吸盘51以从真空吸盘61离开的方式上升。
由此，将衬底21从支撑衬底11拉开。也就是说，在支撑衬底11保持在真空吸盘61的状态下，在衬底21保持在真空吸盘51的状态下，将贴合衬底31～33的任一个分离为支撑衬底11与衬底21。
此外，在分离贴合衬底31～33等时，如上所述，可在处理容器40内配置未图示的作为物理力施加机构的辅助机构，进行气体喷射、液体喷射、振动施加、声波施加等的辅助。
另外，在所述实施方式2中，利用真空吸盘61保持支撑衬底11，并利用真空吸盘51保持衬底21，但也可相反。另外，在所述实施方式2中，通过将衬底21从支撑衬底11离开从而分离两者，但也可相反，另外，也可使双方一同相互离开。
(变化例1)
其次，使用图21，对实施方式2的变化例1的衬底分离装置202进行说明。图21是表示实施方式2的变化例1的衬底分离装置202的构成例的剖视图。变化例1的衬底分离装置202的保持支撑衬底11等的机构与所述实施方式2不同。
如图21所示，衬底分离装置202具备作为第1保持器的平台71，该平台71具有保持支撑衬底11等的钩爪72。平台71例如构成为具有平坦面以能够支撑贴合衬底31～33等所具备的支撑衬底11。
钩爪72例如配置在平台71端部的多个部位。在钩爪72设置有未图示的钩爪驱动马达。在钩爪驱动马达连接有钩爪驱动马达的驱动电源73。通过打开驱动电源73使钩爪驱动马达运转，钩爪72成为闭合状态，能够将支撑衬底11等保持在平台71上。
控制部102控制搬送臂42、泵52、上下驱动马达54、钩爪驱动马达、及驱动电源73等衬底分离装置202的整体。控制部102控制这些各部，分离贴合衬底31～33等。分离贴合衬底31～33等的方法除利用钩爪72将支撑衬底11保持在平台71上以外，与所述实施方式2的方法相同。
此外，衬底分离装置202也可具备作为辅助贴合衬底31～33等的分离的物理力施加机构的辅助机构。
另外，在衬底分离装置202中，也可并非将衬底21从支撑衬底11分离，而是与其相反，另外，也可使双方一同相互分离。
(变化例2)
其次，使用图22，对实施方式2的变化例2的衬底分离装置203进行说明。图22是表示实施方式2的变化例2的衬底分离装置203的构成例的剖视图。变化例2的衬底分离装置203的保持支撑衬底11等的机构与所述实施方式2不同。
如图22所示，衬底分离装置203具备作为保持支撑衬底11等的第1保持器的静电吸盘81。静电吸盘81例如构成为具有平坦面以能够支撑贴合衬底31～33等所具备的支撑衬底11。在静电吸盘81，连接有使静电吸盘81的衬底载置面带电的直流电源82。通过打开直流电源82，使载置有支撑衬底11的静电吸盘81的表面带电，而能够使支撑衬底11等静电吸附在静电吸盘81，将支撑衬底11或贴合衬底31～33的整体保持在静电吸盘81上。
主要是由直流电源82构成静电吸附支撑衬底11的第1静电吸附机构。
控制部103控制搬送臂42、泵52、上下驱动马达54及直流电源82等衬底分离装置203的整体。控制部103控制这些各部，分离贴合衬底31～33等。分离贴合衬底31～33等的方法除利用静电吸附机构将支撑衬底11保持在静电吸盘81上以外，与所述实施方式2的方法相同。
此外，衬底分离装置203也可具备作为辅助贴合衬底31～33等的分离的物理力施加机构的辅助机构。
另外，在所述变化例2中，利用静电吸盘81保持支撑衬底11，并利用真空吸盘51保持衬底21，但也可相反。另外，也可利用静电吸盘81保持支撑衬底11，利用具备第2静电吸附机构的静电吸盘保持衬底21，另外，也可相反。
另外，在所述变化例2中，通过将衬底21从支撑衬底11离开从而分离两者，但也可相反，另外，也可双方一同相互分离。
(变化例3)
其次，使用图23，对实施方式2的变化例3的衬底分离装置204进行说明。图23是表示实施方式2的变化例3的衬底分离装置204的构成例的剖视图。变化例3的衬底分离装置204在贴合衬底31～33等的分离前进行碳膜12的去除的方面与所述变化例2不同。
如图23所示，除变化例2的构成以外，衬底分离装置204具备线圈91、电极92、高频电源93、交流电源94、整合器95、96、泵97及气体供给部98。
线圈91配置在真空吸盘51内。在线圈91经由整合器95连接有高频电源93。由此，真空吸盘51作为上部电极发挥作用。
电极92配置在静电吸盘81内。在电极92，经由整合器96连接有交流电源94。由此，静电吸盘81作为下部电极发挥作用。
干式泵等泵97连接在处理容器40。通过使泵97运转，能够将处理容器40内抽吸为真空。
气体供给部98连接在处理容器40，向处理容器40内供给O2气体、Ar气体、及N2气体等灰化气体。
主要是由线圈91、电极92、高频电源93、交流电源94、整合器95、96构成等离子体生成机构。
控制部104控制搬送臂42、泵52、上下驱动马达54、高频电源93、交流电源94、整合器95、96、泵97及气体供给部98等衬底分离装置204的整体。控制部104控制这些各部，分离贴合衬底31～33等。以下对分离贴合衬底31～33等的处理进行说明。以下处理中的各部的动作由控制部104控制。
将贴合衬底31～33的任一个搬入至处理容器40内，例如将贴合衬底31～33所具备的支撑衬底11静电吸附在静电吸盘81，从而保持贴合衬底31～33。真空吸盘51预先设为从静电吸盘81离开的状态。
使泵97运转而对处理容器40内进行减压，并利用气体供给部98向处理容器40内供给灰化气体。作为灰化气体，例如可使用O2气体、Ar气体及N2气体的混合气体等。一边利用整合器95取得整合，一边从高频电源93向真空吸盘51的线圈91施加高频电力。另外，一边利用整合器96取得整合，一边从交流电源94向静电吸盘81的电极92施加交流电力。由此，在真空吸盘51与静电吸盘81之间生成由灰化气体所产生的等离子体。保持在静电吸盘81的贴合衬底31～33的任一个被进行等离子体处理，从而灰化去除形成在贴合衬底31～33的支撑衬底11上的碳膜12。之后，停止对线圈91的高频电力的施加及对静电吸盘81的电极92的交流电力的施加。
使上下驱动马达54运转，使真空吸盘51向静电吸盘81侧下降，吸附贴合衬底31～33的任一个的衬底21。使上下驱动马达54运转，使真空吸盘51以从静电吸盘81离开的方式上升，从而分离贴合衬底31～33的支撑衬底11与衬底21。
此外，衬底分离装置204也可具备作为辅助贴合衬底31～33等的分离的物理力施加机构的辅助机构111。
另外，在所述变化例3中，利用静电吸盘81保持支撑衬底11，并利用真空吸盘51保持衬底21，但也可相反。另外，也可利用静电吸盘81保持支撑衬底11，并利用具备第2静电吸附机构的静电吸盘保持衬底21，另外，也可相反。
另外，在所述变化例3中，通过将衬底21从支撑衬底11离开从而分离两者，但也可相反，另外，也可使双方一同相互分离。
[其它实施方式]
在所述实施方式1、2及它们的变化例等中，与半导体电路20接合的具有积层体LM的存储单元MC仅为一例，并不限定于此。可并非如晶体管等般形成在半导体衬底，在半导体衬底表层具有构造的一部分，而是将不依附在半导体衬底的各种构造体置换为单元构造体10，与半导体电路20接合。
在所述实施方式1、2及它们的变化例等中，支撑衬底11例如设为硅衬底等，但并不限定于此。支撑衬底例如可为玻璃衬底、石英衬底或陶瓷衬底等。
在所述实施方式1、2及它们的变化例等中，半导体存储装置1等所具备的单元构造体10例如设为三维非易失性存储器，但并不限定于此。另外，作为存储器的种类，除NAND(Not AND，与非)型闪存之外，也可具备磁阻存储器(MRAM：Magnetoresistive RandomAccess Memory)、相变存储器(PCM：Phase Change Memory)等。
如此，能够通过适当改变存储器的种类，改变存储器容量及接口的通信速度。另外，能够通过适当选择单元构造体10中的存储器的世代及与单元构造体10接合的半导体电路20的晶体管的世代，迅速地开发适用于所期望的应用程序的组合的产品。
作为应用程序，有使用了NAND型闪存等的智能手机、使用了MRAM及PCM等存储级存储器的数据中心、IoT(Internet of Things，物联网)、使用了车辆传感器的自动驾驶、机器人、AI(Artificial intelligence，人工智能)、及类神经装置等。
虽对本发明的多个实施方式进行说明，但这些实施方式是作为例子而提出，并非意在限定发明的范围。这些新颖的实施方式可利用其它各种方式实施，且能够在不脱离发明的主旨的范围内进行各种省略、替换、变更。这些实施及其变化包含在发明的范围及主旨内，并且包含在权利要求书所记载的发明及其均等的范围。

Claims (20)

1.一种衬底的分离方法，其特征在于：分离具有第1衬底及第2衬底的贴合衬底，
所述贴合衬底在所述第1衬底的第1面上配置有碳膜，
在所述碳膜上配置有存储单元，
在所述存储单元上配置有第1连接端子，
在所述第2衬底的第1面上配置有晶体管，
在所述晶体管上配置有第2连接端子，
所述第1衬底与所述第2衬底是
在所述第1衬底的所述第1面与所述第2衬底的所述第1面对向的方向上，将配置有所述存储单元的侧的面与配置有所述晶体管的侧的面接合，且所述第1连接端子与所述第2连接端子连接，且
所述衬底的分离方法是去除所述碳膜，
从所述贴合衬底分离所述第1连接端子与所述第2连接端子连接的所述存储单元及所述第2衬底。
2.根据权利要求1所述的衬底的分离方法，其特征在于：所述第2衬底是半导体衬底，
所述晶体管是
在所述第2衬底的表层具有有源区域。
3.根据权利要求1所述的衬底的分离方法，其特征在于：在去除所述碳膜时，
利用等离子体灰化及湿式处理的至少任一种方法去除所述碳膜。
4.根据权利要求1所述的衬底的分离方法，其特征在于：在去除所述碳膜前，所述存储单元由绝缘层覆盖，
所述绝缘层的所述存储单元被划线包围，在相当于所述划线的位置上，配置有槽，该槽在所述绝缘层的深度方向上延伸直至到达所述碳膜，且与所述绝缘层的外侧连通。
5.根据权利要求1所述的衬底的分离方法，其特征在于：在分离所述贴合衬底时，
将所述第1衬底保持在具备第1真空吸盘、第1静电吸盘或钩爪的任一个的第1保持器，
将所述第2衬底保持在具备第2真空吸盘或第2静电吸盘的第2保持器，
通过拉开所述第1保持器与所述第2保持器的距离来分离所述贴合衬底。
6.根据权利要求5所述的衬底的分离方法，其特征在于：在分离所述贴合衬底时，
对所述第1衬底与所述存储单元之间进行气体喷射、液体喷射、振动施加及声波施加的至少任一个，而辅助所述贴合衬底的分离。
7.根据权利要求6所述的衬底的分离方法，其特征在于：对所述第1衬底与所述存储单元之间进行气体喷射、液体喷射、振动施加及声波施加的至少任一个时，将这至少任一个脉冲化而进行。
8.一种半导体存储装置的制造方法，其特征在于：
在第1衬底的第1面上形成碳膜，
在所述碳膜上形成存储单元，
形成连接在所述存储单元的接点与连接在所述接点的第1连接端子，
在第2衬底的第1面上形成晶体管，
形成连接在所述晶体管的接点与连接在所述接点的第2连接端子，
以所述第1连接端子与所述第2连接端子相互对向的方式将形成有所述存储单元的所述第1衬底与形成有所述晶体管的所述第2衬底接合，将所述第1连接端子与所述第2连接端子相互连接，
去除所述碳膜，
从形成有所述存储单元的所述第1衬底及所述第2衬底分离所述存储单元及所述第2衬底。
9.根据权利要求8所述的半导体存储装置的制造方法，其特征在于：所述第2衬底是半导体衬底，
所述晶体管
在所述第2衬底的表层具有有源区域。
10.根据权利要求8所述的半导体存储装置的制造方法，其特征在于：在去除所述碳膜时，
利用等离子体灰化及湿式处理的至少任一种方法去除所述碳膜。
11.根据权利要求8所述的半导体存储装置的制造方法，其特征在于：在去除所述碳膜前，所述存储单元由绝缘层覆盖，所述绝缘层的所述存储单元被划线包围，在相当于所述划线的位置上，配置有槽，该槽在所述绝缘层的深度方向上延伸直至到达所述碳膜，且与所述绝缘层的外侧连通。
12.根据权利要求8所述的半导体存储装置的制造方法，其特征在于：在分离所述贴合衬底时，
将所述第1衬底保持在具备第1真空吸盘、第1静电吸盘或钩爪的任一个的第1保持器，
将所述第2衬底保持在具备第2真空吸盘或第2静电吸盘的第2保持器，
通过拉开所述第1保持器与所述第2保持器的距离来分离所述贴合衬底。
13.根据权利要求12所述的半导体存储装置的制造方法，其特征在于：在分离所述贴合衬底时，
对所述贴合衬底进行气体喷射、液体喷射、振动施加及声波施加的至少任一个，而辅助所述贴合衬底的分离。
14.根据权利要求13所述的半导体存储装置的制造方法，其特征在于：对所述贴合衬底进行气体喷射、液体喷射、振动施加及声波施加的至少任一个时，将这至少任一个脉冲化而进行。
15.一种衬底分离装置，其特征在于具备：
处理容器；
电源，向所述处理容器内供给电力而生成等离子体；
灰化气体供给部，向所述处理容器内供给灰化气体；
第1保持器，配置在所述处理容器内，并吸附碳膜上配置有存储单元的第1衬底；
第2保持器，在所述处理容器内与所述第1保持器对向配置，并吸附配置有晶体管的第2衬底；及
控制部，控制所述电源、所述灰化气体供给部、所述第1保持器及所述第2保持器；
所述控制部是
使以配置有所述存储单元的侧的面与配置有所述晶体管的侧的面接合的贴合衬底所具有的所述第1衬底吸附在所述第1保持器，
从所述灰化气体供给部向所述处理容器内供给灰化气体；
从所述电源向所述处理容器内供给电力而生成等离子体；
在使所述第1衬底静电吸附在所述第1保持器，使所述第2衬底真空吸附在所述第2保持器的状态下，拉开所述第1保持器与所述第2保持器的距离，由此，从配置有所述存储单元的所述贴合衬底分离所述存储单元及所述第2衬底。
16.根据权利要求15所述的衬底分离装置，其特征在于：所述电源向所述第1保持器及所述第2保持器供给电力，而向所述第1保持器及所述第2保持器赋予等离子体生成用偏压，
利用所述等离子体生成用偏压而在所述第1保持器与所述第2保持器之间产生等离子体。
17.根据权利要求15所述的衬底分离装置，其特征在于：所述第1保持器具有配置在内部的电极，
所述第2保持器具有配置在内部的线圈，
所述电源包含
向所述电极供给电力的交流电源、及
向所述线圈供给电力的高频电源。
18.根据权利要求15所述的衬底分离装置，其特征在于还具备辅助机构，该辅助机构赋予辅助所述第1衬底与所述第2衬底的分离的物理力。
19.根据权利要求18所述的衬底分离装置，其特征在于：所述辅助机构是
对所述第1衬底与所述存储单元之间进行气体喷射、液体喷射、振动施加及声波施加的至少任一个。
20.根据权利要求18所述的衬底分离装置，其特征在于：所述辅助机构是
将对所述第1衬底与所述存储单元之间的气体喷射、液体喷射、振动施加及声波施加的至少任一个脉冲化而进行。
CN201910738543.6A 2019-03-11 2019-08-12 衬底的分离方法、半导体存储装置的制造方法及衬底分离装置 Active CN111681983B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019043952A JP2020150027A (ja) 2019-03-11 2019-03-11 基板の分離方法、半導体記憶装置の製造方法、および基板分離装置
JP2019-043952 2019-03-11

Publications (2)

Publication Number Publication Date
CN111681983A true CN111681983A (zh) 2020-09-18
CN111681983B CN111681983B (zh) 2023-11-17

Family

ID=72423762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910738543.6A Active CN111681983B (zh) 2019-03-11 2019-08-12 衬底的分离方法、半导体存储装置的制造方法及衬底分离装置

Country Status (4)

Country Link
US (1) US11152329B2 (zh)
JP (1) JP2020150027A (zh)
CN (1) CN111681983B (zh)
TW (1) TWI726384B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023137846A1 (zh) * 2022-01-18 2023-07-27 长鑫存储技术有限公司 半导体结构及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735586B (zh) * 2017-06-30 2021-05-28 上海微电子装备（集团）股份有限公司 一种抽真空装置及抽真空方法
JP2020150027A (ja) * 2019-03-11 2020-09-17 キオクシア株式会社 基板の分離方法、半導体記憶装置の製造方法、および基板分離装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1900820A (zh) * 2003-05-09 2007-01-24 株式会社东芝 图形形成方法和应用该方法的半导体器件的制造方法
JP2007266587A (ja) * 2006-03-03 2007-10-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN101298314A (zh) * 2008-05-30 2008-11-05 中国科学院上海技术物理研究所 利用牺牲层进行薄膜转移的工艺方法
CN102001616A (zh) * 2009-08-31 2011-04-06 上海丽恒光微电子科技有限公司 装配和封装微型机电系统装置的方法
CN102629475A (zh) * 2011-02-07 2012-08-08 昭和电工株式会社 磁记录介质的制造方法和磁记录再生装置
CN104488075A (zh) * 2012-05-22 2015-04-01 应用微工程有限公司 用于处理基片的方法和托板
US20150102832A1 (en) * 2012-05-31 2015-04-16 Advantest Corporation Carrier disassembling apparatus, electronic device housing apparatus, electronic device retrieving apparatus, and electronic device testing apparatus
US20160079164A1 (en) * 2014-09-12 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN106409673A (zh) * 2016-10-10 2017-02-15 上海华虹宏力半导体制造有限公司 非晶碳膜的形成方法以及微机电系统器件的制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04348090A (ja) * 1991-05-24 1992-12-03 Ricoh Co Ltd 基板付薄膜積層デバイス
US5633207A (en) * 1994-10-14 1997-05-27 Kabushiki Kaisha Toshiba Method of forming a wiring layer for a semiconductor device
JP2877800B2 (ja) 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
JP2008140735A (ja) * 2006-12-05 2008-06-19 Fuji Electric Holdings Co Ltd 有機ｅｌディスプレイおよびその製造方法
WO2010098151A1 (ja) 2009-02-24 2010-09-02 日本電気株式会社 半導体装置およびその製造方法
CN103608896A (zh) 2011-06-10 2014-02-26 三菱电机株式会社 半导体装置的制造方法
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
KR102663193B1 (ko) * 2013-12-02 2024-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
CN104201283A (zh) * 2014-09-04 2014-12-10 广州新视界光电科技有限公司 衬底与基板分离工艺、牺牲层、柔性显示器件及其制备工艺
US10892269B2 (en) * 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
US20180374864A1 (en) * 2014-09-12 2018-12-27 Toshiba Memory Corporation Semiconductor memory device
US10608642B2 (en) * 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
DE102019102323A1 (de) * 2018-02-02 2019-08-08 Infineon Technologies Ag Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
US10529593B2 (en) * 2018-04-27 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package comprising molding compound having extended portion and manufacturing method of semiconductor package
US10957705B2 (en) * 2018-12-24 2021-03-23 Sandisk Technologies Llc Three-dimensional memory devices having a multi-stack bonded structure using a logic die and multiple three-dimensional memory dies and method of making the same
US10957680B2 (en) * 2019-01-16 2021-03-23 Sandisk Technologies Llc Semiconductor die stacking using vertical interconnection by through-dielectric via structures and methods for making the same
US10665581B1 (en) * 2019-01-23 2020-05-26 Sandisk Technologies Llc Three-dimensional semiconductor chip containing memory die bonded to both sides of a support die and methods of making the same
US10727215B1 (en) * 2019-01-30 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device with logic signal routing through a memory die and methods of making the same
US11195781B2 (en) * 2019-02-13 2021-12-07 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer
US10629616B1 (en) * 2019-02-13 2020-04-21 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer
US10741535B1 (en) * 2019-02-14 2020-08-11 Sandisk Technologies Llc Bonded assembly containing multiple memory dies sharing peripheral circuitry on a support die and methods for making the same
US10804202B2 (en) * 2019-02-18 2020-10-13 Sandisk Technologies Llc Bonded assembly including a semiconductor-on-insulator die and methods for making the same
JP2020150027A (ja) * 2019-03-11 2020-09-17 キオクシア株式会社 基板の分離方法、半導体記憶装置の製造方法、および基板分離装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1900820A (zh) * 2003-05-09 2007-01-24 株式会社东芝 图形形成方法和应用该方法的半导体器件的制造方法
JP2007266587A (ja) * 2006-03-03 2007-10-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN101298314A (zh) * 2008-05-30 2008-11-05 中国科学院上海技术物理研究所 利用牺牲层进行薄膜转移的工艺方法
CN102001616A (zh) * 2009-08-31 2011-04-06 上海丽恒光微电子科技有限公司 装配和封装微型机电系统装置的方法
CN102629475A (zh) * 2011-02-07 2012-08-08 昭和电工株式会社 磁记录介质的制造方法和磁记录再生装置
CN104488075A (zh) * 2012-05-22 2015-04-01 应用微工程有限公司 用于处理基片的方法和托板
US20150102832A1 (en) * 2012-05-31 2015-04-16 Advantest Corporation Carrier disassembling apparatus, electronic device housing apparatus, electronic device retrieving apparatus, and electronic device testing apparatus
US20160079164A1 (en) * 2014-09-12 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN106409673A (zh) * 2016-10-10 2017-02-15 上海华虹宏力半导体制造有限公司 非晶碳膜的形成方法以及微机电系统器件的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023137846A1 (zh) * 2022-01-18 2023-07-27 长鑫存储技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
TW202034456A (zh) 2020-09-16
US20200294963A1 (en) 2020-09-17
CN111681983B (zh) 2023-11-17
TWI726384B (zh) 2021-05-01
US11152329B2 (en) 2021-10-19
JP2020150027A (ja) 2020-09-17

Similar Documents

Publication Publication Date Title
CN111681983A (zh) 衬底的分离方法、半导体存储装置的制造方法及衬底分离装置
TWI709172B (zh) 減壓處理裝置
KR101211079B1 (ko) 반송 암의 세정 방법, 기판 처리 장치의 세정 방법 및 기판 처리 장치
US10030308B2 (en) Plating method, plating system and storage medium
TWI574328B (zh) 使用靜電力增強半導體結合之裝置、系統及方法
JP7146354B2 (ja) キャリア板の除去方法
CN112530801A (zh) 被加工物的加工方法
JP4245868B2 (ja) 基板載置部材の再利用方法、基板載置部材および基板処理装置
JP2004241443A (ja) 半導体装置の製造方法
KR20110069490A (ko) 반도체 기판의 척킹/디척킹 방법, 이를 이용한 반도체 소자의 제조 장치 및 제조 방법
JP2012084654A (ja) ドライエッチング装置および基板の除電方法
JP5493713B2 (ja) 基板ホルダ、基板貼り合わせ装置、基板ホルダ対および搬送装置
KR102378330B1 (ko) 기판 처리 장치 및 기판 처리 방법
US20230092336A1 (en) Semiconductor manufacturing apparatus and method of processing object
WO2019031374A1 (ja) 基板処理方法
WO2023090155A1 (ja) 処理システム、静電キャリア及び処理方法
JP2019186288A (ja) 接合方法および接合システム
KR102461442B1 (ko) 피가공물의 가공 방법
JP2003181398A (ja) プラズマ洗浄装置、及びこのプラズマ洗浄装置を用いて基板を洗浄するプラズマ洗浄方法
JP5531123B1 (ja) 接合装置及び接合システム
JP6899249B2 (ja) ウェーハカセット
CN118156113A (zh) 基板处理装置清洗方法、基板处理装置及基板处理方法
JP2022154234A (ja) プラズマ処理システム、搬送アーム及び環状部材の搬送方法
JP2004221175A (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2023184466A (ja) 基板処理方法および基板処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant