CN111668290A - 阶梯型沟槽碳化硅jbs两级管器件结构及其制造方法 - Google Patents

阶梯型沟槽碳化硅jbs两级管器件结构及其制造方法 Download PDF

Info

Publication number
CN111668290A
CN111668290A CN202010644865.7A CN202010644865A CN111668290A CN 111668290 A CN111668290 A CN 111668290A CN 202010644865 A CN202010644865 A CN 202010644865A CN 111668290 A CN111668290 A CN 111668290A
Authority
CN
China
Prior art keywords
silicon carbide
conductive type
body region
groove
stepped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010644865.7A
Other languages
English (en)
Inventor
陈彦豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Xinheda Investment Co ltd
Original Assignee
Suzhou Fenghuangxin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Fenghuangxin Electronic Technology Co ltd filed Critical Suzhou Fenghuangxin Electronic Technology Co ltd
Priority to CN202010644865.7A priority Critical patent/CN111668290A/zh
Publication of CN111668290A publication Critical patent/CN111668290A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种阶梯型沟槽碳化硅JBS两级管器件结构及其制造方法，包括第一导电类型重掺杂衬底、第一导电类型碳化硅外延体区、第二导电类型体区、第二导电类型材料、阶梯型沟槽、肖特基金属与欧姆金属层；在第一导电类型碳化硅外延体区的上表面开设有阶梯型沟槽，每个阶梯型沟槽至少具有三级，且在从下往上的方向上，阶梯型沟槽的宽度呈逐级增大设置，由肖特基金属填满阶梯型沟槽并覆盖第一导电类型碳化硅外延体区的上表面，阶梯型沟槽的外部由阶梯型第二导电类型体区所包围。本发明提高了抗突波电流能力，具有更低的器件顺向导通电压，具有更高的器件耐压，具有更低的漏电电流。

Description

阶梯型沟槽碳化硅JBS两级管器件结构及其制造方法
技术领域
本发明属于第三代宽禁带半导体材料碳化硅肖特基两级管技术领域，具体地说是一种阶梯型沟槽碳化硅JBS两级管器件结构及其制造方法。
背景技术
在600V-1500V的高压大电流应用市场领域，第三代宽禁带半导体材料领域的碳化硅肖特基两级管，由于较高的耐压，较低的顺向压降，以及快速反向恢复时间等电参数特性，已经逐步取代原有第一代半导体硅材料的PiN两级管。但是第一代平面型碳化硅肖特基SBD两级管也带来一些问题，例如肖特基金属层和碳化硅材料接触面之间的隧道（tunneling）效应和纳米洞（nano pit）缺陷会造成极大的漏电电流，以及较低的抗浪涌能力等困扰；虽然可以利用 JBS （Junction Barrier Schottky）结构设计，来降低器件在反偏电压时的漏电电流问题，也可以采用本公司之前提出新创的阶梯形第二导电类型体区的JBS结构设计，进一步优化调节控制浪涌电流，增强器件的抗浪涌能力。
发明内容
本发明的目的之一是克服现有技术中存在的不足，提供一种顺向导通电压低、器件耐压高、漏电电流低且抗突波电流能力较好的阶梯型沟槽碳化硅JBS两级管器件结构。
本发明的另一目的是提供一种阶梯型沟槽碳化硅JBS两级管器件结构的制造方法。
按照本发明提供的技术方案，所述阶梯型沟槽碳化硅JBS两级管器件结构，包括第一导电类型重掺杂衬底、第一导电类型碳化硅外延体区、第二导电类型体区、第二导电类型材料、阶梯型沟槽、肖特基金属与欧姆金属层；
此器件包括一个阶梯型沟槽肖特基金属层区，阶梯型沟槽肖特基金属区位于器件的中心区，阶梯型沟槽肖特基金属区包括半导体基板，半导体基板包括第一导电类型重掺杂碳化硅衬底及位于第一导电类型重掺杂衬底上的第一导电类型碳化硅外延体区，在所述第一导电类型碳化硅外延体区的上表面开设有多个阶梯型沟槽，每个阶梯型沟槽至少具有三级，且在从下往上的方向上，阶梯型沟槽的宽度呈逐级增大设置，由肖特基金属填满阶梯型沟槽并覆盖第一导电类型碳化硅外延体区的上表面，由肖特基金属层作为器件的阳极；
所述阶梯型沟槽的外部经由热离子注入第二导电类型材料所形成的阶梯型第二导电类型体区所包围；所述第一导电类型重掺杂衬底的下表面连接低接触电阻的欧姆金属层，由欧姆金属层作为器件的阴极。
作为优选，所述阶梯型沟槽的每一级深度为0.3~1um。
作为优选，在所述第一导电类型碳化硅外延体区上方的肖特基金属层的厚度为100–1000 Å。
作为优选，所述第一导电类型重掺杂衬底与第一导电类型碳化硅外延体区为N型导电，第二导电类型体区与第二导电类型材料为P型导电。
作为优选，所述欧姆金属层的材质为Ti/Ni/Ag合金或者Ti/Ni/Al合金。
一种阶梯型沟槽碳化硅JBS两级管器件结构的制造方法包括以下步骤：
步骤一. 提供第一导电类型碳化硅重掺杂衬底，在第一导电类型碳化硅重掺杂衬底的上表面生长第一导电类型碳化硅外延体区，第一导电类型碳化硅外延体区的上表面为第一主面，第一导电类型碳化硅重掺杂衬底的下表面为第二主面；
步骤二. 通过器件设计的图形化光刻板的遮挡，对位于第一导电类型碳化硅外延体区的第一主面，采用反应离子蚀刻进行第一次刻蚀，形成多个第一级沟槽；
步骤三. 通过器件设计的图形化光刻板的遮挡，在每个第一级沟槽的底面采用反应离子蚀刻进行第二次刻蚀，形成第二级沟槽，且第二次刻蚀的宽度小于第一次刻蚀的宽度；
步骤四. 通过器件设计的图形化光刻板的遮挡，在上一级沟槽的底面采用反应离子蚀刻再进行至少一次刻蚀，形成沟槽，且每次刻蚀的宽度均小于上一次刻蚀的宽度，从而形成阶梯型沟槽；
步骤五. 通过器件设计的图形化光刻板的遮挡，在阶梯型沟槽的侧壁外部以及底面下方的第一导电类型碳化硅外延体区内，利用高温高能离子注入第二导电类型材料形成包围阶梯型沟槽的第二导电类型体区，注入结束后采用湿法腐蚀或是热HF去掉表面氧化层，再采用热氮气清除表面残留的杂质；
步骤六. 在阶梯型沟槽的内部和第一导电类型碳化硅外延体区的上表面镀上肖特基金属，肖特基金属作为器件的阳极；
步骤七. 在第一导电类型碳化硅重掺杂衬底的第二主面镀上低电阻值的欧姆金属层，欧姆金属层作为器件的阴极。
作为优选，步骤五中，离子注入的角度为25~35°。
作为优选，在步骤二、三和四中，每次刻蚀的深度均为0.3~1um。
作为优选，所述肖特基金属的材质为Ti或者Ni。
本发明的有益效果在于：
1、本发明器件通过在多个多层阶梯型沟槽形结构，内部填入肖特基金属，可以增加肖特基金属层和第一导电类型碳化硅外延体区的接触面积；利用阶梯型沟槽侧壁外部的第二导电类型体区结构，对第二导电类型体区阶梯的层数，每一层阶梯的深度及厚度等多维变量做调整设计，优化分散表面电场，在器件反向偏压时，降低第一导电类型碳化硅外延体区和肖特基金属层之间的表面电场峰值分布，进而降低反偏时的漏电流；第二导电类型体区在遇到顺向突波大电流时，可以提供少数载子，以补充肖特基金属的多数载子，提高抗突波电流能力；
2、与传统平面碳化硅JBS两级管器件结构相比，本发明器件具有更低的器件顺向导通电压；
3、与传统平面碳化硅JBS两级管器件结构相比，本发明器件具有更高的器件耐压；
4、与传统平面碳化硅JBS两级管器件结构相比，本发明器件具有更低的漏电电流；
5、与传统平面碳化硅JBS两级管器件结构相比，本发明器件具有更好的抗突波电流能力。
附图说明
图1是本发明实施例中第一导电类型碳化硅重掺杂衬底和第一导电类型碳化硅外延层剖面结构示意图。
图2为本发明实施例中第一导电类型体区内蚀刻形成第一级沟槽的剖面结构示意图。
图3为本发明实施例中第一导电类型体区内蚀刻形成第二级沟槽的剖面结构示意图。
图4为本发明实施例中第一导电类型体区内蚀刻形成第三级沟槽的剖面结构示意图。
图5为本发明实施例中第二导电类型材料离子注入阶梯型沟槽侧壁形成第二导电类型体区的剖面结构示意图。
图6为本发明实施例中肖特基金属层形成的剖面结构示意图。
图7为本发明实施例中背面欧姆金属层形成的剖面结构示意图。
图 8为现有技术的碳化硅肖特基SBD两级管的剖面结构示意图。
图 9为现有技术的沟槽碳化硅JBS两级管的剖面结构示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
本发明的阶梯型沟槽碳化硅JBS两级管器件结构，包括第一导电类型重掺杂衬底1、第一导电类型碳化硅外延体区2、第二导电类型体区3、第二导电类型材料4、阶梯型沟槽5、肖特基金属6与欧姆金属层7，其中，第一导电类型重掺杂衬底1为N+型，第一导电类型碳化硅外延体区2为N-型，第二导电类型体区3为P+型，第二导电类型材料4为P+型；
此器件包括一个阶梯型沟槽肖特基金属层区，阶梯型沟槽肖特基金属区位于器件的中心区，阶梯型沟槽肖特基金属区包括半导体基板，半导体基板包括第一导电类型重掺杂碳化硅衬底1及位于第一导电类型重掺杂衬底1上的第一导电类型碳化硅外延体区2，在所述第一导电类型碳化硅外延体区2的上表面开设有多个阶梯型沟槽5，每个阶梯型沟槽5至少具有三级，且在从下往上的方向上，阶梯型沟槽5的宽度呈逐级增大设置，由肖特基金属6填满阶梯型沟槽5并覆盖第一导电类型碳化硅外延体区2的上表面，由肖特基金属层6作为器件的阳极；
所述阶梯型沟槽5的外部经由热离子注入第二导电类型材料4所形成的阶梯型第二导电类型体区3所包围；所述第一导电类型重掺杂衬底1的下表面连接低接触电阻的欧姆金属层7，由欧姆金属层7作为器件的阴极。
所述阶梯型沟槽5的每一级深度为0.3~1um。
在所述第一导电类型碳化硅外延体区2上方的肖特基金属层6的厚度为 100–1000Å。
所述欧姆金属层7的材质为Ti/Ni/Ag合金或者Ti/Ni/Al合金。
上述阶梯型沟槽碳化硅JBS两级管器件结构的制造方法包括以下步骤：
步骤一. 提供第一导电类型碳化硅重掺杂衬底1，在第一导电类型碳化硅重掺杂衬底1的上表面生长第一导电类型碳化硅外延体区2，第一导电类型碳化硅外延体区2的上表面为第一主面，第一导电类型碳化硅重掺杂衬底1的下表面为第二主面；
步骤二. 通过器件设计的图形化光刻板的遮挡，对位于第一导电类型碳化硅外延体区2的第一主面，采用反应离子蚀刻进行第一次刻蚀，形成多个第一级沟槽，第一级沟槽的深度为0.3~1um；
步骤三. 通过器件设计的图形化光刻板的遮挡，在每个第一级沟槽的底面采用反应离子蚀刻进行第二次刻蚀，形成第二级沟槽，且第二次刻蚀的宽度小于第一次刻蚀的宽度，第二级沟槽的深度为0.3~1um；
步骤四. 通过器件设计的图形化光刻板的遮挡，在第二级沟槽的底面采用反应离子蚀刻进行第三次刻蚀，形成第三级沟槽，第三级沟槽的深度为0.3~1um，且第三次刻蚀的宽度小于第二次刻蚀的宽度，从而形成阶梯型沟槽5；
步骤五. 通过器件设计的图形化光刻板的遮挡，在阶梯型沟槽5的侧壁外部以及底面下方的第一导电类型碳化硅外延体区2内，利用高温高能离子注入第二导电类型材料4形成包围阶梯型沟槽5的第二导电类型体区3，注入结束后采用湿法腐蚀或是热HF去掉表面氧化层，再采用热氮气清除表面残留的杂质；
步骤六. 在阶梯型沟槽5的内部和第一导电类型碳化硅外延体区2的上表面镀上Ti材质或是Ni材质的肖特基金属6，肖特基金属6作为的器件阳极；
步骤七. 在第一导电类型碳化硅重掺杂衬底1的第二主面镀上低电阻值的Ti/Ni/Ag合金材质或者Ti/Ni/Al合金材质的欧姆金属层7，形成作为器件阴极的欧姆金属层7。
与传统平面碳化硅肖特基两级管结构（如图8所示）相比，本发明的阶梯型沟槽碳化硅JBS两级管器件结构由于采用阶梯型沟槽5结构设计，使得肖特基金属层6和第一导电类型碳化硅外延体区2之间的接触面积增大，可以减低器件顺向导通电压；
与原有沟槽碳化硅JBS结构（如图9所示）相比，本发明的阶梯型沟槽碳化硅JBS两级管器件结构利用位于阶梯型沟槽5侧壁外部的第二导电类型体区3结构设计，在第二导电类型体区3和第一导电类型碳化硅外延体区2之间形成多层次的P-N结界面，可以根据器件电参数特性，针对第二导电类型体区3的阶梯层数，高度，和宽度做三维多变量优化调整，在承受反偏耐压时，能更好的分散表面电场强度，使器件表面峰值电场的电场分布变得更加平缓均匀，器件耐压时峰值处不易被击穿，因此可以有效提高器件的击穿电压。
本发明的阶梯型沟槽碳化硅JBS两级管器件结构在反偏电压操作时，与传统碳化硅肖特基两级管器件相比，经过本发明优化的第二导电类型体区3的设计，本发明的阶梯型沟槽碳化硅JBS两级管器件结构在反偏电压下的漏电电流，从而降低器件开关损耗。
本发明的阶梯型沟槽碳化硅JBS两级管器件结构，与传统碳化硅肖特基两级管器件相比，经过优化的第二导电类型体区3的设计，本发明能在顺向电压遇到突波电流状态下，释放出少数载子，增强抗突波电流能力。
本发明在第一导电类型碳化硅外延体区2的上表面刻蚀出多个多层阶梯型沟槽5，并且在阶梯型沟槽5内部填入肖特基金属6，藉由增加肖特基金属6和第一导电类型碳化硅外延体区2的接触面积，以降低器件在导通状态下的顺向导通电压。同时在阶梯型沟槽5的侧壁采用热离子注入方式注入第二导电类外延材料4，形成阶梯形的第二导电类型体区3结构；经由对第二导电类型体区3的阶梯层数，和每一层阶梯的个别深度及宽度做多维变量控制，可以有效调节降低第一导电类型碳化硅外延体区2和肖特基金属6中间的表面电场强度，减少器件在反偏电压下的漏电电流；同时也能在顺向电压时，在突波大电流情况下能提供少数载子，以增加顺向突波电流的分布，大幅提高碳化硅JBS两级管器件的抗突波能力。

Claims (9)

1.一种阶梯型沟槽碳化硅JBS两级管器件结构，包括第一导电类型重掺杂衬底（1）、第一导电类型碳化硅外延体区（2）、第二导电类型体区（3）、第二导电类型材料（4）、阶梯型沟槽（5）、肖特基金属（6）与欧姆金属层（7）；
其特征是：此器件包括一个阶梯型沟槽肖特基金属层区，阶梯型沟槽肖特基金属区位于器件的中心区，阶梯型沟槽肖特基金属区包括半导体基板，半导体基板包括第一导电类型重掺杂碳化硅衬底（1）及位于第一导电类型重掺杂衬底（1）上的第一导电类型碳化硅外延体区（2），在所述第一导电类型碳化硅外延体区（2）的上表面开设有多个阶梯型沟槽（5），每个阶梯型沟槽（5）至少具有三级，且在从下往上的方向上，阶梯型沟槽（5）的宽度呈逐级增大设置，由肖特基金属（6）填满阶梯型沟槽（5）并覆盖第一导电类型碳化硅外延体区（2）的上表面，由肖特基金属层（6）作为器件的阳极；
所述阶梯型沟槽（5）的外部经由热离子注入第二导电类型材料（4）形成的阶梯型第二导电类型体区（3）所包围；所述第一导电类型重掺杂衬底（1）的下表面连接低接触电阻的欧姆金属层（7），由欧姆金属层（7）作为器件的阴极。
2.根据权利要求1所述的阶梯型沟槽碳化硅JBS两级管器件结构，其特征是：所述阶梯型沟槽（5）的每一级深度为0.3~1um。
3.根据权利要求1所述的阶梯型沟槽碳化硅JBS两级管器件结构，其特征是：在所述第一导电类型碳化硅外延体区（2）上方的肖特基金属层（6）的厚度为 100–1000 Å。
4.根据权利要求1所述的阶梯型沟槽碳化硅JBS两级管器件结构，其特征是：所述第一导电类型重掺杂衬底（1）与第一导电类型碳化硅外延体区（2）为N型导电，第二导电类型体区（3）与第二导电类型材料（4）为P型导电。
5.根据权利要求1所述的阶梯型沟槽碳化硅JBS两级管器件结构，其特征是：所述欧姆金属层（7）的材质为Ti/Ni/Ag合金或者Ti/Ni/Al合金。
6.一种阶梯型沟槽碳化硅JBS两级管器件结构的制造方法包括以下步骤：
步骤一. 提供第一导电类型碳化硅重掺杂衬底（1），在第一导电类型碳化硅重掺杂衬底（1）的上表面生长第一导电类型碳化硅外延体区（2），第一导电类型碳化硅外延体区（2）的上表面为第一主面，第一导电类型碳化硅重掺杂衬底（1）的下表面为第二主面；
步骤二. 通过器件设计的图形化光刻板的遮挡，对位于第一导电类型碳化硅外延体区（2）的第一主面，采用反应离子蚀刻进行第一次刻蚀，形成多个第一级沟槽；
步骤三. 通过器件设计的图形化光刻板的遮挡，在每个第一级沟槽的底面采用反应离子蚀刻进行第二次刻蚀，形成第二级沟槽，且第二次刻蚀的宽度小于第一次刻蚀的宽度；
步骤四. 通过器件设计的图形化光刻板的遮挡，在上一级沟槽的底面采用反应离子蚀刻再进行至少一次刻蚀，形成沟槽，且每次刻蚀的宽度均小于上一次刻蚀的宽度，从而形成阶梯型沟槽（5）；
步骤五. 通过器件设计的图形化光刻板的遮挡，在阶梯型沟槽（5）的侧壁外部以及底面下方的第一导电类型碳化硅外延体区（2）内，利用高温高能离子注入第二导电类型材料（4）形成包围阶梯型沟槽（5）的第二导电类型体区（3），注入结束后采用湿法腐蚀或是热HF去掉表面氧化层，再采用热氮气清除表面残留的杂质；
步骤六. 在阶梯型沟槽（5）的内部和第一导电类型碳化硅外延体区（2）的上表面镀上肖特基金属（6），肖特基金属（6）作为器件的阳极；
步骤七. 在第一导电类型碳化硅重掺杂衬底（1）的第二主面镀上低电阻值的欧姆金属层（7），欧姆金属层（7）作为器件的阴极。
7.根据权利要求6所述的阶梯型沟槽碳化硅JBS两级管器件结构，其特征是：步骤五中，离子注入的角度为25~35°。
8.根据权利要求6所述的阶梯型沟槽碳化硅JBS两级管器件结构，其特征是：在步骤二、三和四中，每次刻蚀的深度均为0.3~1um。
9.根据权利要求6所述的阶梯型沟槽碳化硅JBS两级管器件结构，其特征是：所述肖特基金属（6）的材质为Ti或者Ni。
CN202010644865.7A 2020-07-07 2020-07-07 阶梯型沟槽碳化硅jbs两级管器件结构及其制造方法 Pending CN111668290A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010644865.7A CN111668290A (zh) 2020-07-07 2020-07-07 阶梯型沟槽碳化硅jbs两级管器件结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010644865.7A CN111668290A (zh) 2020-07-07 2020-07-07 阶梯型沟槽碳化硅jbs两级管器件结构及其制造方法

Publications (1)

Publication Number Publication Date
CN111668290A true CN111668290A (zh) 2020-09-15

Family

ID=72391428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010644865.7A Pending CN111668290A (zh) 2020-07-07 2020-07-07 阶梯型沟槽碳化硅jbs两级管器件结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111668290A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116387347A (zh) * 2023-05-29 2023-07-04 深圳市威兆半导体股份有限公司 具有高uis能力的碳化硅mosfet器件及其制造方法
WO2023226320A1 (zh) * 2022-05-25 2023-11-30 湖北九峰山实验室 肖特基二极管器件及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226320A1 (zh) * 2022-05-25 2023-11-30 湖北九峰山实验室 肖特基二极管器件及其制作方法
CN116387347A (zh) * 2023-05-29 2023-07-04 深圳市威兆半导体股份有限公司 具有高uis能力的碳化硅mosfet器件及其制造方法
CN116387347B (zh) * 2023-05-29 2023-08-22 深圳市威兆半导体股份有限公司 具有高uis能力的碳化硅mosfet器件及其制造方法

Similar Documents

Publication Publication Date Title
CN107256864A (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN111668290A (zh) 阶梯型沟槽碳化硅jbs两级管器件结构及其制造方法
CN113644129B (zh) 一种具有台阶式P型GaN漏极结构的逆阻型HEMT
CN111244171A (zh) 一种沟槽rc-igbt器件结构及其制作方法
CN106711190A (zh) 一种具有高性能的半导体器件及制造方法
CN114220848B (zh) 一种快速开通的浮岛器件及其制造方法
CN112271214A (zh) 带有屏蔽栅结构的igbt器件及制造方法
CN111653609A (zh) 具有阶梯形结构的jbs两级管器件结构及其制造方法
CN212342634U (zh) 具有抗突波能力的碳化硅两级管器件
CN111668289A (zh) 沟槽碳化硅jbs两级管器件结构及其制造方法
CN212342633U (zh) 阶梯型沟槽碳化硅jbs两级管器件结构
CN108695396B (zh) 一种二极管及其制作方法
CN115602734A (zh) 高正向电流密度的新型碳化硅功率二极管
CN111584618A (zh) 具有阶梯环结构的肖特基两级管及其制造方法
CN110534582B (zh) 一种具有复合结构的快恢复二极管及其制造方法
CN212750899U (zh) 沟槽碳化硅jbs两级管器件结构
CN111668291A (zh) 具有抗突波能力的碳化硅两级管器件及其制造方法
CN211578758U (zh) 半导体器件结构
CN211980620U (zh) 具有阶梯形结构的jbs两级管器件结构
CN206584933U (zh) 一种具有高性能的半导体器件
CN211980619U (zh) 具有阶梯环结构的肖特基两级管
CN210607269U (zh) 一种内置肖特基结构的屏蔽栅型半导体功率器件
CN108550630A (zh) 一种二极管及其制作方法
CN113725295B (zh) 一种逆导型mos栅控晶闸管及其制造方法
CN210607275U (zh) 一种内置肖特基结构的沟槽式半导体功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20231007

Address after: Unit 802E, No. 155 Taidong Road, Siming District, Xiamen City, Fujian Province, 361008

Applicant after: Xiamen Xinheda Investment Co.,Ltd.

Address before: 215612 2nd floor, building e, Fenghuang science and Technology Pioneer Park, Fenghuang Town, Zhangjiagang City, Suzhou City, Jiangsu Province

Applicant before: SUZHOU FENGHUANGXIN ELECTRONIC TECHNOLOGY CO.,LTD.