CN111668291A - 具有抗突波能力的碳化硅两级管器件及其制造方法 - Google Patents

具有抗突波能力的碳化硅两级管器件及其制造方法 Download PDF

Info

Publication number
CN111668291A
CN111668291A CN202010652169.0A CN202010652169A CN111668291A CN 111668291 A CN111668291 A CN 111668291A CN 202010652169 A CN202010652169 A CN 202010652169A CN 111668291 A CN111668291 A CN 111668291A
Authority
CN
China
Prior art keywords
silicon carbide
conductive type
groove
body region
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010652169.0A
Other languages
English (en)
Inventor
陈彦豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Xinheda Investment Co ltd
Original Assignee
Suzhou Fenghuangxin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Fenghuangxin Electronic Technology Co ltd filed Critical Suzhou Fenghuangxin Electronic Technology Co ltd
Priority to CN202010652169.0A priority Critical patent/CN111668291A/zh
Publication of CN111668291A publication Critical patent/CN111668291A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种具有抗突波能力的碳化硅两级管器件及其制造方法，包括第一导电类型重掺杂碳化硅衬底、第一导电类型碳化硅外延体区、阶梯型沟槽、第二导电类型体区、肖特基金属层与欧姆金属层；在第一导电类型碳化硅外延体区的上表层开设有多个阶梯型沟槽，且在从下往上的方向上，阶梯型沟槽的槽宽呈逐级增大设置；第一导电类型碳化硅外延体区的上表面以及阶梯型沟槽的内部设有肖特基金属层；第二导电类型体区呈阶梯型且包围每一级沟槽的底面以及第二级至最后一级沟槽的侧壁。本发明提高了抗顺向突波电流能力；本发明具有更低的器件顺向导通电压、更高的器件耐压、更低的漏电电流、更好的抗突波电流能力和更低的制作成本。

Description

具有抗突波能力的碳化硅两级管器件及其制造方法
技术领域
本发明属于第三代宽禁带半导体材料碳化硅肖特基两级管技术领域，具体地说是一种具有抗突波能力的碳化硅两级管器件及其制造方法。
背景技术
第三代宽禁带半导体材料领域的碳化硅肖特基两级管，由于较高的耐压，较低的顺向压降，以及快速反向恢复时间等电参数特性，在600V以上的高压大电流应用市场领域，已经逐步取代原有硅材料的PiN两级管。但是碳化硅肖特基两级管也带来一些问题，例如碳化硅材料表层的隧道（tunneling）效应和纳米洞（nano pit）缺陷会造成极大的漏电电流，以及抗突波电流能力等；采用JBS （Junction Barrier Schottky）结构设计，虽然可以降低器件在反偏电压时的漏电电流，但是无法有效解决抗突波电流能力。突波电流一般发生在电源电路瞬间打开时或是电源突然受到外部环境干扰，例如雷击，器件所遭遇的突波电流可以是正常操作电流的几倍到几十倍。
发明内容
本发明的目的之一是克服现有技术中存在的不足，提供一种可以降低顺向导通电压、提高击穿电压并降低开关损耗的具有抗突波能力的碳化硅两级管器件。
本发明的另一目的是提供一种具有抗突波能力的碳化硅两级管器件的制造方法。
按照本发明提供的技术方案，所述具有抗突波能力的碳化硅两级管器件，包括第一导电类型重掺杂碳化硅衬底、第一导电类型碳化硅外延体区、阶梯型沟槽、第二导电类型体区、肖特基金属层与欧姆金属层；
此器件包括一个阶梯型沟槽肖特基金属层区，阶梯型沟槽肖特基金属层区位于器件的中心区，阶梯型沟槽肖特基金属层区包括半导体基板，半导体基板包括第一导电类型重掺杂碳化硅衬底及位于第一导电类型重掺杂衬底上表面的第一导电类型碳化硅外延体区，在第一导电类型重掺杂衬底的下表面设有低接触电阻的欧姆金属层，欧姆金属层作为器件的阴极；在所述第一导电类型碳化硅外延体区的上表层开设有多个阶梯型沟槽，阶梯型沟槽由至少三级沟槽组合形成，且在从下往上的方向上，阶梯型沟槽的槽宽呈逐级增大设置；
所述第一导电类型碳化硅外延体区的上表面以及阶梯型沟槽的内部设有肖特基金属层，肖特基金属层作为器件的阳极；所述第二导电类型体区呈阶梯型，且第二导电类型体区包围每一级沟槽的底面以及第二级至最后一级沟槽的侧壁。
作为优选，所述阶梯型沟槽中每级沟槽的深度为0.3~1um。
作为优选，固定于第一导电类型碳化硅外延体区的上表面的肖特基金属层的厚度为 100–1000 Å。
作为优选，所述第一导电类型重掺杂碳化硅衬底与第一导电类型碳化硅外延体区为N型导电，第二导电类型体区为P型导电。
作为优选，所述肖特基金属层的材质为Ti或者Ni。
作为优选，所述欧姆金属层的材质为Ti/Ni/Ag合金或者Ti/Ni/Al合金。
一种具有抗突波能力的碳化硅两级管器件的制造方法包括以下步骤：
步骤一. 提供第一导电类型碳化硅重掺杂衬底，在第一导电类型碳化硅重掺杂衬底的上表面生长第一导电类型碳化硅外延体区，第一导电类型碳化硅外延体区的上表面为第一主面，第一导电类型碳化硅重掺杂衬底的下表面为第二主面；
步骤二. 通过器件设计的图形化光刻板的遮挡，对位于第一导电类型碳化硅外延体区的第一主面，采用反应离子蚀刻进行第一次刻蚀，形成多个第一级沟槽；
步骤三. 通过器件设计的图形化单道光罩和第一级沟槽侧壁蚀刻后的氧化层形成的硬掩模的遮挡，在每个第一级沟槽的底面采用反应离子蚀刻进行第二次刻蚀，形成第二级沟槽，控制第二次刻蚀的宽度小于第一次刻蚀的宽度；
步骤四. 通过器件设计的图形化单道光罩和上一级沟槽侧壁蚀刻后的氧化层形成的硬掩模的遮挡，在上一级沟槽的底面采用反应离子蚀刻再进行至少一次刻蚀，形成沟槽，控制每次刻蚀的宽度均小于上一次刻蚀的宽度，每一级沟槽组合而形成阶梯型沟槽，最后一次沟槽蚀刻完成后，清除第一导电类型碳化硅外延体区的上表层和沟槽内部的氧化层；
步骤五. 通过器件设计的图形单道光罩的遮挡，在每一级沟槽的底面、第二级直至最后一级沟槽的侧壁对应的第一导电类型碳化硅外延体区内，利用高温高能离子装置注入第二导电类型材料形成包围沟槽的第二导电类型体区；
步骤六. 注入结束后采用湿法腐蚀或者热HF去掉表面氧化层，再采用热氮气清除表面残留的杂质；
步骤七. 在阶梯型沟槽的内部和第一导电类型碳化硅外延体区的上表面镀上肖特基金属层，肖特基金属层作为器件的阳极；
步骤八. 在第一导电类型重参杂碳化硅衬底的第二主面上镀上低电阻值的欧姆金属层，欧姆金属层作为器件的阴极。
作为优选，步骤五中，离子注入的角度为0°。
本发明的有益效果在于：
1、本发明器件通过优化单道光罩设计，简化制作工艺制程，在第一导电类型碳化硅外延体区上表面蚀刻出多个多层阶梯型沟槽形结构；通过在阶梯型沟槽内部填入肖特基金属层，可以增加肖特基金属层和第一导电类型碳化硅外延体区的接触面积，减少J1介面的电阻，以降低器件顺向导通电压；利用第二导电类型体区所形成的JBS器件结构，对第二导电类型体区阶梯的层数，每一层阶梯的深度及厚度等多维变量做调整设计，优化分散表面电场，在器件反向偏压时，降低第一导电类型碳化硅外延体区表面电场峰值分布，进而降低反偏时的漏电流；第二导电类型体区在遇到顺向突波大电流时，可以提供少数载子，以减少J2介面的电阻，增加顺向电流，提高抗顺向突波电流能力；
2、与传统碳化硅两级管器件结构相比，本发明器件具有更低的器件顺向导通电压；
3、与传统碳化硅两级管器件结构相比，本发明器件具有更高的器件耐压；
4、与传统碳化硅两级管器件结构相比，本发明器件具有更低的漏电电流；
5、与传统碳化硅两级管器件结构相比，本发明器件具有更好的抗突波电流能力；
6、与传统碳化硅两级管器件结构相比，本发明器件具有优化的工艺制程步骤，更低的制作成本。
附图说明
图1为本发明实施例中第一导电类型碳化硅重掺杂衬底和第一导电类型碳化硅外延层剖面结构示意图。
图2为本发明实施例中第一导电类型体区内蚀刻形成第一层沟槽的剖面结构示意图。
图3为本发明实施例中第一导电类型体区内蚀刻形成第二层沟槽的剖面结构示意图。
图4为本发明实施例中第一导电类型体区内蚀刻形成第三层沟槽的剖面结构示意图。
图5为本发明实施例中第二导电类型材料离子注入第二层沟槽和第三层沟槽形成第二导电类型体区的剖面结构示意图。
图6为本发明实施例中肖特基金属层形成的剖面结构示意图。
图7为本发明实施例中背面欧姆金属层形成的剖面结构示意图。
图 8为现有技术的碳化硅肖特基两级管的剖面结构示意图。
图 9为现有技术的沟槽碳化硅两级管的剖面结构示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
一种具有抗突波能力的碳化硅两级管器件，包括第一导电类型重掺杂碳化硅衬底1、第一导电类型碳化硅外延体区2、阶梯型沟槽3、第二导电类型体区4、肖特基金属层5与欧姆金属层6；其中，第一导电类型重掺杂碳化硅衬底1为N+型，第一导电类型碳化硅外延体区2为N-型，第二导电类型体区4为P+型；
此器件包括一个阶梯型沟槽肖特基金属层区，阶梯型沟槽肖特基金属层区位于器件的中心区，阶梯型沟槽肖特基金属层区包括半导体基板，半导体基板包括第一导电类型重掺杂碳化硅衬底1及位于第一导电类型重掺杂衬底1上表面的第一导电类型碳化硅外延体区2，在第一导电类型重掺杂衬底1的下表面设有低接触电阻的欧姆金属层6，欧姆金属层6作为器件的阴极；在所述第一导电类型碳化硅外延体区2的上表层开设有多个阶梯型沟槽3，阶梯型沟槽3由至少三级沟槽组合形成，且在从下往上的方向上，阶梯型沟槽3的槽宽呈逐级增大设置；
所述第一导电类型碳化硅外延体区2的上表面以及阶梯型沟槽3的内部设有肖特基金属层5，肖特基金属层5作为器件的阳极；所述第二导电类型体区4呈阶梯型，且第二导电类型体区4包围每一级沟槽的底面以及第二级至最后一级沟槽的侧壁。
所述阶梯型沟槽3中每级沟槽的深度为0.3~1um。固定于第一导电类型碳化硅外延体区2的上表面的肖特基金属层5的厚度为 100–1000 Å。所述肖特基金属层5的材质为Ti或者Ni。所述欧姆金属层6的材质为Ti/Ni/Ag合金或者Ti/Ni/Al合金。
本发明的实施例中，所述阶梯型沟槽3中的第一级、第二级和第三级沟槽工艺制程由于第三代宽禁带半导体碳化硅材料的特性，无法使用常规硅基材料制程的蚀刻和扩散工艺制作方法，所以改为反应离子蚀刻RIE方式对第一导电类型碳化硅外延体区2进行多个多层沟槽刻蚀；所述阶梯型沟槽3，4，5的蚀刻制程只需使用单道光罩7，和刻蚀过程的氧化层8形成的hard mask共同作为图形设计挡板，可以简化工艺制程，节省制作成本；所述阶梯型沟槽3可以增加肖特基金属层5和第一导电类型碳化硅外延体区2的接触面积，进一步降低J1介面电阻和顺向导通电压。所述第二导电类型体区4是由高温高能离子注入装置将硼或铝等P+材料以0度角离子注入每一级沟槽的底面以及第二级至最后一级沟槽的侧壁所形成；在器件设计时，第二导电类型体区4的层数、高度和宽度都可以有多维度多变量控制，能更好的依据器件电压和漏电电流参数设计需求，调整控制阶梯的数量，及每一个阶梯的高度和宽度，来优化降低表面电场强度，减少漏电电流；同时第二导电类型体区4也可以在顺向电压遭遇大电流时，释放出少数载子电流，减少J2介面的电阻，以增强碳化硅两级管的抗顺向突波电流能力。
上述具有抗突波能力的碳化硅两级管器件的制造方法包括以下步骤：
步骤一. 提供第一导电类型碳化硅重掺杂衬底1，在第一导电类型碳化硅重掺杂衬底1的上表面生长第一导电类型碳化硅外延体区2，第一导电类型碳化硅外延体区2的上表面为第一主面，第一导电类型碳化硅重掺杂衬底1的下表面为第二主面；
步骤二. 通过器件设计的图形化光刻板的遮挡，对位于第一导电类型碳化硅外延体区2的第一主面，采用反应离子蚀刻进行第一次刻蚀，形成多个第一级沟槽；
步骤三. 通过器件设计的图形化单道光罩和第一级沟槽侧壁蚀刻后的氧化层形成的硬掩模的遮挡，在每个第一级沟槽的底面采用反应离子蚀刻进行第二次刻蚀，形成第二级沟槽，控制第二次刻蚀的宽度小于第一次刻蚀的宽度；
步骤四. 通过器件设计的图形化单道光罩和第二级沟槽侧壁蚀刻后的氧化层形成的硬掩模的遮挡，在第二级沟槽的底面采用反应离子蚀刻进行刻蚀，形成第三级沟槽，控制第三次刻蚀的宽度小于第二次刻蚀的宽度；第一、第二和第三级组合而形成阶梯型沟槽3，第三级沟槽蚀刻完成后，清除第一导电类型碳化硅外延体区2的上表层和沟槽内部的氧化层；
步骤五. 通过器件设计的图形单道光罩的遮挡，在第一、第二和第三级沟槽的底面、第二级和第三级沟槽的侧壁对应的第一导电类型碳化硅外延体区2内，利用高温高能离子装置注入第二导电类型材料形成包围沟槽的第二导电类型体区4，离子注入的角度为0°；
步骤六. 注入结束后采用湿法腐蚀或者热HF去掉表面氧化层，再采用热氮气清除表面残留的杂质；
步骤七. 在阶梯型沟槽3的内部和第一导电类型碳化硅外延体区2的上表面镀上肖特基金属层5，肖特基金属层5作为器件的阳极；
步骤八. 在第一导电类型重参杂碳化硅衬底1的第二主面上镀上低电阻值的欧姆金属层6，欧姆金属层6作为器件的阴极。
与传统平面碳化硅肖特基两级管结构（如图8所示）相比，本发明的具有抗突波能力碳化硅两级管设计，由于采用阶梯型沟槽3的器件结构，增加肖特基金属层5和第一导电类型碳化硅外延体区2的接触面积，可以减低J1介面电阻，降低器件顺向导通电压；
与原有沟槽碳化硅两级管结构（如图9所示）相比，本发明利用位于第二级、第三级沟槽外部的第二导电类型体区4形成JBS结构，在第二导电类型体区4和第一导电类型碳化硅外延体区2之间形成多层次的P-N结介面，可以根据器件电参数特性，对第二导电类型体区4的阶梯层数、深度和宽度做三维多变量优化调整，在承受反偏耐压时，能更好的分散表面电场强度，使器件表面峰值电场的电场分布变得更加平缓均匀，器件耐压时峰值处不易被击穿，因此可以有效提高器件的击穿电压。
本发明器件在反偏电压操作时，与原有沟槽碳化硅肖特基两级管器件相比，经过对第二导电类型体区4的阶梯层数、深度和宽度优化设计，本发明器件能减少器件在反偏电压下的漏电电流，从而降低器件开关损耗。
本发明器件结构与原有沟槽碳化硅肖特基两级管器件相比，经过优化第二导电类型体区4的结构设计，将第二导电类型体区4也设计成阶梯型结构，使得本发明器件能在顺向电压遇到突波大电流状态下，可以释放出少数载子，减少J2介面电阻，进一步增强抗顺向突波电流能力。
本发明在制造时，只需使用单道光罩7加上蚀刻后的氧化层8形成的硬掩模，可以简化多层次的阶梯型沟槽3的工艺制程，降低制作成本。

Claims (8)

1.一种具有抗突波能力的碳化硅两级管器件，包括第一导电类型重掺杂碳化硅衬底（1）、第一导电类型碳化硅外延体区（2）、阶梯型沟槽（3）、第二导电类型体区（4）、肖特基金属层（5）与欧姆金属层（6）；
其特征是：此器件包括一个阶梯型沟槽肖特基金属层区，阶梯型沟槽肖特基金属层区位于器件的中心区，阶梯型沟槽肖特基金属层区包括半导体基板，半导体基板包括第一导电类型重掺杂碳化硅衬底（1）及位于第一导电类型重掺杂衬底（1）上表面的第一导电类型碳化硅外延体区（2），在第一导电类型重掺杂衬底（1）的下表面设有低接触电阻的欧姆金属层（6），欧姆金属层（6）作为器件的阴极；在所述第一导电类型碳化硅外延体区（2）的上表层开设有多个阶梯型沟槽（3），阶梯型沟槽（3）由至少三级沟槽组合形成，且在从下往上的方向上，阶梯型沟槽（3）的槽宽呈逐级增大设置；
所述第一导电类型碳化硅外延体区（2）的上表面以及阶梯型沟槽（3）的内部设有肖特基金属层（5），肖特基金属层（5）作为器件的阳极；所述第二导电类型体区（4）呈阶梯型，且第二导电类型体区（4）包围每一级沟槽的底面以及第二级至最后一级沟槽的侧壁。
2.根据权利要求1所述的具有抗突波能力的碳化硅两级管器件，其特征是：所述阶梯型沟槽（3）中每级沟槽的深度为0.3~1um。
3.根据权利要求1所述的具有抗突波能力的碳化硅两级管器件，其特征是：固定于第一导电类型碳化硅外延体区（2）的上表面的肖特基金属层（5）的厚度为 100–1000 Å。
4.根据权利要求1所述的具有抗突波能力的碳化硅两级管器件，其特征是：所述第一导电类型重掺杂碳化硅衬底（1）与第一导电类型碳化硅外延体区（2）为N型导电，第二导电类型体区（4）为P型导电。
5.根据权利要求1所述的具有抗突波能力的碳化硅两级管器件，其特征是：所述肖特基金属层（5）的材质为Ti或者Ni。
6.根据权利要求1所述的具有抗突波能力的碳化硅两级管器件，其特征是：所述欧姆金属层（6）的材质为Ti/Ni/Ag合金或者Ti/Ni/Al合金。
7.一种具有抗突波能力的碳化硅两级管器件的制造方法包括以下步骤：
步骤一. 提供第一导电类型碳化硅重掺杂衬底（1），在第一导电类型碳化硅重掺杂衬底（1）的上表面生长第一导电类型碳化硅外延体区（2），第一导电类型碳化硅外延体区（2）的上表面为第一主面，第一导电类型碳化硅重掺杂衬底（1）的下表面为第二主面；
步骤二. 通过器件设计的图形化光刻板的遮挡，对位于第一导电类型碳化硅外延体区（2）的第一主面，采用反应离子蚀刻进行第一次刻蚀，形成多个第一级沟槽；
步骤三. 通过器件设计的图形化单道光罩（7）和第一级沟槽侧壁蚀刻后的氧化层（8）形成的硬掩模的遮挡，在每个第一级沟槽的底面采用反应离子蚀刻进行第二次刻蚀，形成第二级沟槽，控制第二次刻蚀的宽度小于第一次刻蚀的宽度；
步骤四. 通过器件设计的图形化单道光罩（7）和上一级沟槽侧壁蚀刻后的氧化层（8）形成的硬掩模的遮挡，在上一级沟槽的底面采用反应离子蚀刻再进行至少一次刻蚀，形成沟槽，控制每次刻蚀的宽度均小于上一次刻蚀的宽度，每一级沟槽组合而形成阶梯型沟槽（3），最后一次沟槽蚀刻完成后，清除第一导电类型碳化硅外延体区（2）的上表层和沟槽内部的氧化层；
步骤五. 通过器件设计的图形单道光罩的遮挡，在每一级沟槽的底面、第二级直至最后一级沟槽的侧壁对应的第一导电类型碳化硅外延体区（2）内，利用高温高能离子装置注入第二导电类型材料形成包围沟槽的第二导电类型体区（4）；
步骤六. 注入结束后采用湿法腐蚀或者热HF去掉表面氧化层，再采用热氮气清除表面残留的杂质；
步骤七. 在阶梯型沟槽（3）的内部和第一导电类型碳化硅外延体区（2）的上表面镀上肖特基金属层（5），肖特基金属层（5）作为器件的阳极；
步骤八. 在第一导电类型重参杂碳化硅衬底（1）的第二主面上镀上低电阻值的欧姆金属层（6），欧姆金属层（6）作为器件的阴极。
8.根据权利要求7所述的具有抗突波能力的碳化硅两级管器件的制造方法，其特征是：步骤五中，离子注入的角度为0°。
CN202010652169.0A 2020-07-08 2020-07-08 具有抗突波能力的碳化硅两级管器件及其制造方法 Pending CN111668291A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010652169.0A CN111668291A (zh) 2020-07-08 2020-07-08 具有抗突波能力的碳化硅两级管器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010652169.0A CN111668291A (zh) 2020-07-08 2020-07-08 具有抗突波能力的碳化硅两级管器件及其制造方法

Publications (1)

Publication Number Publication Date
CN111668291A true CN111668291A (zh) 2020-09-15

Family

ID=72391512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010652169.0A Pending CN111668291A (zh) 2020-07-08 2020-07-08 具有抗突波能力的碳化硅两级管器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111668291A (zh)

Similar Documents

Publication Publication Date Title
US8766279B1 (en) SiC-based trench-type schottky device
US8963276B2 (en) Semiconductor device including a cell array having first cells and second cells interspersed around the arrangement of the first cells
US20130140584A1 (en) Semiconductor device
CN111668290A (zh) 阶梯型沟槽碳化硅jbs两级管器件结构及其制造方法
US10062746B2 (en) Semiconductor rectifier and manufacturing method thereof
CN106711190A (zh) 一种具有高性能的半导体器件及制造方法
CN105826399A (zh) 一种多混合结构的软快恢复二极管及其制备方法
JP5428435B2 (ja) ショットキーバリアダイオードを備えた半導体装置およびその製造方法
CN114883417B (zh) 一种具有导通压降自钳位的半导体器件及其制备方法
JP2020174167A (ja) ダイオード構造及びその製造方法
CN113193053A (zh) 一种具有高正向电流密度的沟槽肖特基二极管
TW201327819A (zh) 溝槽式金氧半導體電晶體元件及其製造方法
CN212342634U (zh) 具有抗突波能力的碳化硅两级管器件
CN113066870B (zh) 一种具有终端结构的氧化镓基结势垒肖特基二极管
CN111653609A (zh) 具有阶梯形结构的jbs两级管器件结构及其制造方法
CN114220870A (zh) 全方位肖特基接触的沟槽型半导体器件及其制造方法
CN117317017A (zh) 一种碳化硅mosfet器件及其制备方法
CN111668289A (zh) 沟槽碳化硅jbs两级管器件结构及其制造方法
CN111668291A (zh) 具有抗突波能力的碳化硅两级管器件及其制造方法
CN115132726B (zh) 快恢复功率器件的结构、制造方法及电子设备
US11955567B2 (en) Wide-band gap semiconductor device and method of manufacturing the same
CN115602734A (zh) 高正向电流密度的新型碳化硅功率二极管
CN111584618A (zh) 具有阶梯环结构的肖特基两级管及其制造方法
CN212342633U (zh) 阶梯型沟槽碳化硅jbs两级管器件结构
CN110534582B (zh) 一种具有复合结构的快恢复二极管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20231003

Address after: Unit 802E, No. 155 Taidong Road, Siming District, Xiamen City, Fujian Province, 361008

Applicant after: Xiamen Xinheda Investment Co.,Ltd.

Address before: 215612 2nd floor, building e, Fenghuang science and Technology Pioneer Park, Fenghuang Town, Zhangjiagang City, Suzhou City, Jiangsu Province

Applicant before: SUZHOU FENGHUANGXIN ELECTRONIC TECHNOLOGY CO.,LTD.

TA01 Transfer of patent application right