CN111628767A - 初始控制电压产生电路 - Google Patents

初始控制电压产生电路 Download PDF

Info

Publication number
CN111628767A
CN111628767A CN202010589032.5A CN202010589032A CN111628767A CN 111628767 A CN111628767 A CN 111628767A CN 202010589032 A CN202010589032 A CN 202010589032A CN 111628767 A CN111628767 A CN 111628767A
Authority
CN
China
Prior art keywords
coupled
voltage
circuit
division unit
voltage division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010589032.5A
Other languages
English (en)
Other versions
CN111628767B (zh
Inventor
胡靖�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN202010589032.5A priority Critical patent/CN111628767B/zh
Publication of CN111628767A publication Critical patent/CN111628767A/zh
Application granted granted Critical
Publication of CN111628767B publication Critical patent/CN111628767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种初始控制电压产生电路，包括：预充电电路以及低通滤波器，预充电电路包括：分压电路以及开关电路，分压电路，包括第一分压单元和第二分压单元；第一分压单元的第一端输入电源电压、第二端与第二分压单元的第一端耦接；第二分压单元的第一端与开关电路的第一端耦接、第二端接地；第二分压单元包括一PMOS管以及一NMOS管，且PMOS管与NMOS管串联组成等效二极管电路；开关电路，控制端输入第一开关信号；低通滤波器的输出端与压控振荡器耦接，包括电容；电容在开关电路导通时充电，在充电完成时低通滤波器的输出端输出初始控制电压。上述方案能够减少工艺、电源电压和环境温度对VCO初始频率的影响。

Description

初始控制电压产生电路
技术领域
本发明涉及电路技术领域，尤其涉及一种初始控制电压产生电路。
背景技术
锁相环电路(Phase-locked loops，PLL)能够将电路输出的时钟信号与其外部的参考时钟信号保持同步。PLL启动时，压控振荡器(Voltage Controlled Oscillator，VCO)首先需要震荡在合适的初始频率，才能使PLL环路上的各个模块正常工作，继而使PLL逐渐进入相位锁定状态。VCO初始频率过高或者过低，都会使PLL无法进入锁定状态。由于VCO的频率受其输入电压控制，所以，PLL启动时，需要给VCO提供一个初始控制电压，使VCO具有一个合适的初始频率。
然而，VCO的初始控制电压受制造工艺、电源电压和环境温度的影响较大，导致VCO的初始频率可能偏高或偏低，进而导致PLL无法进入锁定状态，或者PLL需要较长时间才能够进入锁定状态。
发明内容
本发明实施例解决的是如何减少制造工艺、电源电压和环境温度对VCO初始频率的影响。
为解决上述技术问题，本发明实施例提供一种初始控制电压产生电路，包括：预充电电路以及低通滤波器，其中：所述预充电电路的输出端与所述低通滤波器的输入端耦接，适于为所述低通滤波器中的电容充电；所述预充电电路包括：分压电路以及开关电路，其中：所述分压电路，包括第一分压单元和第二分压单元；所述第一分压单元的第一端输入预设的电源电压，所述第一分压单元的第二端与所述第二分压单元的第一端耦接；所述第二分压单元的第一端为所述分压电路的电压输出端且与所述开关电路的第一端耦接，所述第二分压单元的第二端接地；所述第二分压单元包括一PMOS管以及一NMOS管，且所述PMOS管与所述NMOS管串联组成等效二极管电路；所述开关电路，其第二端为所述预充电电路的输出端，其控制端输入第一开关信号；所述低通滤波器的输出端与压控振荡器耦接，包括电容；所述电容在所述开关电路导通时充电，在充电完成时所述低通滤波器的输出端输出所述初始控制电压。
可选的，所述第二分压单元包括：第一PMOS管以及第一NMOS管，其中：所述第一PMOS管，其源极与所述第二分压单元的第一端耦接，其漏极与其栅极耦接并与所述第一NMOS管的漏极、所述第一NMOS管的栅极均耦接，其栅极与所述第一NMOS管的栅极耦接；所述第一NMOS管，其栅极与其漏极耦接，其源极接地。
可选的，所述第二分压单元包括：第一PMOS管以及第一NMOS管，其中：所述第一NMOS管，其漏极与所述第二分压单元的第一端耦接，其源极与所述第一PMOS管的源极耦接，其栅极与其漏极耦接；所述第一PMOS管，其栅极与其漏极耦接，其漏极接地。
可选的，所述第一分压单元包括：第二PMOS管以及第一电阻，其中：所述第二PMOS管，源极与所述第一分压单元的第一端耦接，栅极输入控制其开关的第二开关信号，漏极与所述第一电阻的第一端耦接；所述第一开关信号与所述第二开关信号反相；所述第一电阻，第二端与所述第一分压单元的第二端耦接。
可选的，所述第一分压单元包括：电流源电路；所述电流源电路的第一端与所述第一分压单元的第一端耦接，其第二端与所述第一分压单元的第二端耦接。
可选的，所述开关电路包括：第二NMOS管；所述第二NMOS管的漏极与所述第二分压单元的第一端耦接，其栅极输入所述第一开关信号，其源极与所述低通滤波器的输入端耦接。
可选的，所述低通滤波器，包括：第二电阻、第一电容以及第二电容，其中：所述第二电阻，其第一端与所述低通滤波器的输入端、所述第一电容的第一端耦接，其第二端与所述低通滤波器的输出端耦接；所述第一电容，其第二端接地；所述第二电容，其第一端与所述低通滤波器的输出端耦接，其第二端接地。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
预充电电路中的分压电路包括第一分压单元以及第二分压单元，第二分压单元由一个PMOS管以及一个NMOS管组成，且该PMOS管与该NMOS管串联组成一个等效二极管电路。控制开关电路导通，为低通滤波器中的电容充电，在充电完成时低通滤波器的输出端输出初始控制电压。因此，初始控制电压与该NMOS管与该PMOS管的阈值电压之和正相关。而对于环振形式的VCO而言，在频率固定的情况下，其所需的控制电压与环振中的NMOS管、PMOS管的阈值电压之和正相关。因此，本发明实施例中提供的初始控制电压产生电路产生的初始控制电压可以减少制造工艺、电源电压和环境温度对VCO初始频率的影响。
附图说明
图1是现有的一种初始控制电压产生电路的结构示意图；
图2是本发明实施例中的一种初始控制电压产生电路的结构示意图；
图3是本发明实施例中的另一种初始控制电压产生电路的结构示意图；
图4是本发明实施例中的又一种初始控制电压产生电路的结构示意图。
具体实施方式
PLL启动时，压控振荡器(Voltage Controlled Oscillator，VCO)首先需要震荡在合适的初始频率，才能使PLL环路上的各个模块正常工作，继而使PLL逐渐进入相位锁定状态。VCO初始频率过高或者过低，都会使PLL无法进入锁定状态。由于VCO的频率受其输入电压控制，所以，PLL启动时，需要给VCO提供一个初始控制电压，使VCO具有一个合适的初始频率。
传统的方式是利用电阻分压的原理，在电压源VDD与地之间分压得到VCO的初始控制电压。参照图1，给出了现有的一种预充电电路的结构示意图。
图1中，PMOS管M0、NMOS管M2、电阻R0、R2组成了预充电电路。当PC为高电平、PC_B为低电平时，对低通滤波器(Low Pass Filter，LPF)的电容C1、C2充电，充电完毕时，LPP输出初始电压Vctrl，该初始电压为VCO的初始电压，且Vctrl＝VDD*R2/(R0+R2)。充电完毕后，令PC跳变至低电平、PC_B跳变至高电平，这时Vctrl只受PLL环路的控制，不受预充电电路的影响。
然而，VCO的初始控制电压受制造工艺、电源电压和环境温度的影响较大，导致VCO的初始频率可能偏高或偏低，进而导致PLL无法进入锁定状态，或者PLL需要较长时间才能够进入锁定状态。本领域技术人员可以理解，VCO的初始频率是指在锁相环电路启动时对应的振荡频率。
在本发明实施例中，预充电电路中的分压电路包括第一分压单元以及第二分压单元，第二分压单元由一个PMOS管以及一个NMOS管组成，且该PMOS管与该NMOS管串联组成一个等效二极管电路。控制开关电路导通，为低通滤波器中的电容充电，在充电完成时低通滤波器的输出端输出初始控制电压。因此，初始控制电压与该NMOS管与该PMOS管的阈值电压之和正相关。而对于环振形式的VCO而言，在频率固定的情况下，其所需的控制电压与环振中的NMOS管、PMOS管的阈值电压之和正相关。因此，本发明实施例中提供的初始控制电压产生电路产生的初始控制电压可以减少制造工艺、电源电压和环境温度对VCO初始频率的影响。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种初始控制电压产生电路，包括预充电电路以及低通滤波器。在具体实施中，预充电电路的输出端与低通滤波器的输入端耦接，预充电电路可以包括分压电路以及开关电路。
在具体实施中，分压电路可以包括第一分压单元和第二分压单元，其中：第一分压单元的第一端输入预设的电源电压VDD，第一分压单元的第二端与第二分压单元的第一端耦接；第一分压单元的第一端为分压电路的电压输入端；
第二分压单元的第一端与第一分压单元的第二端、开关电路的第一端耦接，第二分压单元的第一端为分压电路的电压输出端；第二分压单元的第二端接地。
在本发明实施例中，第二分压单元可以由一PMOS管以及一NMOS管组成，且该PMOS管与该NMOS管串联，二者组成等效二极管电路。
在具体实施中，开关电路的第二端为预充电电路的输出端，开关电路的控制端可以输入第一开关信号，通过第一开关信号控制开关电路导通或断开。
低通滤波器的输出与压控振荡器，低通滤波器包括电容。在开关电路导通时，电容被充电。在电容充电完成时，低通滤波器的输出端输出初始控制电压至压控振荡器的控制电压输入端，也即低通滤波器输出的初始控制电压为压控振荡器的控制电压。
在本发明实施例中，低通滤波器与压控振荡器均为锁相环电路的组成部分。低通滤波器的结构、压控振荡器的结构以及低通滤波器与压控振荡器的具体连接关系等均可以参照现有技术中提供的锁相环电路，本发明实施例不做赘述。
下面对本发明上述实施例中提供的初始控制电压产生电路进行详细说明。参照图2，给出了本发明实施例中的一种初始控制电压产生电路的结构示意图。
在具体实施中，第二分压单元可以包括第一PMOS管MP1以及第一NMOS管MN1，其中：
第一PMOS管MP1的源极可以与第二分压单元的第一端耦接，第一PMOS管MP1的漏极与第一PMOS管MP1的栅极耦接，且与第一NMOS管MN1的漏极、第一NMOS管MN1的栅极均耦接，第一PMOS管MP1的栅极与第一NMOS管MN1的栅极耦接；
第一NMOS管MN1的栅极与第一NMOS管MN1的漏极、第一PMOS管MP1的漏极以及第一PMOS管MP1的栅极耦接，第一NMOS管MN1的源极接地。
在具体实施中，第一分压单元可以包括第二PMOS管MP2以及第一电阻R11，其中：
第二PMOS管MP2的源极与第一分压单元的第一端耦接，第二PMOS管MP2的栅极输入控制其开关的第二开关信号PC_B，第二PMOS管MP2的漏极与第一电阻R11的第一端耦接；第一开关信号PC与第二开关信号PC_B反相；
第一电阻R11的第二端与第一分压单元的第二端耦接。
在具体实施中，第一开关信号PC与第二开关信号PC_B反相是指：当第一开关信号PC为高电平信号时，第二开关信号PC_B为低电平信号；反之，当第一开关信号PC为低电平信号时，第二开关信号PC_B为高电平信号。
在具体实施中，开关电路可以包括第二NMOS管MN2，第二NMOS管MN2的漏极与第二分压单元的第一端耦接，第二NMOS管MN2的栅极输入第一开关信号PC，第二NMOS管MN2的源极与低通滤波器的输入端耦接。
可以理解的是，开关电路还可以为其他能够实现开关功能的器件，只要能够在接收到第一开关信号PC的时实现开关功能即可，本发明实施例不做赘述。
在具体实施中，第二分压电路可以并不仅限于上述实施例中所提供的电路结构。参照图3，给出了本发明实施例中的另一种初始控制电压产生电路的结构示意图。与图2所不同的是，图3中示出的第二分压单元与图2中示出的第二分压单元的结构有所不同。
图3中，第一NMOS管MN1的漏极与第二分压单元的第一端耦接，第一NMOS管MN1的源极与第一PMOS管MP1的源极耦接，第一NMOS管MN1的栅极与第一NMOS管MN1的漏极耦接；第一PMOS管MP1的源极与第一NMOS管MN1的源极耦接，第一PMOS管MP1的栅极与第一PMOS管MP1的漏极耦接，第一PMOS管MP1的漏极接地。
在具体实施中，第一分压电路也可以并不仅限于上述实施例中所提供的电路结构。参照图4，给出了本发明实施例中的又一种初始控制电压产生电路的结构示意图。
图4中，第一分压单元包括电流源电路20，电流源电路20的第一端与第一分压单元的第一端耦接，电流源电路20的第二端与第一分压单元的第二端耦接。电流源电路20输出电流，可以在第二分压单元的第一端形成压降，从而实现分压电压的输出。
下面以图2为例，对本发明上述实施例中提供的预充电电路的工作原理进行说明。
当第一开关信号PC为高电平，且第二开关信号PC_B为低电平时，预充电电路对低通滤波器的第一电容C1和第二电容C2进行充电。在充电完毕后，低通滤波器的输出端输出的电压Vctrl等于：由第一NMOS管MN1与第一PMOS管MP1构成的等效二极管的正向导通电压之和，该和值也即为VCO的初始控制电压。
在充电完成后，设置第一开关信号PC为低电平，第二开关信号PC_B为高电平，此时，低通滤波器的输出端输出的电压Vctrl仅受锁相环电路的控制，不受预充电电路的影响。
在实际应用中，低通滤波器为锁相环电路中的一个组成部分，且其结构为现有公知。
在具体实施中，预充电电路的输出端与低通滤波器的输入端耦接，低通滤波器的输出端与压控振荡器耦接。在本发明实施例中，在预充电电路的输出的控制下，低通滤波器输出相应的初始控制电压，以对压控振荡器进行控制。
在具体实施中，参照图2～图4，低通滤波器可以包括第二电阻R22、第一电容C1以及第二电容C2，其中：
第二电阻R22的第一端与低通滤波器的输入端、第一电容C1的第一端耦接，第二电阻R22的第二端与低通滤波器的输出端耦接；
第一电容C1的第二端接地；
第二电容C2的第一端与低通滤波器的输出端耦接，第二电容C2的第二端接地。
由此可见，在本发明实施例中，预充电电路中的分压电路包括第一分压单元以及第二分压单元，第二分压单元由一个PMOS管以及一个NMOS管组成，且该PMOS管与该NMOS管串联组成一个等效二极管电路。控制开关电路导通，为低通滤波器中的电容充电，在充电完成时低通滤波器的输出端输出初始控制电压。因此，初始控制电压与该NMOS管与该PMOS管的阈值电压之和正相关。而对于环振形式的VCO而言，在频率固定的情况下，其所需的控制电压与环振中的NMOS管、PMOS管的阈值电压之和正相关。因此，本发明实施例中提供的初始控制电压产生电路产生的初始控制电压可以减少制造工艺、电源电压和环境温度对VCO初始频率的影响。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种初始控制电压产生电路，其特征在于，包括：预充电电路以及低通滤波器，其中：
所述预充电电路的输出端与所述低通滤波器的输入端耦接，所述预充电电路包括：分压电路以及开关电路，其中：
所述分压电路，包括第一分压单元和第二分压单元；所述第一分压单元的第一端输入预设的电源电压，所述第一分压单元的第二端与所述第二分压单元的第一端耦接；所述第二分压单元的第一端为所述分压电路的电压输出端且与所述开关电路的第一端耦接，所述第二分压单元的第二端接地；所述第二分压单元包括一PMOS管以及一NMOS管，且所述PMOS管与所述NMOS管串联组成等效二极管电路；
所述开关电路，其第二端为所述预充电电路的输出端，其控制端输入第一开关信号；
所述低通滤波器的输出端与压控振荡器耦接，包括电容；所述电容在所述开关电路导通时充电，在充电完成时所述低通滤波器的输出端输出所述初始控制电压。
2.如权利要求1所述的初始控制电压产生电路，其特征在于，所述第二分压单元包括：第一PMOS管以及第一NMOS管，其中：
所述第一PMOS管，其源极与所述第二分压单元的第一端耦接，其漏极与其栅极耦接并与所述第一NMOS管的漏极、所述第一NMOS管的栅极均耦接，其栅极与所述第一NMOS管的栅极耦接；
所述第一NMOS管，其栅极与其漏极耦接，其源极接地。
3.如权利要求1所述的初始控制电压产生电路，其特征在于，所述第二分压单元包括：第一PMOS管以及第一NMOS管，其中：
所述第一NMOS管，其漏极与所述第二分压单元的第一端耦接，其源极与所述第一PMOS管的源极均耦接，其栅极与其漏极耦接；
所述第一PMOS管，其栅极与其漏极耦接，其漏极接地。
4.如权利要求1所述的初始控制电压产生电路，其特征在于，所述第一分压单元包括：第二PMOS管以及第一电阻，其中：
所述第二PMOS管，源极与所述第一分压单元的第一端耦接，栅极输入控制其开关的第二开关信号，漏极与所述第一电阻的第一端耦接；所述第一开关信号与所述第二开关信号反相；
所述第一电阻，第二端与所述第一分压单元的第二端耦接。
5.如权利要求1所述的初始控制电压产生电路，其特征在于，所述第一分压单元包括：电流源电路；所述电流源电路的第一端与所述第一分压单元的第一端耦接，其第二端与所述第一分压单元的第二端耦接。
6.如权利要求1所述的初始控制电压产生电路，其特征在于，所述开关电路包括：第二NMOS管；所述第二NMOS管的漏极与所述第二分压单元的第一端耦接，其栅极输入所述第一开关信号，其源极与所述低通滤波器的输入端耦接。
7.如权利要求1所述的初始控制电压产生电路，其特征在于，所述低通滤波器，包括：第二电阻、第一电容以及第二电容，其中：
所述第二电阻，其第一端与所述低通滤波器的输入端、所述第一电容的第一端耦接，其第二端与所述低通滤波器的输出端耦接；
所述第一电容，其第二端接地；
所述第二电容，其第一端与所述低通滤波器的输出端耦接，其第二端接地。
CN202010589032.5A 2020-06-24 2020-06-24 初始控制电压产生电路 Active CN111628767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010589032.5A CN111628767B (zh) 2020-06-24 2020-06-24 初始控制电压产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010589032.5A CN111628767B (zh) 2020-06-24 2020-06-24 初始控制电压产生电路

Publications (2)

Publication Number Publication Date
CN111628767A true CN111628767A (zh) 2020-09-04
CN111628767B CN111628767B (zh) 2022-09-02

Family

ID=72261093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010589032.5A Active CN111628767B (zh) 2020-06-24 2020-06-24 初始控制电压产生电路

Country Status (1)

Country Link
CN (1) CN111628767B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010002115A1 (en) * 1998-04-13 2001-05-31 Hitachi, Ltd. Variable frequency oscillator, and phase locked loop and clock synchronizer using thereof
CN106961277A (zh) * 2017-04-18 2017-07-18 江苏信息职业技术学院 一种低功率高性能的vco电路
CN108075773A (zh) * 2016-11-14 2018-05-25 中芯国际集成电路制造(上海)有限公司 用于锁相环的启动电路及锁相环
CN109427370A (zh) * 2017-09-04 2019-03-05 北京兆易创新科技股份有限公司 一种电荷泵稳压电路以及存储器
CN109828629A (zh) * 2017-11-23 2019-05-31 北京展讯高科通信技术有限公司 一种vco电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010002115A1 (en) * 1998-04-13 2001-05-31 Hitachi, Ltd. Variable frequency oscillator, and phase locked loop and clock synchronizer using thereof
CN108075773A (zh) * 2016-11-14 2018-05-25 中芯国际集成电路制造(上海)有限公司 用于锁相环的启动电路及锁相环
CN106961277A (zh) * 2017-04-18 2017-07-18 江苏信息职业技术学院 一种低功率高性能的vco电路
CN109427370A (zh) * 2017-09-04 2019-03-05 北京兆易创新科技股份有限公司 一种电荷泵稳压电路以及存储器
CN109828629A (zh) * 2017-11-23 2019-05-31 北京展讯高科通信技术有限公司 一种vco电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
罗培强等: "一种具有快速锁定特性的自适应锁相环设计", 《信息技术》 *

Also Published As

Publication number Publication date
CN111628767B (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
CN110635803B (zh) 一种基于电平宽度提取的锁相加速电路及锁相环系统
KR100985008B1 (ko) 용량성 전하 펌프
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
KR20120130091A (ko) 주파수-전류 피드백을 가진 온도-안정 발진기 회로
KR20070121951A (ko) 전압제어 발진기, 이를 구비한 위상동기루프 회로, 및위상동기루프 회로의 제어방법
JP2914310B2 (ja) チャージポンプ回路及びそれを用いたｐｌｌ回路
CN110518896B (zh) 一种提供任意频率及占空比的时钟发生电路与芯片
US9490824B1 (en) Phase-locked loop with frequency bounding circuit
CN101753137B (zh) 具有启动电路的锁相环
CN108449085B (zh) 锁相环和电子系统
JP2008113434A (ja) チャージポンプがない位相固定ループ回路及びこれを含む集積回路
CN210469272U (zh) 基于电平宽度提取的锁相加速电路及锁相环系统
CN111628767B (zh) 初始控制电压产生电路
CN111147048B (zh) 弛缓震荡电路
JP5338148B2 (ja) 半導体集積回路、温度変化検出方法
JP2002330067A (ja) チャージポンプ回路および位相同期ループ回路
JP5799828B2 (ja) 位相ロックループ回路
CN108075773B (zh) 用于锁相环的启动电路及锁相环
JP2009077308A (ja) 位相ロックループ回路
JP2009200703A (ja) チャージポンプ回路およびｐｌｌ回路
CN113437968B (zh) 多相位时钟产生器及其相关频率合成器
US20240113660A1 (en) Self-biased, closed loop, low current free running oscillator
JP2001144608A (ja) 位相同期回路
US10992306B1 (en) Oscillation circuit and a self-start-up control circuit adaptable thereto
JP2004187199A (ja) 位相同期回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant