CN111490158A - 涉及使用牺牲材料形成电容器柱的方法、设备及系统 - Google Patents

涉及使用牺牲材料形成电容器柱的方法、设备及系统 Download PDF

Info

Publication number
CN111490158A
CN111490158A CN201911328983.0A CN201911328983A CN111490158A CN 111490158 A CN111490158 A CN 111490158A CN 201911328983 A CN201911328983 A CN 201911328983A CN 111490158 A CN111490158 A CN 111490158A
Authority
CN
China
Prior art keywords
nitride
silicate
sacrificial
angstroms
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911328983.0A
Other languages
English (en)
Inventor
D·D·史莱伦
D·T·N·陈
S·萨普雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111490158A publication Critical patent/CN111490158A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明描述与使用牺牲材料形成电容器柱相关的方法、设备及系统。一种实例方法包含图案化半导体衬底的表面以具有：所述衬底上方的第一硅酸盐材料；所述第一硅酸盐材料上方的第一氮化物材料；所述第一氮化物材料上方的牺牲材料；所述牺牲材料上方的第二硅酸盐材料；及所述第二硅酸盐材料上方的第二氮化物材料。所述方法进一步包含在穿过所述第一硅酸盐材料、所述第一氮化物材料、所述牺牲材料、所述第二硅酸盐材料及所述第二氮化物材料的开口中形成电容器材料柱。所述方法进一步包含移除所述牺牲材料。

Description

涉及使用牺牲材料形成电容器柱的方法、设备及系统
技术领域
本发明大体上涉及半导体装置及方法，且更特定来说，涉及使用牺牲材料形成柱。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、电阻性随机存取存储器(ReRAM)及快闪存储器等等。一些类型的存储器装置可为非易失性存储器(例如，ReRAM)且可用于需要高存储器密度、高可靠性及低电力消耗的广泛电子应用。与在缺乏电力的情况下保持其存储状态的非易失性存储器单元(例如，快闪存储器单元)相比，易失性存储器单元(例如，DRAM单元)需要电力来保持其存储数据状态(例如，经由刷新过程)。然而，各种易失性存储器单元(例如DRAM单元)可比各种非易失性存储器单元(例如快闪存储器单元)更快地操作(例如，编程、读取、擦除等)。
发明内容
附图说明
图1到7说明根据本发明的数个实例的用于使用牺牲材料形成多个电容器支柱的半导体制造序列的不同实例中的存储器装置的部分的横截面视图。
图8说明根据本发明的一或多个实例的包含至少一个存储器系统的计算系统的功能框图。
图9说明根据本发明的数个实例的包含支柱及相邻沟槽的存储器装置的半导体结构的实例的部分的横截面视图。
具体实施方式
存储器装置上的各种类型的半导体结构(例如，包含易失性或非易失性存储器单元的存储器装置)可包含可经形成到半导体材料中以在其上产生用于后续半导体处理步骤的开口的直线沟槽及/或圆形、正方形、长方形等空腔。各种材料可使用化学气相沉积(CVD)、等离子体沉积等来沉积且使用光刻技术来图案化，使用气相、湿及/或干蚀刻工艺来掺杂及蚀刻以在衬底上形成半导体结构。此类开口可含有或相关联于促成存储器装置上的数据存取、存储及/或处理或促成存储器装置上的各种支撑结构的各种材料。作为实例，电容器材料可经沉积到这些开口中以提供数据存取、存储及/或处理。
为了增加存储器装置的单元的电容，可通过增加开口内的电容器材料柱的高度来增加形成到柱中的半导体衬底的表面积。然而，由于可能的间隙裕度及较小间距，增加电容器柱的高度会增加电容器柱弯曲及晃动的风险，从而引起可能的短路。
为了缓解这个问题，下文进一步描述使用牺牲材料形成电容器柱的方法。作为实例，电容器可包含中间晶格部分及顶部晶格部分，其中在中间晶格部分与顶部晶格部分之间包含氧化物(TEOS及BPSG)。这个双晶格结构可在中间晶格处包含一定量的凹入材料(例如，氮化物或氧化物的牺牲材料)。将牺牲材料定位在晶格结构内以允许选择性地调谐电容器轮廓且减小针对干蚀刻暴露的电容器的高度。
本发明包含与使用牺牲材料形成电容器柱相关的方法、设备及系统。本文中所描述的方法的实例包含在衬底材料上选择性地图案化支柱。支柱包含数个硅酸盐材料层、数个氮化物材料层、及支柱内的牺牲材料。实例方法进一步包含在穿过支柱的开口中形成电容器柱及移除牺牲材料。
在本发明的下文详细描述中，参考形成本发明的部分的附图，且在附图中以说明方式展示可如何实践本发明的一或多个实例。足够详细地描述这些实例以使所属领域一般技术人员能够实践本发明的实例，且应理解，可利用其它实例且可在不脱离本发明的范围的情况下进行工艺、电气及/或结构改变。如本文中所使用，“数个”事物可指一或多个此类事物。例如，数个电容器可指至少一个电容器。
本文中的图遵循编号惯例，其中首个或前几个数字对应于附图的图编号且剩余数字标识附图中的元件或组件。可通过使用类似数字来标识不同图之间的类似元件或组件。例如，参考数字112可指代图1中的元件“12”，且类似元件在图2中可被指代为212。在一些情况下，在相同图或不同图中多个类似但功能上及/或结构上可区分的元件或组件可用相同元件编号循序地指代(例如，图1中的124-1、124-2、124-3、124-4、124-5)。
图1说明根据本发明的数个实例的用于形成电容器的半导体制造序列的实例中的实例存储器装置的部分的横截面视图100。实例存储器装置100可包含多个支柱109-1、109-2、…、109-N(下文中被统称为多个支柱109)。多个支柱109中的每一者可包含第一硅酸盐材料103，第一硅酸盐材料103被展示为已经形成在下伏衬底材料101上方。衬底材料101可由其上可制造存储器装置材料的各种未掺杂或掺杂材料形成。相对惰性的未掺杂衬底材料101的实例可包含单结晶硅(单晶硅)、多结晶硅(多晶硅)及非晶硅等等。
在至少一个实例中，随着蚀刻穿过第一硅酸盐材料103进行且接近衬底材料101，多个支柱109-1与109-2之间的开口的宽度或直径可在从约200埃到600埃(或20nm到60nm)的范围内，且开口的高度可在从约8000埃到15,000埃(800nm到1,500nm)的范围内，且可导致高度与宽度的纵横比(AR)在从约25:1到约50:1的范围内。
随着多个支柱109-1到109-N的高度122增加，多个支柱109会发生弯曲及/或倾斜。在一些实例中，可针对堆叠在与衬底材料101相邻的第一硅酸盐材料103上方的第二硅酸盐材料108形成支撑结构，以便最小化这种弯曲及/或倾斜。在数个实例中，可通过在第一硅酸盐材料103与第二硅酸盐材料108之间图案化(例如，沉积)第一氮化物材料105及第一牺牲材料106且在第二牺牲材料102与第三牺牲材料114之间形成第二氮化物材料112来形成支撑结构。第一氮化物材料105及第二氮化物材料112可通过在与实例存储器装置的多个电容器(例如，如结合图6到7所展示及所描述)或其它结构元件相关联的特征之间延伸且连接(例如，附接)到所述特征来形成支撑结构。如此形成的支撑结构可使第一硅酸盐材料103及第二硅酸盐材料108的堆叠相对于彼此及下伏衬底材料101维持比由第一硅酸盐材料103及第二硅酸盐材料108自身提供的配置更静态的配置。
在数个实例中，第一硅酸盐材料103可能已由硼磷硅玻璃(BPSG)形成。BPSG可包含掺杂有各种浓度及/或比的硼化合物及磷化合物的硅化合物。硅化合物可为可通过氧化硅烷(SiH4)而形成的二氧化硅(SiO2)等等。硼化合物可为可通过氧化硼烷(B2H6)而形成的三氧化二硼(B2O3)等等。磷化合物可为可通过氧化磷化氢(PH3)而形成的五氧化二磷(P2O5)等等。BPSG的硅、硼及磷化合物可包含如确定为适于第一硅酸盐材料103的功能性、形成及/或移除的硅、硼及磷的各种同位素，如本文中所描述。
第一硅酸盐材料103最初可经形成(例如，沉积)在下伏衬底材料101的表面110上方。例如，第一硅酸盐材料103可经形成为在其中不形成从第一硅酸盐材料103的上表面到下伏衬底材料101的表面110的开口。在数个实例中，第一硅酸盐材料103的层可经沉积到下伏衬底材料201的表面210上方的在从约400纳米(nm)到约600nm的范围内的厚度。然而，本发明的实施例不限于这个实例。
第一氮化物材料105被展示为已经形成在第一硅酸盐材料103中的与下伏衬底材料101相对的表面上方。第一氮化物材料105可经形成(例如，沉积)在第一硅酸盐材料103的上表面上方。替代地，第一氮化物材料105可作为两个单独部分(例如，层)形成(例如，沉积)在第一硅酸盐材料103的上表面上方。例如，第一硅酸盐材料103可经形成为在其中形成从第一氮化物材料105的上表面到第一硅酸盐材料103的上表面的开口(例如图1中被说明为在多个支柱109-1与109-2之间的开口，例如被说明为呈这个2维格式的支柱但未必为呈3维格式的支柱)。
第一氮化物材料105可由针对介电性质选择的氮化物材料形成。例如，一或多种电介质氮化物可选自氮化硅(SiNX、Si3N4)、氮化铝(AlN)、氮化镓(GN)、氮化钽(TaN、Ta2N)、氮化钛(TiN、Ti2N)及氮化钨(WN、W2N、WN2)等等，以形成第一氮化物材料105。在数个实例中，第一氮化物材料105可经沉积到第一硅酸盐材料103的表面上方的在从约10nm到约100nm的范围内的厚度。
牺牲材料106被展示为已经形成在第一氮化物材料105中的与第一硅酸盐材料103相对的表面上方。牺牲材料106可经形成(例如，沉积)在第一氮化物材料105的上表面上方。
类似于第一氮化物材料105，牺牲材料106可由针对介电性质选择的氮化物材料形成。在一些实例中，牺牲材料106可为第二氮化物材料。在一个实例中，牺牲材料106可为不同于第一氮化物材料105的氮化物材料。即，牺牲材料106可经掺杂为比第一氮化物材料105及第二氮化物材料112硬的氮化物材料。较软氮化物更耐蚀刻，因此牺牲材料106的硬度可提供对电容器柱轮廓的更有选择性的调谐。牺牲材料106可选自氮化硼(BN)、SiNX、Si3N4、AlN、GN、TaN、Ta2N、TiN、Ti2N、WN、W2N、WN2等等。在数个实例中，牺牲材料106可经沉积到第一氮化物材料105的表面上方的在从约10nm到约100nm的范围内的厚度。
第二硅酸盐材料108被展示为已经形成在牺牲材料106中的与第一氮化物材料105相对的表面上方。在数个实例中，第二硅酸盐材料108可由原硅酸四乙酯(Si(OC2H5)4)，其也被称为TEOS。TEOS可经形成为原硅酸(Si(OH)4)的乙基酯等等。在数个实例中，第二硅酸盐材料108可经沉积到牺牲材料106的表面上方的在从约200nm到约600nm的范围内的厚度。
第二牺牲材料107被展示为已经形成在第二硅酸盐材料108中的与第一牺牲材料106相对的表面上方。第二牺牲材料107可经形成(例如，沉积)在第二硅酸盐材料108的上表面上方。
类似于第一牺牲材料106，第二牺牲材料107可由针对介电性质选择的氮化物材料形成。在一些实例中，第二牺牲材料107可为与第一牺牲材料106相同的氮化物材料。在一个实例中，第二牺牲材料107可为不同于第一氮化物材料105及第二氮化物材料112的氮化物材料。在数个实例中，第二牺牲材料107可经沉积到第二硅酸盐材料108的表面上方的在从约10nm到约60nm的范围内的厚度。
第二氮化物材料112被展示为已经形成在第二牺牲材料107中的与第二硅酸盐材料108相对的表面上方。第二氮化物材料112可经形成(例如，沉积)在第二牺牲材料107的上表面上方。
类似于第一氮化物材料105，第二氮化物材料112可由针对介电性质选择的氮化物材料形成。即，第二氮化物材料112可由与第一氮化物材料105相同的材料形成。在各种实例中，第一氮化物材料105及第二氮化物材料112可由相同氮化物或相同氮化物混合物形成，或第一氮化物材料105及第二氮化物材料112可各自由一种氮化物或由不同氮化物混合物形成，这取决于例如氮化物可应用于的各种用途。在数个实例中，第二氮化物材料112可经沉积到第二牺牲材料107的表面上方的在从约10nm到约150nm的范围内的厚度。
第三牺牲材料114被展示为已经形成在第二氮化物材料112中的与第二牺牲材料107相对的表面上方。第三牺牲材料114可经形成(例如，沉积)在第二氮化物材料112的上表面上方。在多个实例中，第三牺牲材料114可经沉积到第二氮化物材料112的表面上方的在从约50nm到约150nm的范围内的厚度。
在一些实例中，第一牺牲材料106、第二牺牲材料107及第三牺牲材料及114可由相同氮化物材料形成。第一牺牲材料106、第二牺牲材料107及第三牺牲材料及114可由针对介电性质选择的氮化物材料形成。在一些实例中，第一牺牲材料106、第二牺牲材料107及第三牺牲材料及114中的一者可由不同于其它牺牲材料的氮化物材料形成。在一个实例中，第一牺牲材料106、第二牺牲材料107及第三牺牲材料114可为不同于第一氮化物材料105及第二氮化物材料112的氮化物材料。即，第一牺牲材料106、第二牺牲材料107及第三牺牲材料及114可经掺杂为比第一氮化物材料105及第二氮化物材料112硬的氮化物材料。
在一些实例中，第一氮化物材料105及第二氮化物材料112可比第一牺牲材料106、第二牺牲材料107及第三牺牲材料114更耐蚀刻。第一牺牲材料106、第二牺牲材料107及第三牺牲材料114的材料强度差异可提供以不同于第一氮化物材料105及第二氮化物材料112的速率蚀刻牺牲材料106。即，第一牺牲材料106、第二牺牲材料107及第三牺牲材料114的组合物可允许选择性地蚀刻多个支柱109。
可利用蚀刻工艺(例如，第一湿蚀刻工艺或干蚀刻工艺)以蚀刻经过(例如，穿过)第三牺牲材料114、第二氮化物材料112、第二牺牲材料107、第二硅酸盐材料108、第一牺牲材料106、第一氮化物材料105及/或第一硅酸盐材料103，以在先前列出的材料内(如已被说明为在多个柱109-1与109-2之间)形成开口。蚀刻工艺的执行可允许在穿过电容器柱109-1的各种组合的开口中形成电容器材料柱，以便形成从第三牺牲材料114的上表面延伸到衬底材料101的表面110的所得开口。
所得开口可具有在从近似8,000埃(或800nm)到近似15,000埃(或1,500nm)的范围内的高度122。所述材料中的每一者可向结构的总高度122贡献特定高度。如图1中所说明，第一硅酸盐材料103可具有高度124-1，第一氮化物材料105可具有高度124-2，第一牺牲材料106可具有高度124-3，第二硅酸盐材料108可具有高度124-4，第二牺牲材料107可具有高度124-5，第二氮化物材料112可具有高度124-7，且第三牺牲材料114可具有高度124-8，所述高度加在一起时导致总高度122。
无论是否存在一种或多种牺牲材料，第一氮化物材料105与第二氮化物材料112之间的高度124-6可保持相同。在一些实例中，可减小第二硅酸盐材料108的高度124-4以适应第二牺牲材料107的高度124-5。在这个实例中，第一牺牲材料106的高度124-3、第二硅酸盐材料108的高度124-4及第二牺牲材料107的高度124-5可合计达高度124-6。即，一旦蚀除第一牺牲材料106、第二硅酸盐材料108及第二牺牲材料107，第一氮化物材料105与第二氮化物材料112之间的高度124-6便可保持相同。第二硅酸盐材料107的高度124-4的减小确保第一氮化物材料105与第二氮化物材料112之间的高度124-6可保持相同的特定高度124-6。
在一些实例中，第一硅酸盐材料103的高度124-1可为近似4,000埃、近似4,200埃、近似4,500埃、近似4,900埃、近似5,300埃、近似5,700埃中的一者及/或在从近似4,000到近似6,000埃的范围内。在一些实例中，第一氮化物材料105的高度124-2可为近似100埃、近似400埃、近似700埃中的一者及/或在从近似100埃到近似1,000埃的范围内。在一些实例中，第一牺牲材料106的高度124-3可为近似100埃、近似300埃、近似550埃、近似870埃中的一者及/或在从近似100埃到近似1000埃的范围内。在一些实例中，第二硅酸盐材料108的高度124-4可为近似2,000埃、近似3,500埃、近似4,700埃中的一者及/或在从近似2,000埃到6,000埃的范围内。在一些实例中，第二牺牲材料107的高度124-5可为近似100埃、近似220埃、近似450埃、近似570埃中的一者及/或在从近似100埃到近似600埃的范围内。在一些实例中，第二氮化物材料112的高度124-7可为近似100埃、近似400埃、近似700埃、近似800埃中的一者及/或在从近似100埃到近似1,500埃的范围内。在一些实例中，第三牺牲材料114的高度124-8可为近似500埃、近似750埃、近似970埃、近似1,200埃中的一者及/或在从近似500埃到近似1,500埃的范围内。然而，本发明的实施例不限于这个实例。
图2说明根据本发明的数个实例的用于形成电容器的半导体制造序列的另一实例中的实例存储器装置的部分的横截面视图200。图2说明在完成结合图1所描述的实例制造序列之后的特定阶段的实例存储器装置的部分的结构。
横截面视图200可包含与如图1中所引用的实例横截面视图100相同或类似的元件。例如，衬底材料201与衬底材料101相似或类似。第一硅酸盐材料203与第一硅酸盐材料103相似或类似，第一氮化物材料205与第一氮化物材料105相似或类似，第一牺牲材料206与牺牲材料106相似或类似，第二硅酸盐材料208与第二硅酸盐材料108相似或类似，第二牺牲材料207与第二牺牲材料107相似或类似，且第二氮化物材料212与第二氮化物材料112相似或类似。
在这个实例中，图1中的114处所展示的第三牺牲材料(例如BN、SiNX、Si3N4、AlN或GN)已从实例存储器装置的部分移除。可利用(经由施加)溶剂移除第三牺牲材料，所述溶剂选择性地从存储器装置移除(例如，溶解)第三牺牲材料，而不移除(例如，留下)其它材料使得所述材料保留在存储器装置中。此选择性溶剂可选自水(H2O)、甲醇(CH3OH)、乙醇(C2H5OH)、丙醇(C3H7OH)的异构体(例如正丙醇及异丙醇)、正丁醇(C4H9OH)以及其它可能醇、及硫酸(H2SO4)、氢氟酸(HF)、磷酸(H3PO4)、盐酸(HCl)、氢氧化铵(NH4OH)及其组合等等。第三牺牲材料的移除可能在制造工艺期间在存储器装置的结构中留下空白空间(例如，空隙)。
可利用蚀刻工艺(例如，第一湿蚀刻工艺或干蚀刻工艺)以蚀刻经过(例如，穿过)第二氮化物材料212、第二牺牲材料207、第二硅酸盐材料208、第一硅酸盐材料206、第一氮化物材料205及/或第一硅酸盐材料203，以在先前列出的材料内(如已被说明为在多个支柱209-1与209-2之间)形成开口。蚀刻工艺的执行可导致在穿过电容器柱209-1的各种组合的开口中形成电容器材料柱，以便形成从多个支柱209的高度222延伸到衬底材料201表面210的所得开口。
所得开口可具有在从约8,000埃(或800nm)到约15,000埃(或1,500nm)的范围内的高度222。所述材料中的每一者可向结构的总高度422贡献特定高度。如图2中所说明，第一硅酸盐材料203可具有高度224-1，第一氮化物材料205可具有高度224-2，第一牺牲层206可具有高度224-3，第二硅酸盐材料208可具有高度224-4，第二牺牲材料207可具有高度224-5，且第二氮化物材料212可具有高度224-7，所述高度连同经移除的第三牺牲材料的高度加在一起时导致总高度222。
在一些实例中，第一硅酸盐材料203的高度224-1可为近似4,000埃、近似4,200埃、近似4,500埃、近似4,900埃、近似5,300埃、近似5,700埃中的一者及/或在从近似4,000到近似6,000埃的范围内。在一些实例中，第一氮化物材料205的高度224-2可为近似100埃、近似400埃、近似700埃中的一者及/或在从近似100埃到近似1000埃的范围内。在一些实例中，第一牺牲材料206的高度224-3可为近似100埃、近似300埃、近似550埃、近似870埃中的一者及/或在从近似100埃到近似1000埃的范围内。在一些实例中，第二硅酸盐材料208的高度224-4可为近似2,000埃、近似3,500埃、近似4,700埃中的一者及/或在从近似2,000埃到6,000埃的范围内。在一些实例中，第二牺牲材料207的高度224-3可为近似100埃、近似220埃、近似450埃、近似570埃中的一者及/或在从近似100埃到近似600埃的范围内。在一些实例中，第二氮化物材料212的高度224-7可为近似100埃、近似400埃、近似700埃、近似800埃中的一者及/或在从近似100埃到近似1,500埃的范围内。然而，本发明的实施例不限于这个实例。
图3说明根据本发明的数个实例的用于形成电容器的半导体制造序列的另一实例中的实例存储器装置的部分的横截面视图300。图3说明在完成结合图2所描述的实例制造序列之后的特定阶段的实例存储器装置的部分的结构。
横截面视图300可包含与分别如图1及2中所引用的实例横截面视图100及200相同或相似的元件。例如，衬底材料301分别与图1及2的衬底材料101及201相同或相似。第一氮化物材料305分别与图1及2的第一氮化物材料105及205相同或相似。第二氮化物材料312分别与图1及2的第二氮化物材料112及212相同或相似。
在这个实例中，图2中的203处所展示的第一硅酸盐材料(例如，BPSG、硼硅玻璃(BSG)、磷硅玻璃(PSG)或TEOS)、图2中的206处所展示的第一牺牲材料(例如，BN、SiNX、Si3N4、AlN或GN)、图2中的208处所展示的第二硅酸盐材料(例如，BPSG、BSG、PSG或TEOS)及图2中的206处所展示的第二牺牲材料(例如，BN、SiNX、Si3N4、AlN或GN已从实例存储器装置的部分移除。可利用(经由施加)溶剂移除第一硅酸盐材料、第二硅酸盐材料、及第一牺牲材料及第二牺牲材料，所述溶剂选择性地从存储器装置移除(例如，溶解)第一硅酸盐材料及第二硅酸盐材料以及第一牺牲材料及第二牺牲材料，而不移除(例如，留下)其它材料使得所述材料保留在存储器装置中。此选择性溶剂可选自水(H2O)、甲醇(CH3OH)、乙醇(C2H5OH)、丙醇(C3H7OH)的异构体(例如正丙醇及异丙醇)、正丁醇(C4H9OH)以及其它可能醇、及硫酸(H2SO4)、氢氟酸(HF)、磷酸(H3PO4)、盐酸(HCl)、氢氧化铵(NH4OH)及其组合等等。第一硅酸盐材料、第一牺牲材料、第二硅酸盐材料及第二牺牲材料的移除可能在制造工艺期间在存储器装置的结构中留下空白空间(例如，空隙)。
相反，选择性溶剂的施加可使具有形成在其外表面上的第一电极材料336的电容器材料316保留在存储器装置的结构中。另外，在施加选择性溶剂之后可保留第一氮化物材料305及第二氮化物材料312，并且其它可能的组件或结构特征可保留在存储器装置的结构中。剩余第一氮化物材料305及剩余第二氮化物材料312可用作电容器支撑结构，以在制造工艺期间鉴于存储器装置的结构中的空隙来提供支撑。
如图3中所说明，电容器材料316的高度322可分别包含第一氮化物材料305的高度324-2及第二氮化物材料312高度324-7，连同经移除的第二硅酸盐材料、第一牺牲材料及第二牺牲材料及第一硅酸盐材料的高度324-6及324-1，及如图1中所说明的先前移除的第一硅酸盐材料114的高度。
如图3中所展示，第一电极材料336已经形成(例如，沉积)在衬底材料301的表面310以及开口311-1及311-2的侧壁上。如图3中所说明，电容器材料316被展示为已经形成(例如，沉积)以从衬底材料301到多个支柱309的上表面处的开口311的高度322填充开口311-1、311-2。材料309-1与309-2之间的开口311-1可从衬底材料301延伸到多个支柱309的上表面处的开口311的高度322。为清楚起见，在实例制造序列中，图3展示实例存储器装置的部分中的第一开口311-1及第二开口311-1，但是实例不限于两个开口且可包含各种此类开口。
在数个实例中，电容器材料316可经沉积以填充开口311-1、311-2到第一电极材料336的上表面。第一电极材料336及电容器材料316可由导电材料形成且具有如适合用于形成半导体装置的可操作电容器的特定设计规则的各种宽度(例如，厚度)。
第一电极336可经形成(例如，沉积)在电容器材料316的剩余部分的上表面上，使得电容器材料316与第一电极材料336一起覆盖在全部表面上。即，电容器材料316的高度322被第一电极材料336覆盖。作为实例，电容器材料316的高度322跨越经移除的第一硅酸盐材料的高度324-1，第一氮化物材料305的高度324-2，经移除的第一牺牲材料、第二硅酸盐材料及第二牺牲材料的高度324-6，第二氮化物材料312的高度324-7，及先前移除的第三牺牲材料的高度。
图4说明根据本发明的数个实例的在用于形成电容器的实例制造序列中的特定阶段的实例存储器装置的部分的横截面视图435。图4说明在完成结合图3所描述的实例制造序列之后的实例存储器装置的部分的结构。
如所展示，电介质材料423已经形成(例如，沉积)在第一电极材料436的外表面上。在数个实例中，电介质材料423可从衬底材料401的表面410形成以覆盖第一电极材料436的外表面，包含上表面。
如图4中所说明，电容器材料416的高度422可分别包含第一氮化物材料405及第二氮化物材料412的高度424-2及424-7，连同经移除的第一牺牲材料、第二硅酸盐材料及第二牺牲材料高度424-6及424-1，及如图1中所说明的先前移除的第三牺牲材料114的高度。
图5说明根据本发明的数个实例的在用于形成电容器的实例制造序列中的特定阶段的实例存储器装置的部分的横截面视图540。图5说明在完成结合图4所描述的实例制造序列之后的实例存储器装置的部分的结构。
如所展示，电介质材料523已经形成(例如，沉积)在第一电极材料536的外表面上。在数个实例中，电介质材料523可从衬底材料501的表面510形成以覆盖第一电极材料536的外表面，包含上表面。随后可至少部分地通过在电介质材料523的外表面上形成(例如，沉积)第二电极材料547来形成电容器516。
如图5中所说明，电容器材料516的高度522可分别包含第一氮化物材料505的高度524-2及第二氮化物材料512的高度524-7，连同经移除的第一硅酸盐材料、第二硅酸盐材料及第二牺牲材料的高度524-6及第一硅酸盐材料的高度524-1，及如图1中所说明的先前移除的第三牺牲材料114的高度。
图5中所说明的实例存储器装置的部分展示在结构中被指示为宽度且如刚刚所描述那样形成的第一电容器及第二电容器516。由于电介质材料523及第二电极材料547经形成在第一电极材料536上方，因此电容器516的高度522可高于原始开口的高度。图5中所说明的实例存储器装置展示可在第一电容器与第二电容器516周围及之间形成为电绝缘的缓冲材料527。电介质材料523、第二电极材料547及缓冲材料527可由各种相应的电介质材料、导电材料及电阻性材料形成，且具有相关联于形成用于半导体装置的可操作电容器可用的任何宽度(例如，厚度)。
除下伏衬底材料501以外，支撑结构还由第一氮化物材料505及第二氮化物材料512形成。支撑结构可在第一硅酸盐材料及第二硅酸盐材料的移除已在存储器装置的结构中留下空隙且甚至在此类空隙可能已至少部分地被缓冲材料527填充之后，为第一电容器及第二电容器516提供支撑。为便于说明，由第一氮化物材料505及第二氮化物材料512形成的支撑结构在可为3D横截面视图的图中被展示为支撑在电容器516后方及其它电容器516的第一电极材料536的右侧。然而，由第一氮化物材料505及第二氮化物材料512形成的支撑结构也可在相对侧上，或可经附接在四个位置处或甚至环绕第一电容器及第二电容器516。在数个实例中，电介质材料523、第二电极材料547及/或缓冲材料527可环绕电容器516的第一电极材料536，但在其中支撑结构的第一氮化物材料505及第二氮化物材料512经附接到第一电极材料536的界定位置除外。
如刚刚所描述的电容器及电容器支撑结构的形成可使电容器中的每一者能够维持于静态配置(例如，相对于彼此及下伏材料)。例如，电容器支撑结构可降低(例如，防止)在制造或使用期间电容器弯曲及/或扭曲的可能性。如本文中所描述，通过包含牺牲材料，可在不牺牲电容器的表面积的暴露的情况下支撑电容器的特定高度，同时减少由蚀刻工艺以此类高纵横比所产生的晃动、弯曲及/或扭曲。此外，减少电容器的弯曲及/或扭曲可降低意外后果的可能性，例如半导体装置操作故障、需要更换零件等。
如刚刚所描述的电容器及电容器支撑结构的形成可用于制造包含至少一个存储器单元的存储器装置。此存储器单元可包含由电容器支撑结构支撑的至少一个此类电容器作为数据存储元件。所述存储器单元还可包含耦合到或可耦合到至少一个电容器的至少一个存取装置(例如，晶体管)(未展示)。
图6说明根据本发明的数个实例的用于形成电容器的半导体制造序列的另一实例中的实例存储器装置的部分的横截面视图600。图6说明具有关于选择性地图案化牺牲材料以避免电容器形成物随着其高度增加而晃动或弯曲的不同实例的实例存储器装置的部分的结构。
横截面视图600可包含与分别在图1、2、3、4及5中所引用的实例横截面视图100、200、300、435及540相同或相似的元件。例如，衬底材料601分别与图1、2、3、4及5的衬底材料101、201、301、401及501相似或类似。第一硅酸盐材料603分别与图1及2的第一硅酸盐材料103及203相似或类似。第一氮化物材料205分别与图1、2、3、4及5的第一氮化物材料105、205、305、405及505相似或类似。第二硅酸盐材料608分别与图1及2的第二硅酸盐材料108及208相似或类似。第一牺牲材料607与图1的第二牺牲材料107相似或类似。第二氮化物材料412分别与图1、2、3、4及5的第二氮化物材料112、212、312、412及512相似或类似。第二牺牲材料614与图1的第三硅酸盐材料114相似或类似。
为了形成电容器支撑材料柱的开口(如已被说明为在多个支柱609-1与609-2之间)，可利用蚀刻工艺(例如，第一湿蚀刻工艺或干蚀刻工艺)以蚀刻经过(例如，穿过)第二牺牲材料614、第二氮化物材料612、第一牺牲材料607、第二硅酸盐材料608、第一氮化物材料605及/或第一硅酸盐材料603。在这个实例中，第一牺牲材料607经形成在第二硅酸盐材料608上方，牺牲材料未经形成在第一氮化物材料605上方。蚀刻工艺的执行可导致形成穿过多个支柱609的各种组合的从第二牺牲材料614的上表面延伸到衬底材料601的表面610的开口。
所得开口可具有在从约8,000埃(或800nm)到约15,000埃(或1,500nm)的范围内的高度622。所述材料中的每一者可向结构的总高度622贡献特定高度。作为实例，第一硅酸盐材料603可具有高度625-1，第一氮化物材料605可具有高度625-2，牺牲材料606可具有高度625-3，第二硅酸盐材料608可具有高度625-4，第一牺牲材料607可具有高度625-5，第二氮化物材料612可具有高度625-7，且第二牺牲材料614可具有高度124-8，所述高度加在一起时导致总高度622。
在一些实例中，牺牲材料607的高度625-5及第二硅酸盐材料608的高度625-4可合计达高度625-6。即，无论第二硅酸盐材料608的高度625-4或第一牺牲材料607的高度625-5如何，第一氮化物材料605与第二氮化物材料612之间的高度625-6可保持特定高度。
在一些实例中，第一硅酸盐材料603的高度625-1可为近似4,000埃、近似4,200埃、近似4,500埃、近似4,900埃、近似5,300埃、近似5,700埃中的一者及/或在从近似4,000到近似6,000埃的范围内。在一些实例中，第一氮化物材料605的高度625-2可为近似100埃、近似400埃、近似700埃中的一者及/或在从近似100埃到近似1000埃的范围内。在一些实例中，第二硅酸盐材料608的高度625-4可为近似2,000埃、近似3,500埃、近似4,700埃中的一者及/或在从近似2,000到6,000埃的范围内。在一些实例中，牺牲材料607的高度625-5可为近似100埃、近似220埃、近似450埃、近似570埃中的一者及/或在从近似100埃到近似600埃的范围内。在一些实例中，第二氮化物材料612的高度625-7可为近似100埃、近似400埃、近似700埃、近似800埃中的一者及/或在从近似100埃到近似1,500埃的范围内。在一些实例中，第二牺牲材料614的高度625-8可为近似500埃、近似750埃、近似970埃、近似1,200埃中的一者及/或在从近似500埃到近似1,500埃的范围内。然而，本发明的实施例不限于这个实例。
图7说明根据本发明的数个实例的用于形成电容器的制造序列的另一实例中的实例存储器装置的部分的横截面视图700。图7说明具有关于选择性地图案化牺牲材料以避免电容器材料随着其高度增长而晃动或弯曲的不同实例的实例存储器装置的部分的结构。
横截面视图700可包含分别与如图1、2、3、4、5及6中所引用的实例横截面视图100、200、300、435、540及600相同或相似的元件。例如，衬底材料701分别与图1、2、3、4、5及6的衬底材料101、201、301及401、501及601相似或类似。第一硅酸盐材料703分别与图1、2及6的衬底材料103、203及603相似或类似。第一氮化物材料705分别与图1、2、3、4、5及6的第一氮化物材料105、205、305、405、505及605相似或类似。第一牺牲材料706分别与图1及2的第一牺牲材料106及206相似或类似。第二硅酸盐材料708分别与图1、2及6的第二硅酸盐材料108、208及608相似或类似。第二氮化物材料712与图1、2、3、4、5及6的第二氮化物材料112、212、312、412、512及612相似或类似。第二牺牲材料714与图1的第三牺牲材料114及图6的第二牺牲材料614相似或类似。
可利用蚀刻工艺(例如，第一湿蚀刻工艺或干蚀刻工艺)以蚀刻经过(例如，穿过)第二牺牲材料714、第二氮化物材料712、第二硅酸盐材料708、第一牺牲材料706、第一氮化物材料705及第一硅酸盐材料703，以在先前列出的材料内(如已被说明为在多个支柱709-1与709-2之间)形成开口。在这个实例中，第一牺牲材料706经形成在第一氮化物材料705上方，牺牲材料未经形成在第二硅酸盐材料708上方。蚀刻工艺的执行可导致在穿过电容器柱709-1的各种组合的开口中形成电容器材料柱以便形成从第二牺牲材料714的上表面延伸到衬底材料701的表面710的所得开口。
所得开口可具有在从约8,000埃(或800nm)到约15,000埃(或1,500nm)的范围内的高度722。所述材料中每一者可向结构的总高度722贡献特定高度。如图7中所说明，第一硅酸盐材料703可具有高度729-1，第一氮化物材料705可具有高度729-2，第一牺牲材料706可具有高度729-3，第二硅酸盐材料708可具有高度729-4，第二氮化物材料712可具有高度729-7，且第二牺牲材料714可具有高度729-8，所述高度加在一起时导致总高度722。
在一些实例中，第一牺牲材料706的高度729-3及第二硅酸盐材料708的高度729-4可合计达高度729-6。无论是否仅存在一种或两种牺牲材料，第一氮化物材料705与第二氮化物材料712之间的高度729-6可保持相同。在这个实例中，一旦已蚀除第一牺牲材料706及第二硅酸盐材料708，高度729-6便可保持相同。
在一些实例中，第一硅酸盐材料703的高度729-1可为近似4,000埃、近似4,200埃、近似4,500埃、近似4,900埃、近似5,300埃、近似5,700埃中的一者及/或在从近似4,000到近似6,000埃的范围内。在一些实例中，第一氮化物材料705的高度729-2可为近似100埃、近似400埃、近似700埃中的一者及/或在从近似100埃到近似1,000埃的范围内。在一些实例中，第一牺牲材料706的高度729-3可为近似100埃、近似300埃、近似550埃、近似870埃中的一者及/或在从近似100埃到近似1,000埃的范围内。在一些实例中，第二硅酸盐材料708的高度729-4可为近似2,000埃、近似3,500埃、近似4,700埃中的一者及/或在从近似2,000埃到6,000埃的范围内。在一些实例中，第二氮化物材料712的高度729-7可为近似100埃、近似400埃、近似700埃、近似800埃中的一者及/或在从近似100埃到近似1,500埃的范围内。在一些实例中，第二牺牲材料714的高度729-8可为近似500埃、近似750埃、近似970埃、近似1,200埃中的一者及/或在从近似500埃到近似1,500埃的范围内。然而，本发明的实施例不限于这个实例。
图8是根据本发明的一或多个实例的包含至少一个存储器系统844的计算系统880的功能框图。存储器系统844可为例如固态驱动器(SSD)。
在图8中所展示的实例中，存储器系统844包含：存储器接口846；数个存储器装置840-1、…、840-N；及控制器848，其选择性地耦合到存储器接口846及存储器装置840-1、…、840-N。存储器接口846可用于在存储器系统844与另一装置(例如主机842)之间传达信息。主机842可包含处理器(未展示)。如本文中所使用，“处理器”可为数个处理器，例如并行处理系统、数个协处理器等。实例主机可包含膝上型计算机、个人计算机、数码相机、数字记录装置及播放装置、移动电话、PDA、存储卡读取器、接口集线器等，或在上述元件中实施。此主机842可与使用例如处理对半导体装置及/或SSD执行的制造操作相关联。
在数个实例中，主机842可与主机接口843相关联(例如，包含或耦合到主机接口843)。主机接口843可使按比例调整的偏好的输入(例如，呈数字及/或结构定义梯度)能够定义例如存储器装置(例如，如840处所展示)及/或形成在其上的存储器单元阵列(例如，如854处所展示)的最终结构或中间结构的临界尺寸(CD)，以由处理设备来实施。按比例调整的偏好可经由由主机842存储的数个偏好的输入、来自另一存储器系统(未展示)的偏好的输入及/或用户(例如，人类操作者)对偏好的输入提供给主机接口843。
存储器接口846可呈标准化物理接口的形式。例如，当存储器系统844用于计算系统880中的信息(例如，数据)存储时，存储器接口846可为串行高级技术附件(SATA)接口、外围组件互连快速(PCIe)接口或通用串行总线(USB)接口以及其它物理连接器及/或接口。然而，通常，存储器接口846可提供用于在存储器系统844的控制器848与主机842之间(例如，经由主机接口843)传递控制、地址、信息、按比例调整的偏好及/或其它信号的接口。
控制器848可包含例如固件及/或控制电路(例如，硬件)。控制器848可以可操作地耦合到与存储器装置840-1、…、840-N中的一或多者相同的物理装置(例如，裸片)及/或包含在所述物理装置(例如，裸片)上。例如，控制器848可为或可包含作为硬件可操作地耦合到包含存储器接口846及存储器装置840-1、…、840-N的电路(例如，印刷电路板)的ASIC。替代地，控制器848可包含在单独物理装置上，所述单独物理装置通信地耦合到包含存储器装置840-1、…、840-N中的一或多者的物理装置(例如，裸片)。
控制器848可与存储器装置840-1、…、840-N通信以引导操作感测(例如，读取)、编程(例如，写入)及/或擦除信息以及用于管理存储器单元的其它功能及/或操作。控制器848可具有可包含数个集成电路及/或离散组件的电路。在数个实例中，控制器848中的电路可包含用于控制跨存储器装置840-1、…、840-N的存取的控制电路及/或用于在主机842与存储器系统844之间提供转译层的电路。
存储器装置840-1、…、840-N可包含例如数个存储器阵列854(例如，易失性及/或非易失性存储器单元阵列)。例如，存储器装置840-1、…、840-N可包含存储器单元阵列，例如经结构化以包含支柱及相邻沟槽以形成根据图1到7中所描述的实施例形成的电容器的实例存储器装置990的部分，如结合图9所描述。将明白，在存储器装置840-1、…、840-N的存储器阵列854中及/或如990处所展示的存储器单元可位于RAM架构(例如，DRAM、SRAM、SDRAM、FeRAM、MRAM、ReRAM等)、快闪存储器架构(例如，NAND、NOR等)、三维(3D)RAM及/或快闪存储器单元架构或包含支柱及相邻沟槽的一些其它存储器阵列架构中。
存储器装置840、990可经形成在相同裸片上。存储器装置(例如，存储器装置840-1)可包含形成在裸片上的存储器单元的一或多个阵列854。存储器装置可包含与形成在裸片上或其部分上的一或多个阵列854相关联的感测电路855及控制电路856。感测电路855可用于确定(感测)存储在阵列854的行中的特定存储器单元处的特定数据值(例如，0或1)。除响应于来自主机842及/或主机接口843的命令引导数据值的存储、擦除等以外，控制电路856还可用于引导感测电路855感测特定数据值。命令可直接经由存储器接口846发送到控制电路856或经由控制器848发送到控制电路856。
图8中所说明的实例可包含未说明以免模糊本发明的实例的额外电路。例如，存储器装置840、990可包含地址电路以锁存通过I/O电路经由I/O连接器提供的地址信号。地址信号可由行解码器及列解码器接收及解码以存取存储器阵列854。将明白，地址输入连接器的数目可取决于存储器装置840、990及/或存储器阵列854的密度及/或架构。
图9说明根据本发明的数个实例的结合图1到7所描述的存储器装置990的半导体结构的实例的部分的横截面视图，存储器装置990包含支柱及相邻沟槽以形成根据图1到7中所描述的实施例形成的电容器。图9中所说明的存储器装置990的部分以实例且非限制的方式展示为包含DRAM存储器单元架构。另一RAM、快闪存储器(例如，NAND或NOR)及/或3D存储器单元架构也可包含支柱及相邻沟槽。实例不限于此。尽管DRAM晶体管958及电容器959被展示为以横向配置布置，但是实例可包含以横向、垂直或其它配置布置的晶体管958及电容器959。
图9中所展示的存储器装置990的部分可表示呈1T1C(一个晶体管一个电容器)配置的两个DRAM存储器单元或呈2T2C配置的一个DRAM存储器单元。DRAM存储器单元可利用各自形成在沟槽957中的电容器959来存储对应于数据值的特定电荷。如图9中所展示那样形成沟槽957可导致支柱955由经蚀刻的材料形成在沟槽957的每一侧上。支柱955可经形成(例如，制造)为沉积在衬底材料953上的掺杂或未掺杂半导体材料层。半导体材料可经蚀刻以形成支柱955及沟槽957。在一些实例中，开口(例如，圆形、正方形、长方形等开口而非直线沟槽)可经蚀刻到半导体材料且电容器材料可经沉积在开口中，尽管此配置不影响与本文中所描述的沟槽相邻的支柱的钝化材料的概念。
此外，本发明的实例不限于电容器经形成在沟槽中用于数据存储，实例也不限于沟槽含有电容器材料。例如，各种类型的存储器装置可包含根据图1到7中所描述的实施例的侧壁结构(例如，支柱)之间的沟槽，其中可定位各种材料以促成数据存取、存储及/或处理或其中可形成各种材料以用于导电及/或隔离(例如，导体、电阻器及/或电介质材料)以及其它功能及/或操作。
在数个实例中，沟槽957可经蚀刻到支柱材料中的特定深度。沟槽957可经蚀刻到支柱955的材料中到接近衬底材料953的深度，如图9中所展示。替代地，沟槽957可经蚀刻到支柱955的材料中到所述衬底材料的顶部或内部。接近衬底材料953顶部及/或内部的沟槽957的深度在本文中被称为在沟槽的底部区域中。
如本文中所描述，将沟槽进一步加深(例如，蚀刻)到根据图1到7中所描述的实施例形成的支柱材料或衬底材料中可增加沟槽边界的表面积。在一个实例中，增加沟槽边界的表面积可增加形成在沟槽957中的电容器959的电容(例如，通过增加电容器的体积及/或表面积)。在这个实例中，沟槽957可衬有电介质材料960，且可在沟槽957内及在电介质材料960上方形成(例如，沉积)电容器材料以将电容器959形成到特定(例如，目标)深度。
支柱材料的每一支柱955可延伸到衬底材料953上方的特定高度。因而，每一支柱955在特定高度处具有顶部表面956。可在与沟槽957相邻的支柱955的顶部表面956上或与顶部表面956相关联地形成数种结构材料。例如，可形成促成数据存取、存储及/或处理的特定材料961(例如，导体、电阻器及/或电介质材料)。可在与沟槽957相邻的支柱955的顶部表面956上方形成此材料961。可形成掩模材料963以保护下伏材料961及/或与沟槽957相邻的支柱955的顶部表面956免受后续处理及/或使用存储器装置990时遇到的磨损。可在与沟槽957相邻的支柱955的顶部表面956上或与顶部表面956相关联地形成(例如，呈如图6中所展示的DRAM配置)其它结构材料。其它结构材料可包含晶体管958、字线965及/或位线967，以及其它可能的结构材料。刚刚被描述为在与沟槽957相邻的支柱955的顶部表面956上及/或与顶部表面956相关联形成的结构材料在本文中被称为在支柱955及/或沟槽957的顶部区域中。
在本发明的上文详细描述中，参考形成本发明的部分的附图，且在附图中以说明方式展示可如何实践本发明的一或多个实例。足够详细地描述这些实例以使所属领域一般技术人员能够实践本发明的实例，且应理解，可利用其它实例且可在不脱离本发明的范围的情况下进行工艺、电气及/或结构改变。
应理解，本文中所使用的术语仅是出于描述特定实例的目的且并非旨在进行限制。如本文中所使用，单数形式“一”、“一个”及“所述”包含单数及复数指代物，除非上下文另有明确规定，否则“数个”、“至少一个”及“一或多个”(例如，数个存储器阵列可指代一或多个存储器阵列)也是如此，而“多个”旨在指代一个以上此类事物。此外，贯穿本申请案，单词“可”及“可以”是以许可性意义(即，有可能、能够)而非强制性意义(即，必须)使用。术语“包含”及其衍生词表示“包含但不限于”。术语“经耦合”及“耦合”表示物理上直接或间接连接，且除非另有陈述，否则可包含用于存取及/或用于移动(传输)指令(例如，控制信号、地址信号等)及数据(视上下文而定)的无线连接。
虽然本文中已说明及描述包含半导体材料、下伏材料、结构材料、电介质材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻工艺、溶剂、存储器装置、存储器单元、开口及/或沟槽的侧壁、以及与使用牺牲材料形成电容器相关的其它材料及/或组件的其它组合及配置的实例实例，但是本发明的实例不限于本文中明确叙述的所述组合。除本文中所揭示以外的半导体材料、下伏材料、结构材料、电介质材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻工艺、溶剂、存储器装置、存储器单元、与使用牺牲材料形成电容器相关的开口及/或沟槽的侧壁的组合及配置明确包含在本发明的范围内。
尽管已在本文中说明及描述具体实例，但是所属领域的一般技术人员将明白，经计算以实现相同结果的布置可置换所展示的具体实例。本发明旨在涵盖本发明的一或多个实例的调适或变动。应了解，已以说明且非限制的方式进行上文描述。所属领域一般技术人员将在审阅上文描述之后明白上述实例的组合及本文中未具体描述的其它实例。本发明的数个实例的范围包含其中使用上述结构及工艺的其它应用。因此，应参考所附权利要求书连同此权利要求书所授权的等效物的全范围来确定本发明的一或多个实例的范围。
在前文详细描述中，为了简化本发明而将一些特征一起分组在单个实例中。本发明的方法不应被解译为反映本发明的所揭示实例必须使用多于每一权利要求中明确叙述的特征的特征的意图。相反，如所附权利要求书所反映，发明标的物在于单个所揭示实例的非全部特征。因此，所附权利要求书由此并入到具体实施方式中，其中每一权利要求自身独立作为单独实例。

Claims (20)

1.一种方法，其包括：
图案化半导体衬底(101；201；301；401；501；601；701)的表面(110；210；310；410；510；610；710)以具有：
所述衬底(101；201；301；401；501；601；701)上方的第一硅酸盐材料(103；203；603；703)；
所述第一硅酸盐材料(103；203；603；703)上方的第一氮化物材料(105；205；305；405；505；605；705)；
所述第一氮化物材料(105；205；305；405；505；605；705)上方的牺牲材料(106；206；706)；
所述牺牲材料(106；206；706)上方的第二硅酸盐材料(108；208；608；708)；及
所述第二硅酸盐材料(108；208；608；708)上方的第二氮化物材料(112；212；312；412；512；612；712)；
在穿过所述第一硅酸盐材料(103；203；603；703)、所述第一氮化物材料(105；205；305；405；505；605；705)、所述牺牲材料(106；206；706)、所述第二硅酸盐材料(108；208；608；708)及所述第二氮化物材料(112；212；312；412；512；612；712)的开口(311；411；511)中形成电容器材料(316；416；516)柱；及
移除所述牺牲材料(106；206；706)。
2.根据权利要求1所述的方法，其进一步包括所述第一硅酸盐材料(103)、所述第一氮化物材料(105)、所述牺牲材料(106)、所述第二硅酸盐材料(108)及所述第二氮化物材料(112)的组合形成到大于10,000埃的高度(122)，其中所述第一硅酸盐材料、所述第一氮化物材料、所述牺牲材料及所述第二硅酸盐材料包括大于10,000埃的所述高度的至多9,000埃。
3.根据权利要求1所述的方法，其进一步包括所述第一硅酸盐材料(103)的高度(124-1)在4,000埃与6,000埃之间，所述第一氮化物材料(105)及所述牺牲材料(106)的高度(124-2)各自在100埃与1,000埃之间，所述第二硅酸盐材料(108)的高度(124-4)在2,000埃与6,000埃之间，且所述第二氮化物材料(112)中的每一者的高度(124-7)在100埃与1,500埃之间。
4.根据权利要求1所述的方法，其进一步包括在所述第二硅酸盐材料与所述第二氮化物材料之间形成额外牺牲材料。
5.根据权利要求1所述的方法，其进一步包括在所述第一硅酸盐材料与所述第二硅酸盐材料之间形成所述第一氮化物材料及所述牺牲材料。
6.根据权利要求1所述的方法，其进一步包括所述牺牲材料(106)是硅酸盐材料。
7.一种方法，其包括：
图案化半导体衬底(101；201；301；401；501；601；701)的表面(110；210；310；410；510；610；710)以具有：
所述衬底(101；201；301；401；501；601；701)上方的第一硅酸盐材料(103；203；603；703)；
所述第一硅酸盐材料(103；203；603；703)上方的第一氮化物材料(105；205；305；405；505；605；705)；
所述第一氮化物材料(105；205；305；405；505；605；705)上方的第一牺牲材料(106；206；706)；
所述第一牺牲材料(106；206；706)上方的第二硅酸盐材料(108；208；608；708)；
所述第二硅酸盐材料(108；208；608；708)上方的第二牺牲材料(107；207；607)；及
所述第二牺牲材料(107；207；607)上方的第二氮化物材料(112；212；312；412；512；612；712)；
在穿过所述第一硅酸盐材料(103；203；603；703)、所述第一氮化物材料(105；205；305；405；505；605；705)、所述第一牺牲材料(106；206；706)、所述第二硅酸盐材料(108；208；608；708)、所述第二牺牲材料(107；207；607)及所述第二氮化物材料(112；212；312；412；512；612；712)的开口(311；411；511)中沉积多个电容器材料(316；416；516)柱；及
移除所述第一牺牲材料(106；206；706)或所述第二牺牲材料(107；207；607)中的至少一者。
8.根据权利要求7所述的方法，其进一步包括所述第二牺牲材料(107)在所述第二氮化物材料(112)与所述第一硅酸盐材料(103)之间。
9.根据权利要求8所述的方法，其进一步包括所述第二牺牲材料(107)的高度(124-5)在100埃与600埃之间。
10.根据权利要求7所述的方法，其进一步包括掺杂所述第一牺牲材料(106)及所述第二牺牲材料(107)以形成比所述第一氮化物材料(105)及所述第二氮化物材料(112)硬的氮化物材料。
11.根据权利要求7所述的方法，其进一步包括在所述第二氮化物材料(112)上方图案化第三牺牲材料(114)。
12.根据权利要求7所述的方法，其进一步包括形成所述第一牺牲材料(106)及所述第二牺牲材料(107)以包含TiSiN及TiN中的一者。
13.根据权利要求7所述的方法，其进一步包括移除所述第一硅酸盐材料(103)、所述第二硅酸盐材料(108)、及所述第一牺牲材料(106)及所述第二牺牲材料(107)。
14.根据权利要求7所述的方法，其包括：
由硼磷硅玻璃BPSG材料形成所述第一硅酸盐材料(103)及所述第二硅酸盐材料(108)中的一者，所述BPSG材料包含掺杂有硼化合物B2O3及磷化合物P2O5的硅化合物SiO2；及
由原硅酸四乙酯TEOS材料形成所述第一硅酸盐材料(103)及所述第二硅酸盐材料(108)中的一者。
15.一种方法，其包括：
图案化半导体衬底(101；201；301；401；501；601；701)的表面(110；210；310；410；510；610；710)以具有：
所述衬底(101；201；301；401；501；601；701)上方的硼磷硅玻璃BPSG材料(103；203；603；703)；
所述BPSG材料(103；203；603；703)上方的第一氮化物材料(105；205；305；405；505；605；705)；
所述第一氮化物材料(105；205；305；405；505；605；705)上方的第一掺杂氮化物材料(106；206；706)；
所述第一掺杂氮化物材料(106；206；706)上方的原硅酸四乙酯TEOS材料(108；208；608；708)；
所述TEOS材料(108；208；608；708)上方的第二氮化物材料(112；212；312；412；512；612；712)；
所述第二氮化物材料(112；212；312；412；512；612；712)上方的第二掺杂氮化物材料(114；614；714)；
在所述经图案化的BPSG材料(103；203；603；703)、所述第一氮化物材料(105；205；305；405；505；605；705)、所述第一掺杂氮化物材料(106；206；706)、所述TEOS材料108、所述第二氮化物材料(112；212；312；412；512；612；712)及所述第二掺杂氮化物材料(114；614；714)内的开口(311；411；511)中形成电容器材料(316；416；516)柱；及
移除所述牺牲材料(114；614；714)。
16.根据权利要求15所述的方法，其中移除所述第二掺杂氮化物材料(114)会沿至少500埃的宽度暴露所述电容器材料(316)柱的部分。
17.根据权利要求15所述的方法，其进一步包括：
利用选择性溶剂移除所述BPSG材料(103)及所述TEOS材料(108)；
留下所述电容器材料(316)；及
留下所述第一氮化物材料(105)及所述第二氮化物材料(112)作为电容器支撑结构。
18.根据权利要求15所述的方法，其进一步包括：
利用选择性溶剂移除所述第一掺杂材料(106)及所述第二掺杂氮化物材料(112)；
利用选择性溶剂移除所述BPSG材料(103)及所述TEOS材料(108)；
留下具有形成在其外表面上的第一电极材料(336)的所述电容器材料(316)；及
留下所述第一氮化物材料(105)及所述第二氮化物材料(112)作为电容器支撑结构。
19.一种存储器装置(840、990)的部分，所述存储器装置(840、990)通过根据权利要求15所述的方法形成，其中：
所述存储器装置(840、990)包括存储器单元，所述存储器单元包含：
电容器(959)，其作为数据存储元件，所述电容器由所述电容器支撑结构支撑；及
存取装置(958)，其经耦合到所述电容器(959)。
20.根据权利要求15所述的方法，其中在所述TEOS材料上方形成第三掺杂氮化物材料(107)且在所述第三掺杂氮化物材料(107)上方形成所述第二氮化物材料(112)。
CN201911328983.0A 2019-01-28 2019-12-20 涉及使用牺牲材料形成电容器柱的方法、设备及系统 Withdrawn CN111490158A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/258,933 2019-01-28
US16/258,933 US11011523B2 (en) 2019-01-28 2019-01-28 Column formation using sacrificial material

Publications (1)

Publication Number Publication Date
CN111490158A true CN111490158A (zh) 2020-08-04

Family

ID=71733662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911328983.0A Withdrawn CN111490158A (zh) 2019-01-28 2019-12-20 涉及使用牺牲材料形成电容器柱的方法、设备及系统

Country Status (2)

Country Link
US (1) US11011523B2 (zh)
CN (1) CN111490158A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030136996A1 (en) * 2002-01-24 2003-07-24 Samsung Electronics Co. Ltd. Stacked capacitor for a semiconductor device and a method of fabricating the same
CN101952963A (zh) * 2008-02-26 2011-01-19 美光科技公司 半导体结构以及形成半导体结构的方法
US20130029487A1 (en) * 2011-07-27 2013-01-31 Elpida Memory, Inc. Manufacturing method of device
CN104979163A (zh) * 2014-04-09 2015-10-14 南亚科技股份有限公司 电容器及其制作方法
US20170345886A1 (en) * 2016-05-27 2017-11-30 Samsung Electronics Co., Ltd. Semiconductor device

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597756A (en) * 1995-06-21 1997-01-28 Micron Technology, Inc. Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack
US7875733B2 (en) 2003-09-18 2011-01-25 Isis Pharmaceuticals, Inc. Oligomeric compounds comprising 4′-thionucleosides for use in gene modulation
US5677222A (en) * 1996-10-11 1997-10-14 Vanguard International Semiconductor Corporation Method for forming a DRAM capacitor
US5770499A (en) * 1997-05-29 1998-06-23 Texas Instruments Incorporated Planarized capacitor array structure for high density memory applications
TW366594B (en) * 1998-01-14 1999-08-11 United Microelectronics Corp Manufacturing method for DRAM capacitor
TW373323B (en) * 1998-03-18 1999-11-01 United Microelectronics Corporaiton Dynamic RAM production method
US6077742A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Corporation Method for making dynamic random access memory (DRAM) cells having zigzag-shaped stacked capacitors with increased capacitance
US6114201A (en) * 1998-06-01 2000-09-05 Texas Instruments-Acer Incorporated Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs
US6440858B1 (en) * 1998-08-24 2002-08-27 International Business Machines Corporation Multi-layer hard mask for deep trench silicon etch
US6344392B1 (en) * 1998-11-16 2002-02-05 Vanguard International Semiconductor Corporation Methods of manufacture of crown or stack capacitor with a monolithic fin structure made with a different oxide etching rate in hydrogen fluoride vapor
KR100323832B1 (ko) * 1999-08-25 2002-02-07 윤종용 고용량을 갖는 캐패시터의 제조방법 및 이를 이용한 반도체 소자의 제조방법
KR100313490B1 (ko) * 1999-11-06 2001-11-15 윤종용 스토리지 전극 내부에만 반구형 실리콘 알갱이(에이치에스 지) 실리콘을 가지는 반도체 장치의 실린더형커패시터 형성 방법
KR100553839B1 (ko) * 2003-11-27 2006-02-24 삼성전자주식회사 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법
US20050255642A1 (en) * 2004-05-11 2005-11-17 Chi-Wen Liu Method of fabricating inlaid structure
KR100681274B1 (ko) * 2004-11-25 2007-02-09 삼성전자주식회사 커패시터 및 그 제조 방법
KR100596795B1 (ko) * 2004-12-16 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법
US7727837B2 (en) * 2007-01-31 2010-06-01 Qimonda Ag Method of producing an integrated circuit having a capacitor with a supporting layer
US7662693B2 (en) 2007-09-26 2010-02-16 Micron Technology, Inc. Lanthanide dielectric with controlled interfaces
US7875529B2 (en) 2007-10-05 2011-01-25 Micron Technology, Inc. Semiconductor devices
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
KR101610826B1 (ko) * 2009-03-18 2016-04-11 삼성전자주식회사 커패시터를 갖는 반도체 장치의 형성방법
TWI440190B (zh) * 2009-09-11 2014-06-01 Inotera Memories Inc 堆疊式隨機動態存取記憶體之雙面電容之製造方法
US8119476B2 (en) * 2009-12-24 2012-02-21 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having sidewall supports and capacitors formed thereby
KR102170144B1 (ko) * 2013-08-23 2020-10-27 삼성전자주식회사 휨 제어 막을 이용한 반도체 소자 형성 방법 및 관련된 소자
US20150348963A1 (en) * 2014-05-30 2015-12-03 Inotera Memories, Inc. Cylinder-shaped storage node with single-layer supporting structure
KR102195147B1 (ko) * 2014-07-18 2020-12-24 삼성전자주식회사 커패시터를 포함하는 반도체 장치 및 그 제조 방법
US9589981B2 (en) * 2015-06-15 2017-03-07 Sandisk Technologies Llc Passive devices for integration with three-dimensional memory devices
KR102499035B1 (ko) * 2016-07-25 2023-02-13 삼성전자주식회사 반도체 장치의 제조 방법
EP3312882B1 (en) * 2016-10-20 2021-09-15 IMEC vzw A method of patterning a target layer
US9876031B1 (en) * 2016-11-30 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device having passive devices at a buried source line level and method of making thereof
KR102397893B1 (ko) * 2017-04-17 2022-05-16 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
CN109309020B (zh) * 2017-07-28 2021-09-14 联华电子股份有限公司 半导体结构
KR102403619B1 (ko) * 2017-09-18 2022-05-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102582668B1 (ko) * 2018-10-01 2023-09-25 삼성전자주식회사 집적회로 소자의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030136996A1 (en) * 2002-01-24 2003-07-24 Samsung Electronics Co. Ltd. Stacked capacitor for a semiconductor device and a method of fabricating the same
CN101952963A (zh) * 2008-02-26 2011-01-19 美光科技公司 半导体结构以及形成半导体结构的方法
US20130029487A1 (en) * 2011-07-27 2013-01-31 Elpida Memory, Inc. Manufacturing method of device
CN104979163A (zh) * 2014-04-09 2015-10-14 南亚科技股份有限公司 电容器及其制作方法
US20170345886A1 (en) * 2016-05-27 2017-11-30 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US11011523B2 (en) 2021-05-18
US20200243536A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
US10199389B2 (en) Non-volatile memory device
US8664101B2 (en) Multiple mold structure methods of manufacturing vertical memory devices
CN111811223B (zh) 半导体处理
US10446570B2 (en) Semiconductor memory device
US20150111352A1 (en) Semiconductor device and method of manufacturing the same
US9401305B2 (en) Air gaps structures for damascene metal patterning
US20150115392A1 (en) Semiconductor device and method for fabricating the same
CN112397513B (zh) 氧化修整
US10978553B2 (en) Formation of a capacitor using a hard mask
US20200243537A1 (en) Formation of a trench using a polymerizing radical material
CN111490158A (zh) 涉及使用牺牲材料形成电容器柱的方法、设备及系统
CN112018116B (zh) 用于半导体结构图案化的方法
US10811419B1 (en) Storage node shaping
CN112447727B (zh) 半导体结构堆叠
CN111490035A (zh) 使用牺牲层形成电容器
US20240179894A1 (en) Metal sense line contact
US11152375B2 (en) Contact patterning
WO2023174421A1 (zh) 三维存储器及其制备方法、存储系统、电子设备
US20230343815A1 (en) Depositing a storage node
KR20230125607A (ko) 캐패시터를 구비하는 반도체 장치 및 그 제조방법
CN114664849A (zh) 三维存储器及其制作方法、存储系统
CN118284050A (zh) 半导体结构及其制备方法、三维存储器和存储系统
CN114664858A (zh) 三维存储器及其制备方法、存储系统、电子设备
CN114664857A (zh) 三维存储器及其制备方法、存储系统、电子设备
CN111755328A (zh) 半导体凹陷的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200804