CN1114802A - 适用于快速信号传输的信号发送设备 - Google Patents

Abstract

一种信号发送装置包括：带有驱动电路和块内传输线的发送电路块，带有发送/接收电路和块内传输线的接收电路块，用于接收从发送/接收电路输出的信号的接收电路，用于在接收电路和发送/接收电路之间发送信号的下一级的块内传输线。为了达到高速信号传输，主传输线包括一个终端电阻，其阻值等于主传输线的阻抗，而块内传输线包括一个元件，其阻值等于或接近于从块内传输线的阻抗值中减去主传输线的阻抗值的一半后所得到的值。

Description

适用于快速信号传输的信号发送设备

本发明涉及在诸如一个CPU和一个存储器设备或者和一个存储器IC元件之间的(例如，在各个由CMOS元件或者由CMOS元件功能块组成的数字电路之间)的信号发送技术，更具体地涉及通过一条总线快速发送信号的技术，在该总线上一条主要的传输线连接着多个单元。

作为在由各个半导体集成电路组成的数字电路间快速发送信号的技术，已经提出一种低振幅接口技术，用于传播具有低至1伏的信号振幅的信号。

作为这种低振幅接口的代表性例子，已经提出一种GTL(喷射收发器逻辑)接口或者一种CTT(中心抽头终端)接口。1993年11月27日的Nikkei Electronics杂志(269页至290页)详细地讨论了这些低振幅接口。

图1表示其中一条主传输线带有多条支线的这种低振幅接口的先有技术的结构。

数字100代表一条传输线，它由终端电源60和61以及终端电阻50和51所终接。传输线100和一个驱动电路块1以及接收电路块2、3、4相连接。

传输线100具有50欧的电阻。11至14的各支线具有50欧的电阻。各个终接电阻50和51具有50欧的电阻。各个终接电源60和61的电压为0.5伏。发送或驱动电路21具有10欧的接通电阻。

当驱动电路21处于逻辑“高”输出状态时，电路21进行操作，把传输线11接到1伏的电源上(图中未示)。当驱动电路21处于逻辑“低”输出状态时，电路21进行操作，把传输线11接地，即，0伏的电源上(图中未示)。数字32至34分别代表包含在接收电路块中的接收电路。这些接收电路把所接收信号和参考电压V_ref相比较，以确定所接收信号是低电平还是高电平。在本结构中，V_ref为0.5伏。

下一步将描述当驱动电路21从低输出切换到高输出时一个信号是怎样发送到图1中该总线上的各个点的。首先，推导出当驱动电路21处于低输出时传输线100的电势。这时该传输线A点的电压对应于0.5伏的终接电压被终端电阻50和51的组合电阻(50/2＝25欧)和发送电路21的接通电阻(10欧)分压所给出的电压。即，该电压被导出为：

    0.5伏×10欧/(10欧＋50欧/2)＝0.14(伏)

接着，将推导出当发送电路21从低输出切换到高输出时所出现的该传输线的电势，这样一个信号如下将发送到图1的点A。紧接着发送电路21的输出切换之后，发送电路21的1伏电源电压被发送电路的接通电阻(10欧)和传输线11的50欧电阻所分压。因此，点A处增高的电势被导出为：

    1伏×50欧/(50欧＋10欧)＝0.83(伏)0.14伏的初始电压和增高电压之和，即0.97伏对应于点A处的电势。

当振幅为0.83伏的波形到达分支点B时所出现电势按如下导出。如果从传输线11看传输线100，因为传输线100被分隔成两部分，左部和右部，当从传输线11看过去时的传输线100的实际阻抗变成传输线100的50欧电阻的一半，即25欧。另一方面，因为传输线11的阻抗是50欧，这种阻抗的不匹配结果会造成在点B的信号的反射。

该反射系数如下导出：

      (50欧－25欧)/(50欧＋25欧)＝0.33

这意味着发送到点A的0.83伏的信号振幅的三分之一，即振幅为0.28伏的信号被反射并且返回到发送电路侧。剩余振幅为0.55伏的信号作为第一发送波被发送到传输线100上。这样，发送信号的电势对应于0.55伏和初始电势(0.14伏)之和。

当具有0.28伏的振幅的返回发送电路的信号到达发送电路时，该信号被镜反射并重新到达点B。该信号的三分之二部分通过传输线100，而该信号的剩余三分之一部分返回到传输线11。根据这样的作用，该信号不断往返于传输线11。每次该信号波形到达点B，每一波形的三分之二部分被输出到传输线100。通过这种操作，初始在点A处的0.83伏振幅一点一点地分离地发送到传输线100上。

通过点B的并且发送到传输线100的0.69伏的信号到达点C。在该点处，在信号通过之前，两条传输线各自造成50欧的电阻。因此，在25欧的前向合成电阻和50欧的信号通过的传输线电阻之间的不匹配结果会造成信号的反射。

该反射系数为如下：

      (50欧－25欧)/(50欧＋25欧)＝0.33

通过点C的波形的电势对应于把点B处的0.55伏的信号振幅乘以透射比2/3(＝1－1/3)再加上初始电势所推导出的电势，即

      0.55伏×2/3＋0.14伏＝0.50(伏)

在点E或点G发生类似的反射。在点E处的电势为0.38伏，而在点G处的电势为0.30伏。

这些结果表示在图2A至2C中。图2A表示到达和离开点C的信号，也就是说，点B的到达点C的信号以及点D和点E的离开点C的信号。为了更清楚地说明它们，还表示出了点A处的信号。类似地，图2B表示到达和离开点E的信号。图2C表示到达和离开点G的信号。在图2A到图2C中，数字201代表图1中点A处的一个信号波形。数字202代表点B处的一个波形。数字203代表点C处的一个波形。数字204代表点D处的一个波形。数字205代表点E处的一个波形。数字206代表点F处的一个波形。数字207代表点G处的一个波形。数字208代表点H处的一个波形。当信号下降时，发生类似的事情。信号降落时的信号波形被表示在图3A到图3C中。在图3中，数字201至208分别代表图1中所示的点A至点H处的信号波形。

根据上面所描述的情况，可以理解采用常规的信号发送电路不可能使得点A处的表示来自驱动电路21高电平的第一信号在所有的接收电路块中超出参考电压V_ref(在上述条件下为0.5V)，从而可用来确定该信号处于高电平。换句话说，由于不同点B、C、E和G处的大程度的反射，在点A处的第一信号的初始高电平电压被衰减到非常低的电压电平，以至在各接收器处不能超过参考电压V_ref。因此，即使发送电路21指示为一个高电平，接收器32、33和34不能为该第一信号识别出高电平。最终，经过反复的信号，点B、C和D处的电压电平将增加到非常接近点A处电平的高度，但是，直到该情况出现之前，这些接收器不能够识别出该高电压。

象传输线11中那样，在分支点C、E和G处进入各条支线的信号，在支线的内部一次又一次地反射。当被反射的波形返回到分支点时，该信号的三分之二部分进入传输线100。这造成传输线100上的波形畸变。

如上面所述，在上述的先有技术中，反射发生在各个分支点处，由反射造成的电势下降互相叠加。这样，在驱动电路的远处信号电势的上升被延迟。这造成不利的延迟时间的增加，并妨碍了快速地发送该信号。

进而，进入到接收电路块的信号被反射到接收电路部分里并且接着进入传输线100里。这同样造成信号波形的不利的畸变，从而降低信号传输的可靠性。

为了加快信号传输并使得线100上的信号幅度变小，上述的先有技术被设定使得电源电压为1伏。在上面提及的文献中所讨论的电路里，为了在常规采用的3.3伏的电源下达到1伏的振幅，该驱动电路被设置以使其接通电阻约为100欧以实现一个小的振幅。

因为目前广泛采用的发送电路的接通电阻约为10欧，为了采用上面提及的文献中所描述的技术需要一种新颖的发送电路，而常规的发送电路不能被使用。

进而赋予发送电路21一个这样较大的接通电阻导致增加驱动电路的功率消耗，因而不利地提高了总功耗。

作为另一个已知的、和本发明有关的先有技术的结构，可以提及Donaldson等人的美国专利4,922,449号。该美国专利公开一种在一个电路线路结构里的一个电路块和电路线结构内块间信号传输线之间装备一个电阻器的技术，这种电路线路结构具有包括一个驱动电路和一个接收电路的多个电路块并具有用于在这些电路块之间传播信号的块间信号传输线。在电路块之间装备这个电阻器的目的是减少因电源切换操作引起信号冲突时所出现的通过电流，即，减小块间信号传输总线上的信号的幅度。该电阻被置为20欧至40欧。该电阻可能对在电路块内部的传输线和块间传输线之间的一个分支点带来信号反射。这种信号反射可能不利地阻止实现快速信号传输。也就是说，这种技术没有根据块间信号传输线和块内信号传输线之间的阻抗关系确定电阻。

此外，在JP—B—54—5929中公开另一种先有技术的结构，在一条块间信号传输线和一条电路块内部的信号传输线之间装设了一个电阻器。在这种先有技术的结构中，仅在接收电路端的电路块和块间信号传输线之间装备一个电阻器，而没有在装有接收电路的电路块和块间信号传输总线间装设电阻器。类似于美国专利4,922,449号，当从驱动电路输出的电压发送到块间信号传输总线上时就发生信号反射。如同前面所描述的结构一样，这种信号反射可能不利地阻止实现快速信号传输。

本申请人公开根据美国专利申请序号08/269,352(德国专利申请号P4426841.6。中国专利申请号94114924.2)的用于解决上述问题的技术。

更具体地，本技术公开一种信号发送设备，它包括一个第一电路块(发送电路单元)和第二电路块(接收电路单元)，第一电路块带有一个用于驱动信号的驱动电路和一个用于把从驱动电路输出的信号发送到该电路块的外部的块内传输线，第二电路块带有一个用于接收信号的接收电路和一个用于把输入信号发送到该接收电路的块内传输线，它还包括一个用于在电路块之间传输信号的块间传输线(主传输线)，在该信号传输设备里该块间传输线终接着一个元件，这个元件具有一个等于或接近于该块间传输线特征阻抗值的阻值，在块内传输线和块间传输线之间还设置了一个元件(匹配电阻器)，其具有一个阻值等于或者接近于一个值，这个值是通过从块内传输线的阻抗中减去块间传输线的阻抗的一半得出的。

根据上述技术，该电阻器，其阻值接近于从块内线(支线)的阻抗减去块间线(总线)的阻抗的一半所得到的值，插入在支线和总线之间，这样可防止支线内信号的重复反射，并通过该插入电阻和终端电阻的分压作用可使传输线上的信号幅度减少，从而可允许实现高速信号传输。

但是，有时接收电路单元包括通过下一级传输线与连接到主传输线的接收电路的一个输出相连接的接收电路。

例如，存储模块的地址信号电路就包括这种接收电路，一旦提供给该存储模块的地址信号被输入到一个驱动器电路，该地址信号接着从该驱动器电路提供到该存储模块里的一个存储器LSI的输入电路里。

在这种电路中，对主传输线的终接和对块内传输线增加匹配电阻器可以使主传输线的接口里的信号幅度变小，然而很难在下一级传输的接口里高速发送信号，因为在该传输线的接口里信号幅度仍然很大。因此，在整个设备里信号的高速传输是困难的，因为在下一级传输线上信号传输速度受到限制。

本发明的一个目的是提供一种信号发送设备，即使在具有多级接收电路的结构下(在这种多级结构里接收电路通过下一级传输线还和另一个接收电路的输出相连接)这种信号发送设备能够使信号振幅变小并以高速传输信号。

为了达到上述目的，一种信号发送设备包括一个发送电路块和一个接收电路块，发送电路块具有一个与主传输线相连接的用于驱动信号的驱动电路和一条用于把信号从驱动电路发送到主传输线的块内传输线，接收电路块具有一个与主传输线相连接的发送/接收电路，其用于接收从主传输线输入的信号和用于把所接收的信号输出到下一级；该信号发送设备还包括一条块内传输线、一个接收电路和一条下一级块内传输线，块内传输线用于把从主传输线输入的信号发送到该发送/接收电路，接收电路用于接收从发送/接收电路输出的信号，而下一级块内传输线用于在该接收电路和该发送/接收电路之间发送信号，在其中该主传输线包含终端电阻器，各个终端电阻器具有等于该主传输线的阻抗的阻值，并且块内传输线包含一个元件，该元件的阻值等于或接近于从块内传输线的阻抗值减去主传输线的一半阻抗值所获得的值，该下一级块间传输线包含着终端电阻器，而且在该发送/接收电路和下一级块内传输线之间设置了一个元件以在其上产生一个电压降。

构成块间传输线的主传输线由一些元件所终接，这些元件每个都具有等于或接近于该主传输线阻抗值的阻值，并且在块内传输线内了设置了一个元件，这个元件的阻值等于或接近于从块内传输线的阻抗值减去块间传输线的阻抗值的一半所得到的值，这样，在主传输线上发送着经主传输线的终端电阻器以及设置在块内传输线(支线)上的元件分压的小振幅信号，而且通过设置在块内传输线的元件可以在块内传输线上防止信号的重复反射，从而允许在带有支线的传输线上实现高速信号传输。

进而，设置在发送/接收电路的输出和下一级块内传输之间的元件和连接到下一级块内传输线上的终端电阻可以使得块内传输线上的信号幅度变小并获得高速信号传输。

此外，还可以调整设置在发送/接收电路和下一级块内传输线之间的元件和下一级块内传输线的终端电阻器的阻值，使得可把单元间传输线上的信号振幅调整到等于或接近于下一级块内传输线上的信号振幅，因此可在两种传输线上采用同样的接口系统。

图1是一个示意图，说明常规的单方向传输线；

图2A至2C是图表，说明在采用常规的传输线情况下所出现的信号波形(引导波形)；

图3A至3C是图表，说明在采用常规的传输线情况下所出现的信号波形(结束波形)；

图4是一个方块图，说明本发明的实施例1；

图5是一个电路图，说明驱动电路的一个例子；

图6是一个电路图，说明差动接收电路的一个例子；

图7A至7C是图表，说明本发明的实施例1中的信号波形(引导波形)；

图8A至8C是图表，说明本发明的实施例1中的信号波形(结束波形)；

图9C至9C是图表，说明在改变根据本发明的实施例1的电路里的传输线阻抗的情况下所出现的信号波形(引导波形)；

图10A至10C是图表，说明在改变根据本发明实施例1的电路中的传输线阻抗的情况下所出现的信号波形(结束波形)；

图11是一个示意图，说明含有多级接收电路的一条单方向传输线；

图12是一个示意图，说明一个实施例，其中把本发明应用到图11所示的传输线上；

图13表示安装在主板上的模块；

图14详细地表示模块；

图15是图14所示模块的等效电路图；

图16、18、20、22、24、26、28、29、30、31和32分别表示修改过的模块；

图17、19、21、23、25和27分别是修改过的模块的等效电路图；

图33表示图4所示电路结构里的信号波形；

图34表示在电阻器80至83的阻值减小的情况下图4所示电路结构里的信号波形；以及

图35表示在电阻器80至83的阻值增大的情况下图4所示电路结构里的信号波形。

参照附图将详细描述本发明的实施例。

图4在基本方块图里说明应用了本发明的单方向传输线的第一实施例。

在图4中，数字1代表一个带有一个驱动电路21的驱动电路块(单元)。数字2至4代表分别装有接收电路32至34的接收电路块。这些电路块分别包括电阻器80至83和传输线11至14。一条传输线100和电路块1至4相连接，传输总线100的两端由电阻器50和51所终接，每个电阻器都具有等于或接近于传输线100的特征阻抗值的阻值。

在图4中，传输线100具有50欧的阻值。支线11至14各具有100欧的阻值。每个终端电阻器50至51各具有50欧的电阻。终接电源60和61运行以提供1.5伏的电压。驱动电路21具有10欧的接通电阻。

当驱动电路21保持逻辑“高”输出状态时，驱动电路21运行以把传输线与3V的电源(诸如图5中的62)相连，或当驱动电路21保持低输出时，驱动电路21把传输线与接地电势(诸如图5中的63)相连接。在图4中，数字32至34代表接收电路。

电阻器80至83各被规定为具有50欧的阻值。确定该阻值的方法将在下面讨论。

应该注意到，在本实施例中，传输线100的两端都被终接(着电阻)。但是，如果愿意，可以只对它的一端终接一个电阻器。此外，本实施例提供了三个各具有一个接收电路的接收电路块。但是，本发明可应用于包括至少一个具有接收电路的块的信号传输装置。

图5表示用于图4结构中的发送或驱动电路21的一个例子。该驱动电路21是一个推挽驱动电路，由上推晶体管70和下拉晶体管71组成。

图5中所示的上推晶体管70由N沟道MOS场效应晶体管(NMOS)所构成。晶体管70的材料不限于NMOS。例如，P沟道MOS场效应晶体管(PMOS)可用来制造晶体管70。

在前面提及作为先有技术结构的Nikkei Electronics文献中详细地讨论了备有这种推挽驱动电路的低振幅驱动电路。但是，在这篇文章里驱动电路采用了具有高达约100欧接通电阻的一个晶体管。恰恰相反，本发明采用能够广泛获得的具有约10欧接通电阻的晶体管。本发明可以采用常规的驱动电路，因为在本实施例中电阻器80至83的接通电阻和与晶体管的10欧接通电阻相加接近于先有技术的设备的100欧的阻值，这样传输线100上的振幅和先有技术的振幅约为相同的大小。

例如，假设传输线100的阻抗和终端电阻器为50欧，支线的阻抗为100欧，终接电源馈送1.5伏的电压，以及驱动电路的电源馈送3伏的电压。在这些假设下，在指明采用具有100欧接通电阻的晶体管的上述文献里所使用的传输线上，信号振幅变为0.6伏，这个振幅基本上等于图4中所示的传输线100上的0.68伏的振幅。

通过把驱动电路21的接通电阻从100欧降低到10欧，有可能减小驱动电路所消耗的功率。例如，在上述条件下，先有技术中采用100欧接通电阻的设备消耗14.4毫瓦的功率，而本发明可以大大降低功耗，降至1.9毫瓦。此外，本实施例可以采用具有接通电阻为10欧或更大的(具体地约为50欧)驱动电路。这样的驱动电路可以提供和上面所述的相同的效果。

接着，在图6中表示了图4中接收电路的一个例子。该接收电路是一个差动接收电路，用于根据输入电压高于还是低于参考电压V_ref判定一个输入信号是逻辑高还是逻辑低。这里所使用的参考电压可在集成电路的内部中产生。但是，如果在集成电路的内部出现噪声或者如果外部进入的噪声导致电源的波动，该参考电压可能相应地波动。这样，最好从外部馈入参考电压。此外，最好该接收电路是一种NMOS类型的差动接收电路，用于通过NMOS的效应接收输入信号。如果这种类型的接收电路被用作参考电压，终接电源的电压被使用。在这种情况下，参考电压等于电源电压的一半。这样，有可能按参考电压接收1伏或更小的小振幅波形。

作为例子，在下述条件下，接收电路里的振幅为0.68伏。具体地，如果各个终端电阻器50和51的电阻为50欧，各个匹配电阻器80、81、82和83的电阻为75欧并且驱动电路的接通电阻为10欧，驱动电路的电源电压为3伏，以及终接电源电压为1.5伏，当驱动电路处于低输出时各个接收电路处的电压为1.16伏(＝1.5伏－(1.5伏－0)×(50欧/2)/(50欧/2＋75欧＋10欧)＝1.5－0.34)，而当驱动电路处于高输出时各个接收电路处的电压为1.84伏(＝1.5伏＋(3－1.5)×(50/2)/(50/2＋75＋10)＝1.5＋0.34)。这样，各个接收电路处的振幅为0.68伏(＝1.84－1.16)。

在图4中，作为例子在各个电路块里只描述了一个接收电路32至34。但是，本发明是不受接收电路的数量的限制的。

在上面所述的构成的信号传输电路里，各个电阻器80至83的阻值置为等于从块内传输线11的阻抗中减去线100的阻抗的一半所得到的值。当从传输线11方向看过去线100的实际阻抗需要被减半，因为来自驱动电路的信号在与总线100的交点B处分支为两路。即，可建立下述表达式：

   R_m＝Z_s－Z0/2    (1)

其中Z_s代表传输线11的阻抗，Z0表线100的阻抗，而R_m代表电阻器80的阻值。

如从该表达式中所了解的那样，当从传输线11处看过去的电阻器80和线100的总阻抗被做成等于传输线11本身的阻抗。这使得能够防止支线内部的重复反射。

可通过类似的方法确定电阻器81至83。照这样，另一个块可以具有和上述块1相同的效果。

下一步，为了描述从表达式(1)导出的电阻器的作用，下面将参照图4的电路图讨论当驱动电路21从低输出切换到高输出时发送到图4的各个点的波形类型。

首先，需要推导出当驱动电路21馈送低输出时出现的传输线100的电势。传输总线的电压等于将1.5伏的终接电源电压被终端电阻器50和51的组合电阻(25欧)、电阻器80(75欧)和驱动电路的接通电阻(10欧)分压而导出的电压。具体地，当驱动电路21提供低输出时传输线上B点处的电压如下：

      1.5伏×(75欧＋10欧)/(10欧＋75欧＋25欧)＝1.16(伏)

在图4的电路中，从驱动电路21驱动的信号不在B点反射。这样，整个信号被发送到传输线100上。当该驱动电路从低切换到高时，发送到B点的信号电势等于将1.5伏的终接电源和3伏的驱动电路的电源电压由终端电阻器50和51、电阻器80以及驱动电路的接通电阻分压所给出的电压。这样，当驱动电路21提供高输出时，在B点的信号电势按如下导出：1.5伏＋(3伏－1.5伏)×25欧/(10欧＋75欧＋25欧)＝1.84(伏)

也就是说，传输到点B的信号的振幅为：

       1.84伏－1.16伏＝0.68伏

当发送到传输线100的振幅为0.68伏的信号到达点C时，虽然通过75欧的电阻器看过去的传输线为100欧而从前方看过去的传输线为50欧，这种阻抗的不匹配造成反射，因为这两条线的38.9欧的总电阻不同于通过信号的传输线的50欧的电阻。传递系数为：1－反射系数＝1－(50－38.9)/(50＋38.9)＝0.875。通过点C的信号的电势等于把点B处的0.68伏的信号振幅与传递系数0.875相乘再加上初始电势所得出的值。即，信号的电势为：

     0.68伏×0.875＋1.1 6伏＝1.76伏

在点E或点G处发生类似的反射。在点E和点G处的电势分别为1.68伏和1.61伏。

这些结果显示在图7A至7C中。图7A表示通向和离开点C的信号波形，即点B处的信号波形，其通向点C，和点D和E处的信号波形，它们离开点C。类似地，图7B表示通向和离开点E的信号波形。图7C表示通向和离开点G的信号波形。在图7A—7C中，数字702代表图4中点B处的信号波形。数字703代表点C处的信号波形。数字704代表点D处的信号波形。数字705代表点E处的信号波形。数字706代表点F处的信号波形。数字707代表点G处的信号波形。数字708代表点H处的信号波形。当信号下降时，出现类似的事情。这个时刻的信号波形显示在图8A至8C中。在图8A至8C中，数字702至708代表图4中从点B到点H的信号波形。

在采用本实施例中所清晰描述的信号发送电路的情况下，可以理解到对于任何指示来自驱动电路21的高电平的第一信号有可能在各个分支点都超出参考电压(在上述条件为1.5伏)。这样，各个接收电路为将能识别被发送的高电平。

本发明的这种效应是由于对电阻器80至83采取由表达式(1)导出的阻值以及采取接近于由表达式(1)导出的阻值的任何值而充分造成的。

这一点将对照图33至35予以描述。图33通过时间和电压之间的关系显示当在图4中所示电路结构里发送电路21连续输出脉冲波形时图4中点A、C、D和H处的波形，在该电路结构中块间传输线(主传输线)100具有50欧的阻值，各个块内传输线11至14具有100欧的阻值，各个终端电阻器50和51具有50欧的阻值，终接电源电压为1.65伏，并且各个电阻器80至83具有根据表达式(1)得到的75欧的阻值。

在图33中，数字701代表点A处的信号波形。数字703代表点C处的信号波形。数字704代表点D处的信号波形。数字707代表点G处的信号波形。数字708代表点H处的信号波形。视觉上很难把由707表示的曲线和由708表示的曲线分开，因为这两条曲线相互重叠。

作为对比，图34显示当为了获得较大的振幅把电阻值80至83的各个阻值从75欧改变到50欧时的波形。在图34里，数字701、703、704、707和708分别表示象图4中A、C、D、G和H点处的波形。这里所使用的50欧的阻值仅是通过表达式(1)获得的75欧阻值的66％。如可从图34中可看出的那样，可以采用这样的阻值，没有任何麻烦。

如果块内线的阻抗是75欧，为了保持信号振幅和图33的值一样，各个电阻器80至83的阻值可以被固定在75欧。这种情况的波形显示在图35中。在这种情况下，各个电阻器80至83的阻值按50％的因子大于通过表达式(1)获得的50欧的阻值。就这点而论，应该注意到如果电阻器80至83的各个阻值相对于由表达式(1)得到的值前后约偏差50％时，本发明的效果仍旧能够达到。

进一步，为了增强本发明的效果，最好把电阻器80到83的电阻值设置为比主传输线100的阻抗要大的的一个值。

在点C、E、G进入到传输线12至14的各个信号在对应的接收电路上镜反射，然后返回到分支点。因为该电路保持阻抗很好的匹配，整个信号在一个时刻上发送到传输线100上，不会把该信号反射到分支点上。

如这个图形明显地表示那样，设置在本发明里的电阻器使得有可大大降低因反射而造成的电势降。而且，这些电阻器使得远离驱动电路的接收电路上的电势降是可忽略的。

通过把一个具有预定阻值的电阻器设置在电路块内的传输线和块间传输线间的一个交点的附近，可把传输总线上的信号振幅保持得更小并且以高速发送信号。

若各个匹配电阻器80至84的阻值为R_m，各个终端电阻器50和51的阻值为R_t，并且由驱动电路21产生的信号振幅是V0时，传输线100上的信号振幅由下式给出：

     V＝0.5×R_t×(R_m＋0.5×R_t)×V0    (2)

根据表达式(1)，通过使用传输线100的阻抗Z0和块内传输线11至14的阻抗Z_s，匹配阻抗R_m可进而按如下表示：

     R_m＝Z_s－Z0/2

此外，终端电阻器R_t的阻值做成等于传输线100的阻抗，即，

     R_t＝Z0

当对方程2中的相应电阻器代入这些表达式时，可以理解到传输线100上的信号由

      V＝0.5×(Z0/Z_s)×V0给出。

该表达式可被转换成

      V/V0＝0.5×(Z0/Z_s)    (3)

在传输线100上传播的信号的振幅与由驱动电路21产生的信号的振幅的比率等于传输线100的阻抗与块内传输线11至14的阻抗的比率的一半。也就是说，如果传输线100的阻抗为50欧，块内传输线11至14的阻抗为100欧，并且驱动电路21的电源电压为3伏，传输线100上信号振幅给出为

    0.5×(50欧/100欧)×3伏＝0.75(伏)这个振幅和实际的0.68伏的振幅不相同，因为在表达式(2)中没有考虑驱动电路的接通电阻。

如上所述，通过改变传输线100和块内传输线的两个阻抗Z0和Zs可以允许自由地设计信号振幅被减小的程度。

例如，如果驱动电路21具有10欧的接通电阻，假设块内传输线具有100欧的阻抗和传输线100具有25欧的阻抗，传输总线的信号振幅计算如下：

   1.5伏×12.5欧/(12.5欧＋87.5欧＋10欧)×2＝0.34(伏)其中电阻器80至83各具有87.5欧的电阻。这种情况下的波形显示在图9A至9C和图10A至10C中。在这些图表里，数字702至708代表如图4中点B至点H处的信号波形。从图表中可以了解到获得了具有较小振幅和小的降落的波形。

在这个例子里，因为Z0＝50欧和Z_s＝75欧，根据表达式(3)传输线100的信号振幅是驱动电路的3伏电源电压的八分之一，如下面所计算的那样：

    0.5×(25/100)＝0.125

进而，电阻器80至83具有一种效应，其可抑制因电路块里的负载电容而造成的传输线100的阻抗的减小。即，通过在传输线100和各个电路块1至5之间设置一个电阻器，块间传输线不能够直接地看到电路块里的电容(即，传输线负载电容和驱动及接收电路的电容的总和)。这样，就可抑制传输线阻抗的减小。

另外，只有降低终端电阻的值才能减小振幅，这样，在不必改变块内传输线和块间信号传输线的阻抗的情况下，可以得到具有低衰减的信号波形。

此外，有时一个接收电路单元包括如图11中所示的与连接到传输线的接收电路的输出相连接的接收电路。例如，存储模块的地址信号电路就包括这样的接收电路。一旦提供给存储模块的地址信号被输入到一个驱动器电路，接着这个信号从该驱动器电路提供到存储模块里存储器LSI的一个输入电路。

除地址信号电路之外，存在着一种用于发送和接收时钟控制信号、RAS(行地址选通)信号、CAS(列地址选通)信号，CS(芯片选择)信号和允许信号的电路。

存储模块是这些单元中的一个代表性单元，而CPU模块被列举为另一种包括一个接收电路和一个驱动电路的单元。

在这样的电路里，利用终端电阻器50和51对传输线100进行终接以及把电阻器80和81连接到块内传输线11至14上，可以使传输线100上的接口里的振幅变小，另一方面，因为在输出缓冲电路之前的接口里输出缓冲电路的电源电压为5伏或3.3伏，该接口具有和TTL或LVTTL一样大的振幅，实现高速信号传输是困难的。从而，因为在传输线111和112上信号的传输速度受到限制，所以不能实现上面例子中所示的高速信号传输。

所以，需要进一步改进包含着图11中所示接收电路单元的信号传输装置。

图12表示一个能够在一个多级信号传输装置里高速发送信号的例子，在这个多级信号传输装置里接收电路进一步还和连接到传输线100上的接收电路的输出相连接。

在图12的电路里，驱动电路21的特点，即如何确定电阻器80至83的阻值以及如何把信号从驱动电路21发送到电路151和152上，和参照图4的电路所做过的说明是一样的。

下面的说明是对不同于图4的部分，即连接到电路151和152的输出的部分进行的。

电路151和152具有差动输入电路和驱动电路的功能。差动输入电路，例如，是用图6中所示的电路构成的，而驱动电路，例如，是用图5中所示的电路构成的。

通过电阻器84和传输线111，电路151的输出连接到接收电路35和36的输入上。通过电阻器84和传输线112，电路152的输出连接到接收电路37和38的输入上。进一步，传输线111由终端电阻器131和132所终接，而传输线112同样由终端电阻器133和134所终接。

图12表示带有多接收电路单元和带有连接到与传输线100相连的接收电路的输出端的多接收电路的结构，而本发明不限于这些单元和电路的数量。

通过在接收电路之间接上电阻器84和84以及接上终端电阻器，电路151和152的驱动电路里所使用的电源可被分压并使得传输线111到112上的信号振幅变小。

进一步，通过适当地选择插入电阻器84和85以及终端电阻器131至134的阻值，传输线111至112上的信号振幅可被设定为等于或接近于传输线100上的信号振幅，这样相同的接口可被用于传输线100和传输线111至112的两种传输线上。

信号振幅基本上置定为等于传输线100上的信号振幅被设定输出到传输线111到112上。也就是说，当电阻器80至83的阻值为R_m，电阻器50和51的阻值为R_t，电阻器84的阻值为R_m′以及电阻器131至134的阻值为R_t′时，传输线100上的信号振幅由

     0.5×R_t×(R_m＋0.5×R_t)×V0给出，其中V0是驱动电路21所产生的信号振幅。

进一步，传输线111至112上的信号振幅由

     0.5×R_t′×(R_m′＋0.5×R_t)×V0′给出，其中V0′是由输出电路151和152产生的信号振幅。

当设定电阻器R_m、R_t、R_m′和R_t′的阻值使得上面所述的两个信号振幅基本上彼此相等或接近时，在传输线100和111至112中的每一个上都可以采用相同的接口。

例如，当把电路151、152里的驱动电路的接通电阻设置为和驱动电路21的接通电阻相同的10欧阻值，把电阻器84至85和电阻器80至83置为相同的75欧阻值和把终端电阻131和134的阻值置为与终端电阻50至51相同的50欧阻值时，传输线111和112上的信号振幅变为0.68伏，它和传输线100上的信号振幅相同。

如上面所述，根据本发明，可以使得信号传输电路里的所有总线上的信号振幅减小，并且通过设置电阻器可以构成采用相同电路的相同接口。本发明可以应用于计算机里的处理机总线、存储器总线、系统总线、I/O总线或类似物上，而计算机可以是工作站、个人计算机和类似物，这样可以构成快速计算机系统。

现参见图13至29，以描述图4或图12的接收电路单元和发送电路单元的一些确定的例子的改型。

首先，在描述改型之前，通过参考说明一个包括图4或图12的电路例子的图13，描述电路单元是如何安装在一个确定装置上的。

图13中所示的装置包括一个主板170以及安装在该主板上的模块171至174。通过主板170，模块171至174互相连接。

在图13中，作为例子安装了四个模块，但是在本发明中模块的数量不限于四个。此外，在图13中，借助于接插件175至178安装模块，但是本发明当然是不限制于采用接插件的，并且本发明也不受主板上部件180至192的数量限制以及模块上部件183至206的数量限制。

在图13里所示的设备里，模块171至174对应于图4或图12的接收电路单元或发送电路单元，连接这些电路单元的单元间信号传输线未被显示，但它们是安装在主板上的。

现在描述这些模块的确定例子。

图14里表示的模块是图15里所示的接收电路单元的一个确定的例子。该模块包括一个接触部分210，用于向其它板驱动和从其他板接收信号。经接触部分210接收的信号通过一个电阻器81，一个电路151和一个电阻器84发送到电路元件211至218。用于把信号从电阻器84发传播到电路元件上的接线在其两个末端上终接。

图16表示一个明确的例子，在这例子中图14的在两个末端处的终结由在发送末端处的终接所代替，以把两个终端电阻减少为一个终端电阻。在这情况下，因为终端电阻的数量减为一半，即从2个减为1个，为了使得传输线111上的信号振幅和传输线100上的信号振幅相等，该终端电阻的阻值与图14的终端电阻的阻值相比较可减为后者的一半。

通过远端终接图14里所示的结构可以抑制信号的反射，这种结构是高速信号传输中最可取的结构。与图16里所示的结构相比，图14的结构的特征在于更易于配置电阻器。

图16中所示的结构是在发送端(近端)处进行终接的，因此，它是一种在远端信号被反射和该反射信号在近端被抑制的结构。在这种结构里，与图14所示的结构相比为抑制反射信号需要更多的时间(约两倍)，但是所配置的部件(终端电阻)数可被减少。

在图14和图16里，电路元件211布置在模块上的一条线上，而在图18和20里表示带有电路元件的模块布置在两条线里。图18和20里所示模块的等效电路分别在图19和21中表示。

图18表示图14的双末端终接型模块的一个应用例子，这些模块排列在双线里。在这种电路布局里，因为终端的数量从图14里的两个增加到四个，为了使传输线111上的信号振幅和传输线100上的信号振幅相等，和图14里的阻抗相比终端电阻的阻值需要增加一倍。

此外，图20表示图16的传输端终接型模块的一个应用例子，这些模块排列在双线里。在这种电路布局里，终端的数量是两个，和图14中一样，这样终端电阻器值设置为和图14里的终端电阻的阻值相同。

在图18的结构里，因为远端终接和图14中的形式相同，信号可被抑制在远端，并且电阻器易于布置。和其它的结构相比，图18的结构可以明显地缩短抑制信号反射所需的时间。

在其它的结构相比，图20的结构也可实现快速传输，并且因为图20的结构和图18的结构之间的关系与图16的结构和图14的结构之间的关系是相同的，在图20的结构里抑制信号反射所需的时间是图18中的结构里所需时间的两倍。

图22、24和26表示带有布置成环形的传输线111的双线排列模块的例子。图23、25和27分别表示图22、24和26里模块的等效电路。图22、24和26里所示模块相互间的差异在于终接位置。图22里所示的模块终接在远端和发送端之间的两个位置上。图24里所示的模块终接在远端的仅有的一个位置上。图26里所示的模块终接在远端上和近端上。

在这些模块里，在具有两个终接位置的图22和图26的结构里终端电阻的阻值设置为和图14结构的终端电阻的阻值相同，在具有一个终接位置的图24的结构里终端电阻的阻值设置为图14结构里终端电阻阻值的一半，这样传输线111上的信号振幅变成和传输线100上的信号振幅相等。

以图20结构里的方式一样方式图22结构里的部件装配数量是少的，但是和图20的结构相比图22结构抑制信号反射的时间增加了。

和图22的结构相比，图24的结构里抑制信号反射所需的时间增加了一倍，但是部件(终端电阻器)的装配数量大大变少了。

因为图26的结构终接在近端和远端，与图24的结构相比，在图26的结构里反射得到更有利的抑制。

此外，图28表示另一种模块，在这种模块里环形传输线111在远端处被断开并且在断开的末端处断开的传输线被终接。图29表示另一种具有两侧的模块，部件安装在这种模块的两段上并借助于通孔231部件进行连接。

和图22、24和26里所示的环形接线或环状传输线相比，图28的结构具有大的终接效应。在图29的结构里，LSI可被装配在板子的两面上。

除了上面的实施例中所表示的模块之外，可以考虑不同的组合模块，比如一个包括有图16的模块并在两面装配的模块，并且上面所描述的模块仅是其中的一部分。此外，在图19中，在发送端提供通孔，但是这个通孔可以被设置在远端，因而不必说明本发明是不限制通孔的位置的。

在上面的实施例中，一个信号被发送到所有的电路元件211至226上，然而，本发明对于如图30和31中所示的那样把信号发送给部分模块仍是有效的。

根据图30和31所示的结构，即使双线模块也可以具有和单线模块相同的负载电容，这样它有利于高速运行。

最后，在把分开的信号发送到分开的电路元件的一种电路里，比如数据总线里，可以从输入/输出端子210上通过电阻器80—83以及86—89直接连接到电路元件211至218，如图32中所示。

Claims (16)

1.一种信号发送设备，其组成为

一条由一个第一元件终接的主传输线，第一元件具有接近于所述传输线的阻抗值的阻值；

与所述主传输线连接的一个第一电路块，所述第一电路块包括：

用于驱动信号的一个驱动电路；以及用于发送从所述驱动电路输出的信号的第一块内传输线，所述第一块内传输线具有一个第二元件，第二元件的阻值等于或接近于从所述第一块内传输线的阻抗值中减去所述主传输线的阻抗值的一半后所得到的值；

与所述主传输线连接的第二电路块，所述第二电路块包括：

一个发送/接收电路，用于接收信号和发送所述接收到的信号；

一个第二块内传输线，用于把从所述主传输线输入的信号发送到所述发送/接收电路并包括一个第三元件，其阻值等于或接近于从所述第二块内传输线的阻抗值中减去所述主传输线的阻抗值的一半后所得到的值；

一个接收电路，用于接收从所述发送/接收电路输出的信号；

一个第三块内传输线，用于在所述发送/接收电路和所述接收电路之间发送信号并包括一个与所述第三块内传输线连接的用于终接所述第三块内传输线的一个第四元件；以及

一个连接在所述发送/接收电路和所述第三块内传输线之间的用于在其上产生一个电压降的第五元件。

2.根据权利要求1的信号发送设备，其中所述接收电路和所述发送/接收电路里所使用的参考电压是从所述接收电路和所述发送/接收电路的外部提供的。

3.根据权利要求1的信号发送设备，其中所述主传输线的阻抗值与所述第一和第二块内传输线的阻抗值的比率是由所述主传输线上的信号振幅与驱动所述驱动电路的电源电压的比率决定的。

4.根据权利要求3的信号发送设备，其中所述主传输线的阻抗值与所述第一及第二块内传输线的阻抗值的比率大约是所述主传输线上的信号振幅与驱动所述驱动电路的电源电压的比率的二倍。

5.根据权利要求1的信号发送设备，其中所述第一和第四元件的阻值互等以及所述第二、第三和第五元件的阻值互等。

6.根据权利要求1的信号发送设备，其中所述驱动电路包含一个存储器控制LSI的输出电路，所述发送/接收电路包含一个缓冲器LSI以及所述接收电路包含由存储器LSI构成的存储器系统。

7.根据权利要求1的信号发送设备，其中所述第四元件设置在所述第三块内传输线的两个末端的各端上。

8.根据权利要求1的信号发送设备，其中第四元件设置在所述第三块内传输线的一个发送端上，所述第三块内传输线和所述发送/接收电路的一个输出端与所述第四元件相连。

9.一个信号接收模块，它和主传输线相连并由具有等于或接近于所述主传输线的阻抗值的阻值的第一元件所终接，该模块包括：

一个发送/接收电路，用于接收信号和发送所述接收的信号；

一条第一块内传输线，用于把从所述主传输线输入的信号发送给所述发送/接收电路，并包括一个第二元件，第二元件的阻值等于或接近于从所述第一块内传输线的阻抗值中减去所述主传输线的阻抗值的一半后所得到的值；

一个接收电路，用于接收从所述发送/接收电路输出的信号；

一个第二块内传输线，用于在所述发送/接收电路和所述接收电路之间发送信号，并包括一个和所述第二块内传输线相连的用于终接所述第二块内传输线的第三元件；以及

一个连接在所述发送/接收电路和所述第二传输线之间的用于在其上产生电压降的第四元件。

10.根据权利要求9的信号接收模块，其中所述接收电路里和所述发送/接收电路里所使用的参考电压是从所述接收电路和所述发送/接收电路的外部提供的。

11.根据权利要求9的信号接收模块，其中所述第三元件设置在所述第二块内传输线的两个末端的各端上。

12.根据权利要求9的信号接收模块，其中所述第三元件设置在所述第二块内传输线的发送端上，所述第二块内传输线和所述发送/接收电路的一个输出端与所述第三元件连接。

13.一种信号发送装置，它包括：

一条主传输线，它包括一个用于终接所述主传输线的第一元件，所述主传输线具有Z0的阻抗值，在所述主输线上的信号振幅为V；

一个与所述主传输线连接的第一电路块，所述第一电路块包括：

一个用于驱动信号的驱动电路，驱动电压为V0；以及

一条第一块内传输线，用于把从所述驱动电路输出的信号发送给所述主传输线，并包含一个用于在其上产生电压降的第二元件，所述第一块内传输线具有Zs的阻抗值；以及

一个和所述主传输线相连的第二电路块，所述第二电路块包括：

用于接收信号的一个接收电路；以及

一条第二块内传输线，用于把从所述主传输线上输入的信号发送给所述接收电路，并包含一个用于在其上产生电压降的第三元件，所述第二块内传输线的阻抗值为Z_s；

所述电压V0及V1与所述阻抗值Z0及Z_s之间的关系由

   V/V0＝0.5×Z0/Z_s给出。

14.根据权利要求13的信号发送设备，其中所述接收电路包括一个用于驱动被所述接收电路接收的信号的第二驱动电路，以及

进而包括：

用于接收从所述第二驱动电路输出的信号的第二接收电路；以及

一条第三块内传输线，用于在所述第二驱动电路和所述第二接收电路之间发送信号，并包括一个用于终接所述第三块内传输线的第四元件。

15.一种信号发送装置，它包括：

一条主传输线，它包含一个用于终接所述主传输线的第一元件；

一个与所述主传输线相连的第一电路块，所述第一电路块包括：

一个用于驱动信号的驱动电路；以及

一条第一块内传输线，用于把从所述驱动电路输出的信号发送到所述主传输线上，并包含一个用于在其上产生电压降的第二元件；以及

一个和所述主传输线相连的第二电路块，所述第二电路块包括：

一个发送/接收电路，用于接收信号和发送所述接收的信号；

一条第二块内传输线，用于把从所述主传输线输入的信号发送到所述发送/接收电路，并包含一个在其上产生电压降的第三元件；

一个接收电路，用于接收从所述发送/接收电路输出的信号；

一条第三块内传输线，用于在所述发送/接收电路和所述接收电路之间发送信号，并包含一个与所述第三块内传输线相连的用于终接所述第三块内传输线的第四元件；以及

一个连接在所述发送/接收电路和所述第三块内传输线之间的用于在其上产生电压降的第五元件；

所述第一和第四元件的阻值互等，所述第二、第三和第五元件的阻值互等。

16.根据权利要求15的信号发送设备，其中所述第一元件的阻值接近于所述主传输线的阻抗值，而所述第二元件的阻值等于或接近于从所述块内传输线的阻抗值中减去所述主传输线的阻抗值的一半后所得到的值。

Images