CN111480234B - 将漏斗装置并入到电容器配置中以减少单元干扰的方法及并入有漏斗装置的电容器配置 - Google Patents

将漏斗装置并入到电容器配置中以减少单元干扰的方法及并入有漏斗装置的电容器配置 Download PDF

Info

Publication number
CN111480234B
CN111480234B CN201880080638.7A CN201880080638A CN111480234B CN 111480234 B CN111480234 B CN 111480234B CN 201880080638 A CN201880080638 A CN 201880080638A CN 111480234 B CN111480234 B CN 111480234B
Authority
CN
China
Prior art keywords
bottom electrode
shaped bottom
support structure
funnel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880080638.7A
Other languages
English (en)
Other versions
CN111480234A (zh
Inventor
A·A·恰范
B·R·曲克
M·纳哈尔
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111480234A publication Critical patent/CN111480234A/zh
Application granted granted Critical
Publication of CN111480234B publication Critical patent/CN111480234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包含一种具有通过支撑结构支撑的水平隔开底部电极的设备。漏斗装置材料直接抵靠所述底部电极。绝缘材料在所述底部电极上方，且上部电极在所述绝缘材料上方。板材料跨所述上部电极延伸且使所述上部电极彼此耦合。所述板材料直接抵靠所述漏斗装置材料。所述漏斗装置材料将所述底部电极电耦合到所述板材料，且可经配置以使过量电荷的至少部分从所述底部电极放电到所述板材料。一些实施例包含形成包含具有底部电极及顶部电极的电容器的设备的方法，其中所述顶部电极通过导电板彼此电耦合。形成漏斗装置以将所述底部电极电耦合到所述导电板。

Description

将漏斗装置并入到电容器配置中以减少单元干扰的方法及并 入有漏斗装置的电容器配置
技术领域
本发明涉及将漏斗装置并入到电容器配置中以减少单元干扰的方法及并入漏斗装置的电容器配置。
背景技术
计算机及其它电子系统(举例来说，数字电视、数字相机、蜂窝电话等)往往具有一或多个存储器装置以存储信息。存储器装置的大小日益减小以实现更高密度的存储容量。即使在实现增大密度时，消费者往往仍要求存储器装置还使用较少功率，同时维持存储在存储器装置上的数据的高速存取及可靠性。
存储器单元内的泄漏可能有问题，至少因为此可能使得难以可靠地存储数据，且可能以其它方式浪费功率。泄漏可能变得愈发难以控制，这是因为电路按比例调整至愈来愈小的尺寸。
将期望开发减轻或甚至防止非所要泄漏的架构；且期望开发用于制造此类架构的方法。
附图说明
图1到9是处于用于制造实例电容器的实例方法的实例过程阶段的实例组合件的图解横截面视图。
图3A是处于图3的过程阶段的组合件的俯视图。
图10及11是处于用于制造实例电容器的实例方法的实例过程阶段的实例组合件的图解横截面视图。在一些实施例中，图10的过程阶段可遵循图6的过程阶段。
图12到16是处于用于制造实例电容器的实例方法的实例过程阶段的实例组合件的图解横截面视图。在一些实施例中，图12的过程阶段可遵循图3的过程阶段。
图17及18是处于用于制造实例电容器的实例方法的实例过程阶段的实例组合件的图解横截面视图。在一些实施例中，图17的过程阶段可遵循图2的过程阶段。
图19是处于替代图16的过程阶段的实例过程阶段的实例组合件的图解横截面视图。
图20是包括铁电电容器的实例存储器阵列的示意图。
图21是包括铁电电容器的实例存储器单元的示意图。
具体实施方式
一些实施例包含利用漏斗装置来减少沿着电容器的底部电极的电荷累积。漏斗装置可将底部电极耦合到导电板。导电板可沿着电容器的顶部电极，且可用于使顶部电极彼此电耦合。漏斗装置可具有经定制以使过量电荷能够从底部电极排放到导电板，同时不实现底部电极与导电板之间的有问题短路的导电率(或替代地，电阻)。
许多(如果不是大多数)主要存储器单元干扰机制是由于单元底部(CB)电极节点处的电位的累积所致。如下文中更详细地论述，这个干扰机制适用于铁电RAM(FERAM)。然而，其它类型的电子装置同样可受益于所揭示主题。
在实施例中，存储器阵列中的存储器单元中的每一者可经编程为两个数据状态中的一者以在单个位中表示二进制值“0”或“1”。此单元有时被称为单级单元(SLC)。在半导体及相关领域中独立地已知关于这些类型的单元的各种操作。
无关于存储器单元布置，上文中论述的主要干扰机制可能由于不同因素而出现。举例来说，单元底部节点上的电荷可能由于例如板短时脉冲波形干扰(glitch)、存取晶体管泄漏、单元间相互作用及/或其它因素的因素而上升。如果存储器单元中的电介质材料明显泄漏，那么可能不利地影响单元的状态。
在本文中描述的各个实施例中，将漏斗装置引入到存储器阵列中以防止与个别存储器单元相关联的电容器的底部节点处的电位的累积。参考图1到21来描述实例实施例。
利用图1到9来描述用于将漏斗装置并入到电容器阵列中的第一方法。
参考图1，组合件(即，设备、构造等)10包括基底12上方的结构14。
基底12可包括半导体材料；且可(举例来说)包括单晶硅、基本上由单晶硅组成或由单晶硅组成。基底12可被称为半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含(但不限于)块状半导体材料，例如半导体晶片(单独或在包括其它材料的组合件中)，及半导体材料层(单独或在包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，包含(但不限于)上文中描述的半导体衬底。在一些应用中，基底12可对应于含有与集成电路制造相关联的一或多个材料的半导体衬底。此类材料可包含(举例来说)耐火金属材料、障壁材料、扩散材料、绝缘体材料等中的一或多者。
在基底12与结构14之间展示间隙以指示可能存在提供在基底12与结构14之间的额外材料、组件等。
结构14被展示为包括第二材料18上方的第一材料16，其中所述第一材料及所述第二材料沿着界面17彼此直接相邻。第一材料可能相对于第二材料可选择性地蚀刻。例如，在一些实施例中，第一材料16可包括氮化硅、基本上由氮化硅组成或由氮化硅组成；且第二材料18可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。
结构14具有跨第一材料16的上表面延伸的上表面15。
导电结构20被展示在第二材料18的底部区域内。导电结构20是导电互连件。本文中描述的处理形成电容器(例如，图9中展示的电容器)，且可利用导电结构20来将此类电容器的电极与额外电路(例如，晶体管)耦合。
导电结构20可包括任何适合组合物或组合物的组合；例如(举例来说)各种金属(例如，钛、钨、钴、钌、镍、铂等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。
尽管材料16及18在所说明实施例中被展示为同质的，然在其它实施例中，材料16及18中的一或两者可为两个或更多个组合物的异质组合。
材料16可形成为任何适合厚度，且在一些实施例中，可形成为从约100埃到约的范围内的厚度。
结构14可被称为“支撑结构”，这是因为所述结构最终可支撑形成在其中的电容器。
参考图2，在支撑结构14中形成开口22。开口22延伸穿过材料16及18，且暴露导电结构20的上表面。可运用任何适合处理来形成开口22。例如，图案化掩模(未展示)可提供在支撑结构14上方且用于界定开口22的位置，且接着开口22可运用一或多个适合蚀刻延伸到支撑结构14中。随后，可移除图案化掩模以留下图2的组合件。
参考图3，开口22用电极材料24(其可被称为底部电极材料)加衬。电极材料24可包括任何适合组合物或组合物的组合；例如(举例来说)各种金属(例如，钛、钨、钴、钌、镍、铂等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，电极材料24可包括氮化钛、基本上由氮化钛组成或由氮化钛组成。
电极材料24经配置为每一开口内的向上开口容器形底部电极26。底部电极中的每一者具有上表面27，所述上表面27凹入到支撑结构14的上表面15下方。
开口22中的每一者具有容纳在其中的向上开口容器形底部电极26的凹入上表面27上方的支撑结构14的暴露垂直延伸表面29。在所说明实施例中，底部电极26的上表面27延伸到第一材料16与第二材料18之间的界面17上方，且对应地垂直延伸表面29仅包括第一材料16。
容器形电极26具有在其中延伸的内部区域28。电极26在从上方观看时可具有任何适合形状，且对应地内部区域28可具有任何适合形状。例如，图3A展示在其中底部电极26是圆形且含有圆形内部区域28的实例应用中处于图3的处理阶段的组合件10的俯视图。在其它实施例中，底部电极26可具有其它形状，包含(举例来说)椭圆形状、多边形形状等。
可利用任何适合处理来形成底部电极26。例如，在一些实施例中，电极材料24可最初形成为跨支撑结构14的上表面15延伸，也在开口22内。随后，可运用一或多个适合蚀刻来移除过量材料24以留下经配置为所展示的向上开口容器形底部电极26的剩余材料24。
电极材料24可具有任何适合厚度；且在一些实施例中，可具有从约到约的范围内的厚度。
参考图4，底部电极26的内部区域28用绝缘材料30加衬。绝缘材料30使向上开口容器形底部电极26的内部区域28变窄。
绝缘材料30可被称为电容器绝缘材料，这是因为其最终用于电容器配置。至少一些电容器绝缘材料可包括铁电绝缘材料，且在一些实施例中，全部电容器绝缘材料是铁电绝缘材料。
铁电绝缘材料可包括任何适合组合物或组合物的组合；且在一些实例实施例中可包含过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、钛酸铅锆及钛酸钡锶中的一或多者。而且，在一些实例实施例中，铁电绝缘材料可在其中具有掺杂物，其包括硅、铝、镧、钇、铒、钙、镁、锶及稀土元素中的一或多者。
绝缘材料30可形成为任何适合厚度；且在一些实施例中，可具有从约到约 的范围内的厚度。
上部电极材料32形成在绝缘材料30上方，且形成在延伸到容器形底部电极26中的变窄内部区域28内。
上部电极材料32可包括任何适合组合物或组合物的组合；例如(举例来说)各种金属(例如，钛、钨、钌、钴、镍、铂等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，电极材料32可包括硅化钼、氮化钛、氮化钛硅、硅化钌、钌、钼、氮化钽、氮化钽硅及钨中的一或多者、基本上由其组成或由其组成。
电极材料32可具有任何适合厚度，且在一些实施例中，可具有从约到约的范围内的厚度。
在一些实施例中，电极材料24及32可包括彼此相同的组合物，或可包括相对于彼此不同的组合物。在一些实施例中，电极材料24及32两者可包括氮化钛、基本上由氮化钛组成或由氮化钛组成。
参考图5，组合件10经受平坦化(例如，化学机械抛光)以形成平坦化上表面33。平坦化将电极材料32图案化为上部电极36，且将绝缘材料30图案化为向上开口容器形绝缘结构34。电极26及36与其间的绝缘材料30一起形成多个电容器38。在一些实施例中，电容器38可为铁电电容器。
参考图6，移除第一材料16(图5)以暴露电容器38的上部侧壁区域39。上部侧壁区域39可被认为是沿着电容器38的暴露部分37。
暴露上部侧壁区域39包含在绝缘材料30的部分(即，区段)下方的底部电极26的部分(即，区段)。在一些实施例中，暴露上部侧壁区域39可具有从约到约/>的范围内的高度H。
参考图7，跨组合件10的上表面形成漏斗装置材料40，其中漏斗装置材料40沿着电容器38的上表面，沿着材料18的上表面，且沿着电容器38的上部侧壁区域39延伸。
漏斗装置材料可包括任何适合组合物或组合物的组合。在一些实施例中，漏斗装置材料40可包括与锗、硅、氧、氮及碳中的一或多者组合的钛、镍及铌中的一或多者、基本上由其组成或由其组成。在一些实施例中，漏斗装置材料可包括Si、Ge、SiN、TiSiN、TiO、TiN、NiO、NiON及TiON中的一或多者、基本上由其组成或由其组成；其中化学式指示主要成分而非特定化学计量。在一些实施例中，漏斗装置材料可包括钛、氧及氮、基本上由其组成或由其组成。在一些实施例中，漏斗装置材料可包括非晶硅、一氧化铌、富硅氮化硅等；单独或以任何适合组合。
在一些实施例中，漏斗装置材料可为具有从约到约/>的范围内的厚度的连续层。在一些实施例中，漏斗装置材料可为具有从约/>到约/>的范围内的厚度的连续层。应注意，漏斗装置材料40的厚度对应于沿着漏斗装置材料的水平延伸区段41的垂直厚度，且对应于沿着漏斗装置材料的垂直延伸区段43的水平厚度。
参考图8，漏斗装置材料40运用间隔件(即，各向异性)蚀刻图案化为垂直延伸漏斗装置44。漏斗装置44与底部电极26电耦合，且在所展示实施例中直接接触底部电极26。漏斗装置44中的每一者沿着底部电极材料24的区段，且沿着与电容器38的上部侧壁区域39相关联的绝缘材料30的区段延伸。
参考图9，板材料46经形成为跨电容器38的上部电极36延伸，且使上部电极彼此电耦合。板材料46直接抵靠电容器38的顶部电极36，且直接抵靠垂直延伸漏斗装置44。
板材料46可包括任何适合导电材料，例如(举例来说)各种金属(例如，钛、钨、钴、镍、钌、铂等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。板材料46可包括与顶部电极36不同的任何组合物。例如，在一些实施例中，顶部电极36可包括TiSiN及/或TiN、基本上由其组成或由其组成(其中化学式列出主要组合物而非特定化学计量)，且板材料46可包括钨、基本上由钨组成或由钨组成。
漏斗装置44将电容器38的底部电极26与板材料46电耦合以使任何过量电荷的至少部分能够从底部电极26放电到板材料46。在一些实施例中，漏斗装置44的电阻经定制使得漏斗装置44具有适当导电率以从底部电极26移除过量电荷同时具有足够低的导电率(例如，足够高的电阻)，使得漏斗装置44不会非所要地使底部电极26电短路到板材料46。
在一些实施例中，电容器38可通过将电容器与适当电路组件耦合而并入到存储器单元50(例如(举例来说)铁电存储器单元)中。例如，晶体管48在图9中被图解地说明为通过导电互连件20耦合到底部电极26。可在任何适合过程阶段制造晶体管48及/或其它适合组件。例如，在一些实施例中，可在图1的所说明过程阶段之前的处理阶段制造晶体管48。
存储器单元50可为存储器阵列的部分；例如(举例来说)FeRAM(铁电随机存取存储器)阵列。
在一些实施例中，漏斗装置44可被认为是将存储器单元50内的底部电极26耦合到导电板材料46的电阻式互连件。如果漏斗装置过于泄漏，那么一或多个存储器单元可能经历单元间干扰。如果漏斗装置44不够泄漏(导电)，那么来自底部电极26的过量电荷将不会被排放。所属领域一般技术人员将认识到如何计算给定存储器阵列的漏斗装置44所需的电阻。在一些实施例中，漏斗装置44可具有从约0.1兆欧到约5兆欧的范围内的电阻。在确定适于漏斗装置44的电阻时可考虑以下因素：例如相邻存储器单元之间的分离、存储器单元之间使用的电介质材料、存储器单元的物理尺寸、存储器单元中放置的电荷量、存储器阵列的大小、由存储器阵列进行的操作的频率等。
图8及9的实施例将漏斗装置44展示为仅包括沿着电容器38的上部侧壁区域39的垂直延伸区段。在其它实施例中，漏斗装置44可具有其它配置。例如，图10展示处于替代图8的过程阶段且可遵循图7的过程阶段的过程阶段的组合件10a。组合件10a包括经配置为漏斗装置44a的漏斗装置材料40，其中此类漏斗装置结构中的每一者包括沿着材料18的上表面的水平区段51，及沿着电容器38的上部侧壁区域39的垂直区段53。图11展示并入到类似于上文中参考图9描述的存储器单元的存储器单元50中的漏斗装置44a。
参考图12到16描述用于将漏斗装置并入到存储器单元中的另一实例过程。
参考图12，展示处于可遵循图3的过程阶段的过程阶段的组合件10b。组合件10b包含具有在其中延伸的开口22的支撑结构14，且包含开口22的底部内的向上开口容器形底部电极26。材料56沉积在支撑结构14的上表面15上方，且沉积在开口22内。材料56沿着开口22内的支撑结构的垂直延伸表面29延伸。材料56是最终转换为漏斗装置材料的前驱体；且可包括适于转换为所要漏斗装置材料的任何组合物。在一些实施例中，材料56可被称为第一组合物。在一些实施例中，此第一组合物可包括氮化钛、基本上由氮化钛组成或由氮化钛组成。
参考图13，第一组合物56(图12)经化学改质以将第一组合物转换为对应于漏斗装置材料40的第二组合物。在一些实施例中，化学改质可包括降低第一组合物内的导电率以由此将第一组合物转换为漏斗装置材料40。化学改质可利用任何适合条件。在所说明实施例中，化学改质包括将组合件10b暴露于氧化剂58，且对应地包括氧化材料56(图12)以将材料56转换为漏斗装置材料40。氧化剂可为任何适合氧化剂；包含(举例来说)臭氧、过氧化氢、双原子氧等中的一或多者。在一些实施例中，图12的第一组合物56包括氮化钛、基本上由氮化钛组成或由氮化钛组成；且图13的漏斗装置材料40包括TiON、基本上由TiON组成或由TiON组成(其中化学式指示主要成分而非特定化学计量)。
尽管图12及13的所说明实施例利用其中第一组合物56经沉积且此后转换为漏斗装置材料40的多步骤过程来形成漏斗装置材料40，但是在其它实施例中，可运用漏斗装置材料跨支撑结构14的上表面15及在开口22内的简单沉积来形成图13的漏斗装置材料40。无关于用于形成漏斗装置材料的方法，图13的漏斗装置材料40可包括上文中参考图7的漏斗装置材料40描述的组合物中的任一者。
图13的漏斗装置材料40在容器形底部电极26的内部区域28内延伸，且还沿着支撑结构14的侧壁表面29延伸(其中此类侧壁表面29在开口22内且在底部电极26的最上表面27上方)。漏斗装置材料40可为连续层(如展示)，或可为不连续层。在一些实施例中，漏斗装置材料40是具有从约到约/>的范围内的厚度的连续层。在一些实施例中，漏斗装置材料40可为具有从约/>到约/>的范围内的厚度的连续层。
参考图14，在漏斗装置材料40上方形成绝缘材料30，且在绝缘材料30上方形成上部电极材料32。材料30及32可包括上文中相对于图4论述的相同组合物。绝缘材料30在向上开口容器形底部电极26的内部区域28内延伸且使此类内部区域变窄，且上部电极材料32延伸到变窄内部区域中。
参考图15，组合件10b经受平坦化(即，抛光条件)；例如(举例来说)化学机械抛光。此形成平坦化上表面33。平坦化将电极材料32图案化为上部电极36，且将绝缘材料30图案化为向上开口容器形绝缘结构34。电极26及36与其间的材料40及30一起形成多个电容器38。在一些实施例中，电容器38可为铁电电容器。
参考图16，板材料46经形成为沿着平坦化上表面33延伸。板材料46使电容器38的上部电极36彼此电耦合。板材料46直接抵靠漏斗装置材料40，且对应地漏斗装置材料40可将底部电极26电耦合到板材料46。图16的漏斗装置材料40可经配置以包括适当组合物及尺寸以经配置以使过量电荷的至少部分从底部电极26放电到板材料46。
在一些实施例中，图16的组合件10b可被认为包括通过支撑结构14支撑的水平隔开向上开口容器形底部电极26。支撑结构14具有底部电极的上表面27上方的上表面33。支撑结构的垂直延伸表面29从底部电极的上表面27延伸到支撑结构的上表面33，且延伸到板材料46的底部表面47。
漏斗装置材料40沿着支撑结构14的垂直延伸表面29延伸，且还在容器形底部电极26的内部区域28内延伸。在所说明实施例中，漏斗装置材料40加衬底部电极26的内部区域且直接抵靠底部电极。
绝缘材料30在漏斗装置材料40上方，且在容器形底部电极26的内部区域28内。绝缘材料30经配置为向上开口容器形绝缘结构34。
上部电极36延伸到容器形绝缘结构34中。
电容器38包括电极26及36连同其间的绝缘材料30。在一些实施例中，此类电容器可为铁电电容器。电容器38可通过互连件20(如展示)与晶体管48耦合，且可并入到存储器单元50b中。此类存储器单元可对应于存储器阵列52b内的多个基本上相同存储器单元(其中术语“基本上相同”意指在合理制造及测量公差内相同)。尽管展示三个存储器单元50b，然应了解，存储器阵列可包括任何适合数目个存储器单元50b；且在一些实施例中，可包括数百、数千、数百万、数十亿个等基本上相同存储器单元。
板材料46跨电容器38的上部电极36延伸且使上部电极彼此耦合。板材料46还直接抵靠漏斗装置材料40的上表面。漏斗装置材料可经配置为具有适当导电率，使得此材料将使过量电荷的至少部分从底部电极26放电到板材料46，而不在底部电极26与板材料46之间产生非所要电短路。
图13的所说明实施例具有在第一材料16与第二材料18之间的界面17上方的底部电极26的上表面27。对应地，垂直延伸表面29仅沿着第一材料16。图13展示其中第一材料16与第二材料18之间的界面17在底部电极26的上表面27处或下方的实施例的实例。在其它实施例中，界面17可在底部电极的上表面上方，如参考图17及18描述。
参考图17，展示处于类似于上文中参考图3描述的过程阶段的过程阶段的组合件10c。图17的实施例与图3的实施例的不同之处在于组合件10c的底部电极26具有在界面17下面的上表面27，而图3的组合件10中展示的底部电极26具有在界面17上方的上表面27。
参考图18，展示处于类似于图16的处理阶段的处理阶段的组合件10c。组合件10c包括阵列52c内的存储器单元50c。存储器单元50c类似于图16的存储器单元50b。然而，不同之处在于底部电极26的上表面27在材料16与18之间的界面17下面。对应地，垂直延伸表面29沿着材料16，且还沿着材料18的上部区域延伸。在一些实施例中，材料16及18分别包括氮化硅及二氧化硅。在此类实施例中，图16的配置具有仅沿着支撑材料14的垂直延伸表面29的材料16的氮化硅延伸的漏斗装置材料40，而图18的配置具有沿着材料16的氮化硅及材料18的二氧化硅两者延伸的漏斗装置材料40。
图1到18的上述实施例中展示的漏斗装置材料40是连续层。在其它实施例中，漏斗装置材料可为不连续层。例如，图19展示类似于图16的组合件10b的组合件10d，但其中漏斗装置材料40是不连续膜。延伸穿过漏斗装置材料40的开口可能极小，且在一些实施例中，可为针孔开口。图19的组合件10d被展示为具有并入到存储器单元50d中的电容器38，所述存储器单元50d继而被存储器阵列52d所包括。
上文中描述的存储器阵列(例如，图9的存储器阵列52、图16的存储器阵列52b等)可为铁电存储器阵列，且可具有任何适合配置。参考图20描述实例铁电存储器阵列52。存储器阵列包含多个基本上相同铁电电容器38。字线70沿着存储器阵列的行延伸，且数字线72沿着存储器阵列的列延伸。电容器38中的每一者在存储器单元50内，利用字线及数字线的组合唯一地寻址所述存储器单元50。字线70延伸到驱动器电路76，且数字线72延伸到检测电路78。在一些应用中，存储器阵列52可经配置为铁电随机存取存储器(FeRAM)。
存储器单元50可包含与铁电电容器组合的晶体管48。例如，在一些应用中，存储器单元50中的每一者可包含与铁电电容器38组合的晶体管48，如图21中展示。存储器56被展示为与字线70及数字线72耦合。而且，电容器38的电极中的一者被展示为与包括板材料46的板线耦合。板线可与字线70组合用于控制铁电电容器38的操作状态。
上文中论述的结构可并入到电子系统中。此类电子系统可用于(举例来说)存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及特定应用模块中，且可包含多层、多芯片模块。电子系统可为宽范围的系统中的任一者，例如(举例来说)相机、无线装置、显示器、芯片组、机顶盒、游戏、照明器具、车辆、时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等。
除非另有指定，否则可运用现在已知或尚待开发的任何适合方法论来形成本文中描述的各种材料、物质、组合物等，包含(举例来说)原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
可利用术语“电介质”及“绝缘”来描述具有绝缘电气性质的材料。术语在本发明中被认为是同义的。在一些实例中利用术语“电介质”且在其他实例中利用术语“绝缘”(或“电绝缘”)可在本发明内提供语言变化以在所附权利要求书内简化前提基础，且不用于指示任何明显化学或电气差异。
附图中的各个实施例的特定定向仅出于说明性目的，且在一些应用中实施例可相对于所展示定向旋转。本文中提供的描述及所附权利要求书关于具有各种特征之间的所描述关系的任何结构，而不管结构是否呈附图的特定定向，或相对于此定向旋转。
附图的横截面视图仅展示横截面的平面内的特征，且不展示横截面的平面后方的材料(除非另有指示)以便简化附图。
当结构在上文中被称为“在另一结构上”或“抵靠另一结构”时，其可直接在另一结构上或还可存在中介结构。相比之下，当结构被称为“直接在另一结构上”或“直接抵靠另一结构”时，不存在中介结构。
结构(例如，层、材料等)可被称为“垂直延伸”以指示结构大体上从下方基底(例如，衬底)向上延伸。垂直延伸结构可相对于基底的上表面基本上正交地延伸，或非如此。
一些实施例包含一种形成设备的方法。开口经形成为延伸到支撑结构中。用底部电极材料加衬开口。每一开口内的底部电极材料经配置为具有内部区域的向上开口容器形底部电极。每一向上开口容器形底部电极的上表面凹入到支撑结构的上表面下方。用绝缘材料加衬向上开口容器形底部电极的内部区域以使向上开口容器形底部电极的内部区域变窄。在向上开口容器形底部电极的变窄内部区域内形成上部电极。上部电极、绝缘材料及向上开口容器形底部电极一起形成多个电容器。板材料经形成为跨上部电极延伸且使上部电极彼此耦合。漏斗装置经形成为将底部电极电耦合到板材料。
一些实施例包含一种形成设备的方法。开口延伸到支撑结构中。支撑结构具有开口之间的上表面。用底部电极材料加衬开口。每一开口内的底部电极材料经配置为具有内部区域的向上开口容器形底部电极。每一向上开口容器形底部电极的上表面凹入到支撑结构的上表面下方。开口中的每一者具有在容纳在其中的向上开口容器形底部电极的凹入上表面上方的支撑结构的暴露垂直延伸表面。在支撑结构的上表面上方，沿着支撑结构的暴露垂直延伸表面，且在向上开口容器形底部电极的内部区域内形成漏斗装置材料。在漏斗装置材料上方形成绝缘材料。绝缘材料延伸到向上开口容器形底部电极的内部区域内以使向上开口容器形底部电极的内部区域变窄。在向上开口容器形底部电极的变窄内部区域内形成上部电极。上部电极、绝缘材料及向上开口容器形底部电极一起形成多个电容器。板材料经形成为跨上部电极延伸且使上部电极彼此耦合。板材料直接抵靠漏斗装置材料。漏斗装置材料将底部电极电耦合到板材料，且经配置以使过量电荷的至少部分从向上开口容器形底部电极放电到板材料。
一些实施例包含一种具有通过支撑结构支撑的水平隔开向上开口容器形底部电极的设备。向上开口容器形底部电极的上表面在支撑结构的上表面下方。支撑结构的垂直延伸表面在向上开口容器形底部电极的上表面上方。漏斗装置材料沿着支撑结构的垂直延伸表面，且在向上开口容器形底部电极的内部区域内。绝缘材料在漏斗装置材料上方且在向上开口容器形底部电极的内部区域内。绝缘材料经配置为向上开口容器形底部电极内的向上开口容器形绝缘结构。上部电极延伸到向上开口容器形绝缘结构中。上部电极、向上开口容器形绝缘结构及向上开口容器形底部电极一起被多个电容器所包括。板材料跨上部电极延伸且使上部电极彼此耦合。板材料直接抵靠漏斗装置材料。漏斗装置材料将底部电极电耦合到板材料，且经配置以使过量电荷的至少部分从向上开口容器形底部电极放电到板材料。

Claims (15)

1.一种形成存储器设备的方法，其包括：
形成延伸到支撑结构中的开口；
用底部电极材料加衬所述开口，每一开口内的所述底部电极材料形成具有内部区域的向上开口容器形底部电极；所述向上开口容器形底部电极中的每一者的上表面凹入到所述支撑结构的上表面下方；
用绝缘材料加衬所述向上开口容器形底部电极的所述内部区域以使所述向上开口容器形底部电极中的每一者的所述内部区域变窄；
在所述向上开口容器形底部电极中的每一者的所述变窄内部区域内形成上部电极；所述上部电极、所述绝缘材料及所述向上开口容器形底部电极中的每一者一起形成多个电容器；
形成跨所述上部电极延伸且使所述上部电极彼此耦合的板材料；及
形成将所述向上开口容器形底部电极中的每一者电耦合到所述板材料的漏斗装置。
2.根据权利要求1所述的方法，其中所述绝缘材料是铁电绝缘材料。
3.根据权利要求1所述的方法，其中所述漏斗装置包括与Ge、Si、O、N及C中的一或多者组合的Ti、Ni及Nb中的一或多者。
4.根据权利要求1所述的方法，其中所述漏斗装置包括连续垂直延伸区段。
5.根据权利要求1所述的方法，其中所述漏斗装置包括不连续垂直延伸区段。
6.根据权利要求1所述的方法，其中所述开口中的每一者具有在容纳在其中的所述向上开口容器形底部电极的所述凹入上表面上方的暴露侧壁区域；且其中所述漏斗装置的所述形成包括形成漏斗装置材料以沿着所述暴露侧壁区域且沿着所述向上开口容器形底部电极中的每一者的所述内部区域延伸。
7.根据权利要求1所述的方法，其中所述漏斗装置包括漏斗装置材料；且其中所述支撑结构包括第二材料上方的第一材料，其中所述第一材料与所述第二材料之间的界面在所述向上开口容器形底部电极中的每一者的所述凹入上表面下面；且所述方法进一步包括：
在形成所述上部电极之后，移除所述第一材料以使所述电容器中的每一者的上部区域暴露；所述电容器中的每一者的所述暴露上部区域具有暴露上部侧壁区域，所述暴露上部侧壁区域包含所述向上开口容器形底部电极中的相关联者的部分及在所述向上开口容器形底部电极中的所述相关联者的所述部分上方的所述绝缘材料的部分；
形成所述漏斗装置材料以沿着所述电容器中的每一者的所述暴露上部侧壁区域延伸；沿着所述暴露上部侧壁区域中的每一者的所述漏斗装置材料经配置为沿着所述向上开口容器形底部电极中的所述相关联者的所述部分且沿着所述绝缘材料的所述部分延伸的垂直延伸漏斗装置；及
将所述板材料形成为在所述电容器上方且沿着所述电容器的所述上部侧壁区域；沿着所述电容器的所述上部侧壁区域的所述板材料直接抵靠所述垂直延伸漏斗装置。
8.一种存储器设备，其包括：
水平隔开向上开口容器形底部电极，其通过支撑结构支撑；所述向上开口容器形底部电极的上表面在所述支撑结构的上表面下方；所述支撑结构的垂直延伸表面在所述向上开口容器形底部电极的所述上表面上方；
漏斗装置材料，其沿着所述支撑结构的所述垂直延伸表面，且在所述向上开口容器形底部电极的内部区域内；
绝缘材料，其在所述漏斗装置材料上方且在所述向上开口容器形底部电极的所述内部区域内；所述绝缘材料经配置为所述向上开口容器形底部电极内的向上开口容器形绝缘结构；
上部电极，其延伸到所述向上开口容器形绝缘结构中；所述上部电极、所述向上开口容器形绝缘结构及所述向上开口容器形底部电极一起组成多个电容器；及
板材料，其跨所述上部电极延伸且使所述上部电极彼此耦合；所述板材料直接抵靠所述漏斗装置材料；所述漏斗装置材料将所述底部电极电耦合到所述板材料且经配置以使过量电荷的至少部分从所述向上开口容器形底部电极放电到所述板材料。
9.根据权利要求8所述的存储器设备，其中所述漏斗装置包括与Ge、Si、O、N及C中的一或多者组合的Ti、Ni及Nb中的一或多者。
10.根据权利要求8所述的存储器设备，其中所述绝缘材料是铁电绝缘材料。
11.一种形成存储器设备的方法，其包括：
形成延伸到支撑结构中的开口，所述支撑结构具有所述开口之间的上表面；
用底部电极材料加衬所述开口，每一开口内的所述底部电极材料形成具有内部区域的向上开口容器形底部电极；每一向上开口容器形底部电极的上表面凹入到所述支撑结构的上表面下方；所述开口中的每一者具有在容纳在其中的所述向上开口容器形底部电极的所述凹入上表面上方的所述支撑结构的暴露垂直延伸表面；
在所述支撑结构的所述上表面上方，沿着所述支撑结构的所述暴露垂直延伸表面，且在所述向上开口容器形底部电极的所述内部区域内形成漏斗装置材料；
在所述漏斗装置材料上方形成绝缘材料；所述绝缘材料延伸到所述向上开口容器形底部电极的所述内部区域内以使所述向上开口容器形底部电极的所述内部区域变窄；
在所述向上开口容器形底部电极的所述变窄内部区域内形成上部电极；所述上部电极、所述绝缘材料及所述向上开口容器形底部电极一起形成多个电容器；及
形成跨所述上部电极延伸且使所述上部电极彼此耦合的板材料；所述板材料直接抵靠所述漏斗装置材料；所述漏斗装置材料将所述底部电极电耦合到所述板材料且经配置以使过量电荷的至少部分从所述向上开口容器形底部电极放电到所述板材料。
12.根据权利要求11所述的方法，其中所述绝缘材料是铁电绝缘材料。
13.根据权利要求11所述的方法，其中所述漏斗装置材料包括与Ge、Si、O、N及C中的一或多者组合的Ti、Ni及Nb中的一或多者。
14.根据权利要求11所述的方法，其中所述漏斗装置材料的所述形成包括：
在所述支撑结构的所述上表面上方，沿着所述支撑结构的所述暴露垂直延伸表面，且在所述向上开口容器形底部电极的所述内部区域内沉积第一组合物；所述第一组合物具有第一导电率；
化学改质所述第一组合物将所述第一组合物转换为具有小于所述第一导电率的第二导电率的第二组合物。
15.根据权利要求11所述的方法，其中所述绝缘材料在所述支撑结构的所述上表面上方，沿着所述支撑结构的所述暴露垂直延伸表面，且在所述向上开口容器形底部电极的所述内部区域内延伸；且其中所述上部电极的所述形成包括：
在绝缘材料上方形成上部电极材料；其中所述上部电极材料在所述支撑结构的所述上表面上方，沿着所述支撑结构的所述暴露垂直延伸表面，且在所述向上开口容器形底部电极的所述内部区域内延伸；所述上部电极材料、所述绝缘材料、所述漏斗装置材料及所述底部电极材料一起形成组合件；及
抛光所述组合件的上表面以从所述支撑结构的所述上表面上方移除所述上部电极材料。
CN201880080638.7A 2017-12-15 2018-11-28 将漏斗装置并入到电容器配置中以减少单元干扰的方法及并入有漏斗装置的电容器配置 Active CN111480234B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/843,278 2017-12-15
US15/843,278 US10650978B2 (en) 2017-12-15 2017-12-15 Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb
PCT/US2018/062811 WO2019118178A1 (en) 2017-12-15 2018-11-28 Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices

Publications (2)

Publication Number Publication Date
CN111480234A CN111480234A (zh) 2020-07-31
CN111480234B true CN111480234B (zh) 2023-09-29

Family

ID=66816284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880080638.7A Active CN111480234B (zh) 2017-12-15 2018-11-28 将漏斗装置并入到电容器配置中以减少单元干扰的方法及并入有漏斗装置的电容器配置

Country Status (7)

Country Link
US (3) US10650978B2 (zh)
EP (1) EP3704741A4 (zh)
JP (2) JP7123142B2 (zh)
KR (1) KR102402363B1 (zh)
CN (1) CN111480234B (zh)
TW (1) TWI696271B (zh)
WO (1) WO2019118178A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10319426B2 (en) * 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US10650978B2 (en) 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb
US11502103B2 (en) 2018-08-28 2022-11-15 Intel Corporation Memory cell with a ferroelectric capacitor integrated with a transtor gate
US10833092B2 (en) 2019-01-23 2020-11-10 Micron Technology, Inc. Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
US11170834B2 (en) * 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11177266B2 (en) 2019-08-26 2021-11-16 Micron Technology, Inc. Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
US11127744B2 (en) 2020-01-08 2021-09-21 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11587938B2 (en) * 2020-06-10 2023-02-21 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US11980037B2 (en) 2020-06-19 2024-05-07 Intel Corporation Memory cells with ferroelectric capacitors separate from transistor gate stacks
US11672128B2 (en) * 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US11355531B1 (en) 2020-11-30 2022-06-07 Micron Technology, Inc. Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines
US11557593B2 (en) 2020-11-30 2023-01-17 Micron Technology, Inc. Array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
US11706927B2 (en) 2021-03-02 2023-07-18 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11695072B2 (en) 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
WO2023003731A1 (en) * 2021-07-19 2023-01-26 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11917834B2 (en) 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882649A (en) * 1988-03-29 1989-11-21 Texas Instruments Incorporated Nitride/oxide/nitride capacitor dielectric
US4888820A (en) * 1988-12-06 1989-12-19 Texas Instruments Incorporated Stacked insulating film including yttrium oxide
JPH0770617B2 (ja) * 1989-05-15 1995-07-31 株式会社東芝 半導体記憶装置
US5258958A (en) * 1989-06-12 1993-11-02 Kabushiki Kaisha Toshiba Semiconductor memory device
US5132936A (en) * 1989-12-14 1992-07-21 Cypress Semiconductor Corporation MOS memory circuit with fast access time
US5559350A (en) * 1992-07-08 1996-09-24 Kabushiki Kaisha Toshiba Dynamic RAM and method of manufacturing the same
US5793600A (en) * 1994-05-16 1998-08-11 Texas Instruments Incorporated Method for forming high dielectric capacitor electrode structure and semiconductor memory devices
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
KR19980027519A (ko) 1996-10-16 1998-07-15 김광호 열전하 방출 회로를 갖는 강유전체 랜덤 액세서 메모리
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
KR100313506B1 (ko) * 1999-03-16 2001-11-07 김영환 고유전막을 이용한 반도체 소자의 커패시터 및 그 제조방법
US6476432B1 (en) * 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6441423B1 (en) * 2000-05-31 2002-08-27 International Business Machines Corporation Trench capacitor with an intrinsically balanced field across the dielectric
JP2002313954A (ja) 2001-02-09 2002-10-25 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
US6710389B2 (en) 2001-02-09 2004-03-23 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device with trench-type stacked cell capacitors and method for manufacturing the same
KR100422565B1 (ko) * 2001-06-12 2004-03-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2003224203A (ja) * 2002-01-28 2003-08-08 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6721220B2 (en) * 2002-07-05 2004-04-13 T-Ram, Inc. Bit line control and sense amplification for TCCT-based memory cells
KR100527668B1 (ko) 2003-03-07 2005-11-28 삼성전자주식회사 캐패시터-언더-비트라인 구조를 갖는 반도체 장치 및 그제조방법
US7105403B2 (en) * 2003-07-28 2006-09-12 Micron Technology, Inc. Double sided container capacitor for a semiconductor device and method for forming same
US20050086780A1 (en) * 2003-10-23 2005-04-28 Chartered Semiconductor Manufacturing Ltd. Method of fabricating circular or angular spiral MIM capacitors
JP2005197374A (ja) * 2004-01-05 2005-07-21 Toshiba Corp 集積キャパシタの製造方法、集積キャパシタ
US7049205B2 (en) 2004-10-25 2006-05-23 Promos Technologies Inc. Stacked capacitor and method for preparing the same
US7180141B2 (en) 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
JP4783027B2 (ja) * 2005-01-24 2011-09-28 パナソニック株式会社 半導体記憶装置
US7223654B2 (en) * 2005-04-15 2007-05-29 International Business Machines Corporation MIM capacitor and method of fabricating same
JP4267010B2 (ja) * 2006-08-02 2009-05-27 エルピーダメモリ株式会社 半導体装置の製造方法
KR20110008398A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 막 구조물, 이를 포함하는 커패시터 및 그 제조 방법
JP5613033B2 (ja) * 2010-05-19 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8865497B2 (en) * 2010-06-25 2014-10-21 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
US8357583B2 (en) * 2010-09-10 2013-01-22 Elpida Memory, Inc. Method for manufacturing semiconductor device
US9853325B2 (en) * 2011-06-29 2017-12-26 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
JP5731341B2 (ja) 2011-09-26 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及び半導体記憶装置の製造方法
US8643074B2 (en) 2012-05-02 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
US8853665B2 (en) * 2012-07-18 2014-10-07 Micron Technology, Inc. Semiconductor constructions, memory cells, memory arrays and methods of forming memory cells
DE102014105639B3 (de) * 2014-03-07 2015-03-05 Helmholtz-Zentrum Dresden - Rossendorf E.V. Kapazitätsdiode, Verfahren zum Herstellen einer Kapazitätsdiode, sowie Speicher und Detektor mit einer solchen Kapazitätsdiode
US20160064391A1 (en) * 2014-08-26 2016-03-03 Qualcomm Incorporated Dynamic random access memory cell including a ferroelectric capacitor
KR102184355B1 (ko) * 2014-09-16 2020-11-30 삼성전자주식회사 반도체 소자
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9305995B1 (en) * 2015-06-01 2016-04-05 Cypress Semiconductor Corporation Methods of fabricating an F-RAM
US10312318B2 (en) 2015-09-22 2019-06-04 International Business Machines Corporation Metal-insulator-metal capacitor structure
KR20180035274A (ko) 2016-09-28 2018-04-06 포항공과대학교 산학협력단 포름알데히드 검출 또는 농도 측정용 프로브, 이를 이용한 세포 또는 조직 내 포름알데히드의 이광자 비율 기준 형광 영상화 및 농도 측정
US10163917B2 (en) 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
CN107143575A (zh) 2017-06-06 2017-09-08 耒阳新达微科技有限公司 一种使用寿命长的轴承
US10650978B2 (en) 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb

Also Published As

Publication number Publication date
US11676768B2 (en) 2023-06-13
CN111480234A (zh) 2020-07-31
JP2021507511A (ja) 2021-02-22
JP7123142B2 (ja) 2022-08-22
US11404217B2 (en) 2022-08-02
EP3704741A4 (en) 2021-03-10
TW201941406A (zh) 2019-10-16
US20190189357A1 (en) 2019-06-20
US10650978B2 (en) 2020-05-12
US20220367118A1 (en) 2022-11-17
KR20200088916A (ko) 2020-07-23
US20200243267A1 (en) 2020-07-30
TWI696271B (zh) 2020-06-11
KR102402363B1 (ko) 2022-05-26
WO2019118178A1 (en) 2019-06-20
EP3704741A1 (en) 2020-09-09
JP2022160615A (ja) 2022-10-19

Similar Documents

Publication Publication Date Title
CN111480234B (zh) 将漏斗装置并入到电容器配置中以减少单元干扰的方法及并入有漏斗装置的电容器配置
US11711924B2 (en) Methods of forming structures containing leaker-devices and memory configurations incorporating leaker-devices
CN110024034B (zh) 使用漏斗装置的单元干扰预防
TWI662686B (zh) 集成記憶體、集成總成及形成記憶體陣列之方法
WO2020076850A1 (en) Devices including vertical transistors, and related methods
KR20120051820A (ko) 커패시터, 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
US11049864B2 (en) Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
TWI700714B (zh) 鐵電組件及形成鐵電組件之方法
US11587938B2 (en) Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US20100112777A1 (en) Method of forming a semiconductor device
US11672128B2 (en) Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
CN101582296B (zh) 机电开关及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant