CN111475434A - 一种基于片上网络的多层次数据采集方法 - Google Patents

一种基于片上网络的多层次数据采集方法 Download PDF

Info

Publication number
CN111475434A
CN111475434A CN202010262020.1A CN202010262020A CN111475434A CN 111475434 A CN111475434 A CN 111475434A CN 202010262020 A CN202010262020 A CN 202010262020A CN 111475434 A CN111475434 A CN 111475434A
Authority
CN
China
Prior art keywords
data
network
chip
protocol
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010262020.1A
Other languages
English (en)
Inventor
许川佩
范兴茂
张硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN202010262020.1A priority Critical patent/CN111475434A/zh
Publication of CN111475434A publication Critical patent/CN111475434A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种基于片上网络的多层次数据采集方法，将多个数据采集资源节点采集的数据传输至协议适配器接口进行协议的统一，在数据顺序正确的情况下，将完成协议统一后的数据经过一个片上网络路由器的传输后，先写入输入缓存，同时向M_S状态管理器发送请求写入的信号，并判断是否有数据正在读出，直至数据全部缓存后并按写入顺序将数据输出，最后经过SFP光电转换接口将所述数据传输至上位机中进行处理，传统的时间交织数据采集技术和片上网络结合在一起，提高了扩展性能。

Description

一种基于片上网络的多层次数据采集方法
技术领域
本发明涉及片上网络技术领域，尤其涉及一种基于片上网络的多层次数据采集方法。
背景技术
随着科学技术的发展，数据采集对模数转换芯片(Analog-to-DigitalConverter,ADC)的采样率和分辨率等性能指标的要求越来越高。然而在工艺条件限制下，ADC的采样率和分辨率不可能同时提高，并且国外对我国施行高性能ADC芯片禁运，多片ADC交替采集成为一种提高采样率的有效方法。
在传统的时间交织数据采集中，往往在同一个时钟域内由专用时钟芯片产生多路相位差固定的时钟分别送入多片ADC芯片，被采样的信号经过模拟前端的处理，分别送入多片ADC进行采样。然后由CPU进行数据的拼接和矫正，经过误差处理之后就可以得到采样率n倍于单通道采样率的数据。这种方式存在一个问题就是所有的ADC芯片同在一个时钟域内，导致扩展性能低。
发明内容
本发明的目的在于提供一种基于片上网络的多层次数据采集方法，具有较强的扩展性能。
为实现上述目的，本发明提供了一种基于片上网络的多层次数据采集方法，包括：
将多个数据采集资源节点采集的数据传输至协议适配器接口进行协议的统一；
将协议统一后的数据传输至一个片上网络路由器进行缓存处理；
通过SFP光电转换接口将缓存的数据传输至上位机进行处理。
其中，将多个数据采集资源节点采集的数据传输至协议适配器接口进行协议的统一，包括：
利用设定的时钟芯片产生n路固定时钟相位差，并送入n片模数转换芯片中，并利用所述模数转换芯片采集经过模拟前端处理后的信号，其中，n≥1。
其中，将多个数据采集资源节点采集的数据传输至协议适配器接口进行协议的统一，还包括：
利用FPGA对采集到的所述信号进行数据的拼接和矫正，经过误差处理后得到采样率为n倍单通道采样率的数据，在加入标识符后，通过Serdes资源接口将数据使用高速串行接口传输至路由器的协议适配器接口进行协议的统一。
其中，将数据使用高速串行接口传输至路由器的协议适配器接口后，所述方法还包括：
当所述协议适配器接口中的第一信号一直处于高电平，且第二信号为高电平的同时，第三信号、第四信号和第五信号同时进行发送，直至第三信号在设定字节数据时，第六信号发送一个高电平脉冲，第二信号变为低电平，完成协议的统一。
其中，所述将完成协议统一后的数据经核心路由器传输至Aurora接口控制器进行缓存，包括：
在数据顺序正确的情况下，由一个片上路由器将完成协议统一的所述数据进行传输，先写入输入缓存，同时向M_S状态管理器发送请求写入的信号，并判断是否有数据正在读出，直至数据全部缓存后并按写入顺序将数据输出。
其中，判断是否有数据正在读出，包括：
若没有数据读出，则将数据写入缓存器进行缓存；
若有数据正在读出，则等待直到条件允许写入后，再写入数据。
本发明的一种基于片上网络的多层次数据采集方法，利用设定的时钟芯片产生n路固定时钟相位差，并送入n片模数转换芯片中，并利用所述模数转换芯片采集经过模拟前端处理后的信号，对采集的信号进行误差处理后，通过Serdes资源接口将所述信号传输至路由器的协议适配器接口进行协议的统一，将完成协议统一后的数据经过核心路由器的传输后，在数据顺序正确的情况下，先写入输入缓存，同时向M_S状态管理器发送请求写入的信号，并判断是否有数据正在读出，直至数据全部缓存后并按写入顺序将数据输出，最后经过SFP光电转换接口将所述数据传输至上位机中进行处理，传统的时间交织数据采集技术和片上网络结合在一起，提高了扩展性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的一种基于片上网络的多层次数据采集方法的步骤示意图。
图2是本发明提供的基于片上网络的多层次数据采集的系统框架图。
图3是本发明提供的基于片上网络的多层次数据采集的原理框图。
图4是本发明提供的数据采集资源节点框架图。
图5是本发明提供的数据传输协议原理框图。
图6是本发明提供的Aurora接口控制器原理框图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
请参阅图1和图2，本发明提供一种基于片上网络的多层次数据采集方法，包括：
S101、将多个数据采集资源节点采集的数据传输至协议适配器接口进行协议的统一。
具体的，在每个数据采集资源节点中，由传统的时间交织ADC方式实现高速数据采集，由FPGA利用设定的时钟芯片产生n路固定时钟相位差，并送入n片模数转换芯片中，并利用所述模数转换芯片采集经过模拟前端处理后的信号，其中，n≥1，使用设定的时钟芯片作为时钟生成器，产生n路相位相差为360°/n的时钟信号送入n片最大采样率均为X Sps的ADC芯片。从而得到最大采样率为n*X Sps的采样效果。
然后利用FPGA对采集到的所述信号进行数据的拼接和矫正，经过误差处理之后就可以得到采样率n倍于单通道采样率的数据，在加入标识符后，通过借助FPGA芯片内部的Serdes资源接口将数据使用高速串行接口传输至路由器的协议适配器接口进行协议的统一，如图4所提供的数据采集资源节点框架图所示，协议的统一的原理如图5所提供的数据传输协议原理框图所示，当所述协议适配器接口中的第一(tready)信号一直处于高电平，表示从设备做好了接收数据准备。且第二(tvalid)信号也变为高电平的同时，第三(tdata)信号、第四(tkeep)信号和第五(tuser)信号同时进行发送，直至第三(tdata)信号在设定字节数据时，第六(tlast)信号发送一个高电平脉冲，数据传输完成，第二(tvalid)信号变为低电平，完成协议的统一。
S102、将协议统一后的数据传输至一个片上网络路由器进行缓存处理。
具体的，利用一个片上网络路由器同时或者分别接收多组由所述协议适配器接口发出的数据，如图3所提供的基于片上网络的多层次数据采集的原理框图所示，所有的数据采集资源节点将数据流经过协议适配之后传输到核心路由器。核心路由器可以挂载m个这样的数据采集资源节点，利用片上网路低延时，大带宽，以扩展的特点，在实施过程中，视实际情况需要可以灵活设计挂载的资源节点数据和每个资源节点的性能，达到m*n*X Sps采样效果。从而实现功能和性能的成倍提升。基于片上网络的多层次数据采集系统由一个核心路由器和若干资源节点组成，资源节点一共有四类，分别为与外部交换数据的外部接口、数据采集资源节点、存储节点和数字信号处理单元资源节点。其中，存储节点可为DDR3存储节点，得益于片上网络系统扩展灵活，大带宽，低延时等特点资源节点可以依据实际需求进行功能或者性能扩展，系统各种资源节点均采用高速串行总线进行通信，为了使得扩展性进一步提高，借助FPGA芯片可以灵活定义动态重配的特点，以及常见高速串行总线大部分在物理层一致的特性。各个节点的数据都经由协议适配器接口进行数据的并串转换。
然后在数据顺序正确的情况下，先写入输入缓存，同时向M_S状态管理器发送请求写入的信号，并判断是否有数据正在读出，若没有数据读出，则将数据写入缓存器(SDRAM)进行缓存；若有数据正在读出，则等待直到条件允许写入后，再写入数据直至数据全部缓存后并按写入顺序将数据输出，所有读写请求都会先保存在这消息队列里面然后再按照先后顺序出列。M_S模块会对MSG_FIFO里面的消息进行处理。如图6所提供的Aurora接口控制器原理框图所示，在高速数据传输和采集过程中需要对数据进行缓存，由于缓存器芯片价格低廉，被广泛的应用于常见的数据缓存场合，本发明使用DDR3缓存器作为芯片缓存，数据操作频率设计不低于1333Mhz，位宽为32bit，存储容量为高于256Mbit。可以为系统提供不低于42.656Gbps的数据操作带宽，但是缓存器存在不能同时读写的问题，所以本设计中基于Xilinx公司的MIG IP核通过在外部增加读写FIFO和逻辑设计实现了数据的读写同时进行，设计使用消息缓存模式的构架。由于在本多层次数据采集过程中存在多路数据同时请求读写操作。所以借鉴了操作系统中消息队列这一方式从而使得读写数据更为高效和准确，将传统的时间交织数据采集技术和片上网络结合在一起，分为两个层次组网，从而使得系统具备更强的扩展性能。
S103、通过SFP光电转换接口将缓存的数据传输至上位机进行处理。
具体的，将由Aurora接口控制器按照消息队列里按照先后顺序发出的数据，经由SFP光电转换接口进行光电转换后，传输至上位机中进行进一步的处理。
在基于NoC的高速数据采集系统的基本结构上进行设计，以3×3mesh架构的NoC为例，如图2所示，其中路由器2、路由器5和路由器8为基于NoC的高速数据采集系统中的三个核心路由器。当扩展的ADC资源节点数量庞大时，为了使这大量的数据能够准确地、快速地传输到片外，每个核心路由器都各自挂载一个Aurora接口控制器，即将Aurora接口控制器映射为三个核心路由器的资源节点。基于NoC的高速数据采集系统将三对ADC采集的数据分别传给各自的核心路由器，每个核心路由器接收到数据后在保证其数据顺序正确的情况下再将其传给Aurora接口控制器，Aurora接口控制器通过SFP光电转换接口将数据传输到上位机做进一步处理。
本发明的一种基于片上网络的多层次数据采集方法，利用设定的时钟芯片产生n路固定时钟相位差，并送入n片模数转换芯片中，并利用所述模数转换芯片采集经过模拟前端处理后的信号，对采集的信号进行误差处理后，通过Serdes资源接口将所述信号传输至路由器的协议适配器接口进行协议的统一，将完成协议统一后的数据经过核心路由器的传输后，在数据顺序正确的情况下，先写入输入缓存，同时向M_S状态管理器发送请求写入的信号，并判断是否有数据正在读出，直至数据全部缓存后并按写入顺序将数据输出，最后经过SFP光电转换接口将所述数据传输至上位机中进行处理，传统的时间交织数据采集技术和片上网络结合在一起，提高了扩展性能。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (6)

1.一种基于片上网络的多层次数据采集方法，其特征在于，包括：
将多个数据采集资源节点采集的数据传输至协议适配器接口进行协议的统一；
将协议统一后的数据传输至一个片上网络路由器进行缓存处理；
通过SFP光电转换接口将缓存的数据传输至上位机进行处理。
2.如权利要求1所述的一种基于片上网络的多层次数据采集方法，其特征在于，将多个数据采集资源节点采集的数据传输至协议适配器接口进行协议的统一，包括：
利用设定的时钟芯片产生n路固定时钟相位差，并送入n片模数转换芯片中，并利用所述模数转换芯片采集经过模拟前端处理后的信号，其中，n≥1。
3.如权利要求2所述的一种基于片上网络的多层次数据采集方法，其特征在于，将多个数据采集资源节点采集的数据传输至协议适配器接口进行协议的统一，还包括：
利用FPGA对采集到的所述信号进行数据的拼接和矫正，经过误差处理后得到采样率为n倍单通道采样率的数据，在加入标识符后，通过Serdes资源接口将数据使用高速串行接口传输至路由器的协议适配器接口进行协议的统一。
4.如权利要求3所述的一种基于片上网络的多层次数据采集方法，其特征在于，将数据使用高速串行接口传输至路由器的协议适配器接口后，所述方法还包括：
当协议适配器接口中的第一信号一直处于高电平，且第二信号为高电平的同时，第三信号、第四信号和第五信号同时进行发送，直至第三信号在设定字节数据时，第六信号发送一个高电平脉冲，第二信号变为低电平，完成协议的统一。
5.如权利要求4所述的一种基于片上网络的多层次数据采集方法，其特征在于，将协议统一后的数据传输至一个片上网络路由器进行缓存处理，包括：
在数据顺序正确的情况下，由一个片上路由器将完成协议统一的所述数据进行传输，先写入输入缓存，同时向M_S状态管理器发送请求写入的信号，并判断是否有数据正在读出，直至数据全部缓存后并按写入顺序将数据输出。
6.如权利要求5所述的一种基于片上网络的多层次数据采集方法，其特征在于，判断是否有数据正在读出，包括：
若没有数据读出，则将数据写入缓存器进行缓存；
若有数据正在读出，则等待直到条件允许写入后，再写入数据。
CN202010262020.1A 2020-04-06 2020-04-06 一种基于片上网络的多层次数据采集方法 Pending CN111475434A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010262020.1A CN111475434A (zh) 2020-04-06 2020-04-06 一种基于片上网络的多层次数据采集方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010262020.1A CN111475434A (zh) 2020-04-06 2020-04-06 一种基于片上网络的多层次数据采集方法

Publications (1)

Publication Number Publication Date
CN111475434A true CN111475434A (zh) 2020-07-31

Family

ID=71749733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010262020.1A Pending CN111475434A (zh) 2020-04-06 2020-04-06 一种基于片上网络的多层次数据采集方法

Country Status (1)

Country Link
CN (1) CN111475434A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112416855A (zh) * 2020-11-20 2021-02-26 北京京航计算通讯研究所 一种基于树状片上网络的数据采集处理片上系统
CN113093585A (zh) * 2021-03-03 2021-07-09 桂林电子科技大学 基于NoC的高速数据采集系统与上位机通信接口控制器
CN114356839A (zh) * 2022-03-17 2022-04-15 飞腾信息技术有限公司 处理写操作的方法、设备、处理器及设备可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140229706A1 (en) * 2013-02-14 2014-08-14 International Business Machines Corporation Dynamic thread status retrieval using inter-thread communication
CN106209693A (zh) * 2016-06-20 2016-12-07 桂林电子科技大学 基于片上网络的高速数据采集方法
US20180197110A1 (en) * 2017-01-11 2018-07-12 Netspeed Systems, Inc. Metrics to Train Machine Learning Predictor for NoC Construction
CN110460546A (zh) * 2019-08-15 2019-11-15 电子科技大学 一种基于片上网络的数据采集方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140229706A1 (en) * 2013-02-14 2014-08-14 International Business Machines Corporation Dynamic thread status retrieval using inter-thread communication
CN106209693A (zh) * 2016-06-20 2016-12-07 桂林电子科技大学 基于片上网络的高速数据采集方法
US20180197110A1 (en) * 2017-01-11 2018-07-12 Netspeed Systems, Inc. Metrics to Train Machine Learning Predictor for NoC Construction
CN110460546A (zh) * 2019-08-15 2019-11-15 电子科技大学 一种基于片上网络的数据采集方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
樊继明等: "《FPGA深度解析》", 31 May 2015 *
胡升泽等: "多通道信号并行采集和万兆高速传输系统设计", 《微电子学与计算机》 *
长弓的坚持: "AXI4-Stream协议总结", 《网页证据："BLOG.CSDN.NET/WORDWARWORDWAR/ARTICLE/DETAILS/79566599"》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112416855A (zh) * 2020-11-20 2021-02-26 北京京航计算通讯研究所 一种基于树状片上网络的数据采集处理片上系统
CN112416855B (zh) * 2020-11-20 2021-06-15 北京京航计算通讯研究所 一种基于树状片上网络的数据采集处理片上系统
CN113093585A (zh) * 2021-03-03 2021-07-09 桂林电子科技大学 基于NoC的高速数据采集系统与上位机通信接口控制器
CN114356839A (zh) * 2022-03-17 2022-04-15 飞腾信息技术有限公司 处理写操作的方法、设备、处理器及设备可读存储介质

Similar Documents

Publication Publication Date Title
CN111475434A (zh) 一种基于片上网络的多层次数据采集方法
CN112260689B (zh) 自适应延时补偿串行adc采样系统采样校准方法
CN110557216B (zh) 一种基于片上网络的高速数据体系结构及数据传输方法
CN100566276C (zh) FlexRay通信组件
JP2007110706A (ja) ＡＸＩプロトコルを適用したＮｏＣシステム
CN108683536B (zh) 异步片上网络的可配置双模式融合通信方法及其接口
CN111339003A (zh) 一种基于fpga的通用多通道数据发送系统及方法
CN116795172B (zh) 一种用于高速数字传输的跨时钟域处理方法、介质及装置
CN111475460B (zh) 基于NoC的高速数据采集系统与上位机通信接口控制器
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN115379069A (zh) 带lvds采样时钟相位自校准的图像数据采集传输方法及系统
CN103970692A (zh) RapidIO串行数据处理方法
CN113114590B (zh) Tte交换机中as6802同步帧透明传输系统及方法
CN111770342B (zh) 一种视频无级缩放方法
CN111478958B (zh) 一种片上网络时钟同步资源网络接口及同步参数配置方法
CN113726693B (zh) 一种fpga片间低速并行异步通信方法及通信系统
CN114762274B (zh) 速率调节装置和方法
CN112311458B (zh) 信号的传输方法、装置、设备以及系统
CN113676253A (zh) 一种基于FPGA的FlexRay总线光纤通信模块
Zhao et al. Design of time‐interleaved data acquisition system based on Network on Chip
CN114124718B (zh) 强实时EtherCAT实现系统
CN114637710B (zh) 一种基于异构平台的高速数据采集与处理系统
CN112783813B (zh) 可互联hart通信协议芯片及其使用方法
US10585841B2 (en) Common high speed IO calibration engines
CN111339012B (zh) 一种处理器系统总线结构和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200731

RJ01 Rejection of invention patent application after publication