CN114762274B - 速率调节装置和方法 - Google Patents
速率调节装置和方法 Download PDFInfo
- Publication number
- CN114762274B CN114762274B CN201980102585.9A CN201980102585A CN114762274B CN 114762274 B CN114762274 B CN 114762274B CN 201980102585 A CN201980102585 A CN 201980102585A CN 114762274 B CN114762274 B CN 114762274B
- Authority
- CN
- China
- Prior art keywords
- data stream
- bandwidth
- core
- idle code
- payload
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000000872 buffer Substances 0.000 claims abstract description 65
- 238000012545 processing Methods 0.000 claims abstract description 61
- 230000006854 communication Effects 0.000 abstract description 114
- 238000004891 communication Methods 0.000 abstract description 114
- 230000005540 biological transmission Effects 0.000 abstract description 43
- 230000008569 process Effects 0.000 abstract description 16
- 238000012217 deletion Methods 0.000 description 8
- 230000037430 deletion Effects 0.000 description 8
- 238000013507 mapping Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000008713 feedback mechanism Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003828 downregulation Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本申请公开了一种速率调节装置和方法，涉及通信领域，用于减少速率调节过程中数据传输速率的波动。速率调节装置包括：第一输入存储器、第一空闲码块处理核和第一控制核，第一输入存储器，用于先后接收第一数据流和第二数据流；第一空闲码块处理核，用于根据第一控制核发送的第一缓存占用量，在第一数据流中增加或删除第一比特数的空闲码块；第一控制核，用于根据第一缓存占用量、第二数据流在输入端口的净荷带宽、第二数据流在输出端口的净荷带宽、第一比特数，获得第二缓存占用量；第一空闲码块处理核，还用于根据第二缓存占用量，在第二数据流中增加或删除空闲码块。
Description
技术领域
本申请涉及通信领域，尤其涉及一种速率调节装置和方法。
背景技术
随着通信网络中存在越来越多的分布式系统，需要多个通信设备实现时间同步。为了实现高精度时间同步，1588协议标准(网络测量和控制系统的精密时钟同步协议标准)应运而生，可以实现以太网(Ethernet)或灵活以太网(flex Ethernet，FLEXE)中的通信装置之间的时钟的亚微秒级同步。
如图1所示，采用1588协议通信的双方分别是第一通信装置11和第二通信装置12，第一通信装置11与第二通信装置12通过在数据包中打入时间戳信息，并根据接收到来自对端的时间戳信息来计算传输时延，进而实现时钟同步。在第一通信装置11与第二通信装置12之间常常要经过速率调节装置13，速率调节装置13可以通过增删空闲(idle)码块的方式对网络中数据的传输速率进行调节。在调节过程中会造成数据传输速率产生波动，使得时间戳信息传输时延产生波动，从而降低了第一通信装置11与第二通信装置12之间的时钟同步精度。
发明内容
本申请实施例提供一种速率调节装置和方法，用于减少速率调节过程中数据传输速率的波动。
为达到上述目的，本申请的实施例采用如下技术方案：
第一方面，提供了一种速率调节装置，包括：第一输入存储器、第一空闲码块处理核和第一控制核，第一输入存储器，用于先后接收第一数据流和第二数据流；第一空闲码块处理核，用于根据第一控制核发送的第一缓存占用量，在第一数据流中增加或删除第一比特数的空闲码块；第一控制核，用于根据第一缓存占用量、第二数据流在输入端口的净荷带宽、第二数据流在输出端口的净荷带宽、第一比特数，获得第二缓存占用量；第一空闲码块处理核，还用于根据第二缓存占用量，在第二数据流中增加或删除空闲码块。
本申请实施例提供的速率调节装置，根据第一数据流的缓存占用量、第二数据流在输入端口的净荷带宽、第二数据流在输出端口的净荷带宽、第一空闲码块处理核增加或删除的空闲码块的比特数，获得第二缓存占用量。根据第二缓存占用量增加或删除空闲码块。也就是说，通过负反馈机制，以比特位的精度来精确地对空闲码块进行增加或删除，从而精确调节数据流的传输速率，减少数据流传输的抖动，提高时钟同步的精度。该速率调节方式不受可以抵消数据流中对FEC、AM进行增加或删除，或者，其他数据流调度引入的延迟抖动的影响。
在一种可能的实施方式中，第一控制核包括：第一速率匹配子核，用于获取第二数据流在输入端口的总带宽，并根据第二数据流在输入端口的总带宽确定第二数据流在输入端口的净荷带宽。由于AM、FEC在以太协议中是固定间隔插入的，其带宽与总带宽的比例是固定，使得去除AM、FEC后净荷带宽与总带宽的比例也是固定的，所以可以根据总带宽和该比例来计算净荷带宽。
在一种可能的实施方式中，第一控制核包括：第二速率匹配子核，用于获取第二数据流在输出端口的总带宽，并根据第二数据流在输出端口的总带宽确定第二数据流在输出端口的净荷带宽。由于AM、FEC在以太协议中是固定间隔插入的，其带宽与总带宽的比例是固定，使得去除AM、FEC后净荷带宽与总带宽的比例也是固定的，所以可以根据总带宽和该比例来计算净荷带宽。
在一种可能的实施方式中，第一控制核还包括第三速率匹配子核，用于根据以太网带宽与FLEXE带宽之间的比例对第二数据流在输出端口的净荷带宽进行修正。由于以太网带宽与FLEXE带宽的带宽不同，通过修正可以将FLEXE带宽统一为以太网带宽。
在一种可能的实施方式中，还包括：第二输入存储器、第二空闲码块处理核和第二控制核，第二输入存储器，用于先后接收第三数据流和第四数据流；第二空闲码块处理核，用于根据第二控制核发送的第三缓存占用量，在第三数据流中增加或删除第二比特数的空闲码块；第二控制核，用于根据第三缓存占用量、第四数据流在输入端口的净荷带宽、第四数据流在输出端口的净荷带宽、第二比特数，获得第四缓存占用量；第二空闲码块处理核，还用于根据第四缓存占用量，在第四数据流中增加或删除空闲码块；其中，第三数据流和第四数据流的流向与第一数据流和第二数据流的流向相反。即可以对双向数据流进行速率调节。
在一种可能的实施方式中，第二控制核包括：第四速率匹配子核，用于获取第四数据流在输入端口的总带宽，并根据第四数据流在输入端口的总带宽确定第四数据流在输入端口的净荷带宽。由于AM、FEC在以太协议中是固定间隔插入的，其带宽与总带宽的比例是固定，使得去除AM、FEC后净荷带宽与总带宽的比例也是固定的，所以可以根据总带宽和该比例来计算净荷带宽。
在一种可能的实施方式中，第二控制核包括：第五速率匹配子核，用于获取第四数据流在输出端口的总带宽，并根据第四数据流在输出端口的总带宽确定第四数据流在输出端口的净荷带宽。由于AM、FEC在以太协议中是固定间隔插入的，其带宽与总带宽的比例是固定，使得去除AM、FEC后净荷带宽与总带宽的比例也是固定的，所以可以根据总带宽和该比例来计算净荷带宽。
在一种可能的实施方式中，第二控制核还包括第六速率匹配子核，用于根据以太网带宽与FLEXE带宽之间的比例对第四数据流在输入端口的净荷带宽进行修正。由于以太网带宽与FLEXE带宽的带宽不同，通过修正可以将FLEXE带宽统一为以太网带宽。
第二方面，提供了一种速率调节方法，其特征在于，包括：先后接收第一数据流和第二数据流；根据第一缓存占用量，在第一数据流中增加或删除第一比特数的空闲码块；根据第一缓存占用量、第二数据流在输入端口的净荷带宽、第二数据流在输出端口的净荷带宽、第一比特数，获得第二缓存占用量；根据第二缓存占用量，在第二数据流中增加或删除空闲码块。
在一种可能的实施方式中，该方法还包括：获取第二数据流在输入端口的总带宽，并根据第二数据流在输入端口的总带宽确定第二数据流在输入端口的净荷带宽。
在一种可能的实施方式中，该方法还包括：获取第二数据流在输出端口的总带宽，并根据第二数据流在输出端口的总带宽确定第二数据流在输出端口的净荷带宽。
在一种可能的实施方式中，该方法还包括：根据以太网带宽与FLEXE带宽之间的比例对第二数据流在输出端口的净荷带宽进行修正。
在一种可能的实施方式中，该方法还包括：先后接收第三数据流和第四数据流；根据第三缓存占用量，在第三数据流中增加或删除第二比特数的空闲码块；根据第三缓存占用量、第四数据流在输入端口的净荷带宽、第四数据流在输出端口的净荷带宽、第二比特数，获得第四缓存占用量；根据第四缓存占用量，在第四数据流中增加或删除空闲码块；其中，第三数据流和第四数据流的流向与第一数据流和第二数据流的流向相反。
在一种可能的实施方式中，该方法还包括：获取第四数据流在输入端口的总带宽，并根据第四数据流在输入端口的总带宽确定第四数据流在输入端口的净荷带宽。
在一种可能的实施方式中，该方法还包括：获取第四数据流在输出端口的总带宽，并根据第四数据流在输出端口的总带宽确定第四数据流在输出端口的净荷带宽。
在一种可能的实施方式中，该方法还包括：根据以太网带宽与FLEXE带宽之间的比例对第四数据流在输入端口的净荷带宽进行修正。
第二方面及其任一实施方式的技术效果可以参照第一方面及其任一实施方式的技术效果。
附图说明
图1为本申请实施例提供的一种通信系统的架构示意图；
图2为本申请实施例提供的一种根据1588协议进行时钟同步的过程的示意图；
图3为本申请实施例提供的一种速率调节装置的结构示意图；
图4为本申请实施例提供的另一种速率调节装置的结构示意图；
图5为本申请实施例提供的一种速率调节方法的流程示意图；
图6为本申请实施例提供的又一种速率调节装置的结构示意图。
具体实施方式
如本申请所使用的，术语“组件”、“模块”、“系统”等等旨在指代计算机相关实体，该计算机相关实体可以是硬件、固件、硬件和软件的结合、软件或者运行中的软件。例如，组件可以是，但不限于是：在处理器上运行的处理、处理器、对象、可执行文件、执行中的线程、程序和/或计算机。作为示例，在计算设备上运行的应用和该计算设备都可以是组件。一个或多个组件可以存在于执行中的过程和/或线程中，并且组件可以位于一个计算机中以及/或者分布在两个或更多个计算机之间。此外，这些组件能够从在其上具有各种数据结构的各种计算机可读介质中执行。这些组件可以通过诸如根据具有一个或多个数据分组(例如，来自一个组件的数据，该组件与本地系统、分布式系统中的另一个组件进行交互和/或以信号的方式通过诸如互联网之类的网络与其它系统进行交互)的信号，以本地和/或远程过程的方式进行通信。
本申请将围绕可包括多个设备、组件、模块等的系统来呈现各个方面、实施例或特征。应当理解和明白的是，各个系统可以包括另外的设备、组件、模块等，并且/或者可以并不包括结合附图讨论的所有设备、组件、模块等。此外，还可以使用这些方案的组合。
另外，在本申请实施例中，“示例的”一词用于表示作例子、例证或说明。本申请中被描述为“示例”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用示例的一词旨在以具体方式呈现概念。
本申请实施例中，信息(information)，信号(signal)，消息(message)，信道(channel)有时可以混用，应当指出的是，在不强调其区别时，其所要表达的含义是一致的。“的(of)”，“相应的(corresponding，relevant)”和“对应的(corresponding)”有时可以混用，应当指出的是，在不强调其区别时，其所要表达的含义是一致的。
本申请实施例描述的网络架构以及业务场景是为了更加清楚的说明本申请实施例的技术方案，并不构成对于本申请实施例提供的技术方案的限定，本领域普通技术人员可知，随着网络架构的演变和新业务场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。
本申请实施例提供了一种通信系统，该通信系统可以应用于不同以太网中的通信装置之间的速率调节和时钟同步，也可以应用于以太网中的通信装置与灵活以太网(flexEthernet，FLEXE)中的通信装置之间的速率调节和时钟同步。
如图1所示，该通信系统包括：第一通信装置11、第二通信装置12和速率调节装置13。
示例性的，第一通信装置11可以为第一以太网中的通信装置，第二通信装置12可以为第二以太网中的通信装置。或者，第一通信装置11可以为以太网中的通信装置，第二通信装置12可以为FLEXE中的通信装置。或者，第一通信装置11可以为FLEXE中的通信装置，第二通信装置12可以为以太网的通信装置。对于后面两种情况，速率调节装置13可以将传输的数据中的以太网端口映射为FLEXE接口，或者，将传输的数据中的FLEXE接口映射为以太网端口。
本申请实施例中，第一通信装置11也可以表示第一通信装置中的芯片(例如linechip)，第二通信装置12也可以表示第二通信装置中的芯片(例如host chip)，速率调节装置13也可以表示速率调节装置中的调制解调芯片(例如mux/demux chip)，本申请不作限定。
第一通信装置11和第二通信装置可以根据时钟同步协议(例如1588协议)进行时钟同步。速率调节装置13可以通过增删空闲(idle)码块的方式，调节第一通信装置11和第二通信装置之间传输的数据的传输速率，使该传输速率保持恒定。由于时钟同步协议的时间戳也是通过携带在数据中的，所以数据的传输速率恒定可以提高第一通信装置11和第二通信装置之间时钟同步的精度。
本申请以1588协议为例对时钟同步的过程进行说明：
在根据1588协议进行时钟同步的通信系统中包括主通信设备和从通信设备，主通信设备周期性发布时间戳信息，从通信设备接收时间戳信息后，根据时间戳信息计算出主通信设备与从通信设备之间的传输时延以及时间差，并根据该时间差调整从通信设备的时钟，实现主通信设备与从通信设备之间的时钟同步。
假设从主通信设备至从通信设备之间的传输时延与从通信设备至主通信装置之间的传输时延相同，如图2所示，根据1588协议进行时钟同步的过程包括：
S201、主通信设备向从通信设备发送同步(Sync)报文，并记录发送同步报文的时间戳T1。
S202、从通信设备接收到同步报文，并记录接收到同步报文的时间戳T2。
S203、主通信设备向从通信设备发送跟随(Follow_Up)报文，跟随(Follow_Up)报文中携带时间戳T1。
S204、从通信设备向主通信设备发送延时请求(Delay_Req)报文，延时请求报文中携带时间戳T3。
时间戳T3为从通信设备发送延时请求报文的时间。
S205、主通信设备接收到延时请求报文，并记录接收到延时请求报文的时间戳T4。
S206、主通信设备向从通信设备发送延时应答(Delay_Resp)报文，延时应答报文中携带时间戳T4。
时间戳T4为主通信设备接收到延时请求报文的时间。
S207、从通信设备计算主通信设备与从通信设备之间(即从通信设备与主通信设备之间)的传输时延和时间差。
主通信设备与从通信设备之间(即从通信设备与主通信设备之间)的传输时延为：
主通信设备与从通信设备之间(即从通信设备与主通信设备之间)的时间差为：
Offset＝T2-T1-Delay 公式2
根据上述传输时延和时间差，从通信装置可以修正本地时钟，从而实现与主通信装置之间的时钟同步。
示例性的，对于第一通信装置11为以太网中的主通信装置，第二通信装置12为FLEXE中的从通信装置来说，主通信装置的芯片(例如line chip)可以通过媒体访问控制(media access control，MAC)端口或物理介质连接(physical medium attachment，PMA)端口向传输的数据中打时间戳T1和T4。从通信装置的芯片(例如host chip)可以通过FLEXE接口向传输的数据中打时间戳T2和T3。
在本申请实施例中，涉及到串行器/解串器(serializer/deserializer，SERDES)、FLEXE、空闲码块、前向纠错(forward error correction，FEC)、对齐码块(alignmentmarker，AM)、开销(overhead，OH)等概念。下面对这些概念予以解释说明，但并不意在限定于此。
SERDES是一种主流的时分复用(time-division multiplexing，TDM)、点对点(point to point，P2P)的串行通信技术。即在发送端将多路低速并行信号转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端将高速串行信号重新转换成低速并行信号。这种串行通信技术充分利用传输媒体的信道容量，减少传输信道数量和器件引脚数量，提升数据的传输速度，大大降低通信成本。
FLEXE是在以太网技术基础上，为满足调整传输、带宽配置灵活等需求而发展的技术。其与以太网相比具有以下特点：多粒度速率灵活可变，即相比于IEEE 802.3标准所确定的10-25-40-50-100-200-400GE的阶梯型速率体系，可提供更加灵活的带宽颗粒度。与光传输能力解耦，由于高速以太网接口组网时，经常受制于光传输能力，通过与光传输能力解耦，最大限度利用现有光传输网络实现对超大带宽以太网接口的传输和承载。IP与光融合组网，即可以通过将以太网与光传输网络之间的简单映射，简化网络，提高灵活性。面向多业务承载的增强服务质量(quality of service，QOS)能力，即在物理层接口上提供通道化的硬件隔离功能，在物理层保证业务基于不同分片的隔离，实现层次化QOS调度。
以太网中的通信装置可以和FLEXE中的通信装置进行通信。由于以太网带宽相对于FLEXE带宽较小，一路FLEXE可以同时接入多路以太网，此时也可以称为散列场景，每个以太端口作为FLEXE的客户端(client)，对应FLEXE接口中承载的业务。从以太网至FLEXE的传输方向可以称为上行方向，从FLEXE至以太网的传输方向可以称为下行方向。
空闲码块指在有效数据之间填充的无实义的非有效数据。为了灵活调节有效数据的传输速率而不必增加或删除传输的有效数据，可以在有效数据之间添加或删除无实义的空闲码块。
FEC是一种差错控制技术，在信号被送入传输信道之前预先按一定的算法进行编码处理，加入带有信号本身特征的冗码，在接收端按照相应算法对接收到的信号进行解码，从而找出在传输过程中产生的错误码并将其纠正。
AM。在多通道分发数据时，由于传输时延不同会造成数据乱序或偏差，可以通过添加AM来纠正这种偏差。在25G以太网中也可以称为码字码块(code word marker，CWM)。
OH用于在FLEXE中传输管理信息，实现对接的两个FLEXE接口之间配置信息的预先协商、握手等。
净荷带宽指从总带宽中除去AM、OH、FEC之后的剩余带宽。
如图3所示，本申请实施例提供了一种速率调节装置13，可以支持双向通信链路的速率调节，即支持从第一通信装置11至第二通信装置12方向上的速率调节，以及，从第二通信装置12至第一通信装置11方向上的速率调节。
从第一通信装置11至第二通信装置12方向上，速率调节装置13包括:第一删除核301、第一增加核302、第一空闲码块处理核303、第一输入存储器304、第一输出存储器305、第一速率匹配(rate adpation，RA)存储器306和第一RA控制核307。
从第二通信装置12至第一通信装置11方向上，速率调节装置13包括：第二删除核311、第二增加核312、第二空闲码块处理核313、第二输入存储器314、第二输出存储器315、第二RA存储器316和第二RA控制核317。
第一删除核301、第一空闲码块处理核303和第一增加核302依次对第一数据流和第二数据流进行处理。第一输入存储器304用于先后接收并缓存第一数据流和第二数据流。第一输出存储器305用于对先后输出的第一数据流和第二数据流进行缓存。第一RA存储器306用于对第一空闲码块处理核303的处理结果进行缓存。其中，第一数据流和第二数据流指从第一通信装置11流向第二通信装置12的数据流。第一数据流和第二数据流可以为SERDES数据流。
具体的，速率调节装置13从第一输入端口A接收到第一数据流和第二数据流后，缓存至第一输入存储器304。第一删除核301对第一输入存储器304中缓存的第一数据流删除FEC和AM以得第一数据流的净荷，对第二数据流删除FEC和AM以得第二数据流的净荷。
第一空闲码块处理核303根据第一RA控制核307的第一控制指令对第一数据流的净荷增加或删除空闲码块，并将处理结果缓存至第一RA存储器306，其中，第一控制指令用于指示第一数据流的净荷以及空闲码块数之和。
第一RA控制核307根据第一RA存储器306中缓存的处理结果生成第二控制指令，第二控制指令用于指示第二数据流的净荷以及空闲码块数之和。第一空闲码块处理核303根据第二控制指令对第二数据流的净荷增加或删除空闲码块，并将处理结果缓存至第一RA存储器306。
第一增加核302用于对第一RA存储器306中的第一数据流和第二数据流增加FEC和AM，将处理结果缓存至第一输出存储器305，最后通过第一输出端口B将第一数据流和第二数据流发送出去。
第二删除核311、第二空闲码块处理核313和第二增加核312依次对第三数据流和第四数据流进行处理。第二输入存储器314用于先后接收并缓存第三数据流和第四数据流。第二输出存储器315用于对先后输出的第三数据流和第四数据流进行缓存。第二RA存储器316用于对第二空闲码块处理核313的处理结果进行缓存。其中，第三数据流和第四数据流指从第二通信装置12流向第一通信装置11的数据流。也就是说，第三数据流和第四数据流的流向与第一数据流和第二数据流的流向相反。第二数据流可以为SERDES数据流。
具体的，速率调节装置13从第二输入端口C接收到第二数据流和第四数据流后，缓存至第二输入存储器314。第二删除核311用于对第二输入存储器314中缓存的第三数据流删除FEC和AM以得第三数据流的净荷，对第四数据流删除FEC和AM以得第四数据流的净荷。
第二空闲码块处理核313根据第二RA控制核317的第三控制指令对第三数据流的净荷增加或删除空闲码块，并将处理结果缓存至第二RA存储器316，其中，第三控制指令用于指示第二数据流的净荷以及空闲码块数之和。
第二RA控制核317根据第二RA存储器316中缓存的处理结果生成第四控制指令，第四控制指令用于指示第四数据流的净荷以及空闲码块数之和。第二空闲码块处理核313根据第四控制指令对第四数据流的净荷增加或删除空闲码块，并将处理结果缓存至第二RA存储器316。
第二增加核312用于对第二RA存储器316中的第二数据流和第四数据流增加FEC和AM，将处理结果缓存至第二输出存储器315，最后通过第二输出端口D将第二数据流和第四数据流发送出去。
从中可以看出，第一RA控制核307或第二RA控制核317在根据RA存储器中增加或删除的空闲码块生成控制指令时，由于RA存储器中增加或删除的空闲码块是以码块为单位计量的，每次增加或删除空闲码块所占比特位都是上百比特位，使得生成的控制指令指示的数据流的净荷以及空闲码块数之和的变化幅度很大，使得空闲码块处理核的控制精度也较低，会造成数据流的严重抖动，进而影响1588协议时钟同步的精度。
本申请实施例中，速率调节装置根据比特位精度的净荷带宽来确定增加或删除空闲码块，从而实现对数据的传输速率进行调节，具体的，速率调节装置可以根据输入的净荷带宽、输出的净荷带宽、已经增加和删除的空闲码块的数量来确定进一步增加或删除空闲码块，通过负反馈机制可以以比特位精度对空闲码块进行增加或删除，从而精确调节数据的传输速率，提高时钟同步的精度。
具体的，本申请实施例提供了另一种速率调节装置，可以应用于不同以太网中的通信装置之间的速率调节。
如图4所示，在图3的基础上，该速率调节装置13还包括：第一控制核308和第二控制核318。
第一控制核308与第一RA控制核307可以通过选择开关选择生效其中一个，或者，可以只有第一控制核308而没有第一RA控制核307和第一RA存储器306，即第一RA控制核307和第一RA存储器306是可选的。
同理，第二控制核318与第二RA控制核317可以通过选择开关选择生效其中一个，或者，可以只有第二控制核318而没有第二RA控制核317和第二RA存储器316，即第二RA控制核317和第二RA存储器316是可选的。
下面对第一输入存储器304、第一控制核308和第一空闲码块处理核303的工作过程进行详细描述。
具体的，第一输入存储器304、第一控制核308和第一空闲码块处理核303用于执行如图5所示的速率调节方法，其中，第一输入存储器304用于执行步骤S501、第一控制核308用于执行步骤S503，第一空闲码块处理核303用于执行步骤S502和S504：
S501、先后接收第一数据流和第二数据流。
关于第一数据流和第二数据流见前文描述，在此不再重复。
S502、根据第一控制核308发送的第一缓存占用量，在第一数据流中增加或删除第一比特数的空闲码块。
第一缓存占用量可以为比特位的数目。
第一空闲码块处理核303对第一数据流的处理方式可以参照后面步骤S504中对第二数据流的处理方式。
S503、根据第一缓存占用量，第二数据流在输入端口的净荷带宽、第二数据流在输出端口的净荷带宽、第一比特数，获得第二缓存占用量。
具体的，如图4所示，第一控制核308可以包括第一速率匹配子核3081、第二速率匹配子核3082和第一计算子核3083。
第一速率匹配子核3081可以通过第一输入存储器304获取第二数据流在输入端口A的总带宽，并根据第二数据流在输入端口的总带宽确定第二数据流在输入端口A的净荷带宽RX_A。由于AM、FEC在以太协议中是固定间隔插入的，其带宽与总带宽的比例是固定，使得去除AM、FEC后净荷带宽与总带宽的比例也是固定的，第一速率匹配子核3081可以根据第二数据流在输入端口A的总带宽以及净荷带宽与总带宽的比例来得到第二数据流在输入端口A的净荷带宽RX_A。对于第二数据流为SERDES数据流来说，该净荷带宽RX_A可以对应在输入端口A的串行转并行之后去除AM、FEC后的净荷带宽。
第二速率匹配子核3082可以通过第一输出存储器305获取第二数据流在输出端口B的总带宽，并根据第二数据流在输出端口的总带宽确定第二数据流在输出端口B的净荷带宽TX_B。即第二速率匹配子核3082可以根据第二数据流在输出端口B的总带宽以及净荷带宽与总带宽的比例来得到第二数据流在输出端口B的净荷带宽TX_B。对于第二数据流为SERDES数据流来说，该净荷带宽可以对应在输出端口B的并行转串行之前去除AM、FEC后的净荷带宽。
第一空闲码块处理核303每次增加完空闲码块后，可以向第一计算子核3083发送增加的空闲码块的比特数ADD_CNT1；第一空闲码块处理核303每次删除完空闲码块后，可以向第一计算子核3083发送删除的空闲码块的比特数DEL_CNT1。也就是说，第一比特数可以通过增加的空闲码块的比特数ADD_CNT1和删除的空闲码块的比特数DEL_CNT1分别表示。
具体的，第一计算子核3083可以根据第一缓存占用量BIT_ACC1(n-1)、第二数据流在输入端口A的净荷带宽RX_A、第二数据流在输出端口B的净荷带宽TX_B、第一空闲码块处理核303增加的空闲码块的比特数ADD_CNT1以及删除的空闲码块的比特数DEL_CNT1，获得第二缓存占用量BIT_ACC1(n)，并将第二缓存占用量BIT_ACC1(n)发送给第一空闲码块处理核303。
具体的，第一计算子核3083可以根据公式3来计算第二缓存占用量BIT_ACC1(n)：
BIT_ACC1(n)＝BIT_ACC1(n-1)+RX_A-TX_B+ADD_CNT1-DEL_CNT1 公式3
其中，n为正整数，表示计算次数。第一缓存占用量BIT_ACC1(n-1)的初始值为BASE_ACC1，BASE_ACC1表示第一基准水线，其取值可以为固定值或浮动值。第一基准水线也就是负反馈的基准值，其本质含义为：当数据的传输速率高于该基准值一定比例时，通过增加空闲码块来降低数据的传输速率，当数据的传输速率低于该基准值一定比例时，通过删除空闲码块来降低数据的传输速率，当数据的传输速率在围绕该基准值一定范围内时，不增加或删除空闲码块。
S504、根据第二缓存占用量，在第二数据流中增加或删除空闲码块。
第一空闲码块处理核303接收到第一缓存占用量后，并不一定立即对第二数据流增加或删除空闲码块，要等待第二数据流的帧间隙位置增加或者删除空闲码块。在完成增加或者删除空闲码块后，第一空闲码块处理核303可以向第一控制核308发送第一指示信息，该第一指示信息指示本次增加的空闲码块的比特数ADD_CNT1或删除的空闲码块的比特数DEL_CNT1。或者，第一空闲码块处理核303可以向第一控制核308发送第二指示信息和第三指示信息，第二指示信息用于指示增加或删除空闲码块，第三指示信息用于指示增加或删除空闲码块的具体数目。上述指示信息供第一控制核308在下一调节过程中重新根据步骤S503计算第二缓存占用量。
第一空闲码块处理核303根据第二缓存占用量对第二数据流增加或删除空闲码块时，增加或删除空闲码块的数量可以遵从协议规定，或者由厂商或用户自定义，本申请不作限定。
示例性的，如果第二缓存占用量BIT_ACC1(n)大于或等于第一水线L1(第一水线为第一基准水线BASE_ACC1上浮一定比例)，则说明净荷的接收速率大于发送速率，可以通过删除空闲码块来增加净荷的发送速率，删除的空闲码块数目可以大于或等于(BIT_ACC1(n)-L1)/每码块比特数。
如果第二缓存占用量BIT_ACC1(n)小于或等于第二水线L2(第二水线为第一基准水线BASE_ACC1下调一定比例)，则说明净荷的接收速率小于发送速率，可以通过增加空闲码块来减小净荷的发送速率，增加的空闲码块数目可以大于或等于(L2-BIT_ACC1(n))/每码块比特数。
如果第二缓存占用量BIT_ACC1(n)小于第一水线而大于第二水线，则说明净荷的接收速率与发送速率持平，可以不增加也不删除空闲码块。
第一水线和第二水线之间的范围也可以称为磁滞区间。采用第一水线和第二水线作为判断标准，而不是直接采用第一基准水线作为标准，是为了防止针对同一数值进行反向调节造成反复增加和删除空闲码块，使得传输速率围绕第一基准水线反复振荡。
需要说明的是，第一空闲码块处理核303经过增加或删除空闲码块后实际缓存占用量并不一定与期望的第二缓存占用量相等，因为数据流中只有在非有效数据的特定窗口才可以进行增加或删除空闲码块，该窗口可能过小，使得无法再增加足够数目的空闲码块，只能等下个窗口再增加或删除空闲码块。
本申请实施例提供的速率调节装置，根据第一数据流的缓存占用量、第二数据流在输入端口的净荷带宽、第二数据流在输出端口的净荷带宽、第一空闲码块处理核增加或删除的空闲码块的比特数，获得第二缓存占用量。根据第二缓存占用量增加或删除空闲码块。也就是说，通过负反馈机制，以比特位的精度来精确地对空闲码块进行增加或删除，从而精确调节数据流的传输速率，减少数据流传输的抖动，提高时钟同步的精度。该速率调节方式不受可以抵消数据流中对FEC、AM进行增加或删除，或者，其他数据流调度引入的延迟抖动的影响。
第三数据流和第四数据流的流向与第一数据流和第二数据流的流向是相反的，速率调节装置13对这两个数据流的处理方式是类似的，因此，本申请前文着重描述了对第一数据流和第二数据流的处理方式，对于第三数据流和第四数据流的处理方式具体细节可以参照对第一数据流和第二数据流的处理方式，后文仅概括性的介绍第二输入存储器314、第二控制核318和第二空闲码块处理核313的基本功能：
例如，第二输入存储器314可以先后接收第三数据流和第四数据流。
第二空闲码块处理核313可以根据第二控制核318发送的第三缓存占用量，在第三数据流中增加或删除第二比特数的空闲码块。
第二控制核318可以根据第三缓存占用量、第四数据流在输入端口C的净荷带宽、第二数据流在输出端口D的净荷带宽、第二比特数，获得第四缓存占用量。
第二空闲码块处理核313可以根据第四缓存占用量，在第四数据流中增加或删除空闲码块。
具体的，第二控制核318可以包括第四速率匹配子核3181、第五速率匹配子核3182和第二计算子核3183。
第四速率匹配子核3181可以通过第二输入存储器314获取第四数据流在输入端口的总带宽，并根据第四数据流在输入端口的总带宽确定第四数据流在输入端口C的净荷带宽RX_C。
第五速率匹配子核3182可以通过第二输出存储器315获取第四数据流在输出端口的总带宽，并根据第四数据流在输出端口的总带宽确定第四数据流在输出端口D的净荷带宽TX_D。
第二计算子核3183可以根据第二缓存占用量BIT_ACC2(n-1)、第四数据流在输入端口C的净荷带宽RX_C、第四数据流在输出端口D的净荷带宽TX_D、第二空闲码块处理核313增加的空闲码块的比特数ADD_CNT2以及删除的空闲码块的比特数DEL_CNT2，计算得到第二缓存占用量BIT_ACC2(n)。也就是说，第二比特数可以通过增加的空闲码块的比特数ADD_CNT2和删除的空闲码块的比特数DEL_CNT2分别表示。具体的：
BIT_ACC2(n)＝BIT_ACC2(n-1)+RX_C-TX_D+ADD_CNT2-DEL_CNT2 公式4
对于以上关于第二输入存储器314的具体内容可以参照步骤S501中第一输入存储器304的相关内容。以上关于第二控制核318的具体内容可以参照步骤S503中第一控制核308的相关内容。以上关于第二空闲码块处理核313的具体内容可以参照步骤S502、S504中第一空闲码块处理核303的相关内容。
通过以上实施方式，本申请实施例提供的速率调节装置可以支持对双向链路的速率进行精确调节，还可以提高双向链路的时钟同步的精度。
本申请实施例提供了另一种速率调节装置，可以应用于以太网与FLEXE之间的速率调节，具体的，可以应用于FLEXE的散列下的每个客户端(即以太网)的速率调节。本申请以第一通信设备11位于以太网，第二通信装置12位于FLEXE为例，但并不限定于此。
如图6所示，在图4的基础上，速率调节装置13还可以包括：第一码型转换核309、第一映射核300。
第一码型转换核309可以用于不同网络间码型的转换，例如将第一数据流从以太网66B码型转换为FLEXE 66B码型。
第一映射核300可以用于不同网络间端口的映射，例如将传输第一数据流的以太端口作为FLEXE的客户端，将以太端口映射到FLEXE接口。
与图4所示的速率调节装置相比，第一增加核302除了用于增加FEC和AM以外，还可以用于增加FLEXE的OH。第二速率匹配子核3082获得的第一数据流在输出端口的净荷带宽除了去除FM、FEC以外，还去除了OH。
第一控制核308还包括第三速率匹配子核3084，可以根据以太网带宽与FLEXE带宽之间的比例对第一数据流在输出端口的净荷带宽进行修正。例如，FLEXE带宽为100G，以太网带宽为25G，则以太网带宽与FLEXE带宽之间的比例为1/4，因此可以将第二速率匹配子核3082获取的第一数据流在输出端口的净荷带宽乘以1/4来进行修正。可以将FLEXE带宽统一为以太网带宽。
对于对第二数据流的处理来说，速率调节装置13还可以包括：第二码型转换核319、第二映射核310。
第二码型转换核319可以用于不同网络间码型的转换，例如将第二数据流从FLEXE66B码型转换为以太网66B码型。
第二映射核310可以用于不同网络间端口的映射，例如从传输第二数据流的FLEXE接口中解映射出FLEXE的客户端(即以太端口)。
与图4所示的速率调节装置相比，第二删除核311除了用于删除FEC和AM以外，还可以用于删除FLEXE的OH。第四速率匹配子核3181获得的第二数据流在输入端口的净荷带宽除了去除FM、FEC以外，还去除了OH。
第二控制核318还包括第六速率匹配子核3184，可以根据以太网带宽与FLEXE带宽之间的比例对第四数据流在输入端口的净荷带宽进行修正。例如，FLEXE带宽为100G，以太网带宽为25G，则以太网带宽与FLEXE带宽之间的比例为1/4，因此可以将第四速率匹配子核3181获取的第四数据流在输入端口的净荷带宽乘以1/4来进行修正。
本申请实施例提供的速率调节装置，可以实现对以太网与FLEXE之间传输的数据流的速率进行精确调节，提高以太网与FLEXE之间的通信装置的时钟同步的精度。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理核中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或者数据中心通过有线(例如同轴电缆、光纤、数字用户线(Digital Subscriber Line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)，光介质(例如，DVD)、或者半导体介质(例如固态硬盘(Solid State Disk，SSD))等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (16)
1.一种速率调节装置，其特征在于，包括：第一输入存储器、第一空闲码块处理核和第一控制核，
所述第一输入存储器，用于先后接收第一数据流和第二数据流；
所述第一空闲码块处理核，用于根据所述第一控制核发送的第一缓存占用量，在所述第一数据流中增加或删除第一比特数的空闲码块；
所述第一控制核，用于根据所述第一缓存占用量、所述第二数据流在输入端口的净荷带宽、所述第二数据流在输出端口的净荷带宽、所述第一比特数，获得第二缓存占用量；
所述第一空闲码块处理核，还用于根据所述第二缓存占用量，在所述第二数据流中增加或删除空闲码块。
2.根据权利要求1所述的速率调节装置，其特征在于，所述第一控制核包括：第一速率匹配子核，用于获取所述第二数据流在输入端口的总带宽，并根据所述第二数据流在输入端口的总带宽确定所述第二数据流在输入端口的净荷带宽。
3.根据权利要求1-2任一项所述的速率调节装置，其特征在于，所述第一控制核包括：第二速率匹配子核，用于获取所述第二数据流在输出端口的总带宽，并根据所述第二数据流在输出端口的总带宽确定所述第二数据流在输出端口的净荷带宽。
4.根据权利要求3所述的速率调节装置，其特征在于，所述第一控制核还包括第三速率匹配子核，用于根据以太网带宽与FLEXE带宽之间的比例对所述第二数据流在输出端口的净荷带宽进行修正。
5.根据权利要求1-2任一项所述的速率调节装置，其特征在于，还包括：第二输入存储器、第二空闲码块处理核和第二控制核，
所述第二输入存储器，用于先后接收第三数据流和第四数据流；
所述第二空闲码块处理核，用于根据所述第二控制核发送的第三缓存占用量，在所述第三数据流中增加或删除第二比特数的空闲码块；
所述第二控制核，用于根据所述第三缓存占用量、所述第四数据流在输入端口的净荷带宽、所述第四数据流在输出端口的净荷带宽、所述第二比特数，获得第四缓存占用量；
所述第二空闲码块处理核，还用于根据所述第四缓存占用量，在所述第四数据流中增加或删除空闲码块；
其中，所述第三数据流和所述第四数据流的流向与所述第一数据流和所述第二数据流的流向相反。
6.根据权利要求5所述的速率调节装置，其特征在于，所述第二控制核包括：第四速率匹配子核，用于获取所述第四数据流在输入端口的总带宽，并根据所述第四数据流在输入端口的总带宽确定所述第四数据流在输入端口的净荷带宽。
7.根据权利要求5所述的速率调节装置，其特征在于，所述第二控制核包括：第五速率匹配子核，用于获取所述第四数据流在输出端口的总带宽，并根据所述第四数据流在输出端口的总带宽确定所述第四数据流在输出端口的净荷带宽。
8.根据权利要求6所述的速率调节装置，其特征在于，所述第二控制核还包括第六速率匹配子核，用于根据以太网带宽与FLEXE带宽之间的比例对所述第四数据流在输入端口的净荷带宽进行修正。
9.一种速率调节方法，其特征在于，包括：
先后接收第一数据流和第二数据流；
根据第一缓存占用量，在所述第一数据流中增加或删除第一比特数的空闲码块；
根据所述第一缓存占用量、所述第二数据流在输入端口的净荷带宽、所述第二数据流在输出端口的净荷带宽、所述第一比特数，获得第二缓存占用量；
根据所述第二缓存占用量，在所述第二数据流中增加或删除空闲码块。
10.根据权利要求9所述的速率调节方法，其特征在于，所述方法还包括：
获取所述第二数据流在输入端口的总带宽，并根据所述第二数据流在输入端口的总带宽确定所述第二数据流在输入端口的净荷带宽。
11.根据权利要求9-10任一项所述的速率调节方法，其特征在于，所述方法还包括：
获取所述第二数据流在输出端口的总带宽，并根据所述第二数据流在输出端口的总带宽确定所述第二数据流在输出端口的净荷带宽。
12.根据权利要求11所述的速率调节方法，其特征在于，所述方法还包括：
根据以太网带宽与FLEXE带宽之间的比例对所述第二数据流在输出端口的净荷带宽进行修正。
13.根据权利要求9-10任一项所述的速率调节方法，其特征在于，所述方法还包括：
先后接收第三数据流和第四数据流；
根据第三缓存占用量，在所述第三数据流中增加或删除第二比特数的空闲码块；
根据所述第三缓存占用量、所述第四数据流在输入端口的净荷带宽、所述第四数据流在输出端口的净荷带宽、所述第二比特数，获得第四缓存占用量；
根据所述第四缓存占用量，在所述第四数据流中增加或删除空闲码块；
其中，所述第三数据流和所述第四数据流的流向与所述第一数据流和所述第二数据流的流向相反。
14.根据权利要求13所述的速率调节方法，其特征在于，所述方法还包括：
获取所述第四数据流在输入端口的总带宽，并根据所述第四数据流在输入端口的总带宽确定所述第四数据流在输入端口的净荷带宽。
15.根据权利要求13所述的速率调节方法，其特征在于，所述方法还包括：
获取所述第四数据流在输出端口的总带宽，并根据所述第四数据流在输出端口的总带宽确定所述第四数据流在输出端口的净荷带宽。
16.根据权利要求14所述的速率调节方法，其特征在于，所述方法还包括：
根据以太网带宽与FLEXE带宽之间的比例对所述第四数据流在输入端口的净荷带宽进行修正。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2019/130666 WO2021134527A1 (zh) | 2019-12-31 | 2019-12-31 | 速率调节装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114762274A CN114762274A (zh) | 2022-07-15 |
| CN114762274B true CN114762274B (zh) | 2024-04-09 |
Family
ID=76686079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980102585.9A Active CN114762274B (zh) | 2019-12-31 | 2019-12-31 | 速率调节装置和方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114762274B (zh) |
| WO (1) | WO2021134527A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115189811B (zh) * | 2022-07-12 | 2023-11-28 | 烽火通信科技股份有限公司 | 一种灵活以太网中网络时延优化的方法和装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9088403B1 (en) * | 2014-03-24 | 2015-07-21 | Applied Micro Circuts Corporation | Identification codewords for a rate-adapted version of a data stream |
| CN108242969A (zh) * | 2016-12-23 | 2018-07-03 | 华为技术有限公司 | 一种传输速率的调整方法及网络设备 |
| CN110072254A (zh) * | 2018-01-24 | 2019-07-30 | 上海华为技术有限公司 | 一种数据的传输方法及其相关设备 |
| WO2019174406A1 (zh) * | 2018-03-12 | 2019-09-19 | 中兴通讯股份有限公司 | 数据传输方法及装置、网络设备及存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10567352B2 (en) * | 2015-12-11 | 2020-02-18 | Ciena Corporation | Flexible ethernet encryption systems and methods |
| CN107438029B (zh) * | 2016-05-27 | 2021-02-09 | 华为技术有限公司 | 转发数据的方法和设备 |
-
2019
- 2019-12-31 WO PCT/CN2019/130666 patent/WO2021134527A1/zh active Application Filing
- 2019-12-31 CN CN201980102585.9A patent/CN114762274B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9088403B1 (en) * | 2014-03-24 | 2015-07-21 | Applied Micro Circuts Corporation | Identification codewords for a rate-adapted version of a data stream |
| CN108242969A (zh) * | 2016-12-23 | 2018-07-03 | 华为技术有限公司 | 一种传输速率的调整方法及网络设备 |
| CN110072254A (zh) * | 2018-01-24 | 2019-07-30 | 上海华为技术有限公司 | 一种数据的传输方法及其相关设备 |
| WO2019174406A1 (zh) * | 2018-03-12 | 2019-09-19 | 中兴通讯股份有限公司 | 数据传输方法及装置、网络设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021134527A1 (zh) | 2021-07-08 |
| CN114762274A (zh) | 2022-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11843452B2 (en) | Clock synchronization method and apparatus | |
| JP5111591B2 (ja) | 複数ギガビットイーサネット（登録商標）アーキテクチャの方法および装置 | |
| US8971352B2 (en) | High accuracy 1588 timestamping over high speed multi lane distribution physical code sublayers | |
| US7230917B1 (en) | Apparatus and technique for conveying per-channel flow control information to a forwarding engine of an intermediate network node | |
| CN113612564B (zh) | 一种报文处理的方法和网络设备 | |
| CN110278065B (zh) | 一种补偿时延的方法和设备 | |
| WO2020021309A1 (en) | Synchronizing tsn master clocks in wireless networks | |
| US20140325107A1 (en) | Reception apparatus, information processing apparatus and method of receiving data | |
| US8949448B1 (en) | System and method for improving the timestamp precision in a precision time protocol (PTP) device | |
| US9143464B2 (en) | Method and system for speed negotiation for twisted pair links using intelligent E-FIFO in fibre channel systems | |
| EP1792446A1 (en) | Apparatus and method for fibre channel distance extension embedded within an optical transport system | |
| WO2022052609A1 (zh) | 时延补偿方法、装置、设备及计算机可读存储介质 | |
| CN114762274B (zh) | 速率调节装置和方法 | |
| CN103188737A (zh) | 一种空口数据同步处理的方法和装置 | |
| US7697555B1 (en) | Fibre channel SERDES with elastic transmitter FIFO | |
| US20190132112A1 (en) | Phase caching for fast data recovery | |
| CN114422069B (zh) | FlexE业务的时延处理方法、装置、设备及存储介质 | |
| CN116366570B (zh) | 一种报文转发方法、装置及可编程器件 | |
| WO2023207067A1 (zh) | 数据发送装置、接收装置、传输方法及传输系统 | |
| CN102237942A (zh) | Mctp的时钟调整方法和装置 | |
| KR20110014909A (ko) | 네트워크 장치간 시각 보정 방법 및 그 장치 | |
| EP4016428A1 (en) | Data processing device and system | |
| CN117135500A (zh) | 一种低时延多业务交叉方法、装置、设备及介质 | |
| TR201619945A2 (tr) | TDMoIP Sistemlerinde saat işaretini, zaman bilgisi kullanarak, gerçek zamanlı olarak düzeltme yöntemi |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |