CN113114590B - Tte交换机中as6802同步帧透明传输系统及方法 - Google Patents

Tte交换机中as6802同步帧透明传输系统及方法 Download PDF

Info

Publication number
CN113114590B
CN113114590B CN202110245840.4A CN202110245840A CN113114590B CN 113114590 B CN113114590 B CN 113114590B CN 202110245840 A CN202110245840 A CN 202110245840A CN 113114590 B CN113114590 B CN 113114590B
Authority
CN
China
Prior art keywords
frame
module
synchronous
synchronous frame
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110245840.4A
Other languages
English (en)
Other versions
CN113114590A (zh
Inventor
邱智亮
曹家亮
潘伟涛
楼耀琛
张洪斌
狄昕涛
董勐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110245840.4A priority Critical patent/CN113114590B/zh
Publication of CN113114590A publication Critical patent/CN113114590A/zh
Application granted granted Critical
Publication of CN113114590B publication Critical patent/CN113114590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明属于通信技术领域，公开了一种TTE交换机中AS6802同步帧透明传输系统及方法，所述TTE交换机中AS6802同步帧透明传输系统包括：接收先入先出队列FIFO模块，接收侦听模块，帧解析模块，帧信息缓存管理模块，同步帧透传管理模块，发送先入先出队列FIFO模块；所述TTE交换机中AS6802同步帧透明传输方法包括：同步帧缓存，侦听接收时间以及帧解析，帧信息以及接收时间点缓存管理，同步帧透传管理模块是否空闲，同步帧合成，同步帧发送，同步帧仲裁。本发明解决同步帧透明传输的问题，提高TTE系统可支持的节点数，减小滞留时间以及系统同步帧的最大传输时延，提高TTE交换机的可适应性和时钟同步精度。

Description

TTE交换机中AS6802同步帧透明传输系统及方法
技术领域
本发明属于通信技术领域，尤其涉及一种TTE交换机中AS6802同步帧透明传输系统及方法。
背景技术
目前，随着科学技术的高速发展，现代工业控制体系越来越庞大，由单一交换设备构成的高精度、高可靠性的同步以太网交换网络越来越不能满足需求，实现多个交换设备级联的高精度、高可靠性的同步以太网交换网络越来越受关注。SAE AS6802标准定义了以太网网络的时间触发服务，为时间触发以太网提供高精度、高可靠性、可容错的精确时钟同步。在TTE交换机中实现AS6802同步定义的同步客户端功能组件，可以实现不同TTE交换机之间的级联时钟同步，因此可以支持数量庞大的节点接入TTE系统，构成规模庞大且结构复杂的TTE系统。
现有技术中专利名称：基于AS6802标准的交换设备时钟同步装置及方法(申请号：201810056411.0、公开号：CN108429595B)中公开了一种基于AS6802标准的交换设备时钟同步装置及方法，基于SAE AS6802标准实现了单个交换设备的高精度、高可靠性、可容错的时钟同步。其交换设备包括接收先入先出队列FIFO模块，帧解析模块，接收侦听模块，固化模块，压缩模块，团检测模块，时钟模块，帧合成模块。接收先入先出队列FIFO模块用于将接收的以太网帧数据，缓存到先入先出队列FIFO中；接收侦听模块用于侦听所读出的先入先出队列FIFO中同步帧首字节的到达时间；帧解析模块用于将读出的以太网帧数据进行拆帧，获取拆解以后的数据；固化模块用于将最大传输时延减去拆解后数据中的透明时钟值，得到差值为固化时延；将固化时延与以太网帧首字节的到达时间相加，得到和值为固化时间点；压缩模块用于将采集到的固化时间点分别减去第一个固化时间点，得到差值的中值数为压缩修正值；将第一固化时间点与压缩修正值相加，得到和值为压缩时间点；团检测模块用于设置待同步交换设备的阈值，该阈值的大小等于以太网中的交换设备数；判断整合后的成员数是否大于等于阈值；时钟模块用于将压缩模块得到的压缩时间点减去最大传输时延，得到时钟差值，将待同步交换设备的时钟计数与时钟差值进行相加，完成时钟的校准；帧合成模块用于将同步后的数据信息，封装成以太网帧转发出去，作为以太网中其他交换设备时钟同步的参考数据。该方法存在的不足之处是，由于该方法没有涉及到同步帧的透明传输，因此只能用于具有单个交换设备的网络的时钟同步，不适用于多个交换设备的网络的时钟同步，无法构成大规模的时间触发以太网系统。
谢军在其申请的专利文献“基于多平面的时间触发以太网交换机及调度分组交换方法”(申请号：201910749927.8、公开号：CN 110460548A)提供了一种基于多平面的时间触发以太网交换机及调度分组交换方法。其交换机可配置为SC模式或CM模式，交换机包括以太网帧分类模块、时间同步模块、TT帧交换平面、ET帧交换平面和以太网帧调度模块，交换机配置为SC模式时，还包括PCF帧交换平面。以太网帧分类模块用于将交换机端口接收的以太网帧分为PCF帧、TT帧和ET帧后发送到不同交换平面；时间同步模块用于接收以太网帧分类模块发送的PCF帧修正本地时钟，并为TT帧交换平面和以太网帧调度模块提供本地时间；PCF帧交换平面用于接收以太网帧分类模块发送的PCF帧，将其转发到对应端口，再将PCF帧和存储的计时器值发送至以太网帧调度模块；TT帧交换平面用于接收以太网帧分类模块发送的TT帧，根据TT帧接收调度表进行过滤交换后，将TT帧发送至以太网帧调度模块；ET帧交换平面，用于接收以太网帧分类模块发送的ET帧，将其转发到对应端口，再将ET帧发送至以太网帧调度模块；以太网帧调度模块，用于各个端口根据TT帧发送调度表和统计的ET帧的帧长信息接收TT帧、PCF帧和ET帧，获取对应的本地时间和FIFO的状态后统一调度发送以太网帧。该方法的不足之处是，第一，在交换机转发时把同步帧当成普通以太网帧处理，同步帧的优先级小于TT业务帧的优先级，导致同步帧的传输时延增加，挤占交换机TT业务的传输带宽，特别是多级级联时占用的传输带宽将无法忍受；第二，特地设置同步帧交换平面，将时间同步单元和同步帧的透明传输分离开，浪费逻辑资源，还必须静态配置交换路径，灵活性大大降低，时延大大增加；第三，同步帧的转发时延没有考虑板卡的PHY时延，同步精度无法保证，特别是多级级联时可能造成无法同步；第四，同步帧的优先级没有设置为最高优先级，在高密度业务传输中会导致设备无法同步。因此，亟需一种新的TTE交换机中AS6802同步帧透明传输系统及方法。
通过上述分析，现有技术存在的问题及缺陷为：
(1)现有基于AS6802标准的交换设备时钟同步方法没有涉及到同步帧的透明传输，因此只能用于具有单个交换设备的网络的时钟同步，不适用于多个交换设备的网络的时钟同步，无法构成大规模的时间触发以太网系统。
(2)现有技术中，在交换机转发时把同步帧当成普通以太网帧处理，同步帧的优先级小于TT业务帧的优先级，导致同步帧的传输时延增加，挤占交换机TT业务的传输带宽，特别是多级级联时占用的传输带宽将无法忍受。
(3)现有以太网交换机特地设置同步帧交换平面，将时间同步单元和同步帧的透明传输分离开，浪费逻辑资源，还必须静态配置交换路径，灵活性大大降低，时延大大增加。
(4)现有技术中，同步帧的转发时延没有考虑板卡的PHY时延，同步精度无法保证，特别是多级级联时可能造成无法同步；同时，同步帧的优先级没有设置为最高优先级，在高密度业务传输中会导致设备无法同步。
解决以上问题及缺陷的难度为：在基于AS6802标准的时钟同步中，将单个交换节点扩展到多个交换节点时，不仅要保证同步帧的正常转发，还需尽量减小因扩展交换节点带来的性能影响。现有基于AS6802标准的交换设备时钟同步方法没有涉及到同步帧的透明传输，需解决同步帧在交换设备中的透明传输问题，难点在于解决同步帧的透明传输问题时需避免由此产生新的性能甚至功能性问题。现有技术中，在交换机转发时把同步帧当成普通以太网帧处理，不但不符合AS6802标准，而且同步帧的传输时延大大增加，导致影响同步精度，甚至造成无法同步的问题。解决的难点在于不仅需要保证同步的功能和性能要求，而且需要尽量多地保证TT业务的可用带宽，因为同步的目的就是为了TT业务的传输，若同步过程占用过多带宽，将使整个网络的效率降低。
解决以上问题及缺陷的意义为：TTE交换机中AS6802同步帧透明传输方法不但解决了上述问题和缺陷，而且没有影响整体的功能和性能。提供了增加交换节点的方法，相比于现有技术，同步精度得到了提高，而且为TT业务的传输预留了更多的带宽。对于高密度业务传输网络，解决了可能无法同步的问题，并且保证了同步精度不被降低。
发明内容
针对现有技术存在的问题，本发明提供了一种TTE交换机中AS6802同步帧透明传输系统及方法，尤其涉及以太网技术领域中的一种在TTE交换机中基于美国机动车工程学会SAEAS6802(Society ofAutomotive Engineers)标准的同步帧透明传输的装置及方法。
本发明是这样实现的，一种TTE交换机中AS6802同步帧透明传输系统，所述TTE交换机中AS6802同步帧透明传输系统，包括与TTE交换机每个端口的输入分流模块连接的接收先入先出队列FIFO模块、接收侦听模块、帧解析模块、帧信息缓存管理模块、同步帧透传管理模块、发送先入先出队列FIFO模块，所述帧解析模块与发送先入先出队列FIFO模块之间加载有帧信息缓存管理模块和同步帧透传管理模块。
所述接收先入先出队列FIFO模块输入端与外部输入分流模块输出端相连；接收先入先出队列FIFO模块输出端与帧解析模块输入端以及接收侦听模块输入端相连；帧解析模块输出端与帧信息缓存管理模块输入端相连；接收侦听模块输出端与帧信息缓存管理模块输入端相连；帧信息缓存管理模块输出端与同步帧透传管理模块输入端相连；同步帧透传管理模块输出端与发送先入先出队列FIFO模块输入端相连；发送先入先出队列FIFO模块输出端与外部输出仲裁模块输入端相连。
所述接收先入先出队列FIFO模块，用于对TTE交换机的输入分流模块输出的多个连续AS6802同步帧进行校验，并缓存正确的AS6802同步帧；
所述帧解析模块，用于读取接收先入先出队列FIFO模块所缓存的AS6802同步帧，并对每个AS6802同步帧进行拆帧；
所述接收侦听模块，用于侦听帧解析模块读取AS6802同步帧的时间点；
所述帧信息缓存管理模块，用于对帧解析模块拆帧获取的AS6802同步帧信息，以及接收侦听模块侦听的AS6802同步帧的时间点进行缓存；
所述同步帧透传管理模块，包括数据读取模块和同步帧合成模块，其中数据读取模块，用于根据TTE交换机的级联口标识位，以及同步帧合成模块的透传完成信号，读出对应端口的帧信息缓存管理模块所缓存的帧信息及时间点；同步帧合成模块，用于根据读出的帧信息缓存管理模块所缓存的帧信息及时间点合成新的AS6802同步帧并发送；
所述发送先入先出队列FIFO模块，用于对同步帧透传管理模块发送的新的AS6802同步帧进行缓存，同时发送至TTE交换机的外部输出仲裁模块；
所述外部输出仲裁模块，用于将交换机内的不同来源的以太网帧汇聚成一路，发送到交换机的网口，并保证同步帧传输的最高优先级。
进一步，所述接收先入先出队列FIFO模块，包括同步帧接收模块、循环冗余校验模块和先入先出队列FIFO模块；
同步帧接收模块，用于接收TTE交换机输入分流模块所输出的多个连续AS6802同步帧；
循环冗余校验模块，用于对同步帧接收模块所接收的AS6802同步帧进行循环冗余校验；
先入先出队列FIFO模块，用于对循环冗余校验模块校验结果中正确的AS6802同步帧进行缓存。
进一步，所述发送先入先出队列FIFO模块，包括同步帧接收模块、先入先出队列FIFO模块和同步帧发送模块；
同步帧接收模块，用于接收一个或多个AS6802同步帧；
先入先出队列FIFO模块，用于缓存接收到的AS6802同步帧；
同步帧发送模块，用于把AS6802同步帧发送出去。
进一步，所述同步帧透传管理模块，用于读出帧信息缓存管理模块的寄存器的帧信息合成新的同步帧，新的同步帧的透明时钟值为，该模块发送给发送先入先出队列FIFO模块时的发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，加上离线测量的交换机接口的时延以及输出分流模块和输出仲裁模块的滞留时延的和值，其中发送时间点为，新的同步帧在该模块发出时本地时间轴的时刻点；然后识别级联口标识位，若级联口标识位为有效状态，则将新合成的同步帧广播到所有非级联口的发送先入先出队列FIFO模块，否则将新合成的同步帧单播到级联口的发送先入先出队列FIFO模块。
本发明的另一目的在于提供一种应用所述的TTE交换机中AS6802同步帧透明传输系统的TTE交换机中AS6802同步帧透明传输方法，所述TTE交换机中AS6802同步帧透明传输方法包括：
可编程逻辑芯片FPGA实现一个多端口的时间触发以太网交换机，该设备用于TTE网络中AS6802同步帧的透明传输；对经过本交换机各个端口的同步帧进行侦听得到接收时间点，并对收到的同步帧进行帧解析，得到同步帧的所有帧信息，将所有帧信息存入寄存器中；其中，所述所有帧信息包括：目的地址、源地址、整合周期、成员向量、同步优先级、同步域、帧类型以及透明时钟值；
识别级联口标识位，对来自级联口的同步帧，用解析出的同步帧的帧信息合成新的同步帧，将新合成的同步帧广播到其他所有非级联口，其中新同步帧的透明时钟值为，侦听同步帧的发送得到发送时间点，根据发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，加上离线测量的交换机接口的时延以及输出分流模块和输出仲裁模块的滞留时延的和值；
对来自非级联口的同步帧，根据各个级联口收到的同步帧解析出的同步帧的帧信息合成新的同步帧，将新合成的同步帧根据端口序号的大小依次单播到级联口，其中新同步帧的透明时钟值为，侦听同步帧的发送得到发送时间点，根据发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，加上离线测量的交换机接口的时延以及输出分流模块和输出仲裁模块的滞留时延的和值。
进一步，所述TTE交换机中AS6802同步帧透明传输方法包括以下步骤：
步骤一，配置TTE交换机端口的级联口标志位的状态；
步骤二，接收先入先出队列FIFO模块获取正确的AS6802同步帧并缓存；
步骤三，帧解析模块对AS6802同步帧进行拆帧；
步骤四，接收侦听模块获取接收时间点；
步骤五，帧信息缓存管理模块对帧信息及接收时间点进行缓存；
步骤六，同步帧透传管理模块读取帧信息及接收时间点并合成新的AS6802同步帧；
步骤七，发送先入先出队列FIFO模块对新的AS6802同步帧进行缓存并发送；
步骤八，TTE交换机的输出仲裁模块对以太网帧进行仲裁并发送。
进一步，步骤一中，所述配置TTE交换机端口的级联口标志位的状态，包括：
设TTE交换机包括P个端口，其中一个端口为级联端口，其余P-1个端口为非级联端口，级联端口的标识位为有效状态，非级联端口的标志位为无效状态；其中，P≥2。
进一步，步骤一中，所述TTE交换机级联端口是指与配置为AS6802标准中压缩主机的TTE交换机相连的端口，或者通过其他TTE交换机与配置为AS6802标准中压缩主机的TTE交换机相连的端口。
进一步，步骤二中，所述接收先入先出队列FIFO模块获取正确的AS6802同步帧并缓存，包括：
(1)同步帧接收模块接收TTE交换机输入分流模块所输出的N个连续的AS6802同步帧A，A＝{Ai}；其中，Ai表示第i个AS6802同步帧，i∈[1,N]，N≥2；
(2)循环冗余校验模块对同步帧接收模块所接收的每个Ai是否存在循环冗余校验错误进行判断；若是，丢弃存在循环冗余校验错误的AS6802同步帧，否则将正确的AS6802同步帧发送至先入先出队列FIFO模块；
(3)先入先出队列FIFO模块对正确的AS6802同步帧进行缓存。
进一步，步骤(2)中，所述循环冗余校验模块对同步帧接收模块所接收的每个Ai是否存在循环冗余校验错误进行判断，采用IEEE802.3标准CRC32的校验算法实现。
进一步，步骤三中，所述帧解析模块对AS6802同步帧进行拆帧，包括：
帧解析模块读取接收先入先出队列FIFO模块所缓存的AS6802同步帧，并按照AS6802协议控制帧格式对每个AS6802同步帧进行拆帧，得到包括目的地址、源地址、整合周期、成员向量、同步优先级、同步域、同步帧类型及透明时钟值Tclk在内的帧信息。
进一步，步骤四中，所述接收侦听模块获取接收时间点，包括：
接收侦听模块对帧解析模块读取接收先入先出队列FIFO模块中所缓存的AS6802同步帧的时间点Tre进行侦听，将Tre作为接收时间点。
进一步，步骤五中，所述帧信息缓存管理模块对帧信息及接收时间点进行缓存，包括：
帧信息缓存管理模块对帧解析模块拆帧获取的AS6802同步帧的帧信息，以及接收侦听模块侦听的接收AS6802同步帧的时间点Tre进行缓存。
进一步，步骤六中，所述同步帧透传管理模块读取帧信息及接收时间点并合成新的AS6802同步帧，包括：
(1)数据读取模块：识别该模块对应的端口的级联口标识位，若其为有效状态，则在透传完成信号使能时，根据级联口标识位为无效状态的各端口序号的大小按照从小到大的顺序依次读取对应序号端口的帧信息缓存管理模块所缓存的帧信息及接收时间点；否则，在透传完成信号使能时，读取级联口标识位为有效状态的端口对应的帧信息缓存管理模块所缓存的帧信息及接收时间点；
(2)同步帧合成模块根据读出的帧信息按照AS6802协议控制帧格式合成新的AS6802同步帧并发送，新的AS6802同步帧的帧信息除透明时钟值为根据接收时间点计算得到之外，其余全部为读取的帧信息。
进一步，步骤(1)中，所述透传完成信号是指同步帧透传管理模块中的同步帧合成模块合成完新的AS6802同步帧等待十二个时钟周期后使能的标志信号。
进一步，步骤(2)中，所述新的AS6802同步帧的透明时钟值Tc'lk的计算公式为：
Tc'lk＝Tse-Tre+Tclk+Dphy+Ddelay；
其中，Tse表示合成新的AS6802同步帧的第一个字节时的时间点，Tre表示读出的接收时间点，Tclk表示读出的透明时钟值，Dphy表示离线测量的交换机接口的时延，Ddelay表示AS6802同步帧在交换机的输入分流模块和输出仲裁模块的滞留时延。
进一步，步骤七中，所述发送先入先出队列FIFO模块对新的AS6802同步帧进行缓存并发送，包括：
(1)同步帧接收模块接收同步帧透传管理模块所输出的M个新的AS6802同步帧B，B＝{Bj}；其中，Bj表示第j个AS6802同步帧，j∈[1,M]，M≥1；
(2)先入先出队列FIFO模块缓存同步帧接收模块接收的每个新的AS6802同步帧Bj，并在每次开始缓存时拉高一次通道清空信号；
(3)同步帧发送模块在通道清空信号拉高后等待十二个时钟周期，然后将先入先出队列FIFO模块所缓存的新的AS6802同步帧发送至TTE交换机的输出仲裁模块。
进一步，步骤八中，所述TTE交换机的输出仲裁模块对以太网帧进行仲裁并发送，包括：
TTE交换机的输出仲裁模块在侦听到发送先入先出队列FIFO模块输出的通道清空信号拉高时，暂停其他类型以太网帧的发送，等待接收新的AS6802同步帧，然后将新的AS6802同步帧发送到TTE交换机的端口。
进一步，所述TTE交换机中AS6802同步帧透明传输方法，还包括：
(1)同步帧分流：
TTE交换机的输入分流模块将收到的帧类型为“0x891d”的以太网帧发送至接收先入先出队列FIFO模块中；
(2)同步帧缓存：
将接收的同步帧数据，缓存到先入先出队列FIFO中；
(3)侦听接收时间以及帧解析：
(3a)读出先入先出队列FIFO中的同步帧数据，侦听所读出的同步帧首字节的本地时间轴的时刻，将其作为接收时间点；
(3b)将读出的每一帧同步帧数据进行拆帧，获取拆解后同步帧中的帧信息；
(4)帧信息以及接收时间点缓存管理：
(4a)将帧解析模块拆解的同步帧信息和接收时间点存入对应的寄存器中；
(4b)当存在多级级联时，同一个端口需要缓存多个同步帧，此时，将连续收到的同步帧信息以及接收时间点依次循环存入生成的多组寄存器中；
(5)同步帧透传管理模块是否空闲：
当透传完成信号有效时，将缓存的第一组帧信息发送到同步帧透传管理模块，并在再次侦听到透传完成信号有效时，依次将后面缓存的帧信息发送到同步帧透传管理模块，直至缓存的所有组帧信息发送完成；
(6)同步帧合成：
(6a)同步帧透传管理模块根据各端口序号的大小按照从小到大的顺序依次读取对应序号端口的同步帧信息，然后根据同步帧信息合成新的同步帧，新的同步帧的帧信息除了透明时钟值其余全部为读取的帧信息，新的同步帧的透明时钟值为，同步帧从该模块发出至发送先入先出队列FIFO模块时的发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，加上离线测量的交换机接口的时延以及输出分流模块和输出仲裁模块的滞留时延的和值，其中发送时间点为，新的同步帧在该模块发出时本地时间轴的时刻点；
(6b)识别级联口标识位，若其为有效状态，则将新合成的同步帧广播到其他全部非级联端口的发送先入先出队列FIFO模块，否则将新合成的同步帧单播到级联口标识位为有效状态的端口的发送先入先出队列FIFO模块；
(7)同步帧发送：
(7a)将需要的发送的同步帧缓存入先入先出队列FIFO，并同时拉高通道清除信号，为同步帧的发送清空传输通道；
(7b)在通道清空信号拉高后的十二个时钟周期之后，将同步帧发送至外部输出仲裁模块；
(8)同步帧仲裁：
在侦听到通道清空信号拉高后，暂停其他业务的发送，等待同步帧的到来，将同步帧发送到TTE交换机的网口。
本发明的另一目的在于提供一种TTE交换机，所述TTE交换机安装有所述TTE交换机中AS6802同步帧透明传输系统。
结合上述的所有技术方案，本发明所具备的优点及积极效果为：本发明提供的TTE交换机中AS6802同步帧透明传输系统及方法，按照美国机动车工程学会SAEAS6802标准在时间触发以太网(Time-Triggered Ethernet，TTE)交换机中实现同步客户端(SynchronousClient，SC)功能的方法，用于TTE网络的大规模集成，能够在高精度、高可靠性的大规模时间触发以太网中实现同步帧低时延的透明传输。与现有技术相比，本发明还具有以下优点：
第一，本发明的交换机的级联口支持可配置，可以通过离线配置或是CPU加载配置交换机的任意端口作为级联口，而不是通过识别同步帧的目的地址决定交换机接收到的同步帧是广播还是单播，避免了无法适配不同终端系统的问题，无需知道与之相连的任意终端系统的目的地址即可获知收到的同步帧该透明传输到交换机的哪些端口；并且该TTE交换机同样可以根据级联口标识位识别来自配置为压缩主机的交换机的同步帧。
第二，由于本发明的同步帧透传管理模块在收到帧解析拆解的帧信息时立即开始同步帧的透明传输，没有增加其他任何不必要的传输时延，避免了现有技术中同步帧经过交换平面时额外产生的转发时延；并且同步帧的传输优先级最高，在传输之前就已经清空传输通道，避免因交换机里的其他以太网业务打断或是迟滞同步帧的传输，使本发明的同步帧在交换机的滞留时间大大减小，从而使整个系统的同步帧的最大传输时延大大减小，时间触发以太网的时间触发业务的可用带宽大为增加。
第三，由于本发明对帧信息进行了缓存，因此避免了多个非级联端口同时收到同步帧时同时单播到级联端口造成的数据丢失；并且帧信息缓存管理模块生成了多组帧信息缓存寄存器，因此支持交换机的多级级联同步帧的透明传输，避免了多级级联时非级联端口连续收到多个同步帧造成的端口堵塞，从而避免因此导致的同步帧的丢失。
第四，本发明的方法在透明传输同步帧时，新合成同步帧的透明时钟值为，发送时间点与接收时间点的差值加上交换机接收到的透明时钟值的和值，再加上离线测量的交换机接口的时延以及输入分流模块和输出仲裁模块的滞留时延的和值，将同步帧在交换机的所有时延都体现到了新的同步帧的透明时钟值里，因此大大提高了整个系统的时钟同步精度。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图做简单的介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的TTE交换机中AS6802同步帧透明传输方法流程图。
图2是本发明实施例提供的TTE交换机中AS6802同步帧透明传输方法原理图。
图3是本发明实施例提供的TTE交换机中AS6802同步帧透明传输系统结构原理图。
图4是本发明证明部分提供的接收先入先出队列FIFO模块获取正确的AS6802同步帧并缓存的仿真波形图。
图5是本发明证明部分提供的帧解析模块对AS6802同步帧进行拆帧的仿真波形图。
图6是本发明证明部分提供的接收侦听模块获取接收时间点的仿真波形图。
图7是本发明证明部分提供的帧信息缓存管理模块对帧信息及接收时间点进行缓存的仿真波形图。
图8是本发明证明部分提供的同步帧透传管理模块读取帧信息及接收时间点并合成新的AS6802同步帧的仿真波形图。
图9是本发明证明部分提供的发送先入先出队列FIFO模块对新的AS6802同步帧进行缓存并发送的仿真波形图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
针对现有技术存在的问题，本发明提供了一种TTE交换机中AS6802同步帧透明传输系统及方法，下面结合附图对本发明作详细的描述。
如图1所示，本发明实施例提供的TTE交换机中AS6802同步帧透明传输方法包括以下步骤：
S101，配置TTE交换机端口的级联口标志位的状态；
S102，接收先入先出队列FIFO模块获取正确的AS6802同步帧并缓存；
S103，帧解析模块对AS6802同步帧进行拆帧；
S104，接收侦听模块获取接收时间点；
S105，帧信息缓存管理模块对帧信息及接收时间点进行缓存；
S106，同步帧透传管理模块读取帧信息及接收时间点并合成新的AS6802同步帧；
S107，发送先入先出队列FIFO模块对新的AS6802同步帧进行缓存并发送；
S108，TTE交换机的输出仲裁模块对以太网帧进行仲裁并发送。
本发明实施例提供的TTE交换机中AS6802同步帧透明传输方法原理图如图2所示。
如图3所示，本发明实施例提供的TTE交换机中AS6802同步帧透明传输系统包括：接收先入先出队列FIFO模块1，接收侦听模块2，帧解析模块3，帧信息缓存管理模块4，同步帧透传管理模块5，发送先入先出队列FIFO模块6；所述接收先入先出队列FIFO模块1输入端与外部输入分流模块输出端相连；接收先入先出队列FIFO模块1输出端与帧解析模块2输入端以及接收侦听模块3输入端相连；帧解析模块3输出端与帧信息缓存管理模块4输入端相连；接收侦听模块2输出端与帧信息缓存管理模块4输入端相连；帧信息缓存管理模块4输出端与同步帧透传管理模块5输入端相连；同步帧透传管理模块5输出端与发送先入先出队列FIFO模块6输入端相连；发送先入先出队列FIFO模块输出端6与外部输出仲裁模块输入端相连。
所述外部输入分流模块，用于将交换机接收到的以太网帧中同步帧分流到接收先入先出队列FIFO模块1，其中同步帧为AS6802标准用于时钟同步的以太网帧；
所述接收先入先出队列FIFO模块1，用于将接收的同步帧数据，缓存至先入先出队列FIFO中；
所述接收侦听模块2，用于侦听帧解析模块3读出先入先出队列FIFO中的同步帧数据的首字节的时刻，得到接收时间点；
所述帧解析模块3，用于将读出的每一帧同步帧数据进行拆帧，获取拆解后同步帧中的所有帧信息，包括：目的地址、源地址、整合周期、成员向量、同步优先级、同步域、同步帧类型以及透明时钟值，其中同步帧类型包括：冷启动帧、冷启动应答帧以及集成帧；
所述帧信息缓存管理模块4，用于将帧解析模块3拆解得到的所有帧信息以及接收侦听模块2得到的接收时间点缓存到寄存器；
所述同步帧透传管理模块5，用于读出帧信息缓存管理模块4的寄存器的帧信息合成新的同步帧，新的同步帧的帧信息除了透明时钟值其余全部为读取的帧信息，新的同步帧的透明时钟值为，同步帧从该模块发出至发送先入先出队列FIFO模块6时的发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，再加上离线测量的交换机接口的时延以及输出分流模块和输出仲裁模块的滞留时延的和值，其中发送时间点为，新的同步帧在该模块发出时本地时间轴的时刻点；然后识别级联口标识位，若级联口标识位为有效状态，则将新合成的同步帧广播到所有非级联口的发送先入先出队列FIFO模块6，否则将新合成的同步帧单播到级联口的发送先入先出队列FIFO模块6；
所述发送先入先出队列FIFO模块6，用于把同步帧发送给外部输出仲裁模块之前拉高通道清空信号，清空同步帧所需的传输通道，然后把同步帧发送到外部输出仲裁模块；
所述外部输出仲裁模块，用于将交换机内的不同来源的以太网帧汇聚成一路，发送到交换机的网口，并保证同步帧传输的最高优先级。
下面结合实施例对本发明的技术方案作进一步的描述。
实施例1
本发明目的在于针对已有技术的不足，提供一种TTE交换机中AS6802同步帧透明传输的装置及方法。
为了实现上述目的，本发明的思路是：可编程逻辑芯片FPGA实现一个多端口的时间触发以太网交换机，该设备主要用于TTE网络中AS6802同步帧的透明传输。对经过本交换机各个端口的同步帧进行侦听得到接收时间点，并对收到的同步帧进行帧解析，得到同步帧的所有帧信息，包括：目的地址、源地址、整合周期、成员向量、同步优先级、同步域、帧类型以及透明时钟值，将所有帧信息存入寄存器中。然后识别级联口标识位，对来自级联口的同步帧，用解析出的同步帧的帧信息合成新的同步帧，将新合成的同步帧广播到其他所有非级联口，其中新同步帧的透明时钟值为，侦听同步帧的发送得到发送时间点，根据发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，加上离线测量的交换机接口的时延以及输出分流模块和输出仲裁模块的滞留时延的和值；对来自非级联口的同步帧，根据各个级联口收到的同步帧解析出的同步帧的帧信息合成新的同步帧，将新合成的同步帧根据端口序号的大小依次单播到级联口，其中新同步帧的透明时钟值为，侦听同步帧的发送得到发送时间点，根据发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，加上离线测量的交换机接口的时延以及输出分流模块和输出仲裁模块的滞留时延的和值。
为了实现上述目的，本发明的装置包括接收先入先出队列FIFO模块，接收侦听模块，帧解析模块，帧信息缓存管理模块，同步帧透传管理模块，发送先入先出队列FIFO模块；所述接收先入先出队列FIFO模块输入端与外部输入分流模块输出端相连；接收先入先出队列FIFO模块输出端与帧解析模块输入端以及接收侦听模块输入端相连；帧解析模块输出端与帧信息缓存管理模块输入端相连；接收侦听模块输出端与帧信息缓存管理模块输入端相连；帧信息缓存管理模块输出端与同步帧透传管理模块输入端相连；同步帧透传管理模块输出端与发送先入先出队列FIFO模块输入端相连；发送先入先出队列FIFO模块输出端与外部输出仲裁模块输入端相连。其中，
所述外部输入分流模块，用于将交换机接收到的以太网帧中同步帧分流到接收先入先出队列FIFO模块；
所述接收先入先出队列FIFO模块，用于将接收的同步帧数据，缓存入先入先出队列FIFO中；
所述接收侦听模块，用于侦听帧解析模块读出接收先入先出队列FIFO中的同步帧数据的首字节的时刻，得到接收时间点；
所述帧解析模块，用于将读出的每一帧同步帧数据进行拆帧，获取拆解后同步帧中的所有帧信息；
所述帧信息缓存管理模块，用于将帧解析模块拆解得到的所有帧信息以及接收侦听模块得到的接收时间点缓存到寄存器；
所述同步帧透传管理模块，用于读出帧信息缓存管理模块的寄存器的帧信息合成新的同步帧，新的同步帧的透明时钟值为，该模块发送给发送先入先出队列FIFO模块时的发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，加上离线测量的交换机接口的时延以及输出分流模块和输出仲裁模块的滞留时延的和值，其中发送时间点为，新的同步帧在该模块发出时本地时间轴的时刻点；然后识别级联口标识位，若级联口标识位为有效状态，则将新合成的同步帧广播到所有非级联口的发送先入先出队列FIFO模块，否则将新合成的同步帧单播到级联口的发送先入先出队列FIFO模块；
所述发送先入先出队列FIFO模块，用于把同步帧发送给外部输出仲裁模块之前拉高通道清空信号，清空同步帧所需的传输通道，然后把同步帧发送到外部输出仲裁模块；
所述外部输出仲裁模块，用于将交换机内的不同来源的以太网帧汇聚成一路，发送到交换机的网口，并保证同步帧传输的最高优先级。
如图2所示，本发明的方法使用TTE交换机中AS6802同步帧透明传输的装置，在高精度、高可靠性的大规模时间触发以太网中实现同步帧低时延的透明传输，其具体步骤包括如下：
(1)同步帧分流：
TTE交换机的输入分流模块将收到的帧类型为“0x891d”的以太网帧发送至接收先入先出队列FIFO模块中；
(2)同步帧缓存：
将接收的同步帧数据，缓存到先入先出队列FIFO中；
(3)侦听接收时间以及帧解析：
(3a)读出先入先出队列FIFO中的同步帧数据，侦听所读出的同步帧首字节的本地时间轴的时刻，将其作为接收时间点；
(3b)将读出的每一帧同步帧数据进行拆帧，获取拆解后同步帧中的帧信息；
(4)帧信息以及接收时间点缓存管理：
(4a)将帧解析模块拆解的同步帧信息和接收时间点存入对应的寄存器中；
(4b)当存在多级级联时，同一个端口需要缓存多个同步帧，此时，将连续收到的同步帧信息以及接收时间点依次循环存入生成的多组寄存器中；
(5)同步帧透传管理模块是否空闲：
当透传完成信号有效时，将缓存的第一组帧信息发送到同步帧透传管理模块，并在再次侦听到透传完成信号有效时，依次将后面缓存的帧信息发送到同步帧透传管理模块，直至缓存的所有组帧信息发送完成；
(6)同步帧合成：
(6a)同步帧透传管理模块根据各端口序号的大小按照从小到大的顺序依次读取对应序号端口的同步帧信息，然后根据同步帧信息合成新的同步帧，新的同步帧的帧信息除了透明时钟值其余全部为读取的帧信息，新的同步帧的透明时钟值为，同步帧从该模块发出至发送先入先出队列FIFO模块时的发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，加上离线测量的交换机接口的时延以及输出分流模块和输出仲裁模块的滞留时延的和值，其中发送时间点为，新的同步帧在该模块发出时本地时间轴的时刻点；
(6b)识别级联口标识位，若其为有效状态，则将新合成的同步帧广播到其他全部非级联端口的发送先入先出队列FIFO模块，否则将新合成的同步帧单播到级联口标识位为有效状态的端口的发送先入先出队列FIFO模块；
(7)同步帧发送：
(7a)将需要的发送的同步帧缓存入先入先出队列FIFO，并同时拉高通道清除信号，为同步帧的发送清空传输通道；
(7b)在通道清空信号拉高后的十二个时钟周期之后，将同步帧发送至外部输出仲裁模块；
(8)同步帧仲裁：
在侦听到通道清空信号拉高后，暂停其他业务的发送，等待同步帧的到来，将同步帧发送到TTE交换机的网口。
实施例2
本发明实施例提供的TTE交换机中AS6802同步帧的透明传输方法，包括如下步骤：
(1)配置TTE交换机端口的级联口标志位的状态：
设TTE交换机包括P个端口，其中一个端口为级联端口，其余P-1个端口为非级联端口，级联端口的标识位为有效状态，非级联端口的标志位为无效状态，其中P≥2；
(2)接收先入先出队列FIFO模块获取正确的AS6802同步帧并缓存：
(2a)同步帧接收模块接收TTE交换机输入分流模块所输出的N个连续的AS6802同步帧A，A＝{Ai}，其中Ai表示第i个AS6802同步帧，i∈[1,N]，N≥2；
(2b)循环冗余校验模块对同步帧接收模块所接收的每个Ai是否存在循环冗余校验错误进行判断，若是，丢弃存在循环冗余校验错误的AS6802同步帧，否则将正确的AS6802同步帧发送至先入先出队列FIFO模块；
(2c)先入先出队列FIFO模块对正确的AS6802同步帧进行缓存；
(3)帧解析模块对AS6802同步帧进行拆帧：
帧解析模块读取接收先入先出队列FIFO模块所缓存的AS6802同步帧，并按照AS6802协议控制帧格式对每个AS6802同步帧进行拆帧，得到包括目的地址、源地址、整合周期、成员向量、同步优先级、同步域、同步帧类型及透明时钟值Tclk的帧信息；
(4)接收侦听模块获取接收时间点：
接收侦听模块对帧解析模块读取接收先入先出队列FIFO模块中所缓存的AS6802同步帧的时间点Tre进行侦听，将Tre作为接收时间点；
(5)帧信息缓存管理模块对帧信息及接收时间点进行缓存：
帧信息缓存管理模块对帧解析模块拆帧获取的AS6802同步帧的帧信息，以及接收侦听模块侦听的接收AS6802同步帧的时间点Tre进行缓存；
(6)同步帧透传管理模块读取帧信息及接收时间点并合成新的AS6802同步帧：所述同步帧透传管理模块，包括数据读取模块和同步帧合成模块，其中数据读取模块，用于根据TTE交换机的级联口标识位，以及同步帧合成模块的透传完成信号，读出对应端口的帧信息缓存管理模块所缓存的帧信息及时间点；同步帧合成模块，用于根据读出的帧信息缓存管理模块所缓存的帧信息及时间点合成新的AS6802同步帧并发送；
(6a)数据读取模块
识别该模块对应的端口的级联口标识位，若其为有效状态，则在透传完成信号使能时，根据级联口标识位为无效状态的各端口序号的大小按照从小到大的顺序依次读取对应序号端口的帧信息缓存管理模块所缓存的帧信息及接收时间点；否则，在透传完成信号使能时，读取级联口标识位为有效状态的端口对应的帧信息缓存管理模块所缓存的帧信息及接收时间点；
(6b)同步帧合成模块根据读出的帧信息按照AS6802协议控制帧格式合成新的AS6802同步帧并发送，新的AS6802同步帧的帧信息除了透明时钟值为根据接收时间点计算得到之外，其余全部为读取的帧信息；
(7)发送先入先出队列FIFO模块对新的AS6802同步帧进行缓存并发送：
(7a)同步帧接收模块接收同步帧透传管理模块所输出的M个新的AS6802同步帧B，B＝{Bj}；其中Bj表示第j个AS6802同步帧，j∈[1,M]，M≥1；
(7b)先入先出队列FIFO模块缓存同步帧接收模块接收的每个新的AS6802同步帧Bj，并在每次开始缓存时拉高一次通道清空信号；
(7c)同步帧发送模块在通道清空信号拉高后等待十二个时钟周期，然后将先入先出队列FIFO模块所缓存的新的AS6802同步帧发送至TTE交换机的输出仲裁模块；
(8)TTE交换机的输出仲裁模块对以太网帧进行仲裁并发送：
TTE交换机的输出仲裁模块在侦听到发送先入先出队列FIFO模块输出的通道清空信号拉高时，暂停其他类型以太网帧的发送，等待接收新的AS6802同步帧，然后将新的AS6802同步帧发送到TTE交换机的端口。
本发明实施例提供的步骤(1)中，所述的TTE交换机级联端口是指与配置为AS6802标准中压缩主机的TTE交换机相连的端口，或者通过其他TTE交换机与配置为AS6802标准中压缩主机的TTE交换机相连的端口。
本发明实施例提供的步骤(2b)中，所述的循环冗余校验模块对同步帧接收模块所接收的每个Ai是否存在循环冗余校验错误进行判断，采用IEEE802.3标准CRC32的校验算法实现。
本发明实施例提供的步骤(6a)中，所述的透传完成信号是指同步帧透传管理模块中的同步帧合成模块合成完新的AS6802同步帧等待十二个时钟周期后使能的标志信号。
本发明实施例提供的步骤(6b)中，所述的新的AS6802同步帧的透明时钟值Tc'lk，计算公式为：
Tc'lk＝Tse-Tre+Tclk+Dphy+Ddelay
其中，Tse表示合成新的AS6802同步帧的第一个字节时的时间点，Tre表示读出的接收时间点，Tclk表示读出的透明时钟值，Dphy表示离线测量的交换机接口的时延，Ddelay表示AS6802同步帧在交换机的输入分流模块和输出仲裁模块的滞留时延。
接收先入先出队列FIFO模块获取正确的AS6802同步帧并缓存的仿真波形如图4所示：
第一步，同步帧接收模块接收TTE交换机输入分流模块所输出的N个连续的AS6802同步帧；
第二步，循环冗余校验模块对同步帧接收模块所接收的每个同步帧是否存在循环冗余校验错误进行判断；
第三步，先入先出队列FIFO模块对正确的AS6802同步帧进行缓存。
帧解析模块对AS6802同步帧进行拆帧的仿真波形如图5所示：
第一步，帧解析模块读取接收先入先出队列FIFO模块所缓存的AS6802同步帧；
第二步，按照AS6802协议控制帧格式对每个AS6802同步帧进行拆帧，得到包括目的地址、源地址、整合周期、成员向量、同步优先级、同步域、同步帧类型及透明时钟值在内的帧信息。
接收侦听模块获取接收时间点的仿真波形如图6所示：
接收侦听模块对帧解析模块读取接收先入先出队列FIFO模块中所缓存的AS6802同步帧的时间点进行侦听，将其作为接收时间点。
帧信息缓存管理模块对帧信息及接收时间点进行缓存的仿真波形如图7所示：
第一步，帧信息缓存管理模块读取帧解析模块拆帧获取的AS6802同步帧的帧信息，以及接收侦听模块侦听的接收AS6802同步帧的时间点；
第二步，缓存帧解析模块拆帧获取的AS6802同步帧的帧信息，以及接收侦听模块侦听的接收AS6802同步帧的时间点。
同步帧透传管理模块读取帧信息及接收时间点并合成新的AS6802同步帧的仿真波形如图8所示：
第一步，识别该模块对应的端口的级联口标识位，其为有效状态，在透传完成信号使能时，根据级联口标识位为无效状态的各端口序号的大小按照从小到大的顺序依次读取对应序号端口的帧信息缓存管理模块所缓存的帧信息及接收时间点；
第二步，根据读出的帧信息按照AS6802协议控制帧格式合成新的AS6802同步帧并发送。
发送先入先出队列FIFO模块对新的AS6802同步帧进行缓存并发送的仿真波形如图9所示：
第一步，同步帧接收模块接收同步帧透传管理模块所输出的M个新的AS6802同步帧；
第二步，先入先出队列FIFO模块缓存同步帧接收模块接收的每个新的AS6802同步帧，并在每次开始缓存时拉高一次通道清空信号；
第三步，同步帧发送模块在通道清空信号拉高后等待十二个时钟周期，然后将先入先出队列FIFO模块所缓存的新的AS6802同步帧发送至TTE交换机的输出仲裁模块。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用全部或部分地以计算机程序产品的形式实现，所述计算机程序产品包括一个或多个计算机指令。在计算机上加载或执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输)。所述计算机可读取存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘SolidState Disk(SSD))等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种TTE交换机中AS6802同步帧透明传输系统，其特征在于，所述TTE交换机中AS6802同步帧透明传输系统，包括与TTE交换机每个端口的输入分流模块连接的接收先入先出队列FIFO模块、接收侦听模块、帧解析模块、帧信息缓存管理模块、同步帧透传管理模块、发送先入先出队列FIFO模块，所述帧解析模块与发送先入先出队列FIFO模块之间加载有帧信息缓存管理模块和同步帧透传管理模块；
所述接收先入先出队列FIFO模块输入端与外部输入分流模块输出端相连；接收先入先出队列FIFO模块输出端与帧解析模块输入端以及接收侦听模块输入端相连；帧解析模块输出端与帧信息缓存管理模块输入端相连；接收侦听模块输出端与帧信息缓存管理模块输入端相连；帧信息缓存管理模块输出端与同步帧透传管理模块输入端相连；同步帧透传管理模块输出端与发送先入先出队列FIFO模块输入端相连；发送先入先出队列FIFO模块输出端与外部输出仲裁模块输入端相连；
所述接收先入先出队列FIFO模块，用于对TTE交换机的输入分流模块输出的多个连续AS6802同步帧进行校验，并缓存正确的AS6802同步帧；
所述帧解析模块，用于读取接收先入先出队列FIFO模块所缓存的AS6802同步帧，并对每个AS6802同步帧进行拆帧；
所述接收侦听模块，用于侦听帧解析模块读取AS6802同步帧的时间点；
所述帧信息缓存管理模块，用于对帧解析模块拆帧获取的AS6802同步帧信息，以及接收侦听模块侦听的AS6802同步帧的时间点进行缓存；
所述同步帧透传管理模块，包括数据读取模块和同步帧合成模块，其中数据读取模块，用于根据TTE交换机的级联口标识位，以及同步帧合成模块的透传完成信号，读出对应端口的帧信息缓存管理模块所缓存的帧信息及时间点；同步帧合成模块，用于根据读出的帧信息缓存管理模块所缓存的帧信息及时间点合成新的AS6802同步帧并发送；
所述发送先入先出队列FIFO模块，用于对同步帧透传管理模块发送的新的AS6802同步帧进行缓存，同时发送至TTE交换机的外部输出仲裁模块；
所述外部输出仲裁模块，用于将交换机内的不同来源的以太网帧汇聚成一路，发送到交换机的网口，并保证同步帧传输的最高优先级。
2.如权利要求1所述的TTE交换机中AS6802同步帧透明传输系统，其特征在于，所述接收先入先出队列FIFO模块，包括同步帧接收模块、循环冗余校验模块和先入先出队列FIFO模块；
同步帧接收模块，用于接收TTE交换机输入分流模块所输出的多个连续AS6802同步帧；
循环冗余校验模块，用于对同步帧接收模块所接收的AS6802同步帧进行循环冗余校验；
先入先出队列FIFO模块，用于对循环冗余校验模块校验结果中正确的AS6802同步帧进行缓存。
3.如权利要求1所述的TTE交换机中AS6802同步帧透明传输系统，其特征在于，所述发送先入先出队列FIFO模块，包括同步帧接收模块、先入先出队列FIFO模块和同步帧发送模块；
同步帧接收模块，用于接收一个或多个AS6802同步帧；
先入先出队列FIFO模块，用于缓存接收到的AS6802同步帧；
同步帧发送模块，用于把AS6802同步帧发送出去。
4.如权利要求1所述的TTE交换机中AS6802同步帧透明传输系统，其特征在于，所述同步帧透传管理模块，用于读出帧信息缓存管理模块的寄存器的帧信息及时间点合成新的AS6802同步帧，新的同步帧的透明时钟值为，该模块发送给发送先入先出队列FIFO模块时的发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，加上离线测量的交换机接口的时延以及输出仲裁模块的滞留时延的和值，其中发送时间点为，新的同步帧在该模块发出时本地时间轴的时刻点；然后识别级联口标识位，若级联口标识位为有效状态，则将新合成的同步帧广播到所有非级联口的发送先入先出队列FIFO模块，否则将新合成的同步帧单播到级联口的发送先入先出队列FIFO模块。
5.一种运行权利要求1～4任意一项所述TTE交换机中AS6802同步帧透明传输系统的TTE交换机中AS6802同步帧透明传输方法，其特征在于，所述TTE交换机中AS6802同步帧透明传输方法包括：
可编程逻辑芯片FPGA实现一个多端口的时间触发以太网交换机，以太网交换机用于TTE网络中AS6802同步帧的透明传输；对经过以太网交换机各个端口的同步帧进行侦听得到接收时间点，并对收到的同步帧进行帧解析，得到同步帧的所有帧信息，将所有帧信息存入寄存器中；其中，所述所有帧信息包括：目的地址、源地址、整合周期、成员向量、同步优先级、同步域、帧类型以及透明时钟值；
识别级联口标识位，对来自级联口的同步帧，用解析出的同步帧的帧信息合成新的同步帧，将新合成的同步帧广播到其他所有非级联口，其中新同步帧的透明时钟值为，侦听同步帧的发送得到发送时间点，根据发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，加上离线测量的交换机接口的时延以及输出仲裁模块的滞留时延的和值；
对来自非级联口的同步帧，根据各个级联口收到的同步帧解析出的同步帧的帧信息合成新的同步帧，将新合成的同步帧根据端口序号的大小依次单播到级联口，其中新同步帧的透明时钟值为，侦听同步帧的发送得到发送时间点，根据发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，加上离线测量的交换机接口的时延以及输出仲裁模块的滞留时延的和值。
6.如权利要求5所述的TTE交换机中AS6802同步帧透明传输方法，其特征在于，所述TTE交换机中AS6802同步帧透明传输方法包括以下步骤：
步骤一，配置TTE交换机端口的级联口标志位的状态，包括：
设TTE交换机包括P个端口，其中一个端口为级联端口，其余P-1个端口为非级联端口，级联端口的标识位为有效状态，非级联端口的标志位为无效状态；其中，P≥2；TTE交换机级联端口是指与配置为AS6802标准中压缩主机的TTE交换机相连的端口，或者通过其他TTE交换机与配置为AS6802标准中压缩主机的TTE交换机相连的端口；
步骤二，接收先入先出队列FIFO模块获取正确的AS6802同步帧并缓存，包括：
(1)同步帧接收模块接收TTE交换机输入分流模块所输出的N个连续的AS6802同步帧A，A＝{Ai}；其中，Ai表示第i个AS6802同步帧，i∈[1,N]，N≥2；
(2)循环冗余校验模块对同步帧接收模块所接收的每个Ai是否存在循环冗余校验错误进行判断；若是，丢弃存在循环冗余校验错误的AS6802同步帧，否则将正确的AS6802同步帧发送至先入先出队列FIFO模块；循环冗余校验模块对同步帧接收模块所接收的每个Ai是否存在循环冗余校验错误进行判断，采用IEEE802.3标准CRC32的校验算法实现；
(3)先入先出队列FIFO模块对正确的AS6802同步帧进行缓存；
步骤三，帧解析模块对AS6802同步帧进行拆帧，包括：帧解析模块读取接收先入先出队列FIFO模块所缓存的AS6802同步帧，并按照AS6802协议控制帧格式对每个AS6802同步帧进行拆帧，得到包括目的地址、源地址、整合周期、成员向量、同步优先级、同步域、同步帧类型及透明时钟值Tclk在内的帧信息；
步骤四，接收侦听模块获取接收时间点，包括：接收侦听模块对帧解析模块读取接收先入先出队列FIFO模块中所缓存的AS6802同步帧的时间点Tre进行侦听，将Tre作为接收时间点；
步骤五，帧信息缓存管理模块对帧信息及接收时间点进行缓存，包括：帧信息缓存管理模块对帧解析模块拆帧获取的AS6802同步帧的帧信息，以及接收侦听模块侦听的接收AS6802同步帧的时间点Tre进行缓存；
步骤六，同步帧透传管理模块读取帧信息及接收时间点并合成新的AS6802同步帧；
步骤七，发送先入先出队列FIFO模块对新的AS6802同步帧进行缓存并发送；
步骤八，TTE交换机的输出仲裁模块对以太网帧进行仲裁并发送，包括：TTE交换机的输出仲裁模块在侦听到发送先入先出队列FIFO模块输出的通道清空信号拉高时，暂停其他类型以太网帧的发送，等待接收新的AS6802同步帧，然后将新的AS6802同步帧发送到TTE交换机的端口。
7.如权利要求6所述的TTE交换机中AS6802同步帧透明传输方法，其特征在于，步骤六中，所述同步帧透传管理模块读取帧信息及接收时间点并合成新的AS6802同步帧，包括：
(1)数据读取模块：识别该模块对应的端口的级联口标识位，若其为有效状态，则在透传完成信号使能时，根据级联口标识位为无效状态的各端口序号的大小按照从小到大的顺序依次读取对应序号端口的帧信息缓存管理模块所缓存的帧信息及接收时间点；否则，在透传完成信号使能时，读取级联口标识位为有效状态的端口对应的帧信息缓存管理模块所缓存的帧信息及接收时间点；透传完成信号是指同步帧透传管理模块中的同步帧合成模块合成完新的AS6802同步帧等待十二个时钟周期后使能的标志信号；
(2)同步帧合成模块根据读出的帧信息按照AS6802协议控制帧格式合成新的AS6802同步帧并发送，新的AS6802同步帧的帧信息除透明时钟值为根据接收时间点计算得到之外，其余全部为读取的帧信息；新的AS6802同步帧的透明时钟值T′clk的计算公式为：
Tc'lk＝Tse-Tre+Tclk+Dphy+Ddelay；
其中，Tse表示合成新的AS6802同步帧的第一个字节时的时间点，Tre表示读出的接收时间点，Tclk表示读出的透明时钟值，Dphy表示离线测量的交换机接口的时延，Ddelay表示AS6802同步帧在交换机的输出仲裁模块的滞留时延。
8.如权利要求6所述的TTE交换机中AS6802同步帧透明传输方法，其特征在于，步骤七中，所述发送先入先出队列FIFO模块对新的AS6802同步帧进行缓存并发送，包括：
(1)同步帧接收模块接收同步帧透传管理模块所输出的M个新的AS6802同步帧B，B＝{Bj}；其中，Bj表示第j个AS6802同步帧，j∈[1,M]，M≥1；
(2)先入先出队列FIFO模块缓存同步帧接收模块接收的每个新的AS6802同步帧Bj，并在每次开始缓存时拉高一次通道清空信号；
(3)同步帧发送模块在通道清空信号拉高后等待十二个时钟周期，然后将先入先出队列FIFO模块所缓存的新的AS6802同步帧发送至TTE交换机的输出仲裁模块。
9.如权利要求6所述的TTE交换机中AS6802同步帧透明传输方法，其特征在于，所述TTE交换机中AS6802同步帧透明传输方法，还包括：
(1)同步帧分流：
TTE交换机的输入分流模块将收到的帧类型为“0x891d”的以太网帧发送至接收先入先出队列FIFO模块中；
(2)同步帧缓存：
将接收的同步帧数据，缓存到先入先出队列FIFO中；
(3)侦听接收时间以及帧解析：
(3a)读出先入先出队列FIFO中的同步帧数据，侦听所读出的同步帧首字节的本地时间轴的时刻，将其作为接收时间点；
(3b)将读出的每一帧同步帧数据进行拆帧，获取拆解后同步帧中的帧信息；
(4)帧信息以及接收时间点缓存管理：
(4a)将帧解析模块拆解的同步帧信息和接收时间点存入对应的寄存器中；
(4b)当存在多级级联时，同一个端口需要缓存多个同步帧，此时，将连续收到的同步帧信息以及接收时间点依次循环存入生成的多组寄存器中；
(5)同步帧透传管理模块是否空闲：
当透传完成信号有效时，将缓存的第一组帧信息发送到同步帧透传管理模块，并在再次侦听到透传完成信号有效时，依次将后面缓存的帧信息发送到同步帧透传管理模块，直至缓存的所有组帧信息发送完成；
(6)同步帧合成：
(6a)同步帧透传管理模块根据各端口序号的大小按照从小到大的顺序依次读取对应序号端口的同步帧信息，然后根据同步帧信息合成新的同步帧，新的同步帧的帧信息除了透明时钟值其余全部为读取的帧信息，新的同步帧的透明时钟值为，同步帧从该模块发出至发送先入先出队列FIFO模块时的发送时间点与接收时间点的差值加上拆帧时得到的透明时钟值的和值，加上离线测量的交换机接口的时延以及输出仲裁模块的滞留时延的和值，其中发送时间点为，新的同步帧在该模块发出时本地时间轴的时刻点；
(6b)识别级联口标识位，若其为有效状态，则将新合成的同步帧广播到其他全部非级联端口的发送先入先出队列FIFO模块，否则将新合成的同步帧单播到级联口标识位为有效状态的端口的发送先入先出队列FIFO模块；
(7)同步帧发送：
(7a)将需要发送的同步帧缓存入先入先出队列FIFO，并同时拉高通道清除信号，为同步帧的发送清空传输通道；
(7b)在通道清空信号拉高后的十二个时钟周期之后，将同步帧发送至外部输出仲裁模块；
(8)同步帧仲裁：
在侦听到通道清空信号拉高后，暂停其他业务的发送，等待同步帧的到来，将同步帧发送到TTE交换机的网口。
10.一种TTE交换机，其特征在于，所述TTE交换机安装有权利要求1～4任意一项所述TTE交换机中AS6802同步帧透明传输系统。
CN202110245840.4A 2021-03-05 2021-03-05 Tte交换机中as6802同步帧透明传输系统及方法 Active CN113114590B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110245840.4A CN113114590B (zh) 2021-03-05 2021-03-05 Tte交换机中as6802同步帧透明传输系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110245840.4A CN113114590B (zh) 2021-03-05 2021-03-05 Tte交换机中as6802同步帧透明传输系统及方法

Publications (2)

Publication Number Publication Date
CN113114590A CN113114590A (zh) 2021-07-13
CN113114590B true CN113114590B (zh) 2022-07-26

Family

ID=76710980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110245840.4A Active CN113114590B (zh) 2021-03-05 2021-03-05 Tte交换机中as6802同步帧透明传输系统及方法

Country Status (1)

Country Link
CN (1) CN113114590B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114006853B (zh) * 2021-11-12 2022-12-27 西安云维智联科技有限公司 一种tte网络交换机时钟同步测试方法
CN114448914B (zh) * 2021-12-29 2024-01-19 中国航空工业集团公司西安航空计算技术研究所 基于双fpga的tt数据交换执行监控的系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108712289A (zh) * 2018-05-24 2018-10-26 西安电子科技大学 采用硬件实现的tte端系统网络管理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744470A (zh) * 2004-09-02 2006-03-08 华为技术有限公司 光网络承载异步传输模式业务的方法及装置
JP5356865B2 (ja) * 2009-03-04 2013-12-04 富士通株式会社 光伝送装置及び光伝送方法
US8634305B2 (en) * 2011-09-02 2014-01-21 Honeywell International Inc. Time triggered ethernet system testing means and method
US9769082B2 (en) * 2015-04-01 2017-09-19 Honeywell International Inc. System and method for network bandwidth, buffers and timing management using hybrid scheduling of traffic with different priorities and guarantees
EP3217614B1 (en) * 2016-03-09 2018-09-19 Mitsubishi Electric R&D Centre Europe B.V. Multiplexing method for scheduled frames in an ethernet switch
CN107819539B (zh) * 2017-11-17 2019-04-19 西安电子科技大学 一种实现时间触发以太网端系统的装置及方法
CN108429595B (zh) * 2018-01-21 2019-06-21 西安电子科技大学 基于as6802标准的交换设备时钟同步装置及方法
CN108833366B (zh) * 2018-05-24 2020-10-23 西安电子科技大学 基于as6802协议的控制帧压缩方法
CN111083776B (zh) * 2019-12-05 2021-09-03 西安电子科技大学 基于1588和as6802协议的tte时间同步方法
CN111800213B (zh) * 2020-06-19 2021-10-26 西安电子科技大学 面向高速tte级联网络1588同步方法、系统、装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108712289A (zh) * 2018-05-24 2018-10-26 西安电子科技大学 采用硬件实现的tte端系统网络管理装置

Also Published As

Publication number Publication date
CN113114590A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
US6625675B2 (en) Processor for determining physical lane skew order
US8718065B2 (en) Transmission using multiple physical interface
US6539488B1 (en) System with a plurality of media access control circuits with a shared memory for storing data and synchronizing data from a clock domain to a host clock domain
US9582440B2 (en) Credit based low-latency arbitration with data transfer
CN113114590B (zh) Tte交换机中as6802同步帧透明传输系统及方法
US20020118692A1 (en) Ensuring proper packet ordering in a cut-through and early-forwarding network switch
US20090319714A1 (en) System and method for transmitting data packets in a computer system having a memory hub architecture
JPH08265270A (ja) 転送路割り当てシステム
WO2015131626A1 (zh) 用于网络设备的时间同步方法、装置及时间同步服务器
EP3058684B1 (en) Network interface
US6195334B1 (en) Apparatus and method for terminating a data transfer in a network switch in response to a detected collision
CN108614792B (zh) 1394事务层数据包存储管理方法及电路
CN109547157B (zh) 一种支持时间触发以太网的万兆网络控制器及控制方法
WO2013177854A1 (zh) 一种多核处理器的核间通信装置及方法
CN112653638B (zh) 一种多路中频与基带高速交换路由的装置及其通信方法
WO2007091128A1 (en) A method for exchanging information with physical layer component registers
EP1971923B1 (en) Method for managing under-runs and a device having under-run management capabilities
US8555104B2 (en) Frequency adapter utilized in high-speed internal buses
CN113132231B (zh) 一种支持时间片搬移的tte交换系统、方法及应用
US9906468B2 (en) Packet traffic control in a network processor
US7152132B2 (en) Method and apparatus for improving buffer utilization in communication networks
CN110213118B (zh) 一种fc网络系统及其流量控制方法
CN111193650B (zh) 一种基于sae as5643标准的节点收发控制装置
CN113473267A (zh) 数据传输方法、装置及通信装置
US20030152073A1 (en) Inbound data stream controller with pre-recognition of frame sequence

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant