JP5356865B2 - 光伝送装置及び光伝送方法 - Google Patents
光伝送装置及び光伝送方法 Download PDFInfo
- Publication number
- JP5356865B2 JP5356865B2 JP2009050847A JP2009050847A JP5356865B2 JP 5356865 B2 JP5356865 B2 JP 5356865B2 JP 2009050847 A JP2009050847 A JP 2009050847A JP 2009050847 A JP2009050847 A JP 2009050847A JP 5356865 B2 JP5356865 B2 JP 5356865B2
- Authority
- JP
- Japan
- Prior art keywords
- stm
- frame
- unit
- mapping
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
図1はSONET/SDHネットワークとWDMネットワークとの関係を示す概略図である。図2は本実施形態に係る光伝送装置の概略構成を示すブロック図、図3は図2に示すクロック生成部の内部構成の一例を示すブロック図、図4は図2に示す光伝送装置の一例を示すブロック図である。図5(a)はOC3/STM-1、OC12/STM-4又はOC48/STM-16からOTU2へのマッピングスキーム図、図5(b)はOC3/STM-1、OC12/STM-4又はOC48/STM-16のOTU2への非同期多重方式を説明するための説明図である。図6(a)はOPUK CBR2G5のマッピングを説明するためのフレーム構成図、図6(b)はOC3フレーム構成図、図6(c)はOC48のフレーム構成図である。図7(a)はLPFへの入力パルス波形の一例を示すタイムチャート、図7(b)はLPFへの入力パルス波形の他の例を示すタイムチャート、図7(c)はLPFへの入力パルス波形のさらに他の例を示すタイムチャートである。図8(a)はOC3/STM-1、OC12/STM-4又はOC48/STM-16からOTU3へのマッピングスキーム図、図8(b)はOC3/STM-1、OC12/STM-4又はOC48/STM-16のOTU3への非同期多重方式を説明するための説明図である。図9(a)はOC3/STM-1、OC12/STM-4、OC48/STM-16又はOC192/STM-64からOTU2へのマッピングスキーム図、図9(b)はOC3/STM-1、OC12/STM-4、OC48/STM-16又はOC192/STM-64のOTU2への非同期多重方式を説明するための説明図である。図10(a)はOC3/STM-1、OC12/STM-4、OC48/STM-16又はOC192/STM-64からOTU3へのマッピングスキーム図、図10(b)はOC3/STM-1、OC12/STM-4、OC48/STM-16又はOC192/STM-64のOTU3への非同期多重方式を説明するための説明図である。
光学モジュール部10は、第2の光/電気変換部11及びパラレル/シリアル相互変換部12を備えている。
マッピング部30は、第1のフレーマー部31及びマッパー部32を備えている。
OPUkマッピング/デマッピング部50は、スタッフマッピング部51及びデスタッフデマッピング部52を備えている。
デマッパー部41は、クロック生成部80により生成されたクロックに同期して、デスタッフデマッピング部52により抽出されたフレームから、クライアント信号に対応するOC3/STM-1、OC12/STM-4又はOC48/STM-16のフレームのオーバヘッド及びペイロードを抽出する。
なお、以下の説明においては、光伝送装置100により、OC3/STM-1、OC12/STM-4又はOC48/STM-16であるクライアント信号とOTU2信号とを、OC48/STM-16フレームを利用して、相互に変換する場合について、図4及び図5を用いて説明する。この場合には、ODU1フレームを4多重することになり、光伝送装置100は、光学モジュール部10、クロックデータ再生部20、マッピング部30、デマッピング部40及びOPUkマッピング/デマッピング部50を一対として4組備えることなる。すなわち、図2に示す光伝送装置100は、図4に示す光伝送装置100に相当する。
光伝送装置100は、クライアント信号を受信すると、第2の光/電気変換部11により電気信号に変換し、パラレル/シリアル相互変換部12によりシリアルデータに変換して、クロックデータ再生部20にシリアルデータを出力する。
クロックデータ再生部20は、シリアルデータからデータ及びクロックを抽出して、第1のフレーマー部31に出力する。
第1の光/電気変換部70は、OTU2マッピング/デマッピング部60からのOTU2フレームを光信号に変換して、WDMネットワークの伝送路に送出する。
以上により、OC3/STM-1、OC12/STM-4又はOC48/STM-16であるクライアント信号をOTU2信号に変換することができる。
光伝送装置100は、OTU2信号を受信すると、第1の光/電気変換部70により電気信号に変換して、OTU2マッピング/デマッピング部60に出力する。
以上により、OTU2信号をOC3/STM-1、OC12/STM-4又はOC48/STM-16であるクライアント信号に変換することができる。
図11は図2に示すクロック生成部の内部構成の他の例を示すブロック図、図12は図2に示すクロック生成部の内部構成のさらに他の例を示すブロック図である。図11及び図12において、図1〜図10と同じ符号は、同一又は相当部分を示し、その説明を省略する。
XO83は、装置内の基準クロックを生成し、基準クロックをSEL86に出力する水晶発振器であり、XO90と共通させてもよい。
図13(a)は図2に示す第1のフレーマー部及びマッパー部の内部構成の一例を示すブロック図、図13(b)はデマッパー部及び第2のフレーマー部の内部構成の一例を示すブロック図である。また、図14(a)はマッパー側におけるB1バイト及びB2バイトの再挿入処理を説明するための説明図、図14(b)はデマッパー側におけるB1バイト及びB2バイトの再挿入処理を説明するための説明図である。図13及び図14において、図1〜図12と同じ符号は、同一又は相当部分を示し、その説明を省略する。
第1のフレーム同期部31aは、クロックデータ再生部20からのデータのフレーム同期を取り、第1のB1/B2結果検出部31bに出力する。
マッパー部32は、タイムスロットマッピング部32aと、第1のB1/B2演算部32bと、第1のB1/B2再挿入部32cとを備えている。
第2のフレーム同期部41aは、クロック生成部80により生成されたクロックに基づき、フレーム同期を取り、第2のB1/B2結果検出部41bに出力する。
第2のB1/B2演算部42aは、タイムスロットデマッピング部41cにより抽出したオーバヘッド及びペイロードに基づき構成した、OC3/STM-1、OC12/STM-4又はOC48/STM-16のフレーム(例えば、図14(b)に示す左側のフレーム)におけるB1バイト及びB2バイトをそれぞれ演算する。なお、B1バイト及びB2バイトを演算するうえで、B1バイトの演算範囲及びB2バイトの演算範囲は、ペイロードの所定の領域にあり、ITU-Tにより標準化されている。
11 第2の光/電気変換部
12 パラレル/シリアル相互変換部
20 クロックデータ再生部
30 マッピング部
31 第1のフレーマー部
31a 第1のフレーム同期部
31b 第1のB1/B2結果検出部
32 マッパー部
32a タイムスロットマッピング部
32b 第1のB1/B2演算部
32c 第1のB1/B2再挿入部
40 デマッピング部
41 デマッパー部
41a 第2のフレーム同期部
41b 第2のB1/B2結果検出部
41c タイムスロットデマッピング部
42 第2のフレーマー部
42a 第2のB1/B2演算部
42b 第2のB1/B2再挿入部
50 OPUkマッピング/デマッピング部
51 スタッフマッピング部
52 デスタッフデマッピング部
52a ODUkデマッピング部
52b ES部
60 OTUkマッピング/デマッピング部
70 第1の光/電気変換部
80 クロック生成部
81 LPF
82 VCXO
84 クロック断検出部
85 ORゲート
86 SEL
87 分周器
88 位相比較器
100 光伝送装置
Claims (5)
- SONET/SDHネットワーク内を伝送するクライアント信号と、WDMネットワーク内を伝送するOTU2信号又はOTU3信号とを相互に変換する光伝送装置であって、
前記クライアント信号からデータ及びクロックを抽出するクロックデータ再生部と、
前記クロックに基づき、前記データのフレーム同期を取る第1のフレーマー部と、
前記データのフレームを、前記フレーム同期して、OC48/STM−16又はOC192/STM−64のフレーム構成にマッピングするマッパー部と、
前記マッパー部によりマッピングされたフレームを、基準クロックで生成されるOPU1ペイロード又はOPU2ペイロードに収容してODU1フレーム又はODU2フレームを構成するスタッフマッピング部と、
4若しくは16つの前記ODU1フレーム又は1若しくは4つの前記ODU2フレームを、基準クロックで生成されるOPU2ペイロード又はOPU3ペイロードに収容してOTU2フレーム又はOTU3フレームを構成するマッピング/デマッピング部と、
を備え、
前記第1のフレーマー部が、前記データのフレーム同期を取る第1のフレーム同期部と、前記データに対応するOC3/STM−1、OC12/STM−4又はOC48/STM−16のフレームにおけるB1バイト及びB2バイトの結果をそれぞれ検出する第1のB1/B2結果検出部とを備え、
前記マッパー部が、前記データに対応するOC3/STM−1、OC12/STM−4又はOC48/STM−16のフレームを、前記フレーム同期して、前記OC48/STM−16又はOC192/STM−64のフレーム構成にマッピングするタイムスロットマッピング部と、当該タイムスロットマッピング部によりマッピングされた、前記OC48/STM−16又はOC192/STM−64のフレームにおけるB1バイト及びB2バイトをそれぞれ演算する第1のB1/B2演算部と、前記第1のB1/B2結果検出部により検出された検出結果及び前記第1のB1/B2演算部により演算された演算結果の排他的論理和をそれぞれ演算し、前記タイムスロットマッピング部によりマッピングされた、前記OC48/STM−16又はOC192/STM−64のフレームにおけるB1バイト及びB2バイトに演算結果をそれぞれ挿入する第1のB1/B2再挿入部とを備えていることを特徴とする光伝送装置。 - 前記請求項1に記載の光伝送装置において、
前記マッピング/デマッピング部が、前記WDMネットワークからのOTU2フレーム又はOTU3フレームをデマッピングして、OPU2ペイロード又はOPU3ペイロードから4若しくは16つのODU1フレーム又は1若しくは4つのODU2フレームを抽出し、
前記マッピング/デマッピング部より抽出されたODU1フレーム又はODU2フレームをデマッピングして、OPU1ペイロード又はOPU2ペイロードからOC48/STM−16又はOC192/STM−64のフレームを抽出するデスタッフデマッピング部と、
デスタッフデマッピング部により抽出されたフレームにおけるジャスティフィケーション機能に基づき、クライアント信号に対応するクロックを生成するクロック生成部と、
前記クロック生成部により生成されたクロックに同期して、前記デスタッフデマッピング部により抽出されたフレームから、クライアント信号に対応するOC3/STM−1、OC12/STM−4又はOC48/STM−16のフレームのオーバヘッド及びペイロードを抽出するデマッパー部と、
デマッパー部により抽出したオーバヘッド及びペイロードに基づき、OC3/STM−1、OC12/STM−4又はOC48/STM−16のフレームを構成する第2のフレーマー部と、
を備えていることを特徴とする光伝送装置。 - 前記請求項2に記載の光伝送装置において、
前記デマッパー部が、前記クロック生成部により生成されたクロックに基づき、フレーム同期を取る第2のフレーム同期部と、前記デスタッフデマッピング部により抽出されたフレームにおけるB1バイト及びB2バイトの結果をそれぞれ検出する第2のB1/B2結果検出部と、前記クロック生成部により生成されたクロックに同期して、前記デスタッフデマッピング部により抽出されたフレームから、クライアント信号に対応するOC3/STM−1、OC12/STM−4又はOC48/STM−16のフレームのオーバヘッド及びペイロードを抽出するタイムスロットデマッピング部とを備え、
前記第2のフレーマー部が、前記タイムスロットデマッピング部により抽出したオーバヘッド及びペイロードに基づき構成した、OC3/STM−1、OC12/STM−4又はOC48/STM−16のフレームにおけるB1バイト及びB2バイトをそれぞれ演算する第2のB1/B2演算部と、前記第2のB1/B2結果検出部により検出された検出結果及び前記第2のB1/B2演算部により演算された演算結果の排他的論理和をそれぞれ演算し、前記OC3/STM−1、OC12/STM−4又はOC48/STM−16のフレームにおけるB1バイト及びB2バイトに演算結果をそれぞれ挿入する第2のB1/B2再挿入部とを備えていることを特徴とする光伝送装置。 - SONET/SDHネットワーク内を伝送するクライアント信号と、WDMネットワーク内を伝送するOTU2信号又はOTU3信号とを相互に変換する光伝送方法であって、
前記クライアント信号からデータ及びクロックを抽出するクロックデータ再生ステップと、
前記クロックに基づき、前記データのフレーム同期を取る第1のフレーマーステップと、
前記データのフレームを、前記フレーム同期して、OC48/STM−16又はOC192/STM−64のフレーム構成にマッピングするマッパーステップと、
前記マッパーステップによりマッピングされたフレームを、基準クロックで生成されるOPU1ペイロード又はOPU2ペイロードに収容してODU1フレーム又はODU2フレームを構成するスタッフマッピングステップと、
4若しくは16つの前記ODU1フレーム又は1若しくは4つの前記ODU2フレームを、基準クロックで生成されるOPU2ペイロード又はOPU3ペイロードに収容してOTU2フレーム又はOTU3フレームを構成するマッピング/デマッピングステップと、
を有し、
前記第1のフレーマーステップが、前記データのフレーム同期を取る第1のフレーム同期ステップと、前記データに対応するOC3/STM−1、OC12/STM−4又はOC48/STM−16のフレームにおけるB1バイト及びB2バイトの結果をそれぞれ検出する第1のB1/B2結果検出ステップとを有し、
前記マッパーステップが、前記データに対応するOC3/STM−1、OC12/STM−4又はOC48/STM−16のフレームを、前記フレーム同期して、前記OC48/STM−16又はOC192/STM−64のフレーム構成にマッピングするタイムスロットマッピングステップと、当該タイムスロットマッピングステップによりマッピングされた、前記OC48/STM−16又はOC192/STM−64のフレームにおけるB1バイト及びB2バイトをそれぞれ演算する第1のB1/B2演算ステップと、前記第1のB1/B2結果検出ステップにより検出された検出結果及び前記第1のB1/B2演算ステップにより演算された演算結果の排他的論理和をそれぞれ演算し、前記タイムスロットマッピングステップによりマッピングされた、前記OC48/STM−16又はOC192/STM−64のフレームにおけるB1バイト及びB2バイトに演算結果をそれぞれ挿入する第1のB1/B2再挿入ステップとを有することを特徴とする光伝送方法。 - 前記請求項4に記載の光伝送方法において、
前記マッピング/デマッピングステップが、前記WDMネットワークからのOTU2フレーム又はOTU3フレームをデマッピングして、OPU2ペイロード又はOPU3ペイロードから4若しくは16つのODU1フレーム又は1若しくは4つのODU2フレームを抽出し、
前記マッピング/デマッピングステップより抽出されたODU1フレーム又はODU2フレームをデマッピングして、OPU1ペイロード又はOPU2ペイロードからOC48/STM−16又はOC192/STM−64のフレームを抽出するデスタッフデマッピングステップと、
デスタッフデマッピングステップにより抽出されたフレームにおけるジャスティフィケーション機能に基づき、クライアント信号に対応するクロックを生成するクロック生成ステップと、
前記クロック生成ステップにより生成されたクロックに同期して、前記デスタッフデマッピングステップにより抽出されたフレームから、クライアント信号に対応するOC3/STM−1、OC12/STM−4又はOC48/STM−16のフレームのオーバヘッド及びペイロードを抽出するデマッパーステップと、
デマッパーステップにより抽出したオーバヘッド及びペイロードに基づき、OC3/STM−1、OC12/STM−4又はOC48/STM−16のフレームを構成する第2のフレーマーステップと、
を有することを特徴とする光伝送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009050847A JP5356865B2 (ja) | 2009-03-04 | 2009-03-04 | 光伝送装置及び光伝送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009050847A JP5356865B2 (ja) | 2009-03-04 | 2009-03-04 | 光伝送装置及び光伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010206625A JP2010206625A (ja) | 2010-09-16 |
JP5356865B2 true JP5356865B2 (ja) | 2013-12-04 |
Family
ID=42967631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009050847A Expired - Fee Related JP5356865B2 (ja) | 2009-03-04 | 2009-03-04 | 光伝送装置及び光伝送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5356865B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5428925B2 (ja) * | 2010-02-16 | 2014-02-26 | 富士通株式会社 | 情報処理装置、情報処理方法、及び、情報処理プログラム |
KR20140042448A (ko) * | 2012-09-28 | 2014-04-07 | 삼지전자 주식회사 | 이더넷 익스텐더, 클럭 동기화 방법 및 전원 공급 방법 |
WO2019167361A1 (ja) * | 2018-02-27 | 2019-09-06 | 日本電気株式会社 | 光信号受信装置、光信号受信方法、及び非一時的なコンピュータ可読媒体 |
CN113114590B (zh) * | 2021-03-05 | 2022-07-26 | 西安电子科技大学 | Tte交换机中as6802同步帧透明传输系统及方法 |
CN114157383B (zh) * | 2021-12-03 | 2023-04-28 | 安徽皖通邮电股份有限公司 | 基于FPGA的Cm时钟恢复算法、系统、存储介质及设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269911A (ja) * | 1999-03-17 | 2000-09-29 | Fujitsu Ltd | 伝送端局装置及びネットワークシステム |
JP3947417B2 (ja) * | 2002-03-20 | 2007-07-18 | 富士通株式会社 | 波長分割多重システム |
JP3875251B2 (ja) * | 2003-03-31 | 2007-01-31 | 富士通株式会社 | トランスペアレント多重化方法および装置 |
JP2007096822A (ja) * | 2005-09-29 | 2007-04-12 | Fujitsu Ltd | 信号多重化装置およびそのスタッフ制御方法 |
CN101326750B (zh) * | 2005-12-22 | 2012-06-20 | 日本电信电话株式会社 | 光传输系统及方法 |
JP2008131063A (ja) * | 2006-11-16 | 2008-06-05 | Oki Electric Ind Co Ltd | トランスペアレント伝送装置 |
JP5071963B2 (ja) * | 2007-01-17 | 2012-11-14 | 日本電信電話株式会社 | デジタル伝送システム、およびデジタル伝送方法 |
-
2009
- 2009-03-04 JP JP2009050847A patent/JP5356865B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010206625A (ja) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8699886B2 (en) | Externally synchronized optical transport network systems and associated methods | |
US8494363B2 (en) | Signal format conversion apparatus and methods | |
JP4729049B2 (ja) | 光送信器 | |
JP4878629B2 (ja) | 多重伝送システムおよび多重伝送方法 | |
JP5498290B2 (ja) | フレーム信号生成方法および装置 | |
JP2010114765A (ja) | 光伝送装置 | |
JP5068376B2 (ja) | 光ディジタル伝送システム | |
US8488622B2 (en) | Jitter control apparatus | |
JP5356865B2 (ja) | 光伝送装置及び光伝送方法 | |
US20090245292A1 (en) | Clock recovery apparatus and method | |
JPWO2009001437A1 (ja) | 光インタフェース方法及びその装置 | |
EP3396880A1 (en) | Method for mapping digital signals into an optical transport network and corresponding network element, optical telecommunications network and frame for optical telecommunications network | |
US8767802B2 (en) | Transmission device and transmission method | |
JP5408339B2 (ja) | 送信装置及び受信装置、並びに送信方法及び受信方法 | |
US9226050B2 (en) | Transmission apparatus and transmission method | |
JP5736964B2 (ja) | 伝送装置及びデータ伝送方法 | |
JP6221766B2 (ja) | 伝送装置 | |
JP2008131063A (ja) | トランスペアレント伝送装置 | |
JP4941547B2 (ja) | 光伝送装置及び光伝送方法 | |
JP5833307B2 (ja) | データ伝送システム及び光伝送装置 | |
JP2009159062A (ja) | データ伝送装置、方法、およびプログラム | |
WO2017118042A1 (zh) | 通道状态的确定方法及装置 | |
KR100927599B1 (ko) | 종속신호를 통합하는 방법 및 통합 접속보드 | |
JP5429535B2 (ja) | インターフェース回路 | |
KR100901774B1 (ko) | 동기식통신망용 전송장치 및 전송방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5356865 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |