JP2008131063A - トランスペアレント伝送装置 - Google Patents

Abstract

【課題】マルチペアレント伝送装置のクライアント信号を、ＳＤＨ／ＳＯＮＥＴフレーム等の多重化によって生成する場合に、クライアント信号のオーバーヘッド情報をマルチペアレントに伝送する。
【解決手段】
ＳＴＭ−１＃１〜ＳＴＭ−１２＃は、対応するＳＴＭ−１受信器１１０−１〜１１０−１２に入力され、マッピング部１１３で４連結の仮想コンテナＡＵ−３に収容され、ポインタ処理部１１４でＡＵポインタを付加された後、分離部１１５で非連結の４個のＡＵ−３に分離される。多重器１２０は、ＳＴＭ−１受信器１１０−１〜１１０−１２から入力した４８個の非連結ＡＵ−３を多重化することにより送信用ペイロード信号ＡＵＧ−１６を生成する。ＳＴＭ−１６送信器１３０は、ＡＵＧ−１６にオーバーヘッド情報を付加することによりＳＴＭ−１６フレームを生成して出力する。
【選択図】図１

Description

この発明は、ＳＤＨ(Synchronous Digital Hierarchy)／ＳＯＮＥＴ(Synchronous Optical Network)標準に準拠したフレームを、トランスペアレントに伝送するための、伝送装置に関する。より詳細には、この発明は、このような伝送装置の、多重・分離技術の改良に関する。

ブロードバンドの利用が急速に拡大していることに伴い、光通信ネットワークに要求される収容トラフィック容量も増大している。このような要求を満たすための技術の一つとして、波長多重技術(WDM:Wavelength Division Multiplexing)が、知られている。ＷＤＭ技術を光通信ネットワークに適用することにより、１本の光ファイバケーブルで数百Ｇｂｉｔ／ｓの高速大容量通信が可能になる。このため、多くの通信業者は、ＷＤＭ技術を用いた光通信ネットワークを導入している。

ＷＤＭ技術を採用した光通信ネットワークは、一般に、電話通信サービスや専用線サービスに加えて、イーサネット（登録商標）などのマルチ・サービスを収容している。そのため、一般的なＷＤＭ光通信ネットワークは、データ・フォーマットやプロトコル等が異なるクライアント信号を、該データ・フォーマット等を変更せずに、そのまま伝送するように構成されている。このような伝送技術は、トランスペアレント伝送と称される。トランスペアレント伝送を行う伝送装置では、一般に、デジタル・ラッパーと称されるフレーム・フォーマット技術が採用される。デジタル・ラッパーは、ＯＴＮ(Optical Transport Network)、すなわちＩＴＵ−Ｔ(International Telecommunications Union-Telecommunications Sector)勧告Ｇ．７０９で標準化されたネットワークの、ファイル・フォーマット技術である。

図９は、ＯＴＮの構造を概念的に示すブロック図である。図９に示したように、ＯＴＮ８００は、クライアント信号の伝送速度として、２．４８８３２Ｇｂｉｔ／ｓ、９．９５２３８０（すなわち、２．４８８３２×４）Ｇｂｉｔ／ｓ、３９．８１３１２（すなわち、２．４８８３２×１６）Ｇｂｉｔ／ｓを使用する。

光チャネル・ペイロード・ユニットＯＰＵ１は、伝送速度２．４８８３２Ｇｂｉｔ／ｓで入力されたクライアント信号をマッピングする。光チャネル・データ・ユニットＯＤＵ１は、光チャネル・ペイロード・ユニットＯＰＵ１から出力されたフレームを、多重化しない場合は光チャンネル・トランスポート・ユニットＯＴＵ１に送り、４フレームずつ多重化する場合は光チャネル・データ・トゥリビュータリ・ユニット・グループＯＤＴＵＧ２に送り、１６フレームずつ多重化する場合は光チャネル・データ・トゥリビュータリ・ユニット・グループＯＤＴＵＧ３に送る。光チャンネル・トランスポート・ユニットＯＴＵ１は、入力されたフレームにＦＥＣ(Forwarded Error Correction)を付加する等して、出力する。光チャネル・データ・トゥリビュータリ・ユニット・グループＯＤＴＵＧ２は、入力されたフレームを４個ずつ多重化することにより伝送速度９．９５３２８０Ｇｂｉｔ／ｓのクライアント信号に変換して、出力する。

光チャネル・ペイロード・ユニットＯＰＵ２は、伝送速度９．９５３２８０Ｇｂｉｔ／ｓのクライアント信号をマッピングする。光チャネル・データ・ユニットＯＤＵ２は、光チャネル・ペイロード・ユニットＯＰＵ２から出力されたフレームを、多重化しない場合は光チャンネル・トランスポート・ユニットＯＴＵ２に送り、４フレームずつ多重化する場合は光チャネル・データ・トゥリビュータリ・ユニット・グループＯＤＴＵＧ３に送る。光チャンネル・トランスポート・ユニットＯＴＵ２は、入力されたフレームにＦＥＣを付加する等して、出力する。光チャネル・データ・トゥリビュータリ・ユニット・グループＯＤＴＵＧ３は、光チャネル・データ・ユニットＯＤＵ１から入力されたフレームを１６個ずつ多重化することにより或いは光チャネル・データ・ユニットＯＤＵ２から入力されたフレームを４個ずつ多重化することにより、伝送速度３９．８１３１２Ｇｂｉｔ／ｓのクライアント信号に変換して、出力する。

光チャネル・ペイロード・ユニットＯＰＵ３は、伝送速度３９．８１３１２Ｇｂｉｔ／ｓのクライアント信号をマッピングする。光チャネル・データ・ユニットＯＤＵ３は、光チャネル・ペイロード・ユニットＯＰＵ３から出力されたフレームを、光チャンネル・トランスポート・ユニットＯＴＵ３に送る。光チャンネル・トランスポート・ユニットＯＴＵ３は、入力されたフレームにＦＥＣを付加する等して、出力する。

このようにして通信フレームを多重化することにより、ＯＴＮの使用効率を向上させることができる。

ＯＴＮで使用されるクライアント信号は、例えば、ＡＴＭ（Asynchronous Transfer Mode）セル、イーサネット（登録商標）信号、ＳＴＭ(Synchronous Transfer Mode）信号等である。

ここで、ＳＴＭ信号のフレームフォーマットを定める標準規格として、ＳＤＨやＳＯＮＥＴが知られている。

ＳＤＨでは、伝送速度１５５．５２Ｍｂｉｔ／ｓのフレームを‘ＳＴＭ−１’と呼び、このＳＴＭ−１フレームを多重化して伝送速度の高いフレームを生成する手順が規定されている。この規定では、まず、低速フレーム（例えばＳＴＭ−１フレーム）のペイロードから読み出されたデータをバーチャルコンテナと呼ばれるデータ群に分割した後、各バーチャルコンテナを高速フレームのペイロードに格納する。

このような多重化により、ＳＤＨでは、上述のＯＴＮに適合したフレームを生成することができる。すなわち、１６個のＳＴＭ−１フレームを多重することによりＳＴＭ−１６（伝送速度２．４８８３２Ｇｂｉｔ／ｓ）を生成でき、６４個のＳＴＭ−１フレームを多重することによりＳＴＭ−６４（伝送速度９．９５３２８０Ｇｂｉｔ／ｓ）を生成でき、さらに、２５６個のＳＴＭ−１フレームを多重することによりＳＴＭ−２５６（伝送速度３９．８１３１２Ｇｂｉｔ／ｓ）を生成できる。

ＳＯＮＥＴの多重化方法も、ＳＤＨの場合とほぼ同様である。ＳＯＮＥＴでは、伝送速度５１．８５Ｍｂｉｔ／ｓのフレームをＯＣ−１と呼び、このＯＣ−１フレームを多重する。ＳＯＮＥＴでは、４８個のＯＣ−１フレームを多重してＯＣ−４８（伝送速度２．４８８３２Ｇｂｉｔ／ｓ）を生成でき、１９２個のＯＣ−１フレームを多重してＯＣ−１９２（伝送速度９．９５３２８０Ｇｂｉｔ／ｓ）を生成でき、さらに、７６８個のＯＣ−１フレームを多重してＯＣ−７６８（伝送速度３９．８１３１２Ｇｂｉｔ／ｓ）を生成できる。

ＳＤＨ／ＳＯＮＥＴで規定されたフレームをトランスペアレント伝送のクライアント信号として使用する技術は、例えば下記特許文献１、２に記載されている。
特開２００５−３３３２８６号公報 特開２００２−３１４４９９号公報

従来のＯＴＮにおいて、クライアント信号としてＳＤＨ／ＳＯＮＥＴ規格に準拠した多重フレームを使用する場合、以下のような課題があった。

ＳＤＨ／ＳＯＮＥＴのフレームには、オーバーヘッドと称される管理情報が格納される。オーバーヘッド情報は、中継セクション・オーバーヘッド（RSOH：Regenerator Section OoverHead)と多重セクション・オーバーヘッド(MSOH:Maltiplex Section OoverHead)とに大別される。オーバーヘッド情報は、そのフレームを送信或いは中継した装置に固有の管理情報を含む場合がある。

ＳＤＨ／ＳＯＮＥＴのネットワークでは、低速フレームが多重装置に受信された際に、該フレームのオーバーヘッド情報が読み出される。そして、この多重装置が、該低速フレームのペイロードに格納されたデータを、上述の手順にしたがって多重化する。すなわち、ＳＤＨ／ＳＯＮＥＴの多重化では、低速フレームのペイロードに格納されたデータからバーチャルコンテナを生成する際に、該低速フレームのオーバーヘッド情報は格納されない。そして、多重化によって得られた高速フレームには、その高速フレームに対応した新しいオーバーヘッド情報が付加される。

しかし、ＯＴＮのクライアント信号を生成する場合には、多重化前のＳＤＨ／ＳＯＮＥＴフレームに格納されたオーバーヘッド情報を廃棄することは望ましくない。すなわち、トランスペアレント伝送では、ＳＤＨ／ＳＯＮＥＴフレームのオーバーヘッド情報も、トランスペアレントに伝送することが望ましい。

また、上述のように、ＯＴＮの仕様では、伝送速度２．４８８３２Ｇｂｉｔ／ｓ未満のクライアント信号を伝送することができない。例えば、ＯＴＮの仕様では、ＳＴＭ−１（伝送速度１５５．５２Ｍｂｉｔ／ｓ）やＳＴＭ−４（伝送速度６２２．０８Ｍｂｉｔ／ｓ）をそのまま伝送することはできない。

これに対して、上述の特許文献１では、ＳＴＭ−６４フレームを４個のＳＴＭ−１６フレームに多重分離する際に、該ＳＴＭ−１６フレームの未定義バイトに格納する技術が開示されている（特許文献１の例えば段落００１４参照）。この技術を応用して、低速フレームから高速フレームへの多重化に際して該高速フレームの未定義バイトにオーバーヘッド情報を格納することとすれば、オーバーヘッド情報のトランスペアレント伝送が可能になる。しかしながら、特許文献１の技術は、フレームと多重装置とで周波数が同期していることを前提としている。すなわち、フレームと多重装置とでクロックが同期していない場合、特許文献１の技術では、受信フレームのオーバーヘッド情報に欠落や重複が発生してトランスペアレント伝送が行えなくなるという欠点がある。

また、上述の特許文献２では、ＳＤＨ／ＳＯＮＥＴフレームのオーバーヘッド情報のうち、値が固定或いは既知のものの一部を、他のデータに置き換える技術が開示されている（特許文献２の例えば段落００４０〜００４５参照）。この技術を応用すれば、低速フレームのオーバーヘッド領域をトランスペアレントに通信することが可能になる。しかしながら、特許文献２の技術は、ＳＤＨ／ＳＯＮＥＴに準拠していないフレームを使用する必要がある。このため、ＳＤＨ／ＳＯＮＥＴに適合する中継伝送装置を、特許文献２に対応する送信装置と受信装置との間に設置できないという欠点がある。

この発明の課題は、トランスペアレント伝送装置のクライアント信号を、ＳＤＨ／ＳＯＮＥＴフレーム等の多重化によって生成する場合に、多重化前のフレームに格納されたオーバーヘッド情報を廃棄せずにトランスペアレントに伝送する技術を提供する点にある。

この発明に係るトランスペアレント伝送装置は、入力したクライアント信号を連結仮想コンテナに収容するマッピング部と連結仮想コンテナにポインタを付加する第１ポインタ処理部とポインタが付加された連結仮想コンテナを非連結仮想コンテナに分離する分離部とをそれぞれ有する複数の第１受信器と、複数の第１受信器から入力した非連結仮想コンテナを多重化することにより送信用ペイロード信号を生成する多重器と、送信用ペイロード信号にオーバーヘッド情報を付加することにより多重フレームを生成する第１送信器とを備える多重装置を有する。

この発明に係るトランスペアレント伝送装置の多重装置では、クライアント信号を連結仮想コンテナに一旦格納してからポインタを付加し、その後で、独立した仮想コンテナに分離する。そして、分離後の各仮想コンテナを多重化する。これにより、クライアント信号のオーバーヘッド情報を廃棄せずにマルチペアレントに伝送することが可能になる。

以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、この発明が理解できる程度に概略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎない。

この実施形態では、ＳＴＭ−１フレームを多重化することによりＳＴＭ−１６フレームを生成する場合を例に採って説明する。

この実施形態に係るトランスペアレント伝送装置について、多重装置と分離装置とに分けて説明する。この実施形態の多重装置と分離装置とは同一のトランスペアレント伝送装置に搭載されるが、別個のトランスペアレント伝送装置に搭載することも可能である。この実施形態に係るトランスペアレント伝送装置をＯＴＮ等の光通信ネットワークに接続する場合、該伝送装置と同一のトランスペアレント伝送装置を、対向装置として設置することができる。

＜多重装置＞
図１は、この実施形態に係る多重装置の構成を示すブロック図である。図１に示したように、この実施形態に係る多重装置１００は、１２台のＳＴＭ−１受信器１１０−１〜１１０−１２と、多重化器１２０と、ＳＴＭ−１６送信器１３０とを備えている。

ＳＴＭ−１受信器１１０−１〜１１０−１２は、それぞれ、１２系統のＳＴＭ−１フレーム（すなわちＳＴＭ−１♯１〜ＳＴＭ−１♯１２）のいずれかを入力して、４台のＡＵ−３に変換する。ＳＴＭ−１受信器１１０−１〜１１０−１２は、それぞれ、光／電気変換部１１１と、タイミング再生部１１２と、マッピング部１１３と、ポインタ処理部１１４と、分離部１１５とを備えている。

光／電気変換部１１１は、光信号として入力されたＳＴＭ−１フレームを、電気信号に変換する。

タイミング再生部１１２は、ＳＴＭ−１フレームの電気信号を用いて、該ＳＴＭフレームに同期するクロック信号ｆ１を再生する。

マッピング部１１３は、バーチャル・コンカチネーション技術を用いて、ＳＴＭフレームの電気信号から、４連結された仮想コンテナＶＣ−３（以下、「ＶＣ−３−４ｖ」と記す）を生成する（後述）。ここで、バーチャルコンカチネーション技術とは、仮想コンテナ（ＶＣ）を仮想的に連結する技術であり、ＩＴＵ−Ｔ勧告Ｇ．７０７で標準化されている。また、ＶＣ−３とは、仮想コンテナ連結方式の一つであり、連結単位となる帯域は約５０Ｍｂｉｔ／ｓである。なお、この実施形態ではＶＣ−３を用いる場合を説明するが、他の連結方式を採用してもよい。例えば、ＶＣ−４の場合は、約１５０Ｍｂｉｔ／ｓ刻みで連結を行うことができる。

ポインタ処理部１１４は、ＶＣ−３−４ｖ信号にＡＵポインタを付加するとともに、クロックの変更を行う。ＡＵポインタとは、仮想コンテナの先頭位置を示すためのポインタである。仮想コンテナＶＣ−３にＡＵポインタを付加したものは、ＡＵ−３と称される。ポインタ処理部１１４からは、４連結されたＡＵ−３が出力される。ポインタ処理部１１４の内部構成については、図２を用いて後述する。

分離部１１５は、４連結されたＡＵ−３信号を、４個の独立したＡＵ−３信号に分離して、出力する。

多重化器１２０は、ＳＴＭ−１受信器１１０−１〜１１０−１２からそれぞれ出力されたＡＵ−３を多重化する。上述のように、各ＳＴＭ−１受信器１１０−１〜１１０−１２からは、それぞれ４個一組のＡＵ−３が出力され、したがって、１２台のＳＴＭ−１受信器１１０−１〜１１０−１２から出力されるＡＵ−３の総数は４８個である。多重化器１２０は、これら４８個のＡＵ−３を多重化する。このフレームは、ＡＵＧ−１６と称される。

ＳＴＭ−１６送信器１３０は、ＡＵＧ−１６信号をＳＴＭ−１６フレームに変換して、ＯＴＮ等のネットワーク（図示せず）に出力する。送信器１３０は、オーバーヘッド生成部１３１と、電気／光変換部１３２とを備えている。

オーバーヘッド生成部１３１は、ＡＵＧ−１６信号に、上述の多重セクション・オーバーヘッド（ＭＳＯＨ）および中継セクション・オーバーヘッド（ＲＳＯＨ）を付加する。これにより、ＳＴＭ−１６と等価の電気信号が生成されたことになる。

電気／光変換部１３２は、オーバーヘッド生成部１３１から入力された電気信号を光信号に変換して、出力する。

図２は、ポインタ処理部１１４の内部構成例を示すブロック図である。図２に示したように、このポインタ処理部１１４は、エラスティック・ストア・メモリ２０１と、書込制御部２０２と、読出制御部２０３と、位相監視部２０４と、ポインタ生成部２０５と、ポインタ挿入部２０６とを有する。

エラスティック・ストア・メモリ２０１は、書き込みと読み出しとを同時に行うことができる、デュアルポート・タイプのメモリである。エラスティック・ストア・メモリ２０１は、マッピング部１１３から、ＶＣ−３−４ｖ信号と、ＶＣフレームパルスとを入力する。ＶＣフレームパルスとは、該ＶＣ−３−４ｖ信号の先頭を示すパルス信号である。エラスティック・ストア・メモリ２０１は、書込制御部２０２から入力したアドレスにＶＣ−３−４ｖデータおよびＶＣフレームパルスを格納し、また、読出制御部２０３から入力したアドレスのＶＣ−３−４ｖデータを出力する。

書込制御部２０２は、エラスティック・ストア・メモリ２０１に、書込制御信号（ここでは書込アドレス）を供給する。

読出制御部２０３は、エラスティック・ストア・メモリ２０１に、読出制御信号（ここでは読出アドレスおよび読出イネーブル信号）を供給する。

位相監視部２０４は、書込制御部２０２および読出制御部２０３の位相差から、エラスティック・ストア・メモリ２０１のデータ蓄積量の増加／減少を監視する。そして、位相監視部２０４は、かかる増加／減少が所定の閾値を超えた場合に、読出制御部２０３の読出タイミングを制御するとともに、ジャスティフィケーション・イベントを生成してポインタ生成部２０５に送る（後述）。

ポインタ生成部２０５は、エラスティック・ストア・メモリ２０１から入力したＶＣ−３−４ｖ信号と外部から入力した装置内フレームパルスとの差分を用いて、ＡＵポインタ値を算出する。さらに、ポインタ生成部２０５は、ジャスティフィケーション・イベントを用いて、ジャスティフィケーション情報を生成する。

ポインタ挿入部２０６は、エラスティック・ストア・メモリ２０１から入力したＶＣ−３−４ｖ信号に、ポインタ生成部２０５が生成したＡＵポインタ値およびジャスティフィケーション情報を、ＡＵポインタとして付加する。これにより、４連結されたＡＵ−３信号が生成される。

次に、この実施形態に係る多重装置１００の動作について、詳細に説明する。

まず、各ＳＴＭ−１受信器１１０−１〜１１０−１２に、対応するＳＴＭ−１フレーム（すなわち、ＳＴＭ−１＃１〜ＳＴＭ−１＃１２）が入力される。各ＳＴＭ−１受信器１１０−１〜１１０−１２の光／電気変換部１１１は、ＳＴＭ−１フレームを光信号から電気信号に変換する。

図３に、ＳＴＭ−１フレームのフォーマットを示す。図３から解るように、１個のＳＴＭ−１フレームは、２７０バイト（列）×９バイト（行）のデータで構成され、したがって全体で２７０×９＝２４３０バイトである。先頭の９列には、中継セクション・オーバーヘッド（ＲＳＯＨ）、ＡＵポインタおよび多重セクション・オーバーヘッド（ＭＳＯＨ）が配置される。ＳＤＨ標準では１フレームあたり１２５μｓで伝送されるので、伝送容量は（２４３０×８）ビット×１２５μｓ＝１５５．５２Ｍｂｉｔ／ｓとなる。

タイミング生成部１１２は、かかる電気信号を用いてＳＴＭ−１フレームのクロック信号ｆ１を再生し、マッピング部１１３およびポインタ処理部１１４に送る。

マッピング部１１３は、ＳＴＭフレーム電気信号から、ＶＣ−３−４ｖ（すなわち、４連結された仮想コンテナＶＣ−３）を生成する。

図４に、通常のＶＣ−３−４ｖフレームのフォーマットを示す。図４から解るように、ＶＣ−３−４ｖは３４０バイト（列）×９バイト（行）のデータで構成され、したがって全体で３０２４バイトである。このうち、ペイロードは、３３６バイト（列）×９バイト（行）である。したがって、ペイロードの容量は、１２５μｓ当たり３０２４バイトである。また、図４において、パスオーバーヘッド（ＰＯＨ）は、ＶＣ−３フレームの管理情報を格納するオーバーヘッドであり、各種警報情報やパリティビット、マルチフレーム位相表示（Ｈ４バイト）等が含まれる。

図４に示したように、通常のＶＣ−３−４ｖでは、最初の４列に計４個のＰＯＨが格納され、その後の各列には４個のＶＣ−３のユーザデータが１列ずつ順次格納される。

これに対して、この実施形態では、図５に示したように、ＳＴＭ−１フレームの信号データを、ＶＣ−３−４ｖフレームのペイロードに、オーバーヘッダも含めて格納する。但し、上述のように、ＳＴＭ−１フレームが２４３０バイトであるのに対してＶＣ−３−４ｖフレームのペイロードは３０２４バイトであるため、該ペイロードには余り領域が生じる。このため、この実施形態では、この余り領域を、固定スタッフ・バイト（例えば全部‘１’のバイト・データ）で埋めるものとする。固定スタッフ・バイトの挿入位置は、任意であり、ペイロードの先頭或いは後端である必要はない。また、ペイロード内の複数の領域に分けて、固定スタッフ・バイトを挿入してもよい。さらには、該ペイロード内でのＳＴＭ−１信号の配置は限定されず、例えば、ＳＴＭ−１信号の先頭がペイロードの先頭に来る必要もなく、ＳＴＭ−１信号と該ペイロードとのバイト間の整合も必要ない。したがって、マッピング時のバイト・アライニングは不要である。

マッピング部１１３は、ＶＣ−３−４ｖフレームのペイロードを以上のようにして作成した後、このペイロードの先頭側に４個のＰＯＨを付加し（図５参照）、さらに、上述の固定スタッフ・バイトとは別の固定スタッフ・バイト（４行×２列）を挿入する。この固定スタッフ・バイトは、後の処理でＶＣ−３をＡＵ−３にマッピングする際にフレーム容量の整合をとるためのものであり、ＳＤＨ標準で規定されている位置に挿入される。

このようにして生成されたＶＣ−３−４ｖフレームは、ＶＣフレームパルス（該フレームの先頭を示すパルス）とともに、マッピング部１１３からポインタ処理部１１４に送られる。

なお、マッピング部１１３は、クロック信号ｆ１に同期して動作し、且つ、このクロック信号ｆ１はタイミング生成部１１２によって受信ＳＴＭ−１フレームから再生される。したがって、マッピング部１１３から出力されるＶＣ−３−４ｖフレームは、受信ＳＴＭ−１フレームに同期している。また、上述のＶＣフレームパルスも、クロック信号ｆ１に同期している。

ポインタ処理部１１４のエラスティック・ストア・メモリ２０１（図２参照）は、マッピング部１１３から、ＶＣ−３−４ｖフレームおよびＶＣフレームパルスを入力する。また、書込制御部２０２は、書込クロックが与えるタイミング（したがって、クロック信号ｆ１が与えるタイミング）で、書込アドレスをエラスティック・ストア・メモリ２０１に供給する。そして、エラスティック・ストア・メモリ２０１は、該書込アドレスに、ＶＣ−３−４ｖ信号およびＶＣフレームパルスを書き込む。

読出制御部２０３は、装置内フレームパルスが与えるタイミングで、読出制御信号（読出アドレスおよび読出イネーブル信号）を生成して、エラスティック・ストア・メモリ２０１に送る。これにより、該読出アドレスに対応するＶＣ−３−４ｖ信号が、エラスティック・ストア・メモリ２０１から出力される。ここで、読出制御部２０３は、装置内クロック信号ｆ２が与えるタイミングで動作する。したがって、ＶＣ−３−４ｖ信号は、装置内クロック信号ｆ２に同期して、エラスティック・ストア・メモリ２０１から出力されることになる。このようにして、この実施形態では、クロック信号ｆ１が与える位相・周期（すなわち、ＳＴＭ−１フレームの受信周期）から、装置内クロック信号ｆ２が与える位相・周期への、変更を行っている。

このように、この実施形態では、エラスティック・ストア・メモリ２０１への書き込み周期と読み出し周期とが、非同期である。このため、エラスティック・ストア・メモリ２０１のデータ蓄積量は、一定ではなく、増減する。したがって、この実施形態では、該データ蓄積量の増減を、位相監視部２０４が監視している。位相監視部２０４は、該データ蓄積量の、増加方向の閾値および減少方向の閾値を記憶している。そして、位相監視部２０４は、該データ蓄積量が増加方向の閾値を超えた場合には負のジャスティフィケーション・イベントを出力し、且つ、該データ蓄積量が減少方向の閾値を超えた場合には正のジャスティフィケーション・イベントを出力する。

読出制御部２０３は、正または負のジャスティフィケーション・イベントを入力すると、以下のようなスタッフ操作により、読み出しタイミングを調整する。

読出制御部２０３は、ジャスティフィケーション・イベントを受信しなかった場合、図６に符号Ａ，Ｂ，Ｄで示したように、当該ＶＣ−３−４ｖフレームのすべての信号を、エラスティック・ストア・メモリ２０１から読み出す。

また、負のジャスティフィケーション・イベントを受信した場合（すなわち、エラスティック・ストア・メモリ２０１のデータ蓄積量が増加方向の閾値を超えた場合）、読出制御部２０３は、図６に符号Ｃで示したように、４個のＨ３バイトのタイミングで、ペイロードデータの読み出しを行う。これにより、エラスティック・ストア・メモリ２０１のデータ蓄積量は減少する。

一方、正のジャスティフィケーション・イベントを受信した場合（すなわち、エラスティック・ストア・メモリ２０１のデータ蓄積量が減少方向の閾値を超えた場合）、読出制御部２０３は、Ｈ３バイトの次の４バイト分の読出時間（４バイト分の装置内クロック信号ｆ２を入力している間）は読み出しを行わない。その後、読出制御部２０３は、エラスティック・ストア・メモリ２０１内のデータを、装置内クロック信号ｆ２のタイミングにしたがって順次読み出す。これにより、エラスティック・ストア・メモリ２０１のデータ蓄積量は増加する。

このようにしてエラスティック・ストア・メモリ２０１から読み出されたＶＣ−３−４ｖ信号は、ポインタ生成部２０５およびポインタ挿入部２０６に送られる。

ポインタ生成部２０５は、かかるＶＣ−３−４ｖ信号とともに装置内フレームパルスを入力し、両者の差分を用いてＡＵポインタ値を算出する。また、ポインタ生成部２０５は、位相監視部２０４からジャスティフィケーション・イベントを入力した場合には、ジャスティフィケーション情報（すなわち、上述のようなスタッフ動作を実施する情報）を事前に生成する。ＡＵポインタ値およびジャスティフィケーション情報は、ポインタ情報として、ポインタ挿入部２０６に送られる。

ポインタ挿入部２０６は、エラスティック・ストア・メモリ２０１からＶＣ−３−４ｖ信号を入力するとともに、ポインタ生成部２０５からポインタ情報を入力する。そして、ポインタ挿入部２０６は、該ＶＣ−３−４ｖ信号に該ポインタ情報を付加する。これにより、４連結されたＡＵ−３信号が完成する。この信号は、分離部１１５に送られる。

その後、上述のように、分離部１１５（図１参照）が、４連結されたＡＵ−３信号を４個の独立したＡＵ−３信号に分離し、多重化器１２０が、ＳＴＭ−１受信器１１０−１〜１１０−１２から出力された同型４８個のＡＵ−３を多重化することによってＡＵＧ−１６を生成する。さらに、オーバーヘッド生成部１３１が、ＡＵＧ−１６信号に、中継セクション・オーバーヘッド（ＲＳＯＨ）および多重セクション・オーバーヘッド（ＭＳＯＨ）を付加し、電気／光変換部１３２が、これを光信号に変換することにより、ＳＴＭ−１６フレームが完成する。

上述のように、この実施形態の多重装置１００では、マッピング部１１３でＳＴＭ−１フレームからＶＣ−３−４ｖを生成し、ポインタ処理部１１４でＡＵポインタを付加した後で、分離部１１５で独立のＡＵ−３に分離する。換言すれば、この実施形態では、ＳＴＭ−１フレームを仮想連結された状態のＶＣ−３フレームに一旦格納してからＡＵポインタを付加し、その後で、独立した状態に分離する。さらに、この実施形態のジャスティフィケーションでは、４バイト単位でスタッフ操作が行われる。したがって、この実施形態では、１台のポインタ処理部１１４で、ＡＵポインタの付加を行うことができる。これに対して、仮想連結された４個のＶＣ−３を分離した後でＡＵポインタを付加する場合、４個のＶＣ−３フレームそれぞれについてに個別にポインタ値の計算等を行う必要があるため、４台のポインタ処理部が必要になる。このような理由から、この発明では、オーバーヘッド情報のトランスペアレント伝送が実現されるだけでなく、回路規模を縮小することもできる。

＜分離装置＞
図７は、この実施形態に係る分離装置の構成を示すブロック図である。図７に示したように、この実施形態に係る分離装置７００は、ＳＴＭ−１６受信部７１０と、分離部７２０と、１２台のＳＴＭ−１送信部７３０−１〜７３０−１２とを備えている。

ＳＴＭ−１６受信部７１０は、ＯＴＮ等のネットワーク（図示せず）からＳＴＭ−１６フレームを受信し、ＲＳＯＨおよびＭＳＯＨを抽出して各種処理を行った後、分離部７２０に送る。ＳＴＭ−１６受信部７１０は、光／電気変換部７１１と、タイミング再生部７１２と、オーバーヘッド終端部７１３とを有する。

光／電気変換部７１１は、光信号として入力されたＳＴＭ−１６フレームを、電気信号に変換する。

タイミング再生部７１２は、ＳＴＭ−１６フレームの電気信号を用いて、該ＳＴＭフレームに同期するクロック信号ｆ３を再生する。

オーバーヘッド終端部７１３は、ＳＴＭ−１６フレームからＲＳＯＨおよびＭＳＯＨを終端して、必要な各種処理を行う。ＳＴＭ−１６フレームのペイロードには、ＡＵＧ−１６信号が格納されている。このＡＵＧ−１６信号は、分離部７２０に送られる。

分離部７２０は、ＡＵＧ−１６信号を、４８個のＡＵ−３に分離して、対応するＳＴＭ−１送信部７３０−１〜７３０−１２に送る。各ＳＴＭ−１送信部７３０−１〜７３０−１２には、ＡＵ−３が４個ずつ振り分けられることになる。

ＳＴＭ−１送信部７３０−１〜７３０−１２は、それぞれ４個のＡＵ−３から、ＳＴＭ−１フレーム＃１〜＃１２を再生する。これらのＳＴＭ−１送信部７３０−１〜７３０−１２は、それぞれ、４台のポインタ処理部７３１−１〜７３１−４と、タイミング再生部７３２と、４台の位相調整部７３３−１〜７３３−４と、結合部７３４と、デマップ部７３５と、電気／光変換部７３６とを有する。

ポインタ処理部７３１−１〜７３１−４は、それぞれ、受信したＡＵ−３のＡＵポインタに格納された情報に基づいて該ＡＵ−３からＶＣ−３を抜き出すとともに、クロックの変更を行う。ポインタ処理部７３１−１〜７３１−４の内部構成については、図８を用いて後述する。

タイミング再生部７３２は、ポインタ処理部７３１−１〜７３１−４からの情報を用いて送信クロックｆ４を再生する。

位相調整部７３３−１〜７３３−４は、ポインタ処理部７３１−１〜７３１−４からそれぞれ出力された４個のＶＣ−３フレームの位相合わせを行う。

結合部７３４は、位相が一致する４個のＶＣ−３フレームを結合することにより、ＶＣ−３−４ｖを再生する。

デマップ部７３５は、再生されたＶＣ−３−４ｖから、ＳＴＭ−１電気信号を抽出する。

電気／光変換部７３６は、ＳＴＭ−１の電気信号を光信号に変換して、出力する。

図８は、ポインタ処理部７３１−１〜７３１−４の内部構成例を示すブロック図である。図８に示したように、このポインタ処理部７３１−１〜７３１−４は、ポインタ抽出部８０１と、ポインタ解釈部８０２と、書込制御部８０３と、読出制御部８０４と、エラスティック・ストア・メモリ８０５と、位相監視部８０６とを備える。

ポインタ抽出部８０１は、ＡＵ−３フレームとタイミングパルス（該ＡＵ−３フレームの先頭を示すパルス）とを用いて、該ＡＵ−３フレームからＡＵポインタを抽出する。

ポインタ解釈部８０２は、ポインタ抽出部８０１から入力されたＡＵポインタを解釈して、ＶＣフレームパルス（ＡＵ−３のペイロードに格納されたＶＣ−３の先頭位置を示すパルス）と、データイネーブル信号（ＶＣ−３のペイロード区間を表示するイネーブル信号）とを生成する。

書込制御部８０３は、データイネーブル信号に基づいて、書込制御信号（すなわち書込イネーブル信号および書込アドレス）を生成・出力する。書込制御部８０３は、書込クロックが与えるタイミングに基づいて動作し、この書込クロックはクロック信号ｆ３に同期している。

読出制御部８０４は、読出クロックに基づいて、読出制御信号（すなわち読出アドレス）を生成・出力する。この読出クロックは、クロック信号ｆ４に同期している。

エラスティック・ストア・メモリ８０５は、書込イネーブル信号および書込アドレスにしたがってＶＣ−３信号およびＶＣフレームパルスを記憶し、読出アドレスにしたがってＶＣ−３信号を出力する。

位相監視部８０６は、書込制御部８０３および読出制御部８０４の位相差から、エラスティック・ストア・メモリ８０５のデータ蓄積量の増加／減少を監視する。そして、位相監視部８０６は、かかる増加／減少が所定の閾値を超えた場合に、読出制御部８０４の読出周波数を調整する。

次に、この実施形態に係る分離装置７００の動作について、詳細に説明する。

まず、ＳＴＭ−１６受信部７１０にＳＴＭ−１６フレームが受信され、光／電気変換部７１１によって電気信号に変換される。タイミング再生部７３２は、この電気信号を用いて、ＳＴＭ−１６フレームのクロック信号ｆ３を再生する。

そして、オーバーヘッド終端部７１３が、クロック信号ｆ３に与えられたタイミングで、ＳＴＭ−１６フレームのオーバーヘッド情報であるＲＳＯＨおよびＭＳＯＨを抽出し、各種必要な処理を行う。これらのオーバーヘッド情報は、該ＳＴＭ−１６フレームを送信した装置と分離装置７００との間のみでやり取りされる管理情報であるため、ＳＴＭ−１６受信部７１０で終端しても問題にならない。

分離部７２０は、クロック信号ｆ３が与えるタイミングで、ＳＴＭ−１６に格納されたＡＵＧ−１６信号を４８個のＡＵ−３信号に分離して、対応するＳＴＭ−１送信部にそれぞれ振り分ける。また、これと同時に、各ＡＵ−３信号に対応するタイミングパルスが、ＳＴＭ−１送信部７３０−１〜７３０−１２に送られる。

ＳＴＭ−１送信部７３０−１〜７３０−１２は、それぞれ、４個ずつのＡＵ−３信号を、タイミングパルスとともに受信する。ポインタ処理部７３１−１〜７３１−４は、対応するＡＵ−３信号のＡＵポインタを抽出することにより、該ＡＵ−３信号に格納されたＶＣ−３信号の先頭を検出する。また、ポインタ処理部７３１−１〜７３１−４は、ＡＵポインタにジャスティフィケーション情報が含まれている場合には、スタッフ処理を実施する。分離装置７００におけるスタッフ処理は、多重装置１００のポインタ処理部１１４（図２参照）の場合と異なり、各ＡＵ−３毎に個別に行う必要がある。各ＡＵ−３信号は中継伝送路において別個のパスとして扱われるため異なる経路を通過している可能性があり、さらには、各中継装置は必要に応じてＡＵポインタを書き換えるので、４個のＡＵ−３の位相が一致しないからである。

ポインタ処理部７３１−１〜７３１−４の具体的な動作について、図８を用いて説明する。

ポインタ抽出部８０１は、タイミングパルスを用いて、ＡＵポインタのＨ１、Ｈ２バイト（図５、図６参照）を抽出する。Ｈ１、Ｈ２バイトは、ポインタ解釈部８０２に送られる。ポインタ解釈部８０２は、これらのポインタ値から、ＶＣフレームパルスおよびデータイネーブル信号を生成する。ＶＣフレームパルスは、ＶＣ−３の先頭位置（すなわち、ＰＯＨのＪ１の位置、図６参照）を表すパルスである。また、データイネーブル信号は、ＶＣ−３のペイロード区間を表示する信号である。上述のように、ＡＵポインタにジャスティフィケーション情報が含まれている場合には、スタッフ処理が実施される。

次に、書込制御部８０３が、データイネーブル信号に基づいて、書込イネーブル信号および書込アドレスを生成・出力する。上述のように、書込イネーブル信号および書込アドレスは、書込クロックに同期して出力され、したがって、クロック信号ｆ３に同期している。

エラスティック・ストア・メモリ８０５は、書込イネーブル信号および書込アドレスにしたがって、ＶＣ−３信号およびＶＣフレームパルスを記憶する。したがって、エラスティック・ストア・メモリ８０５の書込動作も、クロック信号ｆ３に同期している。

一方、読出制御部８０４は、読出クロックが与えるタイミングで、読出アドレスを生成・抽出する。これにより、エラスティック・ストア・メモリ８０５から、ＶＣ−３信号が出力される。上述のように、読出クロックは、クロック信号ｆ４に同期しているので、エラスティック・ストア・メモリ８０５がＶＣ−３信号を出力するタイミングも、クロック信号ｆ４に同期している。上述のように、クロック信号ｆ４は、タイミング再生部７３２によって生成され、ＳＴＭ−１フレームの送信クロックに同期している。

このようにして、この実施形態では、クロック信号ｆ３が与える位相・周期（すなわち、ＳＴＭ−１６フレームの受信周期）から、クロック信号ｆ４が与える位相・周期（すなわち、ＳＴＭ−１フレームの送信周期）への、変更を行っている。

上述のように、４個のＡＵ−３信号は非同期である場合があり、したがって、各ＡＵ−３信号に格納されたＶＣ−３信号も非同期である場合がある。このため、各ＶＣ−３からぺーロードを取り出してＳＴＭ−１信号を再生するためには、各ＶＣ−３信号に同期したタイミング成分（すなわち、クロック）を抽出する必要がある。このタイミング抽出は、上述のタイミング再生部７３２が行っている。位相監視部８０６は、タイミング再生部７３２でクロック再生を行うために必要な制御を行うために、設けられている。位相監視部８０６は、エラスティック・ストア・メモリ８０５のデータ蓄積量の増加／減少を監視する。そして、位相監視部８０６は、かかる増加／減少が所定の閾値を超えた場合に、タイミング再生部７３２に制御信号を送る。ここで、データ蓄積量が増加方向の閾値を超えた場合には、クロック信号ｆ４の周波数がＶＣ−３の周波数よりも低いことを示す制御信号が、タイミング再生部７３２に送られる。逆に、データ蓄積量が減少方向の閾値を超えた場合には、クロック信号ｆ４の周波数がＶＣ−３の周波数よりも高いことを示す制御信号が、タイミング再生部７３２に送られる。タイミング再生部７３２は、位相監視部８０６から受け取った制御信号に基づいて、クロック信号ｆ４の周波数を変化させる。これにより、読み出しクロックの周波数も変化する。このような動作により、エラスティック・ストア・メモリ８０５のデータ蓄積量は、一定に保たれるようになる。データ蓄積量が一定のとき、クロック信号ｆ４の周波数は、ＶＣ−３の周波数と同期している。

この実施形態では、４個のＶＣ−３を再生した後、これらを結合してＳＴＭ−１フレームを再生する（後述）。このため、各ポインタ処理部７３１−１〜７３１−４で、クロック信号ｆ４が互いに同期していなければならない。したがって、この実施形態のタイミング再生部７３２では、各ポインタ処理部７３１−１〜７３１−４から出力される４個の制御信号のうち、いずれか１個を選択する。そして、選択された制御信号から生成されたクロック信号ｆ４が、各ポインタ処理部７３１−１〜７３１−４の読出クロックとして使用される。４個のＶＣ−３は、元々同じ周波数である。したがって、これらの制御信号のいずれか１個のみを使用しても、問題は生じない。選択された制御信号に対応するＶＣ−３信号に、ＳＤＨ標準で規定された警報が発生した場合には、他のポインタ処理部７３１−１〜７３１−４で生成された制御信号を新たに選択すればよい。

ポインタ処理部７３１−１〜７３１−４から出力されたＶＣ−３信号は、位相調整部７３３−１〜７３３−４（図７参照）に送られる。上述のように、４個のＡＵ−３信号は異なる経路を通過している場合があり、したがって、これらのＡＵ−３から抽出したＶＣ−３の位相も一致していない場合がある。このため、位相調整部７３３は、４個のＶＣ−３の位相合わせを行う。この実施形態では、各ＶＣ−３信号のオーバーヘッドに格納されたＨ４バイトに含まれるマルチフレーム位相を検出して、かかる位相合わせを行うこととする。各ＶＣ−３信号の位相差を吸収するためには、例えば、これらのＶＣ−３を一旦メモリに蓄積して、同じタイミングで読み出せばよい。

位相合わせされた４個のＶＣ−３信号は、結合部７３４に送られる。結合部７３４は、これら４個のＶＣ−３信号を結合することにより、ＶＣ−３−４ｖフレームを再生する。さらに、デマップ部７３５で、ＶＣ−３−４ｖフレームのペイロードから、固定スタッフバイトを取り除く。これにより、ＳＴＭ−１フレームが、元のフレーム構造を保った状態で、抽出される。

抽出されたＳＴＭ−１フレームは、電気／光変換部７３６で光信号に変換されて、分離装置７００から出力される。

ここで、結合部７３４およびデマップ部７３５は、クロック信号ｆ４が与えるタイミングで動作する。さらに、クロック信号ｆ４は、ＶＣ−３信号に同期している。したがって、再生されたＳＴＭ−１フレームも、ＶＣ−３に同期している。このように、この実施形態では、ＳＴＭ−１フレームの格納データのみならず、タイミング成分もトランスペアレントに伝送することができる。

以上説明したように、この実施形態に係るトランスペアレント伝送装置によれば、ＳＤＨ信号をオーバーヘッド情報およびタイミング成分を含めてトランスペアレントに伝送することができ、さらには、非同期信号のトランスペアレント伝送も可能である。

また、この実施形態に係るトランスペアレント伝送装置は、ＳＤＨ標準に完全に準拠しているので、依存の中継装置等を介在させることができ、したがって、柔軟なネットワークを構築することができるとともに、クライアント信号のオーバーヘッド情報とは別に送信側多重装置と受信側分離装置との間で使用されるオーバーヘッド情報を送信することができる。

加えて、ＳＴＭ−１フレーム等の、伝送速度２．４８８３２Ｇｂｉｔ／ｓ未満のクライアント信号を、トランスペアレント伝送することができる。

なお、この実施形態では、単一の光波長を用いてトランスペアレント伝送を行う場合を例に採って説明したが、電気／光変換部１３２（図１参照）の出力光波長を動的に変更でき或いは選択できるように構成すれば、ＷＤＭ装置におけるトランスポンダに、この実施形態を適用することができる。

また、この実施形態では、ＳＴＭ−１信号を４個のＶＣ−３フレームに収容する場合を例に採って説明したが、使用するＶＣタイプは、用途やコスト等に応じて適宜選択することが可能である。例えば、２個のＶＣ−４フレームにＳＴＭ−１信号を収容することも可能である。この場合、収容するインタフェース数は減少するものの、回路規模を縮小できるという利点がある。また、ＶＣ−１１／１２、ＶＣ−２のような低次パスを使用することも可能である。

この実施形態では、クライアント信号としてＳＴＭ−１信号を収容する場合を例に採って説明したが、ＳＴＭ−Ｎ信号の形式はＳＴＭ−１に限定されず、例えばＳＴＭ−０，ＳＴＭ−４，ＳＴＭ−１６も採用できる。さらには、一種類の装置で異なる種類のクライアント信号を収容して多重することも可能である。

この実施形態では、ＳＤＨ標準のクライアント信号を使用する場合を例に採って説明したが、他の種類のクライアント信号、例えばＳＯＮＥＴ標準のクライアント信号を使用する場合も、この発明を適用できる。

実施形態に係る多重装置の構成を概略的に示すブロック図である。 実施形態に係る多重装置に設けられたポインタ処理部の構成を概略的に示すブロック図である。 実施形態に係る多重装置の動作を説明するための概念図である。 実施形態に係る多重装置の動作を説明するための概念図である。 実施形態に係る多重装置の動作を説明するための概念図である。 実施形態に係る多重装置の動作を説明するための概念図である。 実施形態に係る分離装置の構成を概略的に示すブロック図である。 実施形態に係る分離装置に設けられたポインタ処理部の構成を概略的に示すブロック図である。 ＯＴＮの構造を概念的に示すブロック図である。

符号の説明

１００ 多重装置
１１０−１〜１１０−１２ ＳＴＭ−１受信器
１１１，７１１ 光／電気変換部
１１２，７１２，７３２ タイミング再生部
１１３ マッピング部
１１４，７３１−１〜７３１−４ ポインタ処理部
１１５ 分離部
１２０ 多重化器
１３０ ＳＴＭ−１６送信器
１３１ オーバーヘッド生成部
１３２，７３６ 電気／光変換部
２０１，８０５ エラスティック・ストア・メモリ
２０２，８０３ 書込制御部
２０３，８０４ 読出制御部
２０４，８０６ 位相監視部
２０５ ポインタ生成部
２０６ ポインタ挿入部
７００ 分離装置
７１０ ＳＴＭ−１６受信部
７２０ 分離部
７３０−１〜７３０−１２ ＳＴＭ−１送信部
７３３ 位相調整部
７３４ 結合部
７３５ デマップ部
８０１ ポインタ抽出部
８０２ ポインタ解釈部

Claims (10)

1. 入力したクライアント信号を連結仮想コンテナに収容するマッピング部と、前記連結仮想コンテナにポインタを付加する第１ポインタ処理部と、前記ポインタが付加された前記連結仮想コンテナを非連結仮想コンテナに分離する分離部とをそれぞれ有する、複数の第１受信器と、
   該複数の第１受信器から入力した前記非連結仮想コンテナを多重化することにより、送信用ペイロード信号を生成する多重器と、
   前記送信用ペイロード信号にオーバーヘッド情報を付加することにより、多重フレームを生成する第１送信器と、
   を備える多重装置を有することを特徴とするトランスペアレント伝送装置。
2. 前記第１ポインタ処理部が、
   前記連結仮想コンテナを一時的に格納する第１メモリと、
   該第１メモリに前記連結仮想コンテナを書き込むための書込制御信号を生成する第１書込制御部と、
   前記第１メモリから前記連結仮想コンテナを読み出すための読出制御信号を生成する第１読出制御部と、
   前記メモリの蓄積データ量を監視し、該蓄積データ量が減少方向の閾値或いは増加方向の閾値を超えたか否かを検出する第１位相監視部と、
   前記メモリから読み出された前記連結仮想コンテナに対応する前記ポインタを生成するポインタ生成部と、
   前記ポインタを前記連結仮想コンテナに付加するポインタ挿入部と、
   を有することを特徴とする請求項１に記載のトランスペアレント伝送装置。
3. 前記第１書込制御部が、前記クライアント信号から再生されたクロックに同期して、前記第１メモリへの書込タイミングを制御することを特徴とする請求項２に記載のトランスペアレント伝送装置。
4. 前記第１読出制御部が、装置内で生成された装置内クロックに同期して、前記第１メモリからの読み出しタイミングを制御することを特徴とする請求項２または３に記載のトランスペアレント伝送装置。
5. 前記蓄積データ量が前記減少方向の閾値を超えたときに、前記第１読出制御部が、所定バイト分の期間だけ前記メモリからの読み出しを行わず、且つ、
   前記蓄積データ量が前記増加方向の閾値を超えたときに、前記第１読出制御部が、前記仮想コンテナの所定オーバーヘッダ情報を所定バイトだけ読み飛ばす、
   ことを特徴とする請求項２〜４のいずれかに記載のトランスペアレント伝送装置。
6. 前記多重装置から受信された前記多重フレームのオーバーヘッド情報を終端する終端部を有する第２受信器と、
   前記多重フレームから、複数の前記非連結仮想コンテナをそれぞれ分離する分離器と、
   対応する前記非連結仮想コンテナを入力してペイロードデータを抽出する複数の第２ポインタ処理部と、前記ペイロードデータの位相合わせを行う位相合わせ部と、位相合わせされた前記ペイロードデータを結合することにより前記連結仮想コンテナを再生する結合部と、該連結仮想コンテナから前記クライアント信号を再生するデマップ部とを有する第２送信部と、
   を備える分離装置をさらに有することを特徴とする請求項１〜５のいずれかに記載のトランスペアレント伝送装置。
7. 前記第２ポインタ処理部が、
   前記ペイロードデータから前記ポインタを抽出するポインタ抽出部と、
   該ポインタ抽出部が抽出した前記ポインタを用いて前記ペイロードデータにおける前記非連結仮想コンテナの格納位置を特定するポインタ解釈部と、
   前記非連結仮想コンテナを一時的に格納する第２メモリと、
   該第２メモリに前記非連結仮想コンテナを書き込むための書込制御信号を生成する第２書込制御部と、
   前記第２メモリから前記非連結仮想コンテナを読み出すための読出制御信号を生成する第２読出制御部と、
   前記メモリの蓄積データ量を監視し、該蓄積データ量が減少方向の閾値或いは増加方向の閾値を超えたか否かを検出する第２位相監視部と、
   を有することを特徴とする請求項６に記載のトランスペアレント伝送装置。
8. 前記第２書込制御部が、前記多重フレームから再生されたクロックに同期して、前記書込タイミング信号を出力することを特徴とする請求項７に記載のトランスペアレント伝送装置。
9. 前記第２読出制御部が、それぞれの前記ペイロードデータから再生されたクロックのいずれかに同期して、前記読出タイミング信号を出力することを特徴とする請求項７または８に記載のトランスペアレント伝送装置。
10. 前記蓄積データ量が前記減少方向の閾値を超えたときに、前記第２読出制御部が、前記メモリからの読み出し周波数を高くし、且つ、
    前記蓄積データ量が前記増加方向の閾値を超えたときに、前記第２読出制御部が、前記メモリからの読み出し周波数を低くする、
    ことを特徴とする請求項７〜９のいずれかに記載のトランスペアレント伝送装置。

Images