JP5423513B2 - 伝送装置及び信号伝送方法 - Google Patents
伝送装置及び信号伝送方法 Download PDFInfo
- Publication number
- JP5423513B2 JP5423513B2 JP2010063541A JP2010063541A JP5423513B2 JP 5423513 B2 JP5423513 B2 JP 5423513B2 JP 2010063541 A JP2010063541 A JP 2010063541A JP 2010063541 A JP2010063541 A JP 2010063541A JP 5423513 B2 JP5423513 B2 JP 5423513B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- signal
- unit
- stuff
- odtu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1652—Optical Transport Network [OTN]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1652—Optical Transport Network [OTN]
- H04J3/167—Optical Transport Network [OTN] interaction with SDH/SONET, e.g. carrying SDH/SONET frames, interfacing with SDH/SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Time-Division Multiplex Systems (AREA)
Description
本発明は、光伝送ネットワークにおいて、クロスコネクトを行う伝送装置及び信号伝送方法に関する。
低速な回線を階層的に積み上げて多重化することにより、回線の高速化を実現する光伝送技術の規格として、ＳＯＮＥＴ／ＳＤＨ（Synchronous Optical NETwork、同期光伝送網／Synchronous Digital Hierarchy、同期デジタル・ハイアラーキ）が標準化されている。
ＳＯＮＥＴにおけるフレーム周期は、１２５μｓである。また、ＳＯＮＥＴにおける信号のフォーマット等は、ＯＣ−ｎ（Optical Carrier - level n）として階層的に定義されている。現在では、ＯＣ−７６８まで標準化されている。
また、ＳＤＨにおけるフレーム周期は、ＳＯＮＥＴにおけるフレーム周期と同様、１２５μｓである。また、ＳＤＨにおける信号のフォーマット等は、ＳＴＭ−ｎ（Synchronous Transport Module - level n）として階層的に定義されている。現在では、ＳＴＭ−２５６まで標準化されている。
ＳＯＮＥＴとＳＤＨとは、ＯＣ−３／ＳＴＭ−１以上では、伝送速度や階層構造が同一である。
また、ＳＤＨにおけるフレーム周期は、ＳＯＮＥＴにおけるフレーム周期と同様、１２５μｓである。また、ＳＤＨにおける信号のフォーマット等は、ＳＴＭ−ｎ（Synchronous Transport Module - level n）として階層的に定義されている。現在では、ＳＴＭ−２５６まで標準化されている。
ＳＯＮＥＴとＳＤＨとは、ＯＣ−３／ＳＴＭ−１以上では、伝送速度や階層構造が同一である。
ここで、図１を参照して、ＳＯＮＥＴ／ＳＤＨにおけるフレーム周期と信号速度の関係について説明する。図１（ａ）は、ＯＣ−３のフレーム周期と信号速度の関係を示す図であり、図１（ｂ）は、ＯＣ−１２のフレーム周期と信号速度の関係を示す図であり、図１（ｃ）は、ＯＣ−４８のフレーム周期と信号速度の関係を示す図である。図１の縦軸はフレーム周期を示し、横軸は信号速度を示す。
図１に示されるように、ＯＣ−ｎのフレームの大きさは、ｎによって変化する。具体的には、ＯＣ−ｎのフレームの大きさは、ｎ×９０×９バイトである。また、上述したように、ＳＯＮＥＴ／ＳＤＨでは、ｎの値によらず、フレーム周期は１２５μｓで一定である。そのため、ＯＣ−ｎの信号速度は、ｎ×５１．８４Ｍｂｐｓとなる。
図１に示されるように、ＯＣ−ｎのフレームの大きさは、ｎによって変化する。具体的には、ＯＣ−ｎのフレームの大きさは、ｎ×９０×９バイトである。また、上述したように、ＳＯＮＥＴ／ＳＤＨでは、ｎの値によらず、フレーム周期は１２５μｓで一定である。そのため、ＯＣ−ｎの信号速度は、ｎ×５１．８４Ｍｂｐｓとなる。
一方で、クライアント信号をトランスペアレントに伝送するプラットフォームとして、ＷＤＭ（Wavelength Division Multiplexing、波長分割多重）方式を前提としたＯＴＮ（Optical Transport Network、光伝送網）が標準化されている。ここで、クライアント信号は、例えば、ＳＯＮＥＴ／ＳＤＨにおけるＯＣ−ｎやＳＴＭ−ｎなどを含む。ＯＴＮに規定されているＯＴＵｋ（Optical Transport Unit k）におけるＯＤＵｋ（Optical Channel Data Unit k）のフレーム構造は、ＦＥＣ（Forward Error Correction、誤り訂正バイト）とＯＨ（Overhead、オーバーヘッド）とを除いて、ＯＴＵｋと等価である。
ここで、図２を参照して、ＯＤＵｋのフレーム周期と信号速度の関係について説明する。図２の縦軸はフレーム周期を示し、横軸は信号速度を示す。図２には、ＯＤＵ０、ＯＤＵ１、ＯＤＵ２のフレーム周期と信号速度の関係が示されている。
図２に示されるように、ＯＤＵｋのフレームの大きさは、ｋの値によらず３８２４×４バイトである。これに対し、ＯＤＵｋのフレーム周期は、ｋの値により異なる。例えば、ＯＤＵ０のフレーム周期は９８．３５μｓであり、ＯＤＵ１のフレーム周期は４８．９７μｓであり、ＯＤＵ２のフレーム周期は１２．１９μｓである。そのため、ＯＤＵｋの信号速度は、ｋの値により異なる。
図２に示されるように、ＯＤＵｋのフレームの大きさは、ｋの値によらず３８２４×４バイトである。これに対し、ＯＤＵｋのフレーム周期は、ｋの値により異なる。例えば、ＯＤＵ０のフレーム周期は９８．３５μｓであり、ＯＤＵ１のフレーム周期は４８．９７μｓであり、ＯＤＵ２のフレーム周期は１２．１９μｓである。そのため、ＯＤＵｋの信号速度は、ｋの値により異なる。
ＯＤＵ０の信号速度は、１２４４．１６Ｍｂｐｓである。ＯＤＵ１の信号速度は、２４９８．７８Ｍｂｐｓ（＝１２４４．１６×２×２３９／２３８Ｍｂｐｓ）である。ＯＤＵ２の信号速度は、１００３７．２７Ｍｂｐｓ（＝１２４４．１６×８×２３９／２３７Ｍｂｐｓ）である。なお、図示されていないが、ＯＤＵ３の信号速度は、４０３１９．２２Ｍｂｐｓ（＝１２４４．１６×３２×２３９／２３６Ｍｂｐｓ）である。ＯＤＵ４の信号速度は、１０４７９４．４５Ｍｂｐｓ（＝１２４４．１６×８０×２３９／２２７Ｍｂｐｓ）である。
従来、ＯＴＮに関連して、クライアント信号に対して複数キャリア間のような管理系の異なるネットワークを経由した専用線サービスを提供可能なクロスコネクト装置が提供されている。このクロスコネクト装置は、ＯＴＮフレームのペイロード部分にクライアント信号をマッピングするマッピング手段と、マッピング手段でクライアント信号がマッピングされたフレームをＯＴＮレイヤのＯＤＵｋサブレイヤでスイッチングを行うスイッチング手段とを有する。
上述したように、ＳＯＮＥＴ／ＳＤＨのＯＣ−ｎにおけるフレーム周期は、ｎの値によらず１２５μｓである。そのため、ＯＣ−ｎにおいてデータ信号を別の経路に出力するクロスコネクトをＴＤＭ（Time Division Multiplexing、時分割多重）方式で実現するためには、基準とする信号速度（例えば、ＯＣ−１）を持つクロスコネクト装置を複数連結させればよい。
例えば、ＯＣ−１の信号速度を持つクロスコネクト装置があったとする。このとき、ＯＣ−１の３倍の信号速度を持つＯＣ−３のフレーム単位でのクロスコネクトは、ＯＣ−１用のクロスコネクト装置３台をパラレル接続することによって、実現できる。
例えば、ＯＣ−１の信号速度を持つクロスコネクト装置があったとする。このとき、ＯＣ−１の３倍の信号速度を持つＯＣ−３のフレーム単位でのクロスコネクトは、ＯＣ−１用のクロスコネクト装置３台をパラレル接続することによって、実現できる。
これに対し、ＯＴＮにおいては、ＯＤＵｋのフレーム周期は互いに整数倍の関係にない。具体的には、上述したように、ＯＤＵｋ（ｋ≧１）のフレーム周期を整数倍しても、ＯＤＵ０のフレーム周期である９８．３５μｓにはならない。そのため、ＯＤＵｋにおいては、ＯＣ−ｎの場合と異なり、基準とする信号速度（例えば、ＯＤＵ０）を持つクロスコネクト装置を複数連結させることにより、ＴＤＭ方式でクロスコネクトを実現することはできない。その結果、ＯＤＵｋにおいてＴＤＭ方式でクロスコネクトを実現するためには、異なるｋの値のＯＤＵｋ毎にクロスコネクト装置を用いることとなる。
そこで、光伝送ネットワークにおいて、それぞれ周期が異なる複数のフレームに対するクロスコネクトを効率よく行うことができる伝送装置及び信号伝送方法を提供することを目的とする。
第１の観点では、フレーム内に含まれるスタッフの量を調整することで、第１フレームのフレームデータを、第１フレームとは信号速度が異なる第２フレームに収容する伝送装置であって、第１フレームのフレームデータを記憶する記憶部と、第１フレーム内に含まれるスタッフの量を示す第１スタッフ情報に基づいて、前記記憶部に第１フレームのフレームデータを書き込むタイミングを制御する第１制御部と、第１フレームと第２フレームとの信号速度の比に基づいて、第２フレーム内に含まれるべきスタッフの量を示す第２スタッフ情報を求める演算部と、第２スタッフ情報に基づいて、前記記憶部に記憶された第１フレームのフレームデータを読み出すタイミングを制御する第２制御部と、を備えることを特徴とする伝送装置が提供される。
第２の観点では、フレーム内に含まれるスタッフの量を調整することで、第１フレームのフレームデータを、第１フレームとは信号速度が異なる第２フレームに収容する信号伝送方法が提供される。
第２の観点では、フレーム内に含まれるスタッフの量を調整することで、第１フレームのフレームデータを、第１フレームとは信号速度が異なる第２フレームに収容する信号伝送方法が提供される。
開示の伝送装置及び信号伝送方法によれば、光伝送ネットワークにおいて、それぞれ周期が異なる複数のフレームに対するクロスコネクトを効率よく行うことができる。
＜第１の実施形態＞
本実施形態の伝送装置は、ネットワークから入力されるネットワーク信号（例えば、ＯＴＵｋ信号）からＯＤＵｋ信号を抽出する。また、本実施形態の伝送装置は、クライアント装置などから入力されたクライアント信号（例えば、ＳＯＮＥＴフォーマットの信号（ＯＣ−１、ＯＣ−３，ＯＣ−１２など）、Ｅｔｈｅｒｎｅｔ（Ｅｔｈｅｒｎｅｔは登録商標）フォーマットの信号、Fibre Channelフォーマットの信号）からＯＤＵｋ信号を生成する。換言すると、ＳＯＮＥＴフォーマットの信号、Ｅｔｈｅｒｎｅｔフォーマットの信号やFibre Channelフォーマットの信号をＯＤＵｋ信号にマッピングする。
本実施形態の伝送装置は、ネットワークから入力されるネットワーク信号（例えば、ＯＴＵｋ信号）からＯＤＵｋ信号を抽出する。また、本実施形態の伝送装置は、クライアント装置などから入力されたクライアント信号（例えば、ＳＯＮＥＴフォーマットの信号（ＯＣ−１、ＯＣ−３，ＯＣ−１２など）、Ｅｔｈｅｒｎｅｔ（Ｅｔｈｅｒｎｅｔは登録商標）フォーマットの信号、Fibre Channelフォーマットの信号）からＯＤＵｋ信号を生成する。換言すると、ＳＯＮＥＴフォーマットの信号、Ｅｔｈｅｒｎｅｔフォーマットの信号やFibre Channelフォーマットの信号をＯＤＵｋ信号にマッピングする。
そして、伝送装置は、抽出又は生成されたＯＤＵｋ信号から、フレーム周期や信号速度がｋの値によらずに固定された内部フレームを生成し、内部フレーム単位で時分割方式によりクロスコネクトを行う。また、伝送装置は、クロスコネクトされた内部フレームから、ＯＤＴＵ信号を介してＧＭＰ（Generic Mapping Procedure）方式でＯＤＵｋ信号を生成し、ネットワークやクライアント装置などに出力する。ここで、ネットワークに出力する信号は、例えば、ＯＴＵｋ信号である。また、クライアント装置に出力する信号は、例えば、ＳＯＮＥＴフォーマットの信号（ＯＣ−３／ＯＣ−１２／ＯＣ−４８、…）、Ｅｔｈｅｒｎｅｔフォーマットの信号やFibre Channelフォーマットの信号である。
まず、図３を参照して、本実施形態の伝送装置の概略構成を説明する。図３は、本実施形態の伝送装置の概略構成の一例を示す図である。図３に示されるように、本実施形態の伝送装置は、複数のイングレス部１００と、クロスコネクト部２００と、複数のイーグレス部３００と、を備える。
まず、イングレス部１００について説明する。図３に示されるように、イングレス部１００は、ＯＴＵｋインターフェース部１１０と、ＯＤＵインターフェース部１２０と、内部フレーム生成部１３０と、を備える。
ＯＴＵｋインターフェース部１１０は、ネットワーク信号やクライアント信号の入力を受ける。ネットワーク信号としてＯＴＵｋ信号が入力された場合、ＯＴＵｋインターフェース部１１０は、入力されたＯＴＵｋ信号からオーバーヘッドおよびＦＥＣを取り除く。ＯＴＵｋ信号からオーバーヘッドおよびＦＥＣを取り除くことにより、ＯＤＵｋ信号が生成される。生成されたＯＤＵｋ信号は、ＯＤＵインターフェース部１２０へ供給される。
また、ＯＴＵｋインターフェース部１１０は、入力されたネットワーク信号やクライアント信号からクロックを抽出し、抽出したクロックをＯＤＵインターフェース部１２０、内部フレーム生成部１３０へ供給する。
また、ＯＴＵｋインターフェース部１１０は、入力されたネットワーク信号やクライアント信号からクロックを抽出し、抽出したクロックをＯＤＵインターフェース部１２０、内部フレーム生成部１３０へ供給する。
ＯＤＵｋ信号の中にＯＤＵｋ信号よりも信号速度が低いＯＤＵｊ信号（ｊ＜ｋ）が多重されている場合、ＯＤＵインターフェース部１２０は、ＯＴＵｋインターフェース部１１０から供給されたＯＤＵｋ信号からＯＤＵｊ信号を抽出する。抽出されたＯＤＵｊ信号は、内部フレーム生成部１３０へ供給される。
なお、ＯＴＵｋ信号の中にクライアント信号が収容されている場合、ＯＤＵインターフェース部１２０は、供給されたＯＤＵｋ信号をそのまま内部フレーム生成部１３０へ供給する。
なお、ＯＴＵｋ信号の中にクライアント信号が収容されている場合、ＯＤＵインターフェース部１２０は、供給されたＯＤＵｋ信号をそのまま内部フレーム生成部１３０へ供給する。
内部フレーム生成部１３０は、所定のクロックを基準として、ＯＤＵインターフェース部１２０から供給されたＯＤＵ信号を、フレーム周期と信号速度が固定された１又は複数の内部フレームにマッピングする。基準とするクロックは、システムクロック４００から供給される。
ここで、図４を参照して、内部フレームのフレーム構造について説明する。本実施形態の内部フレームは、ＯＤＴＵ４．ｔｓに相当する。図４（ａ）は、内部フレームのフレーム構造の一例を示す図であり、図４（ｂ）は、内部フレームのオーバーヘッドの構造の一例を示す図である。図４（ａ）に示されるように、本実施形態の内部フレームは、６バイトのオーバーヘッドと、１５２００バイトのペイロードと、を含む。本実施形態の内部フレームの信号速度（ペイロードの信号速度）は、１．３０１Ｇｂｐｓである。また、内部フレームのフレーム周期は、９３．４２μｓである。この内部フレームのフレーム周期は、ＯＤＵ４のフレーム周期の８０倍である。内部フレームのペイロードには、バイト単位でデータとスタッフとが格納される。
ここで、図４を参照して、内部フレームのフレーム構造について説明する。本実施形態の内部フレームは、ＯＤＴＵ４．ｔｓに相当する。図４（ａ）は、内部フレームのフレーム構造の一例を示す図であり、図４（ｂ）は、内部フレームのオーバーヘッドの構造の一例を示す図である。図４（ａ）に示されるように、本実施形態の内部フレームは、６バイトのオーバーヘッドと、１５２００バイトのペイロードと、を含む。本実施形態の内部フレームの信号速度（ペイロードの信号速度）は、１．３０１Ｇｂｐｓである。また、内部フレームのフレーム周期は、９３．４２μｓである。この内部フレームのフレーム周期は、ＯＤＵ４のフレーム周期の８０倍である。内部フレームのペイロードには、バイト単位でデータとスタッフとが格納される。
また、図４（ｂ）に示される本実施形態の内部フレームのオーバーヘッドには、内部フレーム内に含まれるデータ量又はスタッフの量を示す情報が格納される。具体的な一例としては、本実施形態の内部フレームのオーバーヘッドには、内部フレームのペイロードに格納されるデータ量を示す情報が格納される。これは、ＯＤＴＵ４．ｔｓのJustification Overhead（ＪＣ１〜ＪＣ６）と同等の情報となる。
ここで、図５を参照して、本実施形態の内部フレームのオーバーヘッドに格納される情報について説明する。図５は、本実施形態の内部フレームのオーバーヘッドとペイロードに格納される情報の関係の一例を示す図である。図５に示されるように、本実施形態では、（ｎ−１）番目の内部フレームＩＦ（ｎ−１）のオーバーヘッドには、ｎ番目の内部フレームＩＦｎのペイロードにおいて、データ又はスタッフがマッピングされている位置を特定するための情報が格納される。本実施形態では、全ての内部フレームのオーバーヘッドに、ペイロードにおいて、データがマッピングされている位置を特定するための情報が格納される。
ここで、図５を参照して、本実施形態の内部フレームのオーバーヘッドに格納される情報について説明する。図５は、本実施形態の内部フレームのオーバーヘッドとペイロードに格納される情報の関係の一例を示す図である。図５に示されるように、本実施形態では、（ｎ−１）番目の内部フレームＩＦ（ｎ−１）のオーバーヘッドには、ｎ番目の内部フレームＩＦｎのペイロードにおいて、データ又はスタッフがマッピングされている位置を特定するための情報が格納される。本実施形態では、全ての内部フレームのオーバーヘッドに、ペイロードにおいて、データがマッピングされている位置を特定するための情報が格納される。
以下、図６を参照して、内部フレーム生成部１３０がＯＤＵ１信号を２つの内部フレームにマッピングする場合について説明する。図６は、内部フレーム生成部１３０によるＯＤＵ１信号の内部フレームへのマッピングの一例を示す図である。図６の上図は、ＯＤＵ１信号のフレーム構造を示す。図６に示される例では、内部フレーム生成部１３０は、ＯＤＵ１信号を内部フレームＩＦ１と内部フレームＩＦ２の２つの内部フレームにマッピングする。このマッピングには、ＧＭＰ方式が用いられる。ＧＭＰ方式は、信号速度が異なるフレーム間でデータのマッピングをする手法であり、マッピング元のフレーム信号とマッピング先のフレームのペイロード領域との信号速度の差をスタッフにより調整する。ＧＭＰ方式を用いることにより、ＯＴＵｋインターフェース部１１０に入力されたネットワーク信号やクライアント信号から抽出されたクロックと、システムクロック４００から供給されたクロックとの周波数の差を吸収することが可能となる。ＧＭＰ方式を用いて信号速度の差を調整する方法は、例えば、特許文献２に開示されている方法が用いられる。
また、２つの内部フレームへのマッピングは、例えば、２byte granularityを用いることができる。
以上のようにして、図６に示される例では、内部フレーム生成部１３０は、ＯＤＵ１信号から２つの内部フレームを生成する。
内部フレーム生成部１３０により生成された内部フレームは、クロスコネクト部２００へ供給される。
また、２つの内部フレームへのマッピングは、例えば、２byte granularityを用いることができる。
以上のようにして、図６に示される例では、内部フレーム生成部１３０は、ＯＤＵ１信号から２つの内部フレームを生成する。
内部フレーム生成部１３０により生成された内部フレームは、クロスコネクト部２００へ供給される。
なお、内部フレーム生成部１３０が生成する内部フレームの数は、フレーム周期や信号速度が予め定められた内部フレームを用いてデータを伝送することができるような数とすることができる。例えば、内部フレーム生成部１３０は、ＯＤＵ０信号から１つの内部フレームを生成し、ＯＤＵ１信号から２つの内部フレームを生成し、ＯＤＵ２信号から８つの内部フレームを生成し、ＯＤＵ３信号から３１個の内部フレームを生成し、ＯＤＵ４信号から８０個の内部フレームを生成する。
次に、図３に戻り、クロスコネクト部２００について説明する。クロスコネクト部２００は、システムクロック４００から供給されるクロックを基準とした時分割方式によって、内部フレーム単位でクロスコネクトを行う。クロスコネクト部２００は、複数の入力ポートＩＮｎと複数の出力ポートＯＵＴｎとを備える。クロスコネクト部２００は、所定の入力ポートＩＮｎに入力される内部フレームを、予め定められた内部フレームのフレーム周期で時分割方式により、所定の出力ポートＯＵＴｎから出力する。各内部フレームが入力される入力ポートと、そのフレームがクロスコネクトされて出力される出力ポートの関係は、本装置の外部に設けられた外部のネットワーク制御装置よりクロスコネクト部２００へ設定される場合、または、入力ポートＩＮｎに入力された内部フレームが出力される出力ポートＯＵＴｎは、内部フレームのオーバーヘッドに記録されており、クロスコネクト部２００は、内部フレームのオーバーヘッドに記録された情報に基づいて、所定の出力ポートＯＵＴｎから内部フレームを出力する場合がある。
本実施形態の伝送装置では、クロスコネクト部２００の入力ポートＩＮｎに入力される内部フレームのフレーム周期や信号速度がｋの値によらずに固定されている。そのため、フレーム周期や信号速度が互いに異なるＯＤＵｋ信号に対しても、異なるｋの値ごとにスイッチ部を設けることなく、クロスコネクトを行うことができる。
次に、イーグレス部３００について説明する。図３に示されるように、イーグレス部３００は、ＯＤＴＵフレーム生成部３１０と、ＯＤＵインターフェース部３５０と、ＯＴＵｋインターフェース部３６０と、を備える。
まず、ＯＤＴＵフレーム生成部３１０について説明する。ＯＤＴＵフレーム生成部３１０は、クロスコネクト部２００から供給された内部フレームに基づいて、ＯＤＴＵフレームを生成する。ＯＤＴＵフレーム生成部３１０は、例えば、特許文献２に開示されている方法を用いて、異なるフレームの信号速度の差を吸収する。ここで、図７を参照して、ＯＤＴＵフレーム生成部３１０の構成について説明する。図７は、ＯＤＴＵフレーム生成部３１０の一例を示す構成図である。図７に示されるように、本実施形態のＯＤＴＵフレーム生成部３１０は、内部フレーム終端部３１２と、バッファメモリ３１４と、制御部３１６と、クロックリカバリ部３１８と、ＯＤＵ信号生成部３２０と、バッファメモリ３２２と、周波数比較部３２４と、制御部３２６と、ＯＤＴＵ信号生成部３２８と、を備える。
ここで、バッファメモリ３１４は、特許文献２の図４に開示されている第２バッファメモリユニットＰＳ２に相当する。また、制御部３１６とクロックリカバリ部３１８は、特許文献２の図４に開示されている第２バッファメモリユニットＰＳ２以外の第２伝送ユニットＵＥ２の構成に相当する。
また、バッファメモリ３２２は、特許文献２の図３に開示されている第１バッファメモリユニットＰＳ１に相当する。また、周波数比較部３２４と制御部３２６は、特許文献２の図３に開示されている第１バッファメモリユニットＰＳ１以外の第１伝送ユニットＵＥ１の構成に相当する。
また、バッファメモリ３２２は、特許文献２の図３に開示されている第１バッファメモリユニットＰＳ１に相当する。また、周波数比較部３２４と制御部３２６は、特許文献２の図３に開示されている第１バッファメモリユニットＰＳ１以外の第１伝送ユニットＵＥ１の構成に相当する。
まず、内部フレーム終端部３１２は、内部フレームのペイロードに格納されているデータ（data）をバッファメモリ３１４へ供給する。また、内部フレーム終端部３１２は、内部フレームのオーバーヘッドに格納されている内部フレームのペイロードに格納されているデータ量の情報、又は、このデータ量の情報より得られるスタッフ量の情報（スタッフ情報：Stuff Info）を抽出する。内部フレーム終端部３１２によって抽出されたデータ量又はスタッフ量の情報（スタッフ情報）によって、ペイロードに含まれるデータの量及びスタッフの量を特定することが可能となる。内部フレーム終端部３１２は、制御部３１６、及び、クロックリカバリ部３１８へ、スタッフ情報を供給する。
バッファメモリ３１４は、システムクロック４００からのクロック（write clk）を基準として書き込み動作を行う。また、バッファメモリ３１４は、制御部３１６から書き込みイネーブル信号（write ENB）の入力を受ける。システムクロック４００からのクロックと、制御部３１６から入力された書き込みイネーブル信号と、に基づいて、内部フレーム終端部３１２から供給されたデータがバッファメモリ３１４に書き込まれる。
具体的には、制御部３１６からの書き込みイネーブル信号に応じて、スタッフが挿入されることにより、内部フレームの信号速度とＯＤＵフレームの信号速度の差が吸収される。
具体的には、制御部３１６からの書き込みイネーブル信号に応じて、スタッフが挿入されることにより、内部フレームの信号速度とＯＤＵフレームの信号速度の差が吸収される。
制御部３１６は、内部フレーム終端部３１２から供給されたスタッフ情報の入力を受ける。制御部３１６は、スタッフ情報に基づいて、内部フレーム終端部３１２から供給されたデータを書き込むタイミングを規定する書き込みイネーブル信号をバッファメモリ３１４へ供給する。
クロックリカバリ部３１８は、内部フレーム終端部３１２から供給されたスタッフ情報の入力を受ける。クロックリカバリ部３１８は、スタッフ情報に基づいて、内部フレームのペイロードに収容されていたデータを読み出すためのクロック（read clk）を生成する。クロックリカバリ部３１８で生成されたクロックは、バッファメモリ３１４へ供給される。
バッファメモリ３１４に記憶されたデータは、クロックリカバリ部３１８で生成されたクロックに基づいて、ＯＤＵ信号生成部３２０へ読み出される。このようにして、内部フレームからＯＤＵ信号が生成される。
以上説明したように、バッファメモリ３１４によって、内部フレームの信号速度とＯＤＵフレームの信号速度の差が吸収される。
バッファメモリ３１４に記憶されたデータは、クロックリカバリ部３１８で生成されたクロックに基づいて、ＯＤＵ信号生成部３２０へ読み出される。このようにして、内部フレームからＯＤＵ信号が生成される。
以上説明したように、バッファメモリ３１４によって、内部フレームの信号速度とＯＤＵフレームの信号速度の差が吸収される。
次に、ＯＤＵ信号生成部３２０は、バッファメモリ３１４から読み出されたＯＤＵ信号（data）を、バッファメモリ３２２へ供給する。
バッファメモリ３２２は、クロックリカバリ部３１８からのクロック（write clk）を基準として書き込み動作を行う。クロックリカバリ部３１８からのクロックに基づいて、ＯＤＵ信号生成部３２０から供給されたデータがバッファメモリ３２２に書き込まれる。
バッファメモリ３２２は、クロックリカバリ部３１８からのクロック（write clk）を基準として書き込み動作を行う。クロックリカバリ部３１８からのクロックに基づいて、ＯＤＵ信号生成部３２０から供給されたデータがバッファメモリ３２２に書き込まれる。
周波数比較部３２４は、クロックリカバリ部３１８とシステムクロック４００とからクロックの入力を受ける。周波数比較部３２４は、クロックリカバリ部３１８から入力されたクロックと、システムクロック４００から入力されたクロックと、の比を求める。周波数比較部３２４により求められた周波数の比は、ＯＤＴＵフレーム内に含まれるデータ量、又は、このデータ量とＯＤＴＵフレームのペイロード領域のデータ量の差から求められるスタッフの量を示す情報（スタッフ情報）である。周波数比較部３２４は、制御部３２６、及び、ＯＤＴＵ信号生成部３２８へデータ量又はスタッフ量（スタッフ情報）を供給する。
制御部３２６は、周波数比較部３２４から供給されたデータ量又はスタッフ量（スタッフ情報）に基づいて、バッファメモリ３２２に書き込まれたデータを読み出すタイミングを規定する読み出すイネーブル信号をバッファメモリ３２２へ供給する。
バッファメモリ３２２は、システムクロック４００からのクロック（read clk）を基準として読み出し動作を行う。また、バッファメモリ３２２は、制御部３２６からの読み出しイネーブル信号（read ENB）の入力を受ける。システムクロック４００からのクロックと、制御部３２６からの読み出しイネーブル信号と、に基づいて、バッファメモリ３２２に書き込まれたデータが読み出される。
具体的には、制御部３２６からの読み出しイネーブル信号に応じて、データ信号が読み出されることにより、ＯＤＵフレームの信号速度とＯＤＴＵフレームの信号速度の差が吸収される。
具体的には、制御部３２６からの読み出しイネーブル信号に応じて、データ信号が読み出されることにより、ＯＤＵフレームの信号速度とＯＤＴＵフレームの信号速度の差が吸収される。
バッファメモリ３２２から読み出されたデータは、ＯＤＴＵ信号生成部３２８へ供給される。ＯＤＴＵ信号生成部３２８は、周波数比較部３２４から供給されたデータ量又はスタッフ量（スタッフ情報）と、バッファメモリ３２２から供給されたデータに基づいて、ＯＤＴＵ信号を生成する。
以上説明したように、バッファメモリ３２２によって、ＯＤＵフレームの信号速度とＯＤＴＵフレームの信号速度の差が吸収される。
以上説明したように、バッファメモリ３２２によって、ＯＤＵフレームの信号速度とＯＤＴＵフレームの信号速度の差が吸収される。
ここで、図８を参照して、ＯＤＴＵ信号のフレーム構造について説明する。図８は、ＯＤＴＵｋ．ｔｓのフレーム構造を示す図である。図８（ａ）に示されるように、ＯＤＴＵｋ．ｔｓのオーバーヘッドは、ｋ＝２，３のとき７×ｔｓバイトとなり、ｋ＝４のとき６×ｔｓバイトとなる。また、ＯＤＴＵｋ．ｔｓのペイロードは、ｋ＝２，３のとき１５２３２×ｔｓバイトとなり、ｋ＝４のとき１５２００×ｔｓバイトとなる。ペイロードの行と列の数は、図８（ｂ）の表により規定されている。
ＯＤＴＵ信号生成部３２８は、生成されたＯＤＴＵ信号をＯＤＵインターフェース部３５０へ供給する。
ＯＤＴＵ信号生成部３２８は、生成されたＯＤＴＵ信号をＯＤＵインターフェース部３５０へ供給する。
以上説明したように、ＯＤＴＵフレーム生成部３１０は、バッファメモリ３１４によって、内部フレームの信号速度とＯＤＵフレームの信号速度の差を吸収する。また、ＯＤＴＵフレーム生成部３１０は、バッファメモリ３２２によって、ＯＤＵフレームの信号速度とＯＤＴＵフレームの信号速度の差を吸収する。このようにして、ＯＤＴＵフレーム生成部３１０は、クロスコネクト部２００から供給された内部フレームに基づいて、ＯＤＴＵフレームを生成する。
次に、図３に戻り、ＯＤＵインターフェース部３５０について説明する。ＯＤＵインターフェース部３５０は、ＯＤＴＵ信号生成部３２８から供給されたＯＤＴＵ信号に基づいて、ＯＤＵ信号を生成する。また、ＯＤＵインターフェース部３５０は、ＯＤＵｊ信号を多重することにより、ＯＤＵｊ信号よりも信号速度が高いＯＤＵｋ信号（ｊ＜ｋ）を生成する。また、ＯＤＵインターフェース部３５０は、ＯＤＵｋ信号をＯＴＵｋインターフェース部３６０へ供給する。
ＯＴＵｋインターフェース部３６０は、ＯＤＵインターフェース部３５０から供給されたＯＤＵｋ信号に基づき、ネットワーク信号やクライアント信号を出力する。ＯＴＵｋインターフェース部３６０は、ＯＤＵインターフェース部３５０から供給されたＯＤＵｋ信号にオーバーヘッドおよびＦＥＣを付加することにより、ＯＴＵｋ信号を生成する。
以上説明したように、本実施形態では、内部フレーム生成部１３０が、所定のクロックを基準として、ＯＤＵインターフェース部１２０から入力されたＯＤＵ信号を、フレーム周期と信号速度が固定された１又は複数の内部フレームにマッピングする。そのため、ＯＤＵｋ信号のように、ｋの値に応じてフレーム周期が異なる複数のフレームに対して、クロスコネクトを効率よく行うことができる。
また、本実施形態によれば、バッファメモリ３１４が、内部フレームの信号速度とＯＤＵフレームの信号速度の差を吸収する。また、バッファメモリ３２２が、ＯＤＵフレームの信号速度とＯＤＴＵフレームの信号速度の差を吸収する。そのため、クロスコネクトが行われた内部フレームに基づいて、ＯＤＴＵフレームを生成することができる。
また、本実施形態によれば、バッファメモリ３１４が、内部フレームの信号速度とＯＤＵフレームの信号速度の差を吸収する。また、バッファメモリ３２２が、ＯＤＵフレームの信号速度とＯＤＴＵフレームの信号速度の差を吸収する。そのため、クロスコネクトが行われた内部フレームに基づいて、ＯＤＴＵフレームを生成することができる。
＜第２の実施形態＞
上述した第１の実施形態では、内部フレーム終端部３１２から供給されたデータに基づいて、ＯＤＵ信号生成部３２０がＯＤＵ信号を生成した後に、ＯＤＵ信号に基づいてＯＤＴＵ信号生成部３２８がＯＤＴＵ信号を生成する。本実施形態のＯＤＴＵフレーム生成部３１０は、内部フレーム終端部３１２から供給されたデータに基づいて、直接ＯＤＴＵ信号を生成する。
本実施形態の伝送装置は、ＯＤＴＵフレーム生成部３１０の構成が第１の実施形態とは異なり、その他の構成は、第１の実施形態の伝送装置の構成と同様である。
上述した第１の実施形態では、内部フレーム終端部３１２から供給されたデータに基づいて、ＯＤＵ信号生成部３２０がＯＤＵ信号を生成した後に、ＯＤＵ信号に基づいてＯＤＴＵ信号生成部３２８がＯＤＴＵ信号を生成する。本実施形態のＯＤＴＵフレーム生成部３１０は、内部フレーム終端部３１２から供給されたデータに基づいて、直接ＯＤＴＵ信号を生成する。
本実施形態の伝送装置は、ＯＤＴＵフレーム生成部３１０の構成が第１の実施形態とは異なり、その他の構成は、第１の実施形態の伝送装置の構成と同様である。
以下、図９を参照して、本実施形態のＯＤＴＵフレーム生成部３１０について説明する。図９は、本実施形態のＯＤＴＵフレーム生成部３１０の一例を示す構成図である。図９に示されるように、本実施形態のＯＤＴＵフレーム生成部３１０は、内部フレーム終端部３１２と、バッファメモリ３１４と、制御部３１６と、制御部３２６と、ＯＤＴＵ信号生成部３２８と、演算部３３０と、を備える。
内部フレーム終端部３１２は、内部フレームのペイロードに格納されているデータ（data）をバッファメモリ３１４へ供給する。また、内部フレーム終端部３１２は、内部フレームのオーバーヘッドに格納されている情報（第１スタッフ情報：Stuff Info 1）を抽出する。内部フレーム終端部３１２によって抽出された第１スタッフ情報によって、ペイロードに含まれるスタッフの量を特定することが可能となる。また、第１スタッフ情報としてはペイロードに含まれるデータ量が格納されている場合、このペイロードに含まれるデータ量とペイロード領域の全データ量の差からスタッフ量を求めることも可能である。内部フレーム終端部３１２は、制御部３１６、及び、演算部３３０へ、第１スタッフ情報を供給する。
バッファメモリ３１４は、システムクロック４００のクロック（write clk）を基準として書き込み動作を行う。また、バッファメモリ３１４は、制御部３１６から書き込みイネーブル信号（write ENB）の入力を受ける。システムクロック４００からのクロックと、制御部３１６から入力された書き込みイネーブル信号と、に基づいて、内部フレーム終端部３１２から供給されたデータがバッファメモリ３１４に書き込まれる。
制御部３１６は、内部フレーム終端部３１２から供給された第１スタッフ情報の入力を受ける。制御部３１６は、第１スタッフ情報に基づいて、内部フレーム終端部３１２から供給されたデータを書き込むタイミングを規定する書き込みイネーブル信号をバッファメモリ３１４へ供給する。
演算部３３０は、内部フレーム終端部３１２から供給された第１スタッフ情報に基づいて、ＯＤＴＵフレームのオーバーヘッドに格納される情報（第２スタッフ情報：Stuff Info 2）を求める。ここで、ＯＤＵｊ信号の周波数をｆＯＤＵｊ、内部フレームの周波数をｆＩＦとし、内部フレームのビット数をＢＩＦとすると、内部フレームのペイロードへ収容されるべきＯＤＵｊ信号のビット数ＣＩＦ（第１スタッフ情報）は、以下の式（１）で表現される。
ここで、ｎはＣＩＦで表現されるデータ量を示す単位であり、ビット単位の場合はｎ＝１、バイト単位の場合はｎ＝８である。
ここで、ｎはＣＩＦで表現されるデータ量を示す単位であり、ビット単位の場合はｎ＝１、バイト単位の場合はｎ＝８である。
演算部３３０は、ＯＤＵインターフェース部３５０へ出力するフレームに応じた変換定数αを用いて、以下の式（２）に基づいて、ＯＤＴＵフレームのペイロードへ収容すべきビット数ＣＯＤＴＵ（第２スタッフ情報）を求める。
上記式（２）の変換定数αは、以下の表１に示される。
例えば、内部フレームのペイロード領域がＯＤＴＵ４．ｔｓに相当し、ＯＤＵインターフェース部３５０へ出力するフレームがＯＤＵ２である場合、変換定数αは２３７／２２７となる。また、内部フレームのペイロード領域がＯＤＴＵ４．ｔｓに相当し、ＯＤＵインターフェース部３５０へ出力するフレームがＯＤＵ４である場合、変換定数αは１となる。変換定数αは、内部フレームと出力フレームとの信号速度の比と関連付けられる定数である。
演算部３３０は、制御部３２６、及び、ＯＤＴＵ信号生成部３２８へ、第２スタッフ情報を供給する。
例えば、内部フレームのペイロード領域がＯＤＴＵ４．ｔｓに相当し、ＯＤＵインターフェース部３５０へ出力するフレームがＯＤＵ２である場合、変換定数αは２３７／２２７となる。また、内部フレームのペイロード領域がＯＤＴＵ４．ｔｓに相当し、ＯＤＵインターフェース部３５０へ出力するフレームがＯＤＵ４である場合、変換定数αは１となる。変換定数αは、内部フレームと出力フレームとの信号速度の比と関連付けられる定数である。
演算部３３０は、制御部３２６、及び、ＯＤＴＵ信号生成部３２８へ、第２スタッフ情報を供給する。
制御部３２６は、演算部３３０から供給された第２スタッフ情報に基づいて、バッファメモリ３１４に書き込まれたデータを読み出すタイミングを規定する読み出しイネーブル信号（read ENB）をバッファメモリ３１４へ供給する。
バッファメモリ３１４は、システムクロック４００からのクロック（read clk）を基準として読み出し動作を行う。また、バッファメモリ３１４は、制御部３２６からの読み出しイネーブル信号（read ENB）の入力を受ける。システムクロック４００からのクロックと、制御部３２６からの読み出しイネーブル信号と、に基づいて、バッファメモリ３１４に書き込まれたデータが読み出される。
具体的には、制御部３２６からの読み出しイネーブル信号に応じて、データが読み出されることにより、内部フレームの信号速度とＯＤＴＵフレームの信号速度の差が吸収される。
具体的には、制御部３２６からの読み出しイネーブル信号に応じて、データが読み出されることにより、内部フレームの信号速度とＯＤＴＵフレームの信号速度の差が吸収される。
バッファメモリ３１４から読み出されたデータは、ＯＤＴＵ信号生成部３２８へ供給される。ＯＤＴＵ信号生成部３２８は、演算部３３０から供給された第２スタッフ情報と、バッファメモリ３１４から供給されたデータに基づいて、ＯＤＴＵ信号を生成する。ＯＤＴＵ信号生成部３２８は、生成されたＯＤＴＵ信号をＯＤＵインターフェース部３５０へ供給する。
以上説明したように、本実施形態の伝送装置では、内部フレームとＯＤＴＵフレームとの信号速度の比に基づいて、ＯＤＴＵフレーム内に含まれるべきスタッフの量を示す情報を演算部３３０が求める。そのため、内部フレームからＯＤＵフレームを生成せずに、内部フレームから直接ＯＤＴＵフレームを生成することができる。
その結果、本実施形態によれば、第１の実施形態で用いられたクロックリカバリ部や周波数比較部を削減することができる。また、本実施形態によれば、第１の実施形態で２つ用いられたバッファメモリを１つ削減することができる。これにより、本実施形態によれば、第１の実施形態と比較して回路が単純化され、消費電力の低減や信号遅延の抑制が可能となる。
その結果、本実施形態によれば、第１の実施形態で用いられたクロックリカバリ部や周波数比較部を削減することができる。また、本実施形態によれば、第１の実施形態で２つ用いられたバッファメモリを１つ削減することができる。これにより、本実施形態によれば、第１の実施形態と比較して回路が単純化され、消費電力の低減や信号遅延の抑制が可能となる。
＜第３の実施形態＞
上述した実施形態では、伝送装置が、クロスコネクトされた内部フレームから、ＯＤＴＵ信号を介してＧＭＰ方式でＯＤＵｋ信号を生成する例について説明したが、内部フレームからＯＤＵｋ信号を生成する方式はＧＭＰ方式に限定されるものではない。本実施形態では、伝送装置が、クロスコネクトされた内部フレームから、ＯＤＴＵ信号を介してＡＭＰ（Asynchronous Mapping Procedure）方式でＯＤＵｋ信号を生成する例について説明する。
本実施形態の伝送装置は、ＯＤＴＵフレーム生成部３１０の構成が第２の実施形態とは異なり、その他の構成は、第２の実施形態の伝送装置の構成と同様である。
上述した実施形態では、伝送装置が、クロスコネクトされた内部フレームから、ＯＤＴＵ信号を介してＧＭＰ方式でＯＤＵｋ信号を生成する例について説明したが、内部フレームからＯＤＵｋ信号を生成する方式はＧＭＰ方式に限定されるものではない。本実施形態では、伝送装置が、クロスコネクトされた内部フレームから、ＯＤＴＵ信号を介してＡＭＰ（Asynchronous Mapping Procedure）方式でＯＤＵｋ信号を生成する例について説明する。
本実施形態の伝送装置は、ＯＤＴＵフレーム生成部３１０の構成が第２の実施形態とは異なり、その他の構成は、第２の実施形態の伝送装置の構成と同様である。
以下、図１０を参照して、本実施形態のＯＤＴＵフレーム生成部３１０について説明する。図１０は、本実施形態のＯＤＴＵフレーム生成部３１０の一例を示す構成図である。図１０に示されるように、本実施形態のＯＤＴＵフレーム生成部３１０は、内部フレーム終端部３１２と、バッファメモリ３１４と、制御部３１６と、制御部３２６と、ＯＤＴＵ信号生成部３２８と、演算部３３０と、オーバーヘッド生成部３３２と、を備える。
内部フレーム終端部３１２、バッファメモリ３１４、制御部３１６、制御部３２６の構成は第２の実施形態と同様であるため、説明を省略する。以下、第２の実施形態と異なる部分について説明する。
演算部３３０は、内部フレーム終端部３１２から供給された第１スタッフ情報に基づいて、ＯＤＴＵフレームに含まれるスタッフの量を示す情報（第２スタッフ情報）を求める。ここで、ＯＤＵｊ信号の周波数をｆＯＤＵｊ、内部フレームの周波数をｆＩＦとし、内部フレームのビット数をＢＩＦとすると、内部フレームのペイロードへ収容されるべきＯＤＵｊ信号のビット数ＣＩＦ（第１スタッフ情報）は、上述した式（１）で表現される。
演算部３３０は、ＯＤＵインターフェース部３５０へ出力するフレームに応じた変換定数αを用いて、上述した式（２）に基づいて、ＯＤＴＵフレームのペイロードへ収容すべきビット数ＣＯＤＴＵ（第２スタッフ情報）を求める。
本実施形態における上記式（２）の変換定数αは、以下の表２、表３に示される。
本実施形態における上記式（２）の変換定数αは、以下の表２、表３に示される。
例えば、内部フレームのペイロード領域がＯＤＴＵ４．ｔｓに相当し、入力フレームがＯＤＵ１、出力フレームがＯＤＵ２の場合、変換定数αは２３７／２２７となる。このとき、ＯＤＴＵフレームのペイロードへ収容すべきビット数ＣＯＤＴＵ（第２スタッフ情報）は、１５２３０〜１５２３３の値を取り得る。
演算部３３０は、制御部３２６、及び、オーバーヘッド生成部３３２へ、第２スタッフ情報を供給する。
演算部３３０は、制御部３２６、及び、オーバーヘッド生成部３３２へ、第２スタッフ情報を供給する。
オーバーヘッド生成部３３２は、演算部３３０から供給された第２スタッフ情報に基づいて、内部フレームのオーバーヘッドとはオーバーヘッド長が異なるＯＤＴＵフレームのオーバーヘッドを生成する。ＡＭＰ方式では、オーバーヘッド（ＪＣ）の構造も変化する。例えば、内部フレームのペイロード領域がＯＤＴＵ４．ｔｓに相当し、入力フレームがＯＤＵ１、出力フレームがＯＤＵ２の場合、ＣＯＤＴＵが１５２３３の時はＪＣ＝−１、ＣＯＤＴＵが１５２３２の時はＪＣ＝０、ＣＯＤＴＵが１５２３１の時はＪＣ＝＋１、ＣＯＤＴＵが１５２３０の時はＪＣ＝＋２となる。
オーバーヘッド生成部３３２が生成したオーバーヘッド（JC OH）は、ＯＤＴＵ信号生成部３２８へ供給される。
オーバーヘッド生成部３３２が生成したオーバーヘッド（JC OH）は、ＯＤＴＵ信号生成部３２８へ供給される。
以上説明したように、本実施形態の伝送装置では、内部フレームのオーバーヘッドとはオーバーヘッド長が異なるＯＤＴＵフレームのオーバーヘッドを、オーバーヘッド生成部３３２が生成する。本実施形態においても、第２の実施形態と同様、第１の実施形態と比較して回路が単純化され、消費電力の低減や信号遅延の抑制が可能となる。
以上説明した実施形態に示される内部フレームフォーマット、ＯＤＴＵフレームフォーマットなどは一例であり、上記実施形態に限定されるものではない。また、上記実施形態の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
（付記）
なお、本発明は、以下の付記に記載されるように構成することができる。
なお、本発明は、以下の付記に記載されるように構成することができる。
（付記１）
フレーム内に含まれるスタッフの量を調整することで、第１フレームのフレームデータを、第１フレームとは信号速度が異なる第２フレームに収容する伝送装置であって、
第１フレームのフレームデータを記憶する記憶部と、
第１フレーム内に含まれるスタッフの量を示す第１スタッフ情報に基づいて、前記記憶部に第１フレームのフレームデータを書き込むタイミングを制御する第１制御部と、
第１フレームと第２フレームとの信号速度の比に基づいて、第２フレーム内に含まれるべきスタッフの量を示す第２スタッフ情報を求める演算部と、
第２スタッフ情報に基づいて、前記記憶部に記憶された第１フレームのフレームデータを読み出すタイミングを制御する第２制御部と、
を備えることを特徴とする伝送装置。
フレーム内に含まれるスタッフの量を調整することで、第１フレームのフレームデータを、第１フレームとは信号速度が異なる第２フレームに収容する伝送装置であって、
第１フレームのフレームデータを記憶する記憶部と、
第１フレーム内に含まれるスタッフの量を示す第１スタッフ情報に基づいて、前記記憶部に第１フレームのフレームデータを書き込むタイミングを制御する第１制御部と、
第１フレームと第２フレームとの信号速度の比に基づいて、第２フレーム内に含まれるべきスタッフの量を示す第２スタッフ情報を求める演算部と、
第２スタッフ情報に基づいて、前記記憶部に記憶された第１フレームのフレームデータを読み出すタイミングを制御する第２制御部と、
を備えることを特徴とする伝送装置。
（付記２）
第２スタッフ情報に基づいて、第１フレームのオーバーヘッドとはオーバーヘッド長が異なる第２フレームのオーバーヘッドを生成するオーバーヘッド生成部を有する、付記１に記載の伝送装置。
第２スタッフ情報に基づいて、第１フレームのオーバーヘッドとはオーバーヘッド長が異なる第２フレームのオーバーヘッドを生成するオーバーヘッド生成部を有する、付記１に記載の伝送装置。
（付記３）
フレーム内に含まれるスタッフの量を調整することで、第１フレームのフレームデータを、第１フレームとは信号速度が異なる第２フレームに収容する信号伝送方法であって、
第１フレームのフレームデータを記憶する記憶工程と、
第１フレーム内に含まれるスタッフの量を示す第１スタッフ情報に基づいて、前記記憶工程において、第１フレームのフレームデータを書き込む工程と、
第１フレームと第２フレームとの信号速度の比に基づいて、第２フレーム内に含まれるべきスタッフの量を示す第２スタッフ情報を求める工程と、
第２スタッフ情報に基づいて、前記記憶工程において記憶された第１フレームのフレームデータを読み出す工程と、
を有することを特徴とする信号伝送方法。
フレーム内に含まれるスタッフの量を調整することで、第１フレームのフレームデータを、第１フレームとは信号速度が異なる第２フレームに収容する信号伝送方法であって、
第１フレームのフレームデータを記憶する記憶工程と、
第１フレーム内に含まれるスタッフの量を示す第１スタッフ情報に基づいて、前記記憶工程において、第１フレームのフレームデータを書き込む工程と、
第１フレームと第２フレームとの信号速度の比に基づいて、第２フレーム内に含まれるべきスタッフの量を示す第２スタッフ情報を求める工程と、
第２スタッフ情報に基づいて、前記記憶工程において記憶された第１フレームのフレームデータを読み出す工程と、
を有することを特徴とする信号伝送方法。
（付記４）
第２スタッフ情報に基づいて、第１フレームのオーバーヘッドとはオーバーヘッド長が異なる第２フレームのオーバーヘッドを生成する工程を有する、付記３に記載の信号伝送方法。
第２スタッフ情報に基づいて、第１フレームのオーバーヘッドとはオーバーヘッド長が異なる第２フレームのオーバーヘッドを生成する工程を有する、付記３に記載の信号伝送方法。
１００ イングレス部
１１０ ＯＴＵｋインターフェース部
１２０ ＯＤＵインターフェース部
１３０ 内部フレーム生成部
２００ クロスコネクト部
３００ イーグレス部
３１０ ＯＤＴＵフレーム生成部
３１２ 内部フレーム終端部
３１４ バッファメモリ
３１６ 制御部
３１８ クロックリカバリ部
３２０ ＯＤＵ信号生成部
３２２ バッファメモリ
３２４ 周波数比較部
３２６ 制御部
３２８ ＯＤＴＵ信号生成部
３３０ 演算部
３３２ オーバーヘッド生成部
３５０ ＯＤＵインターフェース部
３６０ ＯＴＵｋインターフェース部
４００ システムクロック
１１０ ＯＴＵｋインターフェース部
１２０ ＯＤＵインターフェース部
１３０ 内部フレーム生成部
２００ クロスコネクト部
３００ イーグレス部
３１０ ＯＤＴＵフレーム生成部
３１２ 内部フレーム終端部
３１４ バッファメモリ
３１６ 制御部
３１８ クロックリカバリ部
３２０ ＯＤＵ信号生成部
３２２ バッファメモリ
３２４ 周波数比較部
３２６ 制御部
３２８ ＯＤＴＵ信号生成部
３３０ 演算部
３３２ オーバーヘッド生成部
３５０ ＯＤＵインターフェース部
３６０ ＯＴＵｋインターフェース部
４００ システムクロック
Claims (4)
- フレーム内に含まれるスタッフの量を調整することで、第１フレームのフレームデータを、第１フレームとは信号速度が異なる第２フレームに収容する伝送装置であって、
第１フレームのフレームデータを記憶する記憶部と、
第１フレーム内に含まれるスタッフの量を示す第１スタッフ情報に基づいて、前記記憶部に第１フレームのフレームデータを書き込むタイミングを制御する第１制御部と、
第１フレームと第２フレームとの信号速度の比に基づいて、第２フレーム内に含まれるべきスタッフの量を示す第２スタッフ情報を求める演算部と、
第２スタッフ情報に基づいて、前記記憶部に記憶された第１フレームのフレームデータを読み出すタイミングを制御する第２制御部と、
を備えることを特徴とする伝送装置。 - 第２スタッフ情報に基づいて、第１フレームのオーバーヘッドとはオーバーヘッド長が異なる第２フレームのオーバーヘッドを生成するオーバーヘッド生成部を有する、請求項１に記載の伝送装置。
- フレーム内に含まれるスタッフの量を調整することで、第１フレームのフレームデータを、第１フレームとは信号速度が異なる第２フレームに収容する信号伝送方法であって、
第１フレームのフレームデータを記憶する記憶工程と、
第１フレーム内に含まれるスタッフの量を示す第１スタッフ情報に基づいて、前記記憶工程において、第１フレームのフレームデータを書き込む工程と、
第１フレームと第２フレームとの信号速度の比に基づいて、第２フレーム内に含まれるべきスタッフの量を示す第２スタッフ情報を求める工程と、
第２スタッフ情報に基づいて、前記記憶工程において記憶された第１フレームのフレームデータを読み出す工程と、
を有することを特徴とする信号伝送方法。 - 第２スタッフ情報に基づいて、第１フレームのオーバーヘッドとはオーバーヘッド長が異なる第２フレームのオーバーヘッドを生成する工程を有する、請求項３に記載の信号伝送方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010063541A JP5423513B2 (ja) | 2010-03-19 | 2010-03-19 | 伝送装置及び信号伝送方法 |
| US13/047,083 US8665738B2 (en) | 2010-03-19 | 2011-03-14 | Transmission apparatus and signal transmission method |
| GB1104355.1A GB2478838B (en) | 2010-03-19 | 2011-03-15 | Converting between different frame rates by adding stuff bytes, with stuff bytes in initial frame being removed first |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010063541A JP5423513B2 (ja) | 2010-03-19 | 2010-03-19 | 伝送装置及び信号伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011199548A JP2011199548A (ja) | 2011-10-06 |
| JP5423513B2 true JP5423513B2 (ja) | 2014-02-19 |
Family
ID=43981012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010063541A Expired - Fee Related JP5423513B2 (ja) | 2010-03-19 | 2010-03-19 | 伝送装置及び信号伝送方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8665738B2 (ja) |
| JP (1) | JP5423513B2 (ja) |
| GB (1) | GB2478838B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5498290B2 (ja) * | 2010-07-16 | 2014-05-21 | 富士通株式会社 | フレーム信号生成方法および装置 |
| US8494363B2 (en) * | 2011-04-21 | 2013-07-23 | Cortina Systems, Inc. | Signal format conversion apparatus and methods |
| US9621291B2 (en) | 2013-06-18 | 2017-04-11 | Mitsubishi Electric Corporation | Optical communication cross-connection devices and signal processing method thereof |
| US9473832B2 (en) * | 2014-11-13 | 2016-10-18 | Fujitsu Limited | GCC0 tunneling over an OTN transport network |
| WO2016138950A1 (en) * | 2015-03-04 | 2016-09-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Encapsulating digital communications signals for transmission on an optical link |
| US10298348B2 (en) * | 2016-04-01 | 2019-05-21 | Ipg Photonics Corporation | Transparent clocking in a cross connect system |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5142529A (en) | 1988-12-09 | 1992-08-25 | Transwitch Corporation | Method and means for transferring a data payload from a first SONET signal to a SONET signal of different frequency |
| JPH11308189A (ja) * | 1998-04-23 | 1999-11-05 | Matsushita Electric Ind Co Ltd | 伝送フォーマット変換および伝送速度変換方式並びに本方式を用いた加入者線終端装置 |
| DE10029063A1 (de) | 2000-06-13 | 2002-01-03 | Siemens Ag | Verfahren und Anordnung zur Übertragung von mindestens einem Clientsignal innerhalb eines Serversignales |
| GB0031839D0 (en) * | 2000-12-29 | 2001-02-14 | Marconi Comm Ltd | A multi-service digital cross-connect |
| JP2003188919A (ja) * | 2001-12-19 | 2003-07-04 | Nec Corp | ネットワーク、スイッチ装置及びそれに用いるｏｔｎフレーム処理方法並びにその回路及び集積回路 |
| IL150011A (en) | 2002-06-04 | 2007-12-03 | Eci Telecom Ltd | Mapping data in a communication network |
| JP4183535B2 (ja) * | 2003-03-20 | 2008-11-19 | 富士通株式会社 | フレーム信号の速度変換処理を行なう光信号伝送装置 |
| JP2008035076A (ja) * | 2006-07-27 | 2008-02-14 | Sumitomo Electric Ind Ltd | 光トランシーバ |
| EP3493433A1 (en) * | 2007-01-17 | 2019-06-05 | Nippon Telegraph and Telephone Corporation | Digital transmission system and digital transmission method |
| US8655169B2 (en) * | 2008-09-29 | 2014-02-18 | Infinera Corporation | Degradation adaptation network |
| JP5251620B2 (ja) | 2009-03-09 | 2013-07-31 | 富士通株式会社 | フレーム生成装置およびフレーム生成方法 |
-
2010
- 2010-03-19 JP JP2010063541A patent/JP5423513B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-14 US US13/047,083 patent/US8665738B2/en not_active Expired - Fee Related
- 2011-03-15 GB GB1104355.1A patent/GB2478838B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2478838B (en) | 2016-03-23 |
| GB201104355D0 (en) | 2011-04-27 |
| US8665738B2 (en) | 2014-03-04 |
| JP2011199548A (ja) | 2011-10-06 |
| GB2478838A (en) | 2011-09-21 |
| US20110229133A1 (en) | 2011-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112042138B (zh) | 光传送网中低速业务数据的处理方法、装置和系统 | |
| JP4878629B2 (ja) | 多重伝送システムおよび多重伝送方法 | |
| US7782843B2 (en) | Method and apparatus for synchronous cross-connect switching in optical transport network | |
| US8594140B2 (en) | Method, device, and system for multiplexing and mapping optical signals and demultiplexing and demapping optical signals | |
| US20080267223A1 (en) | Systems and methods for mapping and multiplexing wider clock tolerance signals in optical transport network transponders and multiplexers | |
| JP5423513B2 (ja) | 伝送装置及び信号伝送方法 | |
| US20130108268A1 (en) | Super optical channel transport unit signal supported by multiple wavelengths | |
| JP5644598B2 (ja) | 信号多重分離装置及び信号多重収容装置及び信号多重収容・分離装置 | |
| JP5659910B2 (ja) | フレームマッピング装置及びフレームマッピング方法 | |
| WO2012155710A1 (zh) | 一种实现otn业务映射及解映射的方法和装置 | |
| EP2079177A1 (en) | Method and device to adjust the signal of the optical transport network | |
| JP5834425B2 (ja) | クロスコネクトシステム及びクロスコネクト方法 | |
| WO2016058316A1 (zh) | 通过光通道传输单元信号发送、接收信号的方法及装置 | |
| JP5999182B2 (ja) | 伝送装置 | |
| JP2013207764A (ja) | データ伝送装置及びデータ伝送方法 | |
| JP5540675B2 (ja) | 伝送装置および信号収容方法 | |
| US8824507B2 (en) | Transmitting apparatus and signal transmitting method | |
| US9450693B2 (en) | Transmission apparatus and data transmission method | |
| CN102238439B (zh) | 一种基于g.709的业务映射过程的控制方法和系统 | |
| JP2008131063A (ja) | トランスペアレント伝送装置 | |
| WO2017118042A1 (zh) | 通道状态的确定方法及装置 | |
| KR100646746B1 (ko) | 차세대-동기 디지털 계위 트랜스폰더의 멀티 프로토콜신호 처리 장치 및 그 방법 | |
| JP2016100674A (ja) | 伝送装置 | |
| KR20090039403A (ko) | 종속신호를 통합하는 방법 및 통합 접속보드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5423513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |