JP5834425B2 - クロスコネクトシステム及びクロスコネクト方法 - Google Patents

Description

本発明は、互いに異なる２つの信号フレームそれぞれのクロスコネクトを行うクロスコネクトシステム及びクロスコネクト方法に関する。

近年、インターネットトラヒックの爆発的増大に対応可能である波長多重伝送（ＷＤＭ）方式を前提とし、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）又はＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）等の同期網のみならずＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）又はイーサネット（登録商標）系の非同期網のクライアント信号を、エンド・エンドで通信をする際に、上位レイヤーが下位レイヤーを一切意識しなくて済む、所謂トランスペアレントに伝送するプラットフォームとして、ＯＴＮ（Ｏｐｔｉｃａｌ Ｔｒａｎｓｐｏｒｔ Ｎｅｔｗｏｒｋ：光転送ネットワーク）がＩＴＵ−Ｔの勧告Ｇ．７０９により標準化されており、商用システムへの導入が急速に進んでいる。ＯＴＮにおいては、ＯＰＵ（Ｏｐｔｉｃａｌ ｃｈａｎｎｅｌ Ｐａｙｌｏａｄ Ｕｎｉｔ）のペイロード部に接続及び品質の管理に用いるオーバーヘッドバイト（ＯＨ）を付加したＯＤＵ（Ｏｐｔｉｃａｌ ｃｈａｎｎｅｌ Ｄａｔａ Ｕｎｉｔ）が用いられる。

図１は従来のＳＯＮＥＴ／ＯＤＵ混在のクロスコネクトシステムの一例の構成図を示す。まず、ＳＯＮＥＴフレームにおける信号の流れを説明する。端子１−１〜１−ｎからＳＯＮＥＴフレームを入力し、ＳＯＮＥＴ入力側高速インターフェース（ｉｎｆ）部２−１〜２−ｎでシリアル／パラレル変換を行うことによりクロスコネクトの処理単位（例えば２．４Ｇ入力の場合は、３１１．０４Ｍｂ／ｓ×８パラレル）に速度を落とす。次に、低速ｉｎｆ部３−１−１〜３−ｎ−ｍでＳＯＮＥＴ信号の同期検出及び装置内クロックへのクロック乗替えとカラム単位に行うクロスコネクトの先頭位置合せを行う。上記先頭位置合せ処理は、後段のクロスコネクト部４でカラム単位のチャンネル入替え及びタイムスロット入替え機能を容易にするために具備している。

クロスコネクト部４では、先頭位置を揃えたデータが入力される。クロスコネクト部４は、空間スイッチ４ａ、時間スイッチ４ｂを有しており、例えば端子１−１（ＤＡＴＡＩＮ１）より入力された信号を空間スイッチ４ａにて、ＣＰＵ１０からの出力データ切替要求信号に基づくデータ切替制御信号に従い、例えばライン２（ＤＡＴＡＩＮ２）に切替えると同時にデータをラッチする。ラッチされたデータは、１カラム分の全データが揃うタイミングにて時間スイッチ４ｂで再びデータ切替制御信号によって切替え多重される。

クロスコネクト部４にて切替られたデータは低速ｉｎｆ部５−１−１〜５−ｎ−ｍに供給され、ＳＯＮＥＴフレームの再生成を行い、後段のＳＯＮＥＴ出力側高速ｉｎｆ部６−１〜６−ｎで端子１−１〜１−ｎに入力された際のフォーマットと同一のＳＯＮＥＴフレームフォーマットにパラレル／シリアル変換され、セレクタ（ＳＥＬ）７−１〜７−ｎを通して端子８−１〜８−ｎより出力される。

次に、ＯＤＵフレームにおける信号の流れを説明する。端子１−１〜１−ｎからＯＤＵフレームを入力し、ＯＤＵ入力側高速ｉｎｆ部１２−１〜１２−ｎと中間フレームマッピング部１３−１−１〜１３−ｎ−ｋで後述するＯＤＵ中間フレーム（６．５７７Ｇ入力時は、１６４．４２Ｍｂ／ｓ×４０パラレル）に変換する。ＯＤＵ中間フレームはクロスコネクト部１４に入力される。クロスコネクト部１４はＣＰＵ１０からの出力データ切替要求信号に基づくデータ切替信号に従いＯＤＵ中間フレームの切替えを行う。ＯＤＵの切替えは、チャンネル空間スイッチ１４ａのみであり、タイムスロットの入替えを行う時間スイッチがない構成となる。

クロスコネクト部１４で切替えられたデータは、ＯＤＵ中間フレームであるため、中間フレームデマッピング部１５−１−１〜１５−ｎ−ｋでＯＤＵフレームの再生成を行い、ＯＤＵ出力側高速ｉｎｆ部１６−１〜１６−ｎで端子１−１〜１−ｎに入力された際のフォーマットと同一のＯＤＮフレームフォーマットにパラレル／シリアル変換され、セレクタ（ＳＥＬ）７−１〜７−ｎを通して端子８−１〜８−ｎより出力される。

このように、従来のＳＯＮＥＴ／ＯＤＵ混在のクロスコネクトシステムでは、入力した信号の種類毎にクロスコネクト部を具備する構成でＳＯＮＥＴ／ＯＤＵの共存を実現している。

ところで、第二のネットワークを構成するＯＴＮクロスコネクト装置は第一のネットワークとの境界に配置されており、ＯＴＮクロスコネクト装置に搭載されたクライアントインタフェースカードのＯＴＮフレーマはＳＤＨ／ＳＯＮＥＴ信号を非干渉にＯＴＮフレームに格納し、第二のネットワークＯＴＮフレームのオーバヘッドを用いて、装置及びネットワークの制御管理を行う技術が知られている（例えば特許文献１参照）。

特開２００３−１８８９１９号公報

ＳＯＮＥＴ／ＯＤＵ混在で処理するクロスコネクトシステムにおいて、クロスコネクト部は、処理単位がＳＯＮＥＴでは空間スイッチと時間スイッチを用いるＴＤＭ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）スイッチであり、ＯＤＵは空間スイッチのみであり、両者で構成が違うために別々のユニットを用いてクロスコネクト機能を実現している。

また、同一ユニット内にＳＯＮＥＴ／ＯＤＵを共存させた場合は、選択された片側のフォーマットしか使用しないため、無駄な回路が存在している。つまり、機能はＳＯＮＥＴとＯＤＵの双方個別に配備しているが、使用する機能は片方のみである。

開示のクロスコネクトシステムは、１つのクロスコネクト部で複数の信号フレームのクロスコネクトを行うことを目的とする。

開示の一実施形態によるクロスコネクトシステムは、空間スイッチと時間スイッチでクロスコネクトを行う第１信号フレームと、空間スイッチでクロスコネクトを行う第２信号フレームそれぞれのクロスコネクトを行うクロスコネクトシステムであって、
前記第２信号フレームを前記第１信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行うための前記第１信号フレームと信号速度が異なる第３信号フレームにマッピングするマッピング部と、
前記第１信号フレーム及び前記第１信号フレームのクロックと前記第３信号フレーム及び前記第３信号フレームのクロックのいずれかを選択する選択部と、
前記選択部で選択された前記第１信号フレーム及び前記第１信号フレームのクロック又は前記第３信号フレーム及び前記第３信号フレームのクロックを供給されて前記第１信号フレーム又は前記第３信号フレームのクロスコネクトを行うクロスコネクト部と、
前記クロスコネクト部から出力される前記第３信号フレームを前記第２信号フレームにデマッピングして出力するデマッピング部と、を有する。

本実施形態によれば、１つのクロスコネクト部で複数の信号フレームのクロスコネクトを行うことができる。

従来のＳＯＮＥＴ／ＯＤＵ混在のクロスコネクトシステムの一例の構成図である。 ＳＯＮＥＴ／ＯＤＵ混在のクロスコネクトシステムの第１実施形態の構成図である。 図２における入力１回線あたりの構成を示す図である。 ＳＯＮＥＴにおけるフレーム周期と信号速度の関係について説明するための図である。 ＯＤＵｋのフレーム周期と信号速度の関係について説明するための図である。 ＯＤＵ中間フレームの一実施形態のフレームフォーマットを示す図である。 ＯＤＵ中間フレームのオリジナルフレームへのマッピングを説明するための図である。 ＳＴＳ−４８のフレームフォーマットを示す図である。 ＳＯＮＥＴフレームのオリジナルフレームへのマッピングを説明するための図である。 クロスコネクト部２５の一実施形態のブロック図である。 クロスコネクトの様子を示す図である。 ＳＯＮＥＴ／ＯＤＵ混在のクロスコネクトシステムの第２実施形態の構成図である。 図１２における入力１回線あたりの構成を示す図である。 ＳＯＮＥＴフレームのオリジナルフレームへのマッピングを説明するための図である。

以下、図面に基づいて実施形態を説明する。

＜クロスコネクトシステムの第１実施形態＞
図２はＳＯＮＥＴ／ＯＤＵ混在のクロスコネクトシステムの第１実施形態の構成図を示す。図３は図２における入力１回線あたりの構成を示す。なお、ＳＯＮＥＴの代りにＳＤＨを用いる構成であっても良い。

第１信号フレームであるＳＯＮＥＴフレームにおける信号の流れを説明する。図２において、端子２１−１〜２１−ｎからＳＯＮＥＴフレーム（例えばＳＴＳ−４８）を入力し、ＳＯＮＥＴ入力側高速インターフェース（ｉｎｆ）部２２−１〜２２−ｎでシリアル／パラレル変換を行う。例えば２．４８８３２Ｇｂ／ｓのＳＴＳ−４８を３１１．０４Ｍｂ／ｓの８パラレルに変換する。

次に、低速ｉｎｆ部２３−１−１〜２３−ｎ−ｍでＳＯＮＥＴフレームの同期検出及び装置内クロックへのクロック乗替えと、カラム単位にクロスコネクトの先頭位置合せを行う。低速ｉｎｆ部２３−１−１〜２３−ｎ−ｍの出力するＳＯＮＥＴフレームはセレクタ２４ー１〜２４−ｎを通してクロスコネクト部２５に供給される。上記先頭位置合せ処理は、後段のクロスコネクト部２５でカラム単位のチャンネル入替え及びタイムスロット入替え機能を容易にするために具備している。

クロスコネクト部２５には、先頭位置を揃えたデータが入力される。クロスコネクト部２５は、空間スイッチ２５ａ、時間スイッチ２５ｂを有しており、ＣＰＵ２６の出力データ切替要求信号に基づくデータ切替制御信号に従い、１２５ｕｓ（３１１．０４ＭＨｚのクロックを１／３８８８８０分周）のカラム単位の空間スイッチ制御及び時間スイッチ制御を行って出力する。

クロスコネクト部２５から出力されたデータは、低速ｉｎｆ部２７−１−１〜２７−ｎ−ｍでＳＯＨ（Ｓｅｃｔｉｏｎ ＯｖｅｒＨｅａｄ）／ＬＯＨ（Ｌｉｎｅ Ｏｖｅｒ Ｈｅａｄ）の再生成と出力側クロック３１１．０４ＭＨｚへの乗替えを行い、ＳＯＮＥＴ出力側高速ｉｎｆ部２８−１〜２８−ｎでＳＴＳ−４８の２．４８８３２Ｇｂ／ｓ信号にパラレル／シリアル変換を行った後、セレクタ２９−１〜２９−ｎを通して端子３０−１〜３０−ｎから出力する。

次に、第２信号フレームであるＯＤＵフレームにおける信号の流れを説明する。端子２１−１〜２１−ｎから例えばＯＴＵ４フレームを入力し、ＯＤＵ入力側高速ｉｎｆ部３１−１〜３１−ｎと中間フレームマッピング部３２−１−１〜３２−ｎ−ｋで後述するＯＤＵ中間フレーム（１６４．４２Ｍｂ／ｓ×４０パラレル）に変換する。ＯＤＵ中間フレームはオリジナルフレームマッピング部３３−１−１〜３３−ｎ−ｋで第３信号フレームであるオリジナルフレームにフォーマット変換する。オリジナルフレームフォーマットへの変換は、ＯＤＵ中間フレーム（１フレーム＝９３．４２ｕｓ，容量＝７６８００バイト，クロック周波数＝１６４．４２ＭＨｚ）をオリジナルフレーム（１フレーム＝９３．４２ｕｓ，容量＝９３７４４バイト，クロック周波数＝１．００３４６８２０８ＧＨｚのペイロード領域にマッピングする。オリジナルフレームはセレクタ２４ー１〜２４−ｎを通してクロスコネクト部２５に供給される。

クロスコネクト部２５はＣＰＵ２６からの出力データ切替要求信号に基づくデータ切替信号に従い、９３．４２ｕｓ（１６４．４２ＭＨｚのクロックを１／９３７４４分周）のカラム単位の空間スイッチ制御及び時間スイッチ制御を行う。

クロスコネクト部２５から出力されたオリジナルフレームは、オリジナルフレームデマッピング部３７−１−１〜３７−ｎ−ｋに供給されてＯＤＵ中間フレームの再生成と出力側クロック１６４．４２ＭＨｚへの乗替えを行い、中間フレームデマッピング部３８−１−１〜３８−ｎ−ｋとＯＤＵ出力側高速ｉｎｆ部３９−１〜３９−ｎでＯＴＵ４フレームフォーマットに変換を行った後、セレクタ２９−１〜２９−ｎを通して端子３０−１〜３０−ｎから出力する。

図３において、端子４１から入力されるＳＯＮＥＴクロック（３１１．０４ＭＨｚ）と、端子４２から入力されるＯＤＵクロック（１．００３４６８２０８ＧＨｚ）はセレクタ４４に供給される。端子４３から入力されるＯＤＵ／ＳＯＮＥＴ切替信号はセレクタ４４、２４−１，２９−１，クロスコネクト部２５内のフレームカウンタ２５ｃに供給される。なお、図２において、上記セレクタ４４は省略している。

セレクタ４４はＯＤＵ／ＳＯＮＥＴ切替信号に従って、ＳＯＮＥＴ選択時にはＳＯＮＥＴクロックを選択して低速ｉｎｆ部２３−１−１〜２３−１−ｍ、オリジナルフレームマッピング部３３−１−１〜３３−１−ｋ、クロスコネクト部２５それぞれに供給し、ＯＤＮ選択時にはＯＤＵクロックを選択して低速ｉｎｆ部２３−１−１〜２３−１−ｍ、オリジナルフレームマッピング部３３−１−１〜３３−１−ｋ、クロスコネクト部２５それぞれに供給する。

＜ＳＯＮＥＴ／ＯＤＵ＞
ここで、図４を参照して、ＳＯＮＥＴにおけるフレーム周期と信号速度の関係について説明する。図４（Ａ）は、ＯＣ−３（Ｏｐｔｉｃａｌ Ｃａｒｒｉｅｒ − ｌｅｖｅｌ ３）のフレーム周期と信号速度の関係を示す図であり、図４（Ｂ）は、ＯＣ−１２のフレーム周期と信号速度の関係を示す図であり、図４（Ｃ）は、ＯＣ−４８のフレーム周期と信号速度の関係を示す図である。図４の縦軸はフレーム周期を示し、横軸は信号速度を示す。

図４に示されるように、ＯＣ−ｎのフレームの大きさは、ｎによって変化する。具体的には、ＯＣ−ｎのフレームの大きさは、ｎ×９０×９バイトである。また、上述したように、ＳＯＮＥＴ／ＳＤＨでは、ｎの値によらず、フレーム周期は１２５μｓで一定である。そのため、ＯＣ−ｎの信号速度は、ｎ×５１．８４Ｍｂｐｓとなる。

一方、ＯＴＮに規定されているＯＴＵｋ（Ｏｐｔｉｃａｌ Ｔｒａｎｓｐｏｒｔ Ｕｎｉｔ ｋ）におけるＯＤＵｋ（Ｏｐｔｉｃａｌ Ｃｈａｎｎｅｌ Ｄａｔａ Ｕｎｉｔ ｋ）のフレーム構造は、ＦＥＣ（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ、誤り訂正バイト）とＯＨ（Ｏｖｅｒｈｅａｄ、オーバーヘッド）とを除いて、ＯＴＵｋと等価である。図５を参照して、ＯＤＵｋのフレーム周期と信号速度の関係について説明する。図５の縦軸はフレーム周期を示し、横軸は信号速度を示す。図５には、ＯＤＵ０、ＯＤＵ１、ＯＤＵ２のフレーム周期と信号速度の関係が示されている。

図５に示されるように、ＯＤＵｋのフレームの大きさは、ｋの値によらず３８２４×４バイトである。これに対し、ＯＤＵｋのフレーム周期は、ｋの値により異なる。例えば、ＯＤＵ０のフレーム周期は９８．３５μｓであり、ＯＤＵ１のフレーム周期は４８．９７μｓであり、ＯＤＵ２のフレーム周期は１２．１９μｓである。そのため、ＯＤＵｋの信号速度は、ｋの値により異なる。

ＯＤＵ０の信号速度は、１２４４．１６Ｍｂｐｓである。ＯＤＵ１の信号速度は、２４９８．７８Ｍｂｐｓ（＝１２４４．１６×２×２３９／２３８Ｍｂｐｓ）である。ＯＤＵ２の信号速度は、１００３７．２７Ｍｂｐｓ（＝１２４４．１６×８×２３９／２３７Ｍｂｐｓ）である。なお、図示されていないが、ＯＤＵ３の信号速度は、４０３１９．２２Ｍｂｐｓ（＝１２４４．１６×３２×２３９／２３６Ｍｂｐｓ）である。ＯＤＵ４の信号速度は、１０４７９４．４５Ｍｂｐｓ（＝１２４４．１６×８０×２３９／２２７Ｍｂｐｓ）である。

上述したように、ＳＯＮＥＴのＯＣ−ｎにおけるフレーム周期は、ｎの値によらず１２５μｓである。そのため、ＯＣ−ｎにおいてデータ信号を別の経路に出力するクロスコネクトをＴＤＭ方式で実現するためには、基準とする信号速度（例えば、ＯＣ−１）を持つクロスコネクト装置を複数連結させればよい。

これに対し、ＯＴＮにおいては、ＯＤＵｋ（ｋ≧１）のフレーム周期を整数倍しても、ＯＤＵ０のフレーム周期である９８．３５μｓにはならない。そのため、ＯＤＵｋにおいては、基準とする信号速度（例えば、ＯＤＵ０）を持つクロスコネクト装置を複数連結させることにより、ＴＤＭ方式でクロスコネクトを実現することはできない。

このため、本実施形態では、ＯＤＵ入力側高速ｉｎｆ部と中間フレームマッピング部を用いて、ＯＤＵｋフレームを、フレーム周期、フレームフォーマット、信号速度が固定された共通のＯＤＵ中間フレームにマッピングする。

ＯＤＵ入力側高速ｉｎｆ部３１−１〜３１−ｎは、入力されたＯＴＵｋ信号からオーバーヘッド及びＦＥＣを取り除く。ＯＴＵｋ信号からオーバーヘッド及びＦＥＣを取り除くことにより、ＯＤＵｋ信号が生成される。生成されたＯＤＵｋ信号は、中間フレームマッピング部３２−１−１〜３２−ｎ−ｋに供給される。また、中間フレームマッピング部３２−１−１〜３２−ｎ−ｋは、入力されたネットワーク信号やクライアント信号からクロックを抽出する。また、ＯＤＵｋ信号の中にＯＤＵｋ信号よりも信号速度が低いＯＤＵｊ信号（ｊ＜ｋ）が多重されている場合、中間フレームマッピング部３２−１−１〜３２−ｎ−ｋはＯＤＵｋ信号からＯＤＵｊ信号を抽出する。そして、中間フレームマッピング部３２−１−１〜３２−ｎ−ｋは、所定のクロックを基準として、ＯＤＵ信号をフレーム周期と信号速度が固定された１又は複数のＯＤＵ中間フレームにマッピングする。このＯＤＵ中間フレームはＯＤＵ０に相当する。ＯＤＵ中間フレームのオーバーヘッドには、ＯＤＵ中間フレーム内に含まれるデータ量又はスタッフの量を示す情報としてＪｕｓｔｉｆｉｃａｔｉｏｎ Ｏｖｅｒｈｅａｄ（ＪＣ１〜ＪＣ６）が格納される。また、ＯＤＵ中間フレームのマッピングには、ＧＭＰ（Ｇｅｎｅｒｉｃ Ｍａｐｐｉｎｇ ｐｒｏｃｅｄｕｒｅ）方式が用いられる。ＧＭＰ方式は、信号速度が異なるフレーム間でデータのマッピングをする手法であり、ペイロード領域に有効データとスタッフバイトを平均的に分散させて配置することで、マッピング元のフレームとマッピング先のフレームのペイロード領域との信号速度の差をスタッフにより調整する。

＜ＯＤＵ中間フレーム＞
図６にＯＤＵ中間フレームの一実施形態のフレームフォーマットを示す。ＯＤＵ中間フレームの１〜３ローの１〜８カラムはオーバーヘッド領域とされ、ＪＣ１〜ＪＣ６、ＦＡＳ（Ｆｒａｍｅ Ａｌｉｇｎｍｅｎｔ Ｏｖｅｒｈｅａｄ）、ＢＩＰ８（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅｄ Ｐａｒｉｔｙ ８）、ＣＩ（Ｃｏｎｃａｔｅｎａｔｅ Ｉｎｄｉｃａｔｉｏｎ）、ＡＦ（Ａｌａｒｍ Ｆｌａｇ）が設定される。なお、Ｒｓｙはリザーブ（未使用）である。４〜７ローの１〜８カラムはリザーブであり、８〜２０ローの１〜８カラムは入力信号がＯＤＵ４以外のＯＤＵ３等ではリザーブ領域となり、ＯＤＵ４ではペイロードとなる領域である。また、１〜２０ローの９〜７６８カラムはペイロード領域とされている。本実施形態のＯＤＵ中間フレームは、クロック周波数＝１６４．４２ＭＨｚ、１フレーム＝９３．４２μｓ、容量＝７６８００バイトである。

中間フレームマッピング部３２−１−１〜３２−ｎ−ｋの出力する図７（Ａ）に示すフォーマットのＯＤＵ中間フレーム（１フレーム＝７６８００バイト）は、オリジナルフレームマッピング部３３−１−１〜３３−ｎ−ｋで５チャネル分多重され、図７（Ｂ）に示すフォーマットのオリジナルフレームのペイロード領域にマッピングされる。

オリジナルフレームは９ロー２１７カラムであり、ＳＯＮＥＴと同様に３カラム分のＳＯＨ及びＬＯＨのオーバーヘッド領域を有している。４〜２１７カラムはペイロード領域とされている。オリジナルフレームはＳＯＮＥＴと形式を合わせるためにＳＯＨ及びＬＯＨを設けている。なお、オリジナルフレームの１フレームは９３７４４バイトで、ペイロード領域は９２４４８バイトであり、ペイロード領域中の空き領域は１５６４８バイトである。また、オリジナルフレームのクロック周波数は１．００３４６８２０８ＧＨｚである。

オリジナルフレームの１カラムは図７（Ｃ）に示すように４８チャネルを収容し、このうち１〜４０チャネルにＯＤＵ中間フレームのデータがマッピングされる。１ロー４カラムには図７（Ｄ）に示すようにＯＤＵ中間フレームの５チャネル分のＪＣ４がマッピングされ、続いて５チャネル分のＪＣ１、５チャネル分のＪＣ５、５チャネル分のＪＣ２、５チャネル分のＪＣ６、５チャネル分のＪＣ３、５チャネル分のリザーブ、５チャネル分のリザーブがマッピングされ、４１〜４８チャネルは空き領域とされる。

また、オリジナルフレームの２１７カラムは図７（Ｅ）に示すように１〜８ローについては１６〜４８チャネルが空き領域とされ、９ローについては全て空き領域とされる。このオリジナルフレームはクロスコネクト部２５において空間スイッチ２５ａと時間スイッチ２５ｂを用いてチャネル単位でクロスコネクトされる。

一方、ＳＯＮＥＴ入力側高速ｉｎｆ部２２−１〜２２−ｎは、図８に示すフォーマットの２．４８８３２Ｇｂ／ｓのＳＴＳ−４８を供給され、ＳＴＳ−１相当の３１１．０４Ｍｂ／ｓの８パラレルに変換して低速ｉｎｆ部２３−１−１〜２３−ｎ−ｍに供給する。低速ｉｎｆ部２３−１−１〜２３−ｎ−ｍが出力するＳＯＮＥＴフレームは、図９（Ａ）に示すように、９ロー９０カラムであり、３カラム分のＳＯＨ及びＬＯＨのオーバーヘッド領域を有している。４〜９０カラムはペイロード領域とされている。ＳＯＮＥＴフレームの１フレームは３８８８０バイトで、ペイロード領域は３７５８４バイトである。また、ＳＯＮＥＴフレームのクロック速度は３３１．０４ＭＨｚである。ＳＯＮＥＴフレームの１カラムは図９（Ｂ）に示すように４８チャネルを収容する。

図１０はクロスコネクト部２５の一実施形態のブロック図を示す。図１０において、クロスコネクト部２５は、空間スイッチ２５ａと時間スイッチ２５ｂの一部を構成するメモリ４５、時間スイッチ２５ｂを構成するマルチプレクサ（ＭＵＸ）４６、フレームカウンタ２５ｃ及び出力データ切替信号生成部４７を有している。フレームカウンタ２５ｃはクロックとＯＤＵ／ＳＯＮＥＴ切替信号を供給されており、ＯＤＵ供給時とＳＯＮＥＴ供給時それぞれでクロックをカウントすることによりフレーム数をカウントする。フレームカウンタ２５ｃのカウント値は出力データ切替信号生成部４７及びマルチプレクサ４６に供給されている。出力データ切替信号生成部４７はＣＰＵ２６から供給される出力データ切替要求信号をデータ切替制御信号に変換してメモリ４５に供給する。

メモリ４５にはセレクタ２４−１〜２４−ｎからｎライン分のＳＯＮＥＴフレーム又はオリジナルフレームのデータが供給される。メモリ４５はデータ切替制御信号に従って書き込み位置を切替える（マルチプレックス）と同時にデータをラッチする（書き込む）。ラッチされたデータは、マルチプレクサ４６にて１カラム分の全データが揃うタイミングにて再びデータ切替制御信号によって切替え多重（タイムスロット入替えによる時間スイッチ）されて出力される。

図１１にクロスコネクト部２５におけるクロスコネクトの様子を示す。図１１において、ライン１に入力されたチャネル１のデータ（Ａ）は空間スイッチ２５ａでライン２に切替えられてラッチされ、時間スイッチ２５ｂでチャネルｉに切替えられて出力される。また、ライン２に入力されたチャネル２のデータ（Ｂ）は空間スイッチ２５ａでラインｎに切替えられてラッチされ、時間スイッチ２５ｂでチャネル４８に切替えられて出力される。また、ライン２に入力されたチャネル４８のデータ（Ｃ）は空間スイッチ２５ａでラインｎに切替えられてラッチされ、時間スイッチ２５ｂでチャネル１に切替えられて出力される。また、ラインｎに入力されたチャネル４８のデータ（Ｄ）は空間スイッチ２５ａでライン２に切替えられてラッチされ、時間スイッチ２５ｂでチャネル４８に切替えられて出力される。

本実施形態によれば、１つのクロスコネクト部２５でＳＯＮＥＴとＯＤＵの信号フレームのクロスコネクトを行うことができる。

＜クロスコネクトシステムの第２実施形態＞
図１２はＳＯＮＥＴ／ＯＤＵ混在のクロスコネクトシステムの第２実施形態の構成図を示す。図１３は図１２における入力１回線あたりの構成を示す。なお、ＳＯＮＥＴの代りにＳＤＨを用いる構成であっても良い。

第１信号フレームであるＳＯＮＥＴフレームにおける信号の流れを説明する。図１２において、端子２１−１〜２１−ｎからＳＯＮＥＴフレーム（例えばＳＴＳ−４８）を入力し、ＳＯＮＥＴ入力側高速ｉｎｆ部２２−１〜２２−ｎでシリアル／パラレル変換を行う。例えば２．４８８３２Ｇｂ／ｓのＳＴＳ−４８を３１１．０４Ｍｂ／ｓの８パラレルに変換する。

次に、オリジナルフレームマッピング部５３−１−１〜５３−ｎ−ｍで第３信号フレームであるオリジナルフレームにフォーマット変換する。このフォーマット変換は、１フレーム＝１２５ｕｓ，容量＝１２５２８０バイト、クロック周波数＝１．００２２４００００ＧＨｚ）のオリジナルフレームのペイロード領域にフレーム先頭位置合せを行い、複数回線の位相を調整してマッピングする。オリジナルフレームマッピング部５３−１−１〜５３−ｎ−ｍの出力するオリジナルフレームはセレクタ２４ー１〜２４−ｎを通してクロスコネクト部２５に供給する。上記先頭位置合せ処理は、後段のクロスコネクト部２５でカラム単位のチャンネル入替え及びタイムスロット入替え機能を容易にするために具備している。

クロスコネクト部２５には、先頭位置を揃えたデータが入力される。クロスコネクト部２５は、空間スイッチ２５ａ、時間スイッチ２５ｂを有しており、ＣＰＵ２６の出力データ切替要求信号に基づくデータ切替制御信号に従い、１２５ｕｓ（１．００２２４００００ＧＨｚのクロックを１／１２５２８０分周）のカラム単位の空間スイッチ制御及び時間スイッチ制御を行って出力する。

クロスコネクト部２５から出力されたデータは、オリジナルフレームマッピング部５７−１−１〜５７−ｎ−ｍでＳＴＳ−４８フレームの再生成と出力側クロック３１１．０４ＭＨｚへの乗替えを行い、ＳＯＮＥＴ出力側高速ｉｎｆ部２８−１〜２８−ｎでＳＴＳ−４８の２．４８８３２Ｇｂｐｓ信号にパラレル／シリアル変換を行った後、セレクタ２９−１〜２９−ｎを通して端子３０−１〜３０−ｎから出力する。

次に、第２信号フレームであるＯＤＵフレームにおける信号の流れを説明する。ＯＤＵフレームについては第１実施形態と同様である。端子２１−１〜２１−ｎから例えばＯＴＵ４フレームを入力し、ＯＤＵ入力側高速ｉｎｆ部３１−１〜３１−ｎと中間フレームマッピング部３２−１−１〜３２−ｎ−ｋで後述するＯＤＵ中間フレーム（１６４．４２Ｍｂ／ｓ×４０パラレル）に変換する。ＯＤＵ中間フレームはオリジナルフレームマッピング部３３−１−１〜３３−ｎ−ｋで第３信号フレームであるオリジナルフレームにフォーマットに変換する。オリジナルフレームフォーマット変換は、ＯＤＵ中間フレーム（１フレーム＝９３．４２ｕｓ，容量＝７６８００バイト，クロック周波数＝１６４．４２ＭＨｚ）をオリジナルフレーム（１フレーム＝９３．４２ｕｓ，容量＝９３６２７バイト，クロック周波数＝１．００２２４００００ＧＨｚ）のペイロード領域にマッピングする。オリジナルフレームはセレクタ２４ー１〜２４−ｎを通してクロスコネクト部２５に供給される。

クロスコネクト部２５はＣＰＵ２６からの出力データ切替要求信号に基づくデータ切替信号に従い、９３．４２ｕｓ（１．００２２４００００ＧＨｚのクロックを１／９３６２７分周）のカラム単位の空間スイッチ制御及び時間スイッチ制御を行う。クロスコネクト部２５から出力されたオリジナルフレームは、オリジナルフレームデマッピング部３７−１−１〜３７−ｎ−ｋに供給されてＯＤＵ中間フレームの再生成と出力側クロック１６４．４２ＭＨｚへの乗替えを行い、中間フレームデマッピング部３８−１−１〜３８−ｎ−ｋとＯＤＵ出力側高速ｉｎｆ部３９−１〜３９−ｎでＯＴＵ４フレームフォーマットに変換を行った後、セレクタ２９−１〜２９−ｎを通して端子３０−１〜３０−ｎから出力する。

図１３において、端子５１から入力される共通クロック（１．００２２４００００ＧＨｚ）はオリジナルフレームマッピング部３３−１−１〜３３−１−ｋ，５３−１−１〜５３−１−ｍ，クロスコネクト部２５に供給される。端子５２から入力されるＯＤＵ／ＳＯＮＥＴ切替信号はセレクタ２４−１，２９−１，クロスコネクト部２５内のフレームカウンタ２５ｃに供給される。

中間フレームマッピング部３２−１−１〜３２−ｎ−ｋの出力する図７（Ａ）に示すフォーマットのＯＤＵ中間フレーム（１フレーム＝７６８００バイト）は、オリジナルフレームマッピング部３３−１−１〜３３−ｎ−ｋで５チャネル分多重され、図７（Ｂ）に示すフォーマットのオリジナルフレームのペイロード領域にマッピングされる。

オリジナルフレームは９ロー２１７カラムであり、ＳＯＮＥＴと同様に３カラム分のＳＯＨ及びＬＯＨのオーバーヘッド領域を有している。４〜２１７カラムはペイロード領域とされている。オリジナルフレームはＳＯＮＥＴと形式を合わせるためにＳＯＨ及びＬＯＨを設けている。また、オリジナルフレームの１フレームは９３７４４バイトで、ペイロード領域は９２４４８バイトであり、ペイロード領域中の空き領域は１５６４８バイトである。また、オリジナルフレームのクロック周波数は１．００２２４００００ＧＨｚである。

オリジナルフレームの１カラムは図７（Ｃ）に示すように４８チャネルを収容し、このうち１〜４０チャネルにＯＤＵ中間フレームのデータがマッピングされる。１ロー４カラムには図７（Ｄ）に示すようにＯＤＵ中間フレームの５チャネル分のＪＣ４がマッピングされ、続いて５チャネル分のＪＣ１、５チャネル分のＪＣ５、５チャネル分のＪＣ２、５チャネル分のＪＣ６、５チャネル分のＪＣ３、５チャネル分のリザーブ、５チャネル分のリザーブがマッピングされ、４１〜４８チャネルは空き領域とされる。

また、オリジナルフレームの２１７カラムは図７（Ｅ）に示すように１〜８ローについては１５〜４８チャネルが空き領域とされ、９ローについては全て空き領域とされる。このオリジナルフレームはクロスコネクト部２５において空間スイッチ２５ａと時間スイッチ２５ｂを用いてチャネル単位でクロスコネクトされる。ところで、本実施形態におけるＯＤＮ中間フレームのオリジナルフレームへのマッピングはクロック周波数が異なるだけで第１実施形態と同様である。

一方、ＳＯＮＥＴ入力側高速ｉｎｆ部２２−１〜２２−ｎは、図８に示すフォーマットの２．４８８３２Ｇｂ／ｓのＳＴＳ−４８を供給され、ＳＴＳ−１相当の３１１．０４Ｍｂ／ｓの８パラレルに変換して低速ｉｎｆ部２３−１−１〜２３−ｎ−ｍに供給される。低速ｉｎｆ部２３−１−１〜２３−ｎ−ｍが出力するＳＯＮＥＴフレームは、図１４（Ａ）に示すように、９ロー９０カラムであり、３カラム分のＳＯＨ及びＬＯＨのオーバーヘッド領域を有している。４〜９０カラムはペイロード領域とされている。ＳＯＮＥＴフレームの１フレームは３８８８０バイトで、ペイロード領域は３７５８４バイトである。

これに対して、本実施形態におけるオリジナルフレームは図１４（Ｂ）に示すように、９ロー２９０カラムである。なお、図７（Ｂ）に示すオリジナルフレームはＯＤＵの１フレームが９３．４２μｓであるため９ロー２１７カラムであるが、図１４（Ｂ）に示すオリジナルフレームはＳＯＮＥＴの１フレームが１２５μｓであるため９ロー２９０カラムとなっている。

図１４（Ｂ）のオリジナルフレームはＳＯＮＥＴと同様に３カラム分のＳＯＨ及びＬＯＨのオーバーヘッド領域を有している。４〜２９０カラムはペイロード領域とされている。オリジナルフレームはＳＯＮＥＴと形式を合わせるためにＳＯＨ及びＬＯＨを設けている。また、オリジナルフレームの１フレームは１２５２８０バイトで、ペイロード領域は１２３９８４バイトであり、ペイロード領域中の空き領域は８６４００バイトである。また、オリジナルフレームのクロック周波数は１．００２２４００００ＧＨｚである。また、オリジナルフレームの１カラムは図１４（Ｃ）に示すように４８チャネルを収容する。

図１４（Ａ）のＳＯＮＥＴフレーム（９ロー９０カラム）は図１４（Ｂ）のオリジナルフレームの９ロー９０カラムにマッピングされる。オリジナルフレームの９１〜２９０カラムは図１４（Ｄ）に示すように１〜４８チャネルが空き領域とされる。

このようにして、同一システム内で複数の信号フレーム（ＳＯＮＥＴ／ＯＤＵ）を扱うクロスコネクトシステムで、信号フレーム毎のクロスコネクト部を持つことなく共有のクロスコネクト部にてクロスコネクトを実現できる。

これにより、クロスコネクト部の回路規模を２／３程度に削減し、低電力化及びコストの低減化を図ることができる。また、クロスコネクト方式がＴＤＭのため、回線容量が増加した場合にも拡張が容易となる。

また、クロスコネクト部でオリジナルフレームフォーマットを使用することにより、フレームフォーマット上の空きバイトを使ったアラーム転送等の新たなサービスを追加することが可能となる。また、クロスコネクト部がポート括りつけでなくなったため、入力信号が変更になった際も対応可能となる。
（付記１）
空間スイッチと時間スイッチでクロスコネクトを行う第１信号フレームと、空間スイッチでクロスコネクトを行う第２信号フレームそれぞれのクロスコネクトを行うクロスコネクトシステムであって、
前記第２信号フレームを前記第１信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行う第３信号フレームにマッピングするマッピング部と、
前記第１信号フレーム及び前記第１信号フレームのクロックと前記第３信号フレーム及び前記第３信号フレームのクロックのいずれかを選択する選択部と、
前記選択部で選択された前記第１信号フレーム及び前記第１信号フレームのクロック又は前記第３信号フレーム及び前記第３信号フレームのクロックを供給されて前記第１信号フレーム又は前記第３信号フレームのクロスコネクトを行うクロスコネクト部と、
前記クロスコネクト部から出力される前記第３信号フレームを前記第２信号フレームにデマッピングして出力するデマッピング部と、
を有することを特徴とするクロスコネクトシステム。
（付記２）
付記１記載のクロスコネクトシステムにおいて、
前記マッピング部は、前記第２信号フレームを信号速度が固定の第４信号フレームにマッピングしたのち、前記第４信号フレームを前記第３信号フレームにマッピングする
ことを特徴とするクロスコネクトシステム。
（付記３）
空間スイッチと時間スイッチでクロスコネクトを行う第１信号フレームと、空間スイッチでクロスコネクトを行う第２信号フレームそれぞれのクロスコネクトを行うクロスコネクトシステムであって、
前記第１信号フレームを共通クロックに乗せ換えて前記第１信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行う第３信号フレームにマッピングする第１マッピング部と、
前記第２信号フレームを前記共通クロックに乗せ換えて前記第３信号フレームにマッピングする第２マッピング部と、
前記第１マッピング部から出力される第３信号フレームと前記第２マッピング部から出力される第３信号フレームのいずれかを選択する選択部と、
前記選択部で選択された第３信号フレーム及び前記共通クロックを供給されて前記第３信号フレームのクロスコネクトを行うクロスコネクト部と、
前記クロスコネクト部から出力される前記第３信号フレームを前記第１信号フレームにデマッピングして出力する第１デマッピング部と、
前記クロスコネクト部から出力される前記第３信号フレームを前記第２信号フレームにデマッピングして出力する第２デマッピング部と、
を有することを特徴とするクロスコネクトシステム。
（付記４）
付記３記載のクロスコネクトシステムにおいて、
前記第２マッピング部は、前記第２信号フレームを信号速度が固定の第４信号フレームにマッピングしたのち、前記第４信号フレームを前記第３信号フレームにマッピングする
ことを特徴とするクロスコネクトシステム。
（付記５）
空間スイッチと時間スイッチでクロスコネクトを行う第１信号フレームと、空間スイッチでクロスコネクトを行う第２信号フレームそれぞれのクロスコネクトを行うクロスコネクト方法であって、
前記第２信号フレームを前記第１信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行う第３信号フレームにマッピングし、
前記第１信号フレーム及び前記第１信号フレームのクロックと前記第３信号フレーム及び前記第３信号フレームのクロックのいずれかを選択し、
選択された前記第１信号フレーム及び前記第１信号フレームのクロック又は前記第３信号フレーム及び前記第３信号フレームのクロックを供給されて前記第１信号フレーム又は前記第３信号フレームのクロスコネクトを行い、
クロスコネクトされた前記第３信号フレームを前記第２信号フレームにデマッピングして出力する、
ことを特徴とするクロスコネクト方法。
（付記６）
空間スイッチと時間スイッチでクロスコネクトを行う第１信号フレームと、空間スイッチでクロスコネクトを行う第２信号フレームそれぞれのクロスコネクトを行うクロスコネクト方法であって、
前記第１信号フレームを共通クロックに乗せ換えて前記第１信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行う第３信号フレームにマッピングし、
前記第２信号フレームを前記共通クロックに乗せ換えて前記第３信号フレームにマッピングし、
前記第１信号フレームがマッピングされた第３信号フレームと前記第２信号フレームがマッピングされた第３信号フレームのいずれかを選択し、
選択された第３信号フレーム及び前記共通クロックを供給されて前記第３信号フレームのクロスコネクトを行い、
クロスコネクトされた前記第３信号フレームを前記第１信号フレーム又は前記第２信号フレームにデマッピングして出力する、
ことを特徴とするクロスコネクト方法。
（付記７）
付記２記載のクロスコネクトシステムにおいて、
前記デマッピング部は、前記第３信号フレームを前記第４信号フレームにデマッピングしたのち、前記第４信号フレームを前記第２信号フレームにデマッピングする
ことを特徴とするクロスコネクトシステム。
（付記８）
付記４記載のクロスコネクトシステムにおいて、
前記第２デマッピング部は、前記第３信号フレームを前記第４信号フレームにデマッピングしたのち、前記第４信号フレームを前記第２信号フレームにデマッピングする
ことを特徴とするクロスコネクトシステム。

２２−１〜２２−ｎ ＳＯＮＥＴ入力側高速ｉｎｆ部
２３−１−１〜２３−ｎ−ｍ 低速ｉｎｆ部
２４ー１〜２４−ｎ セレクタ
２５ クロスコネクト部
２５ａ 空間スイッチ
２５ｂ 時間スイッチ
２５ｃ フレームカウンタ
２７−１−１〜２７−ｎ−ｍ 低速ｉｎｆ部
２８−１〜２８−ｎ ＳＯＮＥＴ出力側高速ｉｎｆ部
２９−１〜２９−ｎ セレクタ
３１−１〜３１−ｎ ＯＤＵ入力側高速ｉｎｆ部
３２−１−１〜３２−ｎ−ｋ と中間フレームマッピング部
３７−１−１〜３７−ｎ−ｋ オリジナルフレームデマッピング部
３８−１−１〜３８−ｎ−ｋ 中間フレームデマッピング部
３９−１〜３９−ｎ ＯＤＵ出力側高速ｉｎｆ部

Claims (3)

1. 空間スイッチと時間スイッチでクロスコネクトを行う第１信号フレームと、空間スイッチでクロスコネクトを行う第２信号フレームそれぞれのクロスコネクトを行うクロスコネクトシステムであって、
   前記第２信号フレームを前記第１信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行うための前記第１信号フレームと信号速度が異なる第３信号フレームにマッピングするマッピング部と、
   前記第１信号フレーム及び前記第１信号フレームのクロックと前記第３信号フレーム及び前記第３信号フレームのクロックのいずれかを選択する選択部と、
   前記選択部で選択された前記第１信号フレーム及び前記第１信号フレームのクロック又は前記第３信号フレーム及び前記第３信号フレームのクロックを供給されて前記第１信号フレーム又は前記第３信号フレームのクロスコネクトを行うクロスコネクト部と、
   前記クロスコネクト部から出力される前記第３信号フレームを前記第２信号フレームにデマッピングして出力するデマッピング部と、
   を有することを特徴とするクロスコネクトシステム。
2. 請求項１記載のクロスコネクトシステムにおいて、
   前記マッピング部は、前記第２信号フレームを信号速度が固定の第４信号フレームにマッピングしたのち、前記第４信号フレームを前記第３信号フレームにマッピングする
   ことを特徴とするクロスコネクトシステム。
3. 空間スイッチと時間スイッチでクロスコネクトを行う第１信号フレームと、空間スイッチでクロスコネクトを行う第２信号フレームそれぞれのクロスコネクトを行うクロスコネクト方法であって、
   前記第２信号フレームを前記第１信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行うための前記第１信号フレームと信号速度が異なる第３信号フレームにマッピングし、
   前記第１信号フレーム及び前記第１信号フレームのクロックと前記第３信号フレーム及び前記第３信号フレームのクロックのいずれかを選択し、
   選択された前記第１信号フレーム及び前記第１信号フレームのクロック又は前記第３信号フレーム及び前記第３信号フレームのクロックを供給されて前記第１信号フレーム又は前記第３信号フレームのクロスコネクトを行い、
   クロスコネクトされた前記第３信号フレームを前記第２信号フレームにデマッピングして出力する、
   ことを特徴とするクロスコネクト方法。

Images