CN114157383B - 基于FPGA的Cm时钟恢复算法、系统、存储介质及设备 - Google Patents

基于FPGA的Cm时钟恢复算法、系统、存储介质及设备 Download PDF

Info

Publication number
CN114157383B
CN114157383B CN202111465069.8A CN202111465069A CN114157383B CN 114157383 B CN114157383 B CN 114157383B CN 202111465069 A CN202111465069 A CN 202111465069A CN 114157383 B CN114157383 B CN 114157383B
Authority
CN
China
Prior art keywords
clock
value
frame
line side
overhead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111465069.8A
Other languages
English (en)
Other versions
CN114157383A (zh
Inventor
董鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Wantong Post And Telecommunications Co ltd
Original Assignee
Anhui Wantong Post And Telecommunications Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Wantong Post And Telecommunications Co ltd filed Critical Anhui Wantong Post And Telecommunications Co ltd
Priority to CN202111465069.8A priority Critical patent/CN114157383B/zh
Publication of CN114157383A publication Critical patent/CN114157383A/zh
Application granted granted Critical
Publication of CN114157383B publication Critical patent/CN114157383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1652—Optical Transport Network [OTN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种基于FPGA的Cm时钟恢复算法、系统、存储介质及设备，方法包括通过计算机设备执行以下步骤，将接受侧的业务时钟信息数字化封装在开销中用异步时钟传递给下游通信设备，下游设备在收到Cm信息之后，能够根据一系列计算恢复出上游设备的原初时钟信息；本发明通过让每一帧ODU0携带Cm信息，算得STM4的实时Cm值，换算成JC开销值，通过ODU0开销传给线路侧，线路侧收到ODU0帧后，解出JC值，进而换算成Cm值。从而在异步时钟通信中，实现了通过Cm值的方法恢复时钟。本发明相对于之前压水线的方式，节省了压控振荡器等硬件需求；采用逐级映射，更契合GMP，AMP映射，相对而言应用更加广泛；生成的是时钟信号，而不是速率信号，因此可以直接给时钟芯片使用。

Description

基于FPGA的Cm时钟恢复算法、系统、存储介质及设备
技术领域
本发明涉及数据通信技术领域，具体涉及一种基于FPGA的Cm时钟恢复算法、系统、存储介质及设备。
背景技术
OTN(Optical Transport Network，光传送网)技术在近几年逐步成为光通信领域的主流技术之一。
GMP（Generic Mapping Procedure，通用成帧规程）良好地解决客户信号和服务器的速率适配问题。GMP可以在任何情况下，服务器信号速率确定高于客户信号速率，因此，GMP映射方法可将任何的客户信号速率映射到任何服务器速率。
对于SDH业务这种无帧间隔无流控传递的业务场景，对恢复原初业务时钟有必须需求，Cm功能非常重要。通过将接受侧的业务时钟信息数字化封装在开销中，用异步时钟传递给下游通信设备，下游设备再根据收到的Cm信息，即可恢复出上游设备的原初时钟信息。
发明内容
本发明提出的一种基于FPGA的Cm时钟恢复算法、系统、存储介质及设备，可至少解决背景技术中的技术问题之一。
为实现上述目的，本发明采用了以下技术方案：
一种基于FPGA的Cm时钟恢复算法，通过计算机设备执行以下步骤，
将接受侧的业务时钟信息数字化封装在开销中用异步时钟传递给下游通信设备，下游设备在收到Cm信息之后，能够根据一系列计算恢复出上游设备的原初时钟信息。
步骤1，ODU0逐帧传递，每一帧ODU0携带一次Cm信息，在每个ODU0帧周期内计算SDH业务的有效时钟数，转算成Cm值，插入下一帧的Cm开销字节中；
步骤2，在标准本地时钟域下，计算出每帧ODU0的帧时钟计数，生成帧指示。本地时钟域下，在每个ODU0帧指示之间进行数据有效计数，最终计算得到STM4的实时Cm值；
步骤3，将STM4的实时Cm值换算成JC开销值并进行编码，然后插入ODU0开销中传递出去；
步骤4，线路侧收到ODU0帧，进行解帧，在标准本地时钟域下，解出收到的JC值，进而换算成Cm值；
步骤5，将标准本地时钟域下的Cm值转到线路侧接收钟时钟域下（即对端的标准本地同相时钟），生成带有缺口的线路侧接收钟时钟有效时钟指示（总有效拍数等于ODU0的帧长度）
步骤6，反向解算，利用线路侧接收钟时钟、线路侧接收钟时钟有效时钟指示、线路侧接收钟时钟域下的Cm值，得出对端的SDH业务的原初钟时钟相位、频率。
进一步的，如前所述，步骤1和步骤2中，SDH客户数据（即CBR信号）到OPUk帧净荷区域的插入由M字节（或者m比特，表示为Cm(t)，m=8×M）。剩余的不足M字节的数据块表示为CnD(t)，用以辅助定时相位信息。客户数据的信息就可以用Cm(t)和CnD(t)表示。在映射器处，由客户信号速率可计算出cn和Cn(t)。由Cn(t)计算出Cm(t)，由cn和Cm(t)计算出CnD(t)。Cm(t)和CnD(t)信息在OPU的开销区传送，对应于Cm(t)的客户数据插入下一帧的OPU净荷区。
步骤3中，OPUk开销有三个调整控制字节JC1，JC2，JC3，携带GMP的14个比特的开销Cm的值以及Cm值的CRC8校验值。
步骤4中，解映射器处，客户信号的去除与上游映射器的处理过程相反。从OPU净荷区解出Cm(t)的客户数据，从OPU的开销区解出JC1，JC2，JC3的值并通过JC1，JC2，JC3计算出Cm(t)和CnD(t)信息。由解出的Cm(t)和CnD(t)信息计算出cn和Cn(t)，再解出客户速率信号。
步骤5中，Cm值转到线路侧接收钟时钟域下，该时钟为对端的标准本地同相时钟，再生成带有缺口的线路侧接收钟时钟有效时钟指示。
步骤6中，利用线路侧接收钟时钟、线路侧接收钟时钟有效时钟指示、线路侧接收钟时钟域下的Cm值，即可得出对端的SDH业务的原初钟时钟相位、频率。
依据本发明的另一个方面，提供了一种异步时钟通信的Cm时钟恢复算法，所述模块包括：
时钟转Cm值计算模块，用于在本地时钟域下计算出每帧ODU0的帧时钟计数，生成帧指示。本地时钟域下在每个ODU0帧指示之间进行数据有效计数，最终计算得到STM4的实时Cm值；
Cm值插入模块，用于将时钟转Cm值计算模块算得的STM4的实时Cm值换算成JC开销值并进行编码，然后插入ODU0开销中，传递出去；
Cm值提取模块，用于解线路侧收到的ODU0帧，在标准本地时钟域下，解出收到的JC值，进而换算成Cm值；
Cm值转时钟计算模块，用于将标准本地时钟域下的Cm值转到线路侧接收钟时钟域下，在生成线路侧接收钟时钟有效时钟指示后，进行反向解算。利用线路侧接收钟时钟、线路侧接收钟时钟有效时钟指示、线路侧接收钟时钟域下的Cm值，得出对端的SDH业务的原初钟时钟相位、频率。
又一方面，本发明还公开一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如上述方法的步骤。
再一方面，本发明还公开一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行如上方法的步骤。
由上述技术方案可知，本发明的基于FPGA的Cm时钟恢复算法及系统，将接受侧的业务时钟信息数字化封装在开销中，用异步时钟传递给下游通信设备，下游设备能够根据收到的Cm信息恢复出上游设备的原初时钟信息。Cm处理分为时钟转Cm值计算、Cm值插入、Cm值提取、Cm值转时钟计算。ODU0逐帧传递，每一帧ODU0携带一次Cm信息，在每个ODU0帧周期内计算SDH业务的有效时钟数，转算成Cm值，插入下一帧的Cm开销字节中；在标准本地时钟域下，记算出每帧ODU0的帧时钟计数，生成帧指示。本地时钟域下，在每个ODU0帧指示之间进行客户数据有效计数，最终计算得到STM4的实时Cm值；再将STM4的实时Cm值换算成JC开销值并进行编码插入ODU0开销中传递出去；线路侧收到ODU0帧，进行解帧，在标准本地时钟域下，解出收到的JC值，进而换算成Cm值；将标准本地时钟域下的Cm值转到线路侧接收钟时钟域下（即对端的标准本地同相时钟），生成带有缺口的线路侧接收钟时钟有效时钟指示（总有效拍数等于ODU0的帧长度）；再反向解算，利用线路侧接收钟时钟、线路侧接收钟时钟有效时钟指示、线路侧接收钟时钟域下的Cm值，得出对端的SDH业务的原初钟时钟相位、频率。送给5347锁定以后反送给SDH业务作为业务工作钟，完成时钟传递。本发明通过让每一帧ODU0携带Cm信息，算得STM4的实时Cm值，换算成JC开销值，通过ODU0开销传给线路测，线路侧收到ODU0帧后，解出JC值，进而换算成Cm值。从而在异步时钟通信中，实现了通过Cm值的方法恢复时钟。
由上述技术方案可知，本发明的基于FPGA的Cm时钟恢复算法及系统，优势如下：
1.通过该算法通过算法实现，而不是硬件。相对于之前压水线的方式，节省了压控振荡器等硬件需求；
2.逐级映射，而不是在出口处生成信号，更契合GMP，AMP映射，相对而言应用更加广泛；
3.生成的是时钟信号，而不是速率信号，因此可以直接给时钟芯片使用。
附图说明
图1为本发明实施例提供的基于FPGA的Cm时钟恢复的算法步骤流程图；
图2为本发明实施例提供的GMP客户流程图；
图3为本发明实施例提供的模块的结构框图；
图4为本发明实施例提供的时钟转Cm值计算模块流程图；
图5为本发明实施例提供的Cm值插入模块流程图；
图6为本发明实施例提供的Cm值提取模块流程图；
图7为本发明实施例提供的Cm值转时钟计算模块流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
本实施例所述的基于FPGA的Cm时钟恢复算法，通过计算机设备执行以下步骤，
如图1所示，所述方法包括：
当客户信号进入接收侧时：
步骤S101，ODU0逐帧传递，每一帧ODU0携带一次Cm信息，在每个ODU0帧周期内计算SDH业务的有效时钟数，转算成Cm值，插入下一帧的Cm开销字节中；
步骤S102，在标准本地时钟域下，计算出每帧ODU0的帧时钟计数，生成帧指示。本地时钟域下，在每个ODU0帧指示之间进行数据有效计数，最终计算得到STM4的实时Cm值；
步骤S103，将STM4的实时Cm值换算成JC开销值并进行编码，然后插入ODU0开销中传递出去；
步骤S104，线路侧收到ODU0帧，进行解帧，在标准本地时钟域下，解出收到的JC值，进而换算成Cm值；
步骤S105，将标准本地时钟域下的Cm值转到线路侧接收钟时钟域下（即对端的标准本地同相时钟），生成带有缺口的线路侧接收钟时钟有效时钟指示（总有效拍数等于ODU0的帧长度）；
步骤S106，反向解算，利用线路侧接收钟时钟、线路侧接收钟时钟有效时钟指示、线路侧接收钟时钟域下的Cm值，得出对端的SDH业务的原初钟时钟相位、频率。
如图2所示，Cm(t)和CnD(t)信息在OPU的开销区传送，对应于Cm(t)的客户数据插入下一帧的OPU净荷区。
为进一步了解本发明实施例提供的数据包在设备中转发的步骤流程，下面将详细说明。
在步骤S101和S102中，SDH客户数据（即CBR信号）到OPUk帧净荷区域的插入由M字节（或者m比特，表示为Cm(t)，m=8×M）。剩余的不足M字节的数据块表示为CnD(t)，用以辅助定时相位信息。客户数据的信息就可以用Cm(t)和CnD(t)表示。在映射器处，由客户信号速率可计算出cn和Cn(t)。由Cn(t)计算出Cm(t)，由cn和Cm(t)计算出CnD(t)。
时钟转Cm值计算模块流程如图4所示：
步骤S401、在标准本地时钟域下，计算每帧ODU0的帧时钟计数；
步骤S402、生成帧指示；
步骤S403、实时时钟域下，在每个ODU0帧指示之间进行数据有效计数；
步骤S404、得到STM-4的实时Cm值；
在步骤S103中，Cm(t)和CnD(t)信息在OPU的开销区传送，对应于Cm(t)的客户数据插入下一帧的OPU净荷区。OPUk开销有三个调整控制字节JC1，JC2，JC3，携带GMP的14个比特的开销Cm的值和Cm值的CRC8校验值，另有三个调整控制字节JC4，JC5，JC6携带GMP的开销的CnD的值。Cm值插入模块流程如图5所示：
步骤S501、STM-4的实时Cm值转到标准本地时钟域下；
步骤S502、换算成JC开销值；
步骤S503、插入ODU0开销中传递出去；
在步骤S104中，解映射器处，客户信号的去除与上游映射器的处理过程相反。从OPU净荷区解出Cm(t)的客户数据，从OPU的开销区解出Cm(t)和CnD(t)信息。由解出的Cm(t)和CnD(t)信息计算出cn和Cn(t)，再解出客户速率信号。Cm值提取模块流程如图6所示：
步骤S601、线路侧收到ODU0帧；
步骤S602、在标准本地时钟域下，解出收到的JC值；
步骤S603、通过JC的值换算成Cm；
在步骤S105和S106中，Cm值转到线路侧接收钟时钟域下，该时钟为对端的标准本地同相时钟，再生成带有缺口的线路侧接收钟时钟有效时钟指示。利用线路侧接收钟时钟、线路侧接收钟时钟有效时钟指示、线路侧接收钟时钟域下的Cm值，即可得出对端的SDH业务的原初钟时钟相位、频率。Cm值转时钟计算模块流程如图7所示：
步骤S701、将对端的标准本地同相时钟下的Cm值转到线路侧接收钟时钟域下；
步骤S702、生成带有缺口的线路侧接收钟时钟有效时钟指示；
步骤S703、得出对端的SDH业务的原初钟时钟相位、频率；
步骤S704、送给5347锁定；
步骤S705、送给SDH业务作为业务工作钟，完成时钟传递。
综上所述，本发明实施例提供一种基于FPGA的Cm时钟恢复算法。将接受侧的业务时钟信息数字化封装在开销中，用异步时钟传递给下游通信设备，下游设备能够根据收到的Cm信息恢复出上游设备的原初时钟信息。Cm处理分为时钟转Cm值计算、Cm值插入、Cm值提取、Cm值转时钟计算。ODU0逐帧传递，每一帧ODU0携带一次Cm信息，在每个ODU0帧周期内计算SDH业务的有效时钟数，转算成Cm值，插入下一帧的Cm开销字节中；在标准本地时钟域下，记算出每帧ODU0的帧时钟计数，生成帧指示。本地时钟域下，在每个ODU0帧指示之间进行数据有效计数，最终计算得到STM4的实时Cm值；再将STM4的实时Cm值换算成JC开销值并进行编码，然后插入ODU0开销中传递出去；线路侧收到ODU0帧，进行解帧，在标准本地时钟域下，解出收到的JC值，进而换算成Cm值；将标准本地时钟域下的Cm值转到线路侧接收钟时钟域下（即对端的标准本地同相时钟），生成带有缺口的线路侧接收钟时钟有效时钟指示（总有效拍数等于ODU0的帧长度）；再反向解算，利用线路侧接收钟时钟、线路侧接收钟时钟有效时钟指示、线路侧接收钟时钟域下的Cm值，得出对端的SDH业务的原初钟时钟相位、频率。送给5347锁定以后反送给SDH业务作为业务工作钟，完成时钟传递。本发明通过让每一帧ODU0携带Cm信息，算得STM4的实时Cm值，换算成JC开销值，通过ODU0开销传给线路测，线路侧收到ODU0帧后，解出JC值，进而换算成Cm值。从而在异步时钟通信中，实现了通过Cm值的方法恢复时钟。
依据本发明实施例的另一个方面，提供了一种基于FPGA的Cm时钟恢复算法的模块，如图3所示，所述模块包括：
时钟转Cm值计算模块，用于在本地时钟域下计算出每帧ODU0的帧时钟计数，生成帧指示。本地时钟域下在每个ODU0帧指示之间进行数据有效计数，最终计算得到STM4的实时Cm值；
Cm值插入模块，用于将时钟转Cm值计算模块算得的STM4的实时Cm值换算成JC开销值并进行编码，然后插入ODU0开销中，传递出去；
Cm值提取模块，用于解线路侧收到的ODU0帧，在标准本地时钟域下，解出收到的JC值，进而换算成Cm值；
Cm值转时钟计算模块，用于将标准本地时钟域下的Cm值转到线路侧接收钟时钟域下，在生成线路侧接收钟时钟有效时钟指示后，进行反向解算。利用线路侧接收钟时钟、线路侧接收钟时钟有效时钟指示、线路侧接收钟时钟域下的Cm值，得出对端的SDH业务的原初钟时钟相位、频率。
可理解的是，本发明实施例提供的系统与本发明实施例提供的方法相对应，相关内容的解释、举例和有益效果可以参考上述方法中的相应部分。
本申请实施例还提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信，
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现上述基于FPGA的Cm时钟恢复算法。
上述电子设备提到的通信总线可以是外设部件互连标准（英文：PeripheralComponent Interconnect，简称：PCI）总线或扩展工业标准结构（英文：Extended IndustryStandard Architecture，简称：EISA）总线等。该通信总线可以分为地址总线、数据总线、控制总线等。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器（英文：Random Access Memory，简称：RAM），也可以包括非易失性存储器（英文：Non-Volatile Memory，简称：NVM），例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器（英文：Central ProcessingUnit，简称：CPU）、网络处理器（英文：Network Processor，简称：NP）等；还可以是数字信号处理器（英文：Digital Signal Processing，简称：DSP）、专用集成电路（英文：ApplicationSpecific Integrated Circuit，简称：ASIC）、现场可编程门阵列（英文：Field-Programmable Gate Array，简称：FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在本申请提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一基于FPGA的Cm时钟恢复算法的步骤。
在本申请提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一基于FPGA的Cm时钟恢复算法。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线（例如同轴电缆、光纤、数字用户线（DSL））或无线（例如红外、无线、微波等）方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质（例如固态硬盘Solid State Disk (SSD)）等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种基于FPGA的Cm时钟恢复算法，其特征在于，通过计算机设备执行以下步骤，
将接受侧的业务时钟信息数字化封装在开销中用异步时钟传递给下游通信设备，下游设备在收到Cm信息之后，能够根据一系列计算恢复出上游设备的原初时钟信息；
具体包括以下步骤：
步骤1，ODU0逐帧传递，每一帧ODU0携带一次Cm信息，在每个ODU0帧周期内计算SDH业务的有效时钟数，转算成Cm值，插入下一帧的Cm开销字节中；
步骤2，在标准本地时钟域下，计算出每帧ODU0的帧时钟计数，生成帧指示；本地时钟域下，在每个ODU0帧指示之间进行客户数据有效计数，最终计算得到STM4的实时Cm值；
步骤3，将STM4的实时Cm值换算成JC开销值并进行编码，然后插入ODU0开销中传递出去；
步骤4，线路侧收到ODU0帧，进行解帧，在标准本地时钟域下，解出收到的JC值，进而换算成Cm值；
步骤5，将标准本地时钟域下的Cm值转到线路侧接收钟时钟域下即对端的标准本地同相时钟，生成带有缺口的线路侧接收钟时钟有效时钟指示，总有效拍数等于ODU0的帧长度；
步骤6，反向解算，利用线路侧接收钟时钟、线路侧接收钟时钟有效时钟指示、线路侧接收钟时钟域下的Cm值，得出对端的SDH业务的原初钟时钟相位、频率。
2.根据权利要求1所述的基于FPGA的Cm时钟恢复算法，其特征在于：所述步骤1和步骤2中，
SDH客户数据即CBR信号到OPUk帧净荷区域的插入由M字节或者m比特，表示为Cm(t)，m=8×M；剩余的不足M字节的数据块表示为CnD(t)，用以辅助定时相位信息；
客户数据的信息用Cm(t)和CnD(t)表示；在映射器处，由客户信号速率计算出cn和Cn(t)；由Cn(t)计算出Cm(t)，由cn和Cm(t)计算出CnD(t)；
Cm(t)和CnD(t)信息在OPU的开销区传送，对应于Cm(t)的客户数据插入下一帧的OPU净荷区；
对于STM-4映射到OPU0,因为8bit定时粒度的定时信息已经足够，客户信号不再支持传送CnD。
3.根据权利要求2所述的基于FPGA的Cm时钟恢复算法，其特征在于：步骤3中，OPUk开销有三个调整控制字节JC1，JC2，JC3，携带GMP的14个比特的开销Cm的值以及Cm值的CRC8校验值。
4.根据权利要求3所述的基于FPGA的Cm时钟恢复算法，其特征在于：
步骤4中，解映射器处，客户信号的去除与上游映射器的处理过程相反；从OPU净荷区解出Cm(t)的客户数据，从OPU的开销区解出JC1，JC2，JC3的值并通过JC1，JC2，JC3计算出Cm(t)和CnD(t)信息；由解出的Cm(t)和CnD(t)信息计算出cn和Cn(t)，再解出客户信号速率。
5.根据权利要求4所述的基于FPGA的Cm时钟恢复算法，其特征在于：
步骤5中，Cm值转到线路侧接收钟时钟域下，该时钟为对端的标准本地同相时钟，再生成带有缺口的线路侧接收钟时钟有效时钟指示。
6.根据权利要求5所述的基于FPGA的Cm时钟恢复算法，其特征在于：
步骤6中，利用线路侧接收钟时钟、线路侧接收钟时钟有效时钟指示、线路侧接收钟时钟域下的Cm值，即可得出对端的SDH业务的原初钟时钟相位、频率。
7.一种基于FPGA的Cm时钟恢复系统，其特征在于：包括以下模块，
时钟转Cm值计算模块，用于在本地时钟域下计算出每帧ODU0的帧时钟计数，生成帧指示；本地时钟域下在每个ODU0帧指示之间进行客户数据有效计数，最终计算得到STM4的实时Cm值；
Cm值插入模块，用于将时钟转Cm值计算模块算得的STM4的实时Cm值换算成JC开销值，插入ODU0开销中，传递出去；
Cm值提取模块，用于解线路侧收到的ODU0帧，在标准本地时钟域下，解出收到的JC值，进而换算成Cm值；
Cm值转时钟计算模块，用于将标准本地时钟域下的Cm值转到线路侧接收钟时钟域下，在生成线路侧接收钟时钟有效时钟指示后，进行反向解算；利用线路侧接收钟时钟、线路侧接收钟时钟有效时钟指示、线路侧接收钟时钟域下的Cm值，得出对端的SDH业务的原初钟时钟相位、频率。
8.一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如权利要求1至6中任一项所述方法的步骤。
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行如权利要求1至6中任一项所述方法的步骤。
CN202111465069.8A 2021-12-03 2021-12-03 基于FPGA的Cm时钟恢复算法、系统、存储介质及设备 Active CN114157383B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111465069.8A CN114157383B (zh) 2021-12-03 2021-12-03 基于FPGA的Cm时钟恢复算法、系统、存储介质及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111465069.8A CN114157383B (zh) 2021-12-03 2021-12-03 基于FPGA的Cm时钟恢复算法、系统、存储介质及设备

Publications (2)

Publication Number Publication Date
CN114157383A CN114157383A (zh) 2022-03-08
CN114157383B true CN114157383B (zh) 2023-04-28

Family

ID=80456024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111465069.8A Active CN114157383B (zh) 2021-12-03 2021-12-03 基于FPGA的Cm时钟恢复算法、系统、存储介质及设备

Country Status (1)

Country Link
CN (1) CN114157383B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1946012A (zh) * 2006-11-01 2007-04-11 华为技术有限公司 光传送网信号调度方法和装置
CN101296244A (zh) * 2008-06-27 2008-10-29 中兴通讯股份有限公司 通用成帧规程映射封装方法
JP2010206625A (ja) * 2009-03-04 2010-09-16 Fujitsu Ltd 光伝送装置及び光伝送方法
CN105323053A (zh) * 2014-06-23 2016-02-10 中兴通讯股份有限公司 业务时钟透传的方法及装置
IT201700045533A1 (it) * 2017-04-27 2018-10-27 Sm Optics S R L Metodo per mappare un segnale digitale in una rete di trasporto ottica e relativi elementi di rete, rete di telecomunicazioni ottica e trama per rete di telecomunicazioni ottica
CN109450585A (zh) * 2018-09-21 2019-03-08 烽火通信科技股份有限公司 基于状态机自适应控制的低时延gmp映射方法及系统
CN110445568A (zh) * 2016-12-23 2019-11-12 华为技术有限公司 一种时钟传输方法及相关设备
CN110830426A (zh) * 2018-08-13 2020-02-21 中兴通讯股份有限公司 映射开销传送/接收方法、装置、otn设备及存储介质
CN111641892A (zh) * 2020-05-21 2020-09-08 成都信息工程大学 一种otn中高精度业务时钟映射和恢复方法
CN111713117A (zh) * 2018-02-09 2020-09-25 华为技术有限公司 一种光传送网中业务数据的处理方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9608755B2 (en) * 2011-02-23 2017-03-28 Ciena Corporation Network element clock synchronization systems and methods using optical transport network delay measurement

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1946012A (zh) * 2006-11-01 2007-04-11 华为技术有限公司 光传送网信号调度方法和装置
CN101296244A (zh) * 2008-06-27 2008-10-29 中兴通讯股份有限公司 通用成帧规程映射封装方法
JP2010206625A (ja) * 2009-03-04 2010-09-16 Fujitsu Ltd 光伝送装置及び光伝送方法
CN105323053A (zh) * 2014-06-23 2016-02-10 中兴通讯股份有限公司 业务时钟透传的方法及装置
CN110445568A (zh) * 2016-12-23 2019-11-12 华为技术有限公司 一种时钟传输方法及相关设备
IT201700045533A1 (it) * 2017-04-27 2018-10-27 Sm Optics S R L Metodo per mappare un segnale digitale in una rete di trasporto ottica e relativi elementi di rete, rete di telecomunicazioni ottica e trama per rete di telecomunicazioni ottica
CN111713117A (zh) * 2018-02-09 2020-09-25 华为技术有限公司 一种光传送网中业务数据的处理方法及装置
CN110830426A (zh) * 2018-08-13 2020-02-21 中兴通讯股份有限公司 映射开销传送/接收方法、装置、otn设备及存储介质
CN109450585A (zh) * 2018-09-21 2019-03-08 烽火通信科技股份有限公司 基于状态机自适应控制的低时延gmp映射方法及系统
CN111641892A (zh) * 2020-05-21 2020-09-08 成都信息工程大学 一种otn中高精度业务时钟映射和恢复方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王德斌."OTU4信号载荷的自适应处理技术研究".《中国硕士学位论文全文数据库 信息科技辑》.2021,全文. *

Also Published As

Publication number Publication date
CN114157383A (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
JP6539755B2 (ja) データ処理方法、通信デバイス、及び通信システム
US9525482B1 (en) Apparatus and method for measurement of propagation time of a data stream in a transport network
US11967992B2 (en) Data transmission method and apparatus in optical transport network
WO2021103928A1 (zh) 一种数据传输方法、装置、终端设备和存储介质
US7664139B2 (en) Method and apparatus for using stuffing bytes over a G.709 signal to carry multiple streams
EP2106051A1 (en) Digital transmission system and digital transmission method
EP3664390A1 (en) Method and device for pass-through of service frequency
US9438365B2 (en) Client signal mapping circuit and mapping method
JP6985492B2 (ja) 検出ブロック送信及び受信方法並びにネットワークデバイス及びシステム
WO2020034954A1 (zh) 映射开销传送、接收方法、装置、otn设备及存储介质
JP2021508980A (ja) ビットエラー検出方法および装置
CN112118073B (zh) 一种数据处理方法、光传输设备及数字处理芯片
CN114157383B (zh) 基于FPGA的Cm时钟恢复算法、系统、存储介质及设备
WO2019015462A1 (zh) 一种检测块发送和接收的方法、网络设备和系统
CN106856422B (zh) 光传输网络中时间报文的时戳处理方法及装置
CN107528661B (zh) 一种业务处理的方法及装置
US8665912B2 (en) Method and system for transmitting a clock rate on an Ethernet network link and applications thereof
Kim et al. Optical network-based PET DAQ system: One fiber optical connection
WO2019100725A1 (zh) 传送、接收子速率信号方法及装置、设备
WO2023221966A1 (zh) 一种传输数据的方法和装置
Lv et al. An Ethernet Mapping High-Level Data Link Control Circuit Design
CN112751645A (zh) 一种通信方法、设备及存储介质
WO2017118042A1 (zh) 通道状态的确定方法及装置
WO2024046465A1 (zh) 一种传输数据的方法和装置
WO2023083254A1 (zh) 一种光信号传送方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant