CN111463342A - 一种纳米超导量子干涉器件及其制备方法 - Google Patents
一种纳米超导量子干涉器件及其制备方法 Download PDFInfo
- Publication number
- CN111463342A CN111463342A CN202010222784.8A CN202010222784A CN111463342A CN 111463342 A CN111463342 A CN 111463342A CN 202010222784 A CN202010222784 A CN 202010222784A CN 111463342 A CN111463342 A CN 111463342A
- Authority
- CN
- China
- Prior art keywords
- electrode
- nano
- side wall
- material layer
- electrode material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 15
- 239000007772 electrode material Substances 0.000 claims description 51
- 239000000463 material Substances 0.000 claims description 43
- 238000000059 patterning Methods 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 238000010884 ion-beam technique Methods 0.000 claims description 7
- 229910052741 iridium Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 5
- 230000010354 integration Effects 0.000 abstract description 4
- 239000000956 alloy Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 241000238366 Cephalopoda Species 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0156—Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/82—Current path
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/83—Element shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本申请提供一种纳米超导量子干涉器件及其制备方法，该纳米超导量子干涉器件包括：自下而上形成于衬底上的第一电极、纳米侧壁结构以及第二电极；其中，纳米侧壁结构包括竖直于所述第一电极和所述第二电极之间的第一侧壁和第二侧壁，所述第一侧壁和所述第二侧壁的两端分别连接所述第一电极和所述第二电极，形成两个并联的纳米桥结。本申请的纳米超导量子干涉器件通过原子在刻蚀过程中的再沉积原理，形成竖直于衬底的纳米侧壁结构，以形成竖直于衬底的超导环，具有尺寸小、可阵列化、可大规模集成等优点。
Description
技术领域
本发明涉及超导器件结构设计领域，特别涉及一种纳米超导量子干涉器件及其制备方法。
背景技术
超导量子干涉器(superconducting quantum interference device，SQUID)是利用超导环路中弱连接的约瑟夫森结构成的器件，它可以将变化的磁通转换为电压或者电流信号，即可以将微弱的磁场变化转换为可测量的电压或者电流信号，因此可以用来检测微弱磁场的变化。很多超导有源器件都是在SQUID的基础上制备的，其中磁传感器、数字逻辑电路、放大器等设备的核心器件都是SQUID，它具有常规的传感器无法比拟的对弱磁场变化的量子级的灵敏响应特性。
近年来，针对纳米超导量子干涉器(NanoSQUID)的研究引起了人们的兴趣，NanoSQUID对背景磁场不敏感，适于进行局部磁测量，可对一个或几个电子自旋和纳米粒子的磁化反转(纳米磁性)进行检测。当SQUID的几何面积达到200*200nm2时，磁矩噪声的谱密度可低至几个μB/Hz1/2(μB是玻尔磁子)，为了达到合适的灵敏度，SQUID的超导环尺寸必须尽可能小(100-200nm)，所以要求约瑟夫森结具有深亚微米尺寸。
由于制造工艺的限制，传统的隧道约瑟夫森结不能用于NanoSQUID的制备，而通过电子束光刻(EBL)或聚焦离子束(FIB)制造的Dayem纳米桥(超导膜的纳米收缩)结，因其长度和宽度可实现小于一百纳米，可以很好地替代隧道型结形成NanoSQUID，但是电子束光刻(EBL)或聚焦离子束(FIB)的成本较高，而且在超导环尺寸进入纳米级后，无法实现较好的片上重复性，从而限制了其大规模的集成应用。
发明内容
鉴于以上所述现有技术的缺点，本申请的目的在于提供一种纳米超导量子干涉器件及其制备方法，用于解决现有技术中纳米超导量子干涉器件片上重复性差、制备成本高、不易大规模集成应用等问题。
为解决上述技术问题，本申请公开了一种纳米超导量子干涉器件，包括自下而上形成于衬底上的第一电极、纳米侧壁结构以及第二电极；其中，纳米侧壁结构包括竖直于所述第一电极和所述第二电极之间的第一侧壁和第二侧壁，所述第一侧壁和所述第二侧壁的两端分别连接所述第一电极和所述第二电极，形成两个并联的纳米桥结。
可选地，所述纳米超导量子干涉器件还包括形成于所述第一电极和所述第二电极之间的绝缘介质层，所述第一侧壁和所述第二侧壁位于所述绝缘介质层中。
可选地，所述第一电极和所述纳米侧壁结构的材料包括超导材料中的至少一种；和/或，
所述第一电极和所述纳米侧壁结构的材料包括Nb、NbN等超导材料，也包括Ti、Al、Ni、Ru、Ir、Au、Pt、Co、Ag等常规金属材料或者合金中的任一种。
可选地，所述第二电极和所述纳米侧壁结构的材料包括超导材料中的至少一种；和/或，
所述第二电极和所述纳米侧壁结构的材料包括Nb、NbN等超导材料，也包括Ti、Al、Ni、Ru、Ir、Au、Pt、Co、Ag等常规金属材料或者合金中的任一种。
可选地，所述第一侧壁和所述第二侧壁的厚度为10nm～10μm。
本申请实施例另一方面提供了一种纳米超导量子干涉器件的制备方法，包括如下步骤：
获取衬底，于所述衬底上形成第一电极材料层；
图形化所述第一电极材料层以定义纳米桥结区域，并于所述纳米桥结区域的边缘形成包围所述纳米桥结区域且竖直于所述第一电极材料层的纳米侧壁结构；
图形化所述第一电极材料层以于所述衬底上形成第一电极；
于所述衬底、所述第一电极以及所述纳米侧壁结构上形成绝缘介质层，并将所述绝缘介质层的上表面抛光至暴露所述纳米侧壁结构；
于所述绝缘介质层上形成第二电极材料层；
图形化所述第二电极材料层以形成第二电极，得到纳米超导量子干涉器件。
可选地，所述第一电极材料层和所述第二电极材料层的厚度为20nm～500nm，所述绝缘介质层的厚度为50nm～10μm。
可选地，所述图形化所述第一电极材料层以于所述衬底上形成第一电极，包括：
用掩膜材料定义第一电极图形区域，通过干法刻蚀法或湿法刻蚀法刻蚀所述第一电极材料层得到第一电极。
可选地，所述图形化所述第二电极材料层以形成第二电极，包括：
用掩膜材料定义第二电极图形区域，通过干法刻蚀法或湿法刻蚀法刻蚀所述第二电极材料层得到第二电极。
可选地，所述图形化所述第一电极材料层以定义纳米桥结区域，并于所述纳米桥结区域的边缘形成包围所述纳米桥结区域且竖直于所述第一电极材料层的纳米侧壁结构，包括：
用掩膜材料定义纳米桥结区域，采用离子束刻蚀工艺对所述第一电极材料层进行刻蚀，以于所述纳米桥结区域形成凸出于所述第一电极材料层上的凸台结构，同时利用刻蚀过程中原子的再沉积于所述纳米桥结区域的外壁表面形成延伸出所述凸台结构的纳米侧壁结构。
采用上述技术方案，本发明所述的具有如下有益效果：
本申请的纳米超导量子干涉器件通过原子在刻蚀过程中的再沉积原理，形成竖直于衬底的纳米侧壁结构，以形成竖直于衬底的超导环，具有尺寸小、可阵列化、可大规模集成等优点，且本申请的纳米超导量子干涉器件的制备工艺流程简单，且制备精确、不受限于光刻的精度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例一种可选的纳米超导量子干涉器件的剖面图；
图2为本申请实施例一种可选的纳米超导量子干涉器件的制备流程图；
图3为本申请实施例一种可选的纳米超导量子干涉器件的制备方法中步骤S1所得产物的结构示意图；
图4为本申请实施例一种可选的纳米超导量子干涉器件的制备方法中步骤S2所得产物的结构示意图；
图5为本申请实施例一种可选的纳米超导量子干涉器件的制备方法中步骤S2所得产物的俯视图；
图6为本申请实施例一种可选的纳米超导量子干涉器件的制备方法中步骤S3所得产物的结构示意图；
图7为本申请实施例一种可选的纳米超导量子干涉器件的制备方法中步骤S4所得产物的结构示意图；
图8为本申请实施例一种可选的纳米超导量子干涉器件的制备方法中步骤S5所得产物的结构示意图；
图9为本申请实施例一种可选的纳米超导量子干涉器件的制备方法中步骤S6所得产物的俯视图。
以下对附图作补充说明：
1-衬底；2-第一电极；3-第二电极；4-第一侧壁；5-第二侧壁；6-绝缘介质层；21-第一电极材料层；22-纳米桥结区域；23-侧壁结构；24-第二电极材料层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本发明的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
图1是本申请实施例一种可选的纳米超导量子干涉器件的剖面图，该图1中,包括：包括自下而上形成于衬底1上的第一电极2、纳米侧壁结构以及第二电极3；其中纳米侧壁结构包括竖直于第一电极2和第二电极3之间的第一侧壁4和第二侧壁5，第一侧壁4和第二侧壁5的两端分别连接第一电极2和所述第二电极3，形成两个并联的纳米桥结。
不同于传统的平面超导结构的超导量子干涉器件，本申请实施例的纳米超导量子干涉器件，其超导环竖直于衬底，尺寸小且具有很好的片上重复性，可实现量子干涉器件的大规模集成。
作为一种可选的实施方式，图1所示的纳米超导量子干涉器件还包括形成于第一电极2和第二电极3之间的绝缘介质层6，第一侧壁4和第二侧壁5位于该绝缘介质层6中。
作为一种可选的实施方式，图1所示的第一电极2和纳米侧壁结构的材料包括超导材料中的至少一种；和/或，
第一电极2和纳米侧壁结构的材料包括Nb、NbN等超导材料，也包括Ti、Al、Ni、Ru、Ir、Au、Pt、Co、Ag等常规金属材料或者合金中的任一种。
作为一种可选的实施方式，图1所示的第二电极3和纳米侧壁结构的材料包括超导材料中的至少一种；和/或，
第二电极3和纳米侧壁结构的材料包括Nb、NbN等超导材料，也包括Ti、Al、Ni、Ru、Ir、Au、Pt、Co、Ag等常规金属材料或者合金中的任一种。
在具体实施中，第一电极、第二电极和纳米侧壁结构的材料包括Nb、NbN等超导材料，也包括Ti、Al、Ni、Ru、Ir、Au、Pt、Co、Ag等常规金属材料或者合金中的任一种。
作为一种可选的实施方式，图1所示的第一侧壁5和第二侧壁6的厚度为10nm～10μm。
图2是本申请实施例一种可选的纳米超导量子干涉器件的制备流程图，该图2中，包括如下步骤：
S1：获取衬底1，于衬底1上形成第一电极材料层21；
结合图3所示，在具体实施中，衬底1的材料包括Si、Ge、GaN等半导体中的任一种、SiO2、Al2O3、HfO2等绝缘体中的任一种或者柔性衬底等，衬底1的电阻率为1Ωcm及以下，其厚度为100um及其以上，第一电极材料层21包括Nb、NbN等超导材料，也包括具有可以形成纳米侧壁结构的金属材料或者合金中的任一种，第一电极材料层21可通过电子束蒸发或者磁控溅射等方式形成于衬底1上，第一电极材料层21的沉积厚度为20nm～500nm。
S2：图形化第一电极材料层21以定义纳米桥结区域22，并于纳米桥结区域22的边缘形成包围纳米桥结区域22且竖直于第一电极材料层21的纳米侧壁结构23；
作为一种可选的实施方式，步骤S2具体包括：
S201：用掩膜材料定义纳米桥结区域22，采用离子束刻蚀工艺对第一电极材料层21进行刻蚀，以于纳米桥结区域22形成凸出于第一电极材料层21上的凸台结构，同时利用刻蚀过程中原子的再沉积于纳米桥结区域22的外壁表面形成延伸出凸台结构的纳米侧壁结构23；
结合图4和图5所示，在具体实施中，掩膜材料包括光刻胶或其余光敏材料，其厚度为50nm～10um，在图4和图5中纳米桥结区域22为方形区域，该纳米桥结区域22为对第一电极材料层21进行不完全刻蚀得到的方形凸台结构，纳米侧壁结构23为利用刻蚀过程中原子的再沉积，于该方形凸台结构的外壁表面形成的包围该凸台结构且延伸出凸台结构的薄壁，该纳米侧壁结构23的厚度为10nm～10um；需要说明的是，纳米桥结区域22的具体形状以及面积并无特殊限定，可以根据实际需要而设计。
S3：图形化第一电极材料层以于衬底上形成第一电极；
作为一种可选的实施方式，步骤S3具体包括：
S301：用掩膜材料定义第一电极2图形区域，通过干法刻蚀法或湿法刻蚀法刻蚀所述第一电极材料层21得到第一电极2；
结合图6所示，在具体实施中，掩膜材料包括光刻胶或其余光敏材料，其厚度为50nm～10um，在图6中，第一电极2为阶梯结构，包括方形的电极底部以及方形凸台结构的纳米桥结区域22，第一电极2的刻蚀方法包括反应离子刻蚀(RIE)、电感耦合等离子体刻蚀(ICP)、离子束刻蚀(IBE)等干法刻蚀，也包括氢氟酸溶液等湿法刻蚀；需要说明的是，第一电极2的具体形状以及大小并无特殊限定，可以根据实际需要而设计。
S4：于衬底1、第一电极2以及纳米侧壁结构23上形成绝缘介质层6，并将绝缘介质层6的上表面抛光至暴露纳米侧壁结构23；
结合图7所示，在具体实施中，绝缘介质层6的材料包括SiO2、Si3N4、Al2O3、HfO2等绝缘体中的任一种，沉积厚度为50nm～10um，沉积方式为物理气相沉积、化学气相沉积、原子层沉积等沉积方式中的一种，通过化学抛光、机械抛光等工艺方法将绝缘介质层6的上表面抛光至暴露纳米侧壁结构23。
S5：于绝缘介质层6上形成第二电极材料层24；
结合图8所示，在具体实施中，第二电极材料层24包括Nb、NbN等超导材料，也包括具有可以形成纳米侧壁结构的金属材料或者合金中的任一种，第二电极材料层24可通过电子束蒸发或者磁控溅射等方式形成，第二电极材料层24的沉积厚度为20nm～500nm。
S6：图形化第二电极材料层以形成第二电极，得到纳米超导量子干涉器件。
作为一种可选的实施方式，步骤S6具体包括：
S601：用掩膜材料定义第二电极3图形区域，通过干法刻蚀法或湿法刻蚀法刻蚀所述第二电极材料层24得到第二电极3；
结合图9所示，在具体实施中，掩膜材料包括光刻胶或其余光敏材料，其厚度为50nm～10um，在图9中，第二电极3为长条结构，该第二电极3的宽度小于第一电极2的宽度，在刻蚀形成第二电极3的过程中需同时刻蚀绝缘介质层6，刻蚀到第一电极2的上表面为止，以将第一电极2暴露，可用终点检测方法监测，第二电极3的刻蚀方法包括反应离子刻蚀(RIE)、电感耦合等离子体刻蚀(ICP)、离子束刻蚀(IBE)等干法刻蚀，也包括氢氟酸溶液等湿法刻蚀；需要说明的是，第二电极3的具体形状以及大小并无特殊限定，可以根据实际需要而设计。
本申请实施例的纳米超导量子干涉器件的制备方法，利用原子在刻蚀过程中的再沉积原理，形成可阵列化的纳米侧壁结构，其工艺流程简单，且制备精确、不受限于光刻的精度。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种纳米超导量子干涉器件，其特征在于，包括自下而上形成于衬底(1)上的第一电极(2)、纳米侧壁结构以及第二电极(3)；
所述纳米侧壁结构包括竖直于所述第一电极(2)和所述第二电极(3)之间的第一侧壁(4)和第二侧壁(5)，所述第一侧壁(4)和所述第二侧壁(5)的两端分别连接所述第一电极(2)和所述第二电极(3)，形成两个并联的纳米桥结。
2.根据权利要求1所述的纳米超导量子干涉器件，其特征在于，还包括形成于所述第一电极(2)和所述第二电极(3)之间的绝缘介质层(6)，所述第一侧壁(4)和所述第二侧壁(5)位于所述绝缘介质层(6)中。
3.根据权利要求1所述的纳米超导量子干涉器件，其特征在于，所述第一电极(2)和所述纳米侧壁结构的材料包括超导材料中的至少一种；和/或，
所述第一电极(2)和所述纳米侧壁结构的材料包括Ti、Al、Ni、Ru、Ir、Au、Pt、Co、Ag中的至少一种。
4.根据权利要求1所述的纳米超导量子干涉器件，其特征在于，所述第二电极(3)和所述纳米侧壁结构的材料包括超导材料中的至少一种；和/或，
所述第二电极(3)和所述纳米侧壁结构的材料包括Ti、Al、Ni、Ru、Ir、Au、Pt、Co、Ag中的至少一种。
5.根据权利要求1所述的纳米超导量子干涉器件，其特征在于，所述第一侧壁(4)和所述第二侧壁(5)的厚度为10nm～10μm。
6.一种纳米超导量子干涉器件的制备方法，其特征在于，包括：
获取衬底，于所述衬底上形成第一电极材料层；
图形化所述第一电极材料层以定义纳米桥结区域，并于所述纳米桥结区域的边缘形成包围所述纳米桥结区域且竖直于所述第一电极材料层的纳米侧壁结构；
图形化所述第一电极材料层以于所述衬底上形成第一电极；
于所述衬底、所述第一电极以及所述纳米侧壁结构上形成绝缘介质层，并将所述绝缘介质层的上表面抛光至暴露所述纳米侧壁结构；
于所述绝缘介质层上形成第二电极材料层；
图形化所述第二电极材料层以形成第二电极，得到纳米超导量子干涉器件。
7.根据权利要求6所述的纳米超导量子干涉器件的制备方法，其特征在于，所述第一电极材料层和所述第二电极材料层的厚度为20nm～500nm，所述绝缘介质层的厚度为50nm～10μm。
8.根据权利要求6所述的纳米超导量子干涉器件的制备方法，其特征在于，所述图形化所述第一电极材料层以于所述衬底上形成第一电极，包括：
用掩膜材料定义第一电极图形区域，通过干法刻蚀法或湿法刻蚀法刻蚀所述第一电极材料层得到第一电极。
9.根据权利要求6所述的纳米超导量子干涉器件的制备方法，其特征在于，所述图形化所述第二电极材料层以形成第二电极，包括：
用掩膜材料定义第二电极图形区域，通过干法刻蚀法或湿法刻蚀法刻蚀所述第二电极材料层得到第二电极。
10.根据权利要求6所述的纳米超导量子干涉器件的制备方法，其特征在于，所述图形化所述第一电极材料层以定义纳米桥结区域，并于所述纳米桥结区域的边缘形成包围所述纳米桥结区域且竖直于所述第一电极材料层的纳米侧壁结构，包括：
用掩膜材料定义纳米桥结区域，采用离子束刻蚀工艺对所述第一电极材料层进行刻蚀，以于所述纳米桥结区域形成凸出于所述第一电极材料层上的凸台结构，同时利用刻蚀过程中原子的再沉积于所述纳米桥结区域的外壁表面形成延伸出所述凸台结构的纳米侧壁结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010222784.8A CN111463342B (zh) | 2020-03-26 | 2020-03-26 | 一种纳米超导量子干涉器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010222784.8A CN111463342B (zh) | 2020-03-26 | 2020-03-26 | 一种纳米超导量子干涉器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111463342A true CN111463342A (zh) | 2020-07-28 |
| CN111463342B CN111463342B (zh) | 2022-03-25 |
Family
ID=71685010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010222784.8A Active CN111463342B (zh) | 2020-03-26 | 2020-03-26 | 一种纳米超导量子干涉器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111463342B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117375A (zh) * | 2020-09-24 | 2020-12-22 | 中国科学院微电子研究所 | 一种超导纳米线结构及其制备方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0573340A1 (en) * | 1992-05-29 | 1993-12-08 | Sumitomo Electric Industries, Ltd. | Josephson junction device formed of oxide superconductor |
| JPH1022274A (ja) * | 1996-07-08 | 1998-01-23 | Fujitsu Ltd | エッチング方法及び半導体装置の製造方法 |
| US6365472B1 (en) * | 1996-12-17 | 2002-04-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US9455391B1 (en) * | 2015-05-19 | 2016-09-27 | The United States Of America As Represented By Secretary Of The Navy | Advanced process flow for quantum memory devices and josephson junctions with heterogeneous integration |
| US20170084814A1 (en) * | 2014-01-24 | 2017-03-23 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences | Nano-scale Superconducting Quantum Interference Device and Manufacturing Method thereof |
| JP2017067446A (ja) * | 2014-04-28 | 2017-04-06 | クオンタムバイオシステムズ株式会社 | ナノギャップ電極の製造方法、側壁スペーサ、及び側壁スペーサの製造方法 |
| CN106816525A (zh) * | 2017-01-17 | 2017-06-09 | 中国科学院上海微系统与信息技术研究所 | 氮化铌squid器件、制备方法及参数后处理方法 |
| CN107871812A (zh) * | 2017-10-25 | 2018-04-03 | 中国科学院上海微系统与信息技术研究所 | 基于3d纳米桥结的超导量子干涉滤波器及其制备方法 |
| US20180247974A1 (en) * | 2015-07-23 | 2018-08-30 | Massachusetts Institute Of Technology | Superconducting Integrated Circuit |
| WO2019040504A2 (en) * | 2017-08-23 | 2019-02-28 | Everspin Technologies, Inc. | METHODS OF MANUFACTURING AN INTEGRATED CIRCUIT USING ENCAPSULATION DURING AN ENGRAVING PROCESS |
| CN109560189A (zh) * | 2017-09-26 | 2019-04-02 | 中国科学院上海微系统与信息技术研究所 | 一种磁通超导探测器及制备方法以及探测方法 |
| CN110246762A (zh) * | 2019-06-12 | 2019-09-17 | 中国科学院上海微系统与信息技术研究所 | 金属侧壁的制备方法及器件结构 |
| US20190378910A1 (en) * | 2018-06-07 | 2019-12-12 | Shanghai Huali Integrated Circuit Mfg. Co., Ltd. | Semiconductor structure and manufacturing method for same |
| WO2020008076A1 (en) * | 2018-07-06 | 2020-01-09 | University Of Copenhagen | Method for manufacture of nanostructure electrical devices |
-
2020
- 2020-03-26 CN CN202010222784.8A patent/CN111463342B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0573340A1 (en) * | 1992-05-29 | 1993-12-08 | Sumitomo Electric Industries, Ltd. | Josephson junction device formed of oxide superconductor |
| JPH1022274A (ja) * | 1996-07-08 | 1998-01-23 | Fujitsu Ltd | エッチング方法及び半導体装置の製造方法 |
| US6365472B1 (en) * | 1996-12-17 | 2002-04-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20170084814A1 (en) * | 2014-01-24 | 2017-03-23 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences | Nano-scale Superconducting Quantum Interference Device and Manufacturing Method thereof |
| JP2017067446A (ja) * | 2014-04-28 | 2017-04-06 | クオンタムバイオシステムズ株式会社 | ナノギャップ電極の製造方法、側壁スペーサ、及び側壁スペーサの製造方法 |
| US9455391B1 (en) * | 2015-05-19 | 2016-09-27 | The United States Of America As Represented By Secretary Of The Navy | Advanced process flow for quantum memory devices and josephson junctions with heterogeneous integration |
| US20180247974A1 (en) * | 2015-07-23 | 2018-08-30 | Massachusetts Institute Of Technology | Superconducting Integrated Circuit |
| CN106816525A (zh) * | 2017-01-17 | 2017-06-09 | 中国科学院上海微系统与信息技术研究所 | 氮化铌squid器件、制备方法及参数后处理方法 |
| WO2019040504A2 (en) * | 2017-08-23 | 2019-02-28 | Everspin Technologies, Inc. | METHODS OF MANUFACTURING AN INTEGRATED CIRCUIT USING ENCAPSULATION DURING AN ENGRAVING PROCESS |
| CN109560189A (zh) * | 2017-09-26 | 2019-04-02 | 中国科学院上海微系统与信息技术研究所 | 一种磁通超导探测器及制备方法以及探测方法 |
| CN107871812A (zh) * | 2017-10-25 | 2018-04-03 | 中国科学院上海微系统与信息技术研究所 | 基于3d纳米桥结的超导量子干涉滤波器及其制备方法 |
| US20190378910A1 (en) * | 2018-06-07 | 2019-12-12 | Shanghai Huali Integrated Circuit Mfg. Co., Ltd. | Semiconductor structure and manufacturing method for same |
| WO2020008076A1 (en) * | 2018-07-06 | 2020-01-09 | University Of Copenhagen | Method for manufacture of nanostructure electrical devices |
| CN110246762A (zh) * | 2019-06-12 | 2019-09-17 | 中国科学院上海微系统与信息技术研究所 | 金属侧壁的制备方法及器件结构 |
Non-Patent Citations (1)
| Title |
|---|
| WEI XIONG等: "Measurement of Specific Capacitance for Nb/Al–AlOx/Nb Josephson Junctions in Single-Flux Quantum Circuit Applications", 《IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117375A (zh) * | 2020-09-24 | 2020-12-22 | 中国科学院微电子研究所 | 一种超导纳米线结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111463342B (zh) | 2022-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240162179A1 (en) | Pillars as stops for precise chip-to-chip separation | |
| JP4630544B2 (ja) | ブリッジ構造を構成する複数の磁気素子のうち選択された磁気素子の磁性層の磁化方向を他の磁気素子の磁性層の磁化方向と反対方向に配向する方法 | |
| WO2018106215A1 (en) | Quantum circuit components with planar josephson junctions | |
| CN109560189B (zh) | 一种磁通超导探测器及制备方法以及探测方法 | |
| WO2018160187A1 (en) | Superconducting qubit devices with hexagonal boron nitride josephson junctions | |
| CN110235150B (zh) | 选择性覆盖以减少量子比特失相 | |
| JP2013518273A (ja) | 集積磁力計およびその製造プロセス | |
| US8003410B2 (en) | Method of operating quantum-mechanical memory and computational devices | |
| KR102616213B1 (ko) | 초전도 양자 컴퓨팅을 위한 하이브리드 키네틱 인덕턴스 장치 | |
| WO2023066261A1 (zh) | 一种超导量子电路及其制备方法、一种量子计算机 | |
| CN110176534A (zh) | 测量范围可调的隧道结磁电阻传感器及其制备方法 | |
| CN108539004A (zh) | 亚微米约瑟夫森隧道结及其制备方法 | |
| CN111244259A (zh) | 一种约瑟夫森结及超导量子干涉器件的制备方法 | |
| CN111463342B (zh) | 一种纳米超导量子干涉器件及其制备方法 | |
| Pan et al. | Improving spatial resolution of scanning SQUID microscopy with an on-chip design | |
| JP2003507884A (ja) | 磁気トンネル接合を製造する方法及び磁気トンネル接合 | |
| CN208078023U (zh) | 亚微米约瑟夫森隧道结 | |
| CN111682096B (zh) | 一种平面超导纳米桥结的制备方法 | |
| Moore et al. | Nano-and micro-technology applications of focused ion beam processing | |
| CN118201468B (zh) | 量子芯片及其制备方法 | |
| CN118201469B (zh) | 平面约瑟夫森结及其制备方法、约瑟夫森结阵列 | |
| KR100663881B1 (ko) | 나노 크기의 수직 전류 인가 메모리 소자 및 그 제조 방법 | |
| CN112038487B (zh) | 一种具有m型磁阻曲线器件的制备方法 | |
| JP5017190B2 (ja) | 近接場光プローブの作製方法 | |
| CN117872232A (zh) | 磁敏传感器及其制备方法、电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |