KR102616213B1 - 초전도 양자 컴퓨팅을 위한 하이브리드 키네틱 인덕턴스 장치 - Google Patents

초전도 양자 컴퓨팅을 위한 하이브리드 키네틱 인덕턴스 장치 Download PDF

Info

Publication number
KR102616213B1
KR102616213B1 KR1020207010342A KR20207010342A KR102616213B1 KR 102616213 B1 KR102616213 B1 KR 102616213B1 KR 1020207010342 A KR1020207010342 A KR 1020207010342A KR 20207010342 A KR20207010342 A KR 20207010342A KR 102616213 B1 KR102616213 B1 KR 102616213B1
Authority
KR
South Korea
Prior art keywords
superconductor
layer
inductance
trace
kinetic inductance
Prior art date
Application number
KR1020207010342A
Other languages
English (en)
Other versions
KR20200051769A (ko
Inventor
테오도르 찰스 화이트
안토니 에드워드 메그렌트
Original Assignee
구글 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구글 엘엘씨 filed Critical 구글 엘엘씨
Priority to KR1020237043532A priority Critical patent/KR20230175336A/ko
Publication of KR20200051769A publication Critical patent/KR20200051769A/ko
Application granted granted Critical
Publication of KR102616213B1 publication Critical patent/KR102616213B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/086—Coplanar waveguide resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/088—Tunable resonators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0241—Manufacture or treatment of devices comprising nitrides or carbonitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Logic Circuits (AREA)
  • Filters And Equalizers (AREA)

Abstract

본 명세서에 따른 디바이스는 기판; 상기 기판상의 제1 초전도체 층 -상기 제1 초전도체 층은 제1 키네틱 인덕턴스를 가짐-; 그리고 상기 제1 초전도체 층상의 제2 초전도체 층을 포함하며, 상기 제2 초전도체 층은 상기 제1 키네틱 인덕턴스보다 낮은 제2 키네틱 인덕턴스를 가지며, 상기 제2 초전도체 층은, 제1 초전도체 층 및 제2 초전도체 층이 미리 결정된 회로 파라미터를 갖는 회로 소자를 형성하도록 상기 제2 초전도체 층이 생략된 적어도 제1 영역을 제외하고, 제2 초전도체 층과 제1 초전도체 층이 동일한 풋프린트를 갖도록, 상기 제1 초전도체 층을 커버한다.

Description

초전도 양자 컴퓨팅을 위한 하이브리드 키네틱 인덕턴스 장치
본 발명은 양자 정보 처리 시스템을 위한 하이브리드 키네틱(kinetic) 인덕턴스 장치에 관한 것이다.
양자 컴퓨팅은 기저 상태의 중첩 및 클래식컬(classical)한 디지털 컴퓨터보다 특정 연산을 효율적으로 수행하기 위한 얽힘(entanglement)과 같은 양자 효과를 이용하는 비교적 새로운 컴퓨팅 방법이다. 양자 컴퓨팅 시스템은 비트 형태(예를 들어, "1" 또는 "0")로 정보를 저장하고 조작하는 디지털 컴퓨터와 달리 큐비트(qubit)를 사용하여 정보를 조작할 수 있다. 큐 비트는 다중 상태(예를 들어, "0" 및 "1" 상태의 데이터)의 중첩(superposition) 및/또는 다중 상태의 데이터의 중첩을 가능하게 하는 양자 컴퓨팅 장치를 지칭할 수 있다. 통상적인 용어에 따라, 양자 시스템에서 "0" 및 "1" 상태의 중첩은, 예를 들어, 로 표현될 수 있다. 디지털 컴퓨터의 "0" 및 "1" 상태는 각각 큐 비트의 및
Figure 112020036996841-pct00003
기반 상태와 유사하다. 값
Figure 112020036996841-pct00005
은 큐비트가
Figure 112020036996841-pct00006
상태에 있을 확률을 나타내며, 값
Figure 112020036996841-pct00008
은 큐비트가 기반 상태에 있을 확률을 나타낸다.
일반적으로 일부 양태에서, 본 명세서의 내용의 요지는, 기판; 상기 기판상의 제1 초전도체 층 -상기 제1 초전도체 층은 제1 키네틱 인덕턴스를 가짐-; 그리고 상기 제1 초전도체 층상의 제2 초전도체 층을 포함하는 장치로 구현될 수 있으며, 상기 제 2 초전도체 층은 상기 제1 키네틱 인덕턴스보다 낮은 제2 키네틱 인덕턴스를 가지며, 상기 제2 초전도체 층은, 제1 초전도체 층 및 제2 초전도체 층이 미리 결정된 회로 파라미터를 갖는 회로 소자(요소)를 형성하도록 상기 제2 초전도체 층이 생략된 적어도 제1 영역을 제외하고, 제2 초전도체 층과 제1 초전도체 층이 동일한 풋프린트를 갖도록 제1 초전도체 층을 커버한다.
장치(디바이스)의 구현은 다음 구성 중 하나 이상을 포함할 수 있다. 예를 들어, 일부 구현들에서, 제2 초전도체 층은 제1 초전도체 층에 비해 낮은 임피던스 전류 경로를 제공한다.
일부 구현들에서, 제1 초전도체 층의 전체 인덕턴스의 50% 이상이 제1 키네틱(kinetic) 인덕턴스에 기인한다.
일부 구현들에서, 제1 초전도체 층의 전체 인덕턴스의 90% 이상이 제1 키네틱 인덕턴스에 기인한다.
일부 구현들에서, 제2 초전도체 층의 전체 인덕턴스의 50% 미만이 제2 키네틱 인덕턴스에 기인한다.
일부 구현들에서, 미리 결정된 회로 파라미터는 공진 주파수를 갖는다.
일부 구현들에서, 미리 결정된 회로 파라미터는 회로 소자(요소)의 중심 주파수 또는 차단(cut-off) 주파수이다.
일부 구현들에서, 미리 결정된 회로 파라미터는 회로 소자의 특성 임피던스이다.
일부 구현들에서, 회로 소자는 큐비트 측정 공진기를 포함한다.
일부 구현들에서, 회로 소자는 동일 평면 도파관을 포함한다.
일부 구현들에서, 회로 소자는 주파수 필터를 포함한다. 주파수 필터는 대역 통과 필터일 수 있다.
일부 구현들에서, 제1 초전도체 층은 티타늄 질화물이다.
일부 구현들에서, 제1 초전도체 층은 니오븀(niobium) 질화물이다.
일부 구현들에서, 제1 초전도체 층은 초전도체 세라믹이다.
일부 구현들에서, 제2 초전도체 층은 알루미늄이다.
일반적으로 다른 양태에서, 본 명세서의 내용의 요지는, 미리 결정된 제1 공진기 주파수를 갖는 제1 초전도체 트레이스; 미리 결정된 제1 공진기 주파수와는 다른 미리 결정된 제2 공진기 주파수를 갖는 제2 초전도체 트레이스를 포함하는 시스템으로 구현될 수 있으며, 제1 초전도체 트레이스 및 제2 초전도체 트레이스 각각은 제1 초전도체 물질(재료)의 제1 층 및 상기 제1 층 상의 제2 초전도체 물질의 제2 층을 포함하며, 제1 초전도체 트레이스의 풋프린트는 제2 초전도체 트레이스의 풋프린트와 동일하다.
시스템의 구현은 다음 구성 중 하나 이상을 가질 수 있다. 예를 들어, 일부 구현들에서, 제1 초전도체 재료는 제1 키네틱 인덕턴스를 가지며, 제2 초전도체 재료는 제1 키네틱 인덕턴스보다 낮은 제2 키네틱 인덕턴스를 갖는다. 제1 초전도체 트레이스의 경우, 제1 초전도체 트레이스가 미리 결정된 제1 공진기 주파수를 갖도록 제2 초전도체 층이 생략되는 적어도 제1 영역을 제외하고 제2 초전도체 층의 풋프린트는 제1 초전도체 층의 풋프린트와 일치(매칭)할 수 있다. 제2 초전도체 트레이스의 경우, 제2 초전도체 트레이스가 미리 결정된 제2 공진기 주파수를 갖도록 제2 초전도체 층이 생략된 적어도 제2 영역을 제외하고 제2 초전도체 층의 풋프린트는 제1 초전도체 층의 풋프린트와 일치할 수 있다. 제1 초전도체 트레이스는 제1 큐비트 측정(measurement) 공진기일 수 있고, 제2 초전도체 트레이스는 제2 큐비트 측정 공진기일 수 있다. 제1 초전도체 트레이스는 제1 주파수 필터일 수 있고, 미리 결정된 제1 공진기 주파수는 제1 주파수 필터의 차단 또는 중심 주파수일 수 있고, 제2 초전도체 트레이스는 제2 주파수 필터일 수 있고, 미리결정된 제2 공진기 주파수는 제2 주파수 필터의 차단 또는 중심 주파수일 수 있다.
일반적으로 다른 앙태에서, 본 명세서의 요지는, 유전체층; 유전체 층 내에 내장된 초전도체 트레이스 -초전도체 트레이스는 제1 키네틱 인덕턴스를 갖는 제1 초전도체 재료를 포함함-, 그리고 유전체 층 내에 있고 제1 초전도체 트레이스로 연장되는 비아 콘택트를 포함하는 초전도체 스트립 라인으로 구현될 수 있으며, 상기 비아 콘택트는 상기 제1 키네틱 인덕턴스보다 낮은 제2 키네틱 인덕턴스를 갖는 제2 초전도체 물질을 포함한다. 일부 구현에서, 제1 초전도체 물질의 전체 인덕턴스의 50% 이상이 제1 키네틱 인덕턴스에 기인한다. 일부 구현들에서, 제1 초전도체 재료의 전체 인덕턴스의 90% 이상이 제1 키네틱 인덕턴스에 기인한다. 일부 구현에서, 제2 초전도체 물질의 전체 인덕턴스의 50% 미만이 제2 키네틱 인덕턴스에 기인한다.
일부 구현들에서, 제1 초전도체 재료의 단위 길이 당 인덕턴스는 제2 초전도체 재료의 단위 길이 당 인덕턴스보다 높다. 일반적으로 다른 양태에서, 본 명세서의 내용의 요지, 기판;그리고 기판상의 초전도체 트레이스를 포함하는 회로 소자(요소)를 포함하는 장치로 구현될 수 있으며, 초전도체 트레이스의 전체 인덕턴스의 50% 이상이 초전도체 트레이스를 형성하는 초전도체 재료의 키네틱 인덕턴스에 기인하며, 초전도체 트레이스의 제1 영역은 제1 키네틱 인덕턴스를 나타내는 제1 단면적을 가지며, 초전도체 트레이스의 제2 영역은 제2 키네틱 인덕턴스를 나타내는 제2 단면적을 가지며, 제1 단면적은, 제1 키네틱 인덕턴스가 제2 키네틱 인덕턴스와 다르고 그리고 회로 소자가 미리 결정된 회로 파라미터를 갖도록, 제2 단면적과는 상이하다. 장치의 구현은 다음 구성 중 하나 이상을 가질 수 있다.
예를 들어, 일부 구현들에서, 미리 결정된 회로 파라미터는 공진 주파수이다.
일부 구현들에서, 초전도체 재료는 티타늄 질화물, 니오븀 질화물 또는 초전도체 세라믹을 포함한다.
일부 구현들에서, 회로 소자는 큐비트 측정 공진기를 포함한다.
일부 구현들에서, 회로 소자는 주파수 필터를 포함한다.
일부 구현들에서, 초전도체 트레이스의 전체 인덕턴스의 90% 이상이 초전도체 재료의 키네틱 인덕턴스에 기인한다.
일부 구현들에서, 초전도체 트레이스는 초전도체 재료로 구성된다.
본 명세서에 기술된 요지의 특정 구현은 다음 장점 중 하나 이상을 실현할 수 있다. 예를 들어 일부 구현에서, 실질적으로 상이한 기하학적 치수없이 상이한 소정의 공진 특성을 갖는 동일한 유형의 회로 소자를 제조하는 것이 가능하다(예: 다른 회로 소자 유형 중에서 큐비트, 큐비트 측정 공진기, 동일 평면 도파관 및 신호 트레이스(trace)). 높은 키네틱 인덕턴스 재료로 회로 소자를 적어도 부분적으로 형성함으로써, 일부 구현에서 양자 정보 처리 시스템의 설계 복잡성을 감소시키는 것이 가능하다. 특히, 동일한 유형의 회로 소자는 다양한 회로 소자 각각에서 서로 다른 크기 또는 다른 재료의 사용을 요구하지 않고, 다른 공진 특성을 갖도록 형성될 수 있다. 더욱이, 동일한 크기이지만 상이한 공진 특성을 갖도록 회로 소자를 제조하는 것은 일부 구현에서 공간을 비우고(free up) 양자 정보 처리 시스템 내에서 회로 소자의 밀도를 증가시킬 수 있다. 또한 일부 구현에서, 높은 키네틱 인덕턴스 재료로부터 회로 소자를 적어도 부분적으로 형성하는 것은 회로 소자가 높은 키네틱 인덕턴스 재료없이 제조된 동일한 회로 소자에 비해보다 컴팩트한 기하학적 구조에서 미리 결정된 공진 특성을 갖도록 한다.
하나 이상의 구현의 세부 사항은 첨부 도면 및 이하의 설명에서 설명된다. 다른 특징 및 장점은 상세한 설명, 도면 및 청구 범위로부터 명백해질 것이다.
도 1a는 제1 회로 소자(요소)의 예의 평면도 및 단면도(A-A 선)를 도시한 개략도이다.
도 1b는 제2 회로 소자의 예의 평면도 및 단면도(라인 B-B)를 도시한 개략도이다.
도 2는 높은 키네틱 컨덕턴스(conductance) 재료로 적어도 부분적으로 제조된 큐비트 및 측정 공진기를 포함하는 시스템의 예의 평면도를 도시한 개략도이다.
도 3a 및 3b는 각각 제1 초전도체 측정 공진기 및 제2 초전도체 측정 공진기의 일례의 평면도를 도시한 개략도이다.
도 4는 높은 키네틱 인덕턴스를 갖는 초전도체 재료로 형성된 회로 소자의 예를 도시한 개략도이다.
도 5는 초전도 양자 정보 처리 시스템을 위한 스트립 라인 설계의 예의 라인 A-A를 통한 단면도 및 평면도를 도시하는 개략도이다.
양자 컴퓨팅은 양자 정보 처리 시스템의 양자 비트(qubit)에 저장된 양자 정보를 일관되게 처리하는 것을 수반한다. 양자 정보 처리 시스템 내의 큐비트의 수가 증가함에 따라, 시스템의 계산 능력은 실질적으로 증가하여 잠재적으로 특정 복잡한 문제에 대해 고전적인(classical) 컴퓨팅 시스템의 처리 능력을 훨씬 능가하는 처리 능력을 제공한다.
초전도 양자 정보 처리 시스템은 초전도 물질을 사용하여 형성되고 주로 500MHz 내지 20GHz와 같은 수백 MHz 내지 수백 GHz 범위의 마이크로파 신호의 적용을 통해 제어되는 회로 소자를 포함할 수 있다. 일부 구현에서, 큐비트와 같은 초전도 양자 정보 처리 시스템의 회로 소자는 마이크로파 제어 신호가 상이한 상태 (예를 들어, 큐비트의 상이한 상태) 사이의 전이(transitions)를 구동하기 위해 사용되는 "공진"조건을 나타낼 수 있다. 또한, 마이크로파는 큐비트에 연결된 측정 공진기를 통해 큐비트의 상태를 측정하는데 사용될 수 있다. 초전도 양자 정보 처리 시스템의 이러한 회로 소자와 관련된 공명 조건 및 공진 주파수는 회로 소자와 관련된 전체 인덕턴스와 관련된다. 따라서, 공명 조건 및/또는 공명 주파수를 수정하는 한 가지 방법은 회로 소자의 기하학적 구조를 변경함으로써 회로 소자의 전체 인덕턴스를 변경하는 것이다.
대안적으로, 여기에 개시된 바와 같이, 회로 소자의 전체 인덕턴스 및 공진 특성은 회로 소자를 적어도 부분적으로 높은 키네틱 인덕턴스(LK)를 나타내는 재료로부터 형성함으로써 수정될 수 있다. 키네틱 인덕턴스는 동일한 전계 인덕턴스로서 전기장을 번갈아 가면서 이동 전하 캐리어의 관성 질량(inertial mass)을 나타낸다. 높은 캐리어 이동성 도체 및 초전도체에서 매우 높은 주파수 (예를 들어, 마이크로파 주파수 범위에서)에서 키네틱 인덕턴스가 관찰될 수 있다. 키네틱 인덕턴스는 초전도체 LM의 기하학적 자기 인덕턴스와 대비되는데, 이는 인가된 전류에 의해 유도된 자기장으로 인해 저장된 에너지와 관련이 있으며 도체의 구조에 의존한다. 따라서 기하학적 인덕턴스는 재료에 독립적이지만 키네틱 인덕턴스는 재료에 따라 다르다(종속).
폭 W 및 두께 t의 초전도 스트립의 일반적인 경우에 있어서, 단위 길이 LK 당 키네틱 인덕턴스는 로 표현되며, 여기서 는 진공 투과도이고, 는 런던 침투(London penetration) 깊이이다. 유사하게, 초전도 동일 평면 도파관 공진기의 경우, 키네틱 인덕턴스는 로 표현되며, 여기서 g는 중심 트레이스 폭(W), 중심 트레이스 두께(t) 및 중심 트레이스와 지면(ground planes) 사이의 간격 폭(s)의 함수이다. 인덕턴스는 트레이스의 폭과 길이에 따라 다르므로, 키네틱 인덕턴스는 또한 제곱 당 인덕턴스로 표현될 수 있다. 초전도 물질의 경우, 단위 길이 당 총 인덕턴스는 L = LM + LK로 표현될 수 있다. 특정 초전도체의 경우, 기하 자기 인덕턴스의 값은 이므로 키네틱 인덕턴스와 비교하여 무시할 수 있다. 따라서, 동일 평면 도파관의 예에서, 도파관의 전체 인덕턴스는 동일 평면 도파관의 폭 대 갭 비율에서 비롯된 단위 길이당 기하학적(geometric) 인덕턴스와 제곱 당 키네틱 인덕턴스에 기인할 수 있으며, 이는 도파관에 사용되는 재료에 따라 달라지며 기하학적(기하) 인덕턴스와 독립적이다(하지만 도파관 기하학적 구조에 따라 다름).
초전도체 재료의 키네틱 인덕턴스도 온도에 따라 달라질 수 있지만, 본 명세서에서 언급된 키네틱 인덕턴스는 키네틱 인덕턴스가 연관된 초전도체의 임계 온도 이하인 환경에서 나타나는 값에 해당하며, 일반적으로 이러한 온도 영역에서 일정하다.
초전도 양자 정보 처리 시스템에 전형적으로 적용되는 주파수(예를 들어, 500 MHz -20 GHz)에서 높은 키네틱 인덕턴스를 나타내는 재료를 사용함으로써, 일부 구현들에서, 실질적으로 상이한 기하학적 치수(dimensions)없이 상이한 미리결정된 공진 특성을 갖는 동일한 유형의 회로 요소(소자)(예: 다른 회로 소자 유형 중에서 큐비트, 큐비트 측정 공진기, 동일 평면 도파관 및 신호 트레이스)를 제조하는 것이 가능하다. 예를 들어, 초전도 회로 소자는 제1 세트의 기하학적 치수(예: 길이와 폭) 및 제1 미리결정된 공진 주파수를 갖도록 형성될 수 있고, 반면 제2 초전도 회로 소자는 제2 초전도 회로 소자의 전체 인덕턴스에 기여하는 높은 키네틱 인덕턴스 재료의 양을 변경함으로써 제1 큐비트 측정 공진기와 동일한 기하학적 치수(예: 길이와 폭)를 갖지만 상이한 미리 결정된 공진 주파수를 갖도록 형성될 수 있다.
높은 키네틱(high kinetic) 인덕턴스 재료(물질)로부터 회로 소자를 적어도 부분적으로 형성함으로써, 일부 구현에서 양자 정보 처리 시스템의 설계 복잡성을 감소시키는 것이 가능하다. 특히, 동일한 유형의 회로 소자(요소)는 다양한 회로 소자 각각에서 상이한 크기 또는 상이한 재료의 사용을 요구하지 않고 상이한 공진 특성을 갖도록 형성될 수 있다. 더욱이, 동일한 크기이지만 상이한 공진 특성을 갖도록 회로 소자를 제조하는 것은 일부 구현에서 공간을 비우고(free up) 양자 정보 처리 시스템 내에서 회로 소자의 밀도를 증가시킬 수 있다. 또한, 일부 구현들에서, 높은 키네틱 인덕턴스 재료들로부터 적어도 부분적으로 회로 소자를 형성하는 것은 회로 소자가 높은 키네틱 인덕턴스 재료없이 제조된 동일한 회로 소자에 비해보다 컴팩트한 기하학적 구조에서 미리 결정된 공진 특성을 가질 수 있게 한다.
도 1a는 제1 회로 소자(100)의 예의 평면도 및 단면도(A-A 선)를 도시한 개략도이고, 도 1b는 제2 회로 소자(150)의 예의 평면도 및 단면도(B-B 선)를 도시 한 개략도이다. 제1 회로 소자(100) 및 제2 회로 소자(150) 각각은 예를 들어 박막 신호 트레이스일 수 있다. 신호 트레이스들은 양자 정보 처리 장치에서 제어 및 데이터 회로 소자와 신호를 전송하기 위해 사용될 수 있다. 예를 들어 일부 구현에서, 신호 트레이스는 동일 평면 도파관의 일부를 형성하는데, 예를 들어 에어 갭 및 접지면에 의해 어느 한 측면에 측 방향으로 바운딩(bounded)되는 중앙 트레이스가 있다. 그러한 동일 평면 도파관은 큐비트에 결합되어 큐비트에 상이한 큐비트 상태들 사이의 천이를 야기하는 하나 이상의 제어 신호를 제공할 수 있다. 일부 구현들에서, 신호 트레이스는 큐비트의 상태를 판독하기 위한 큐비트 측정 공진기의 일부를 형성한다. 일부 구현들에서, 신호 트레이스는 2개 이상의 큐비트들 또는 다른 회로 요소들을 함께 유도적으로 또는 용량적(capacitively)으로 커플링하기 위해 큐비트 커플링 소자(요소)의 일부를 형성한다. 일부 구현들에서, 신호 트레이스는 동일 평면 도파관의 일부가 아닌 스트립 라인 구성의 일부이다. 즉, 신호 트레이스는 접지면에 의해 상부 및 하부에 바운딩된 유전체 기판에 내장된다.
제1 회로 소자(100) 및 제2 회로 소자(150) 각각은 실리콘 또는 사파이어 웨이퍼와 같은 유전체 기판(102) 상에 형성된다. 제1 회로 소자(100)는 폭(101) 및 길이(103)를 갖는 반면, 제2 회로 소자(150)는 폭(107) 및 길이(109)를 갖는다. 제1 회로 소자(100)의 풋 프린트는 폭(101) 및 길이(103)에 의해 정의된(defined) 기판 표면의 면적에 대응한다. 제2 회로 소자(150)의 풋프린트는 폭(107) 및 길이(109)에 의해 정의된 기판 표면의 면적에 대응한다.
또한, 도 1a 내지도 1b의 단면도에 도시된 바와 같이, 제1 회로 소자(100) 및 제2 회로 소자(150) 각각은 2층(bi-layer) 재료를 포함한다. 즉, 제1 회로 소자(100) 및 제2 회로 소자(150) 각각은 기판(102)상의 제1 층(108) 및 제1 층(108)상의 제2 층(110)을 포함한다. 제1 회로 소자(100)에서, 제2 층(110)은 제1 층(108)의 상부 표면을 완전히 덮는다(커버). 제2 회로 소자(150)에서, 제1 부분 또는 영역(120)에는 제1 층(108)의 상부 표면을 드러내거나 노출시키기 위해 제2 층(110)이 없다. 회로 소자(150)의 제2 부분 또는 영역(130)에서, 제2 층(110)은 제1 층(108)의 상부 표면을 덮는다.
제1 층(108)은 제2 층(110)을 형성하는 재료의 키네틱 인덕턴스에 비해 높은 키네틱 인덕턴스를 갖는 재료로 형성된다. 예를 들어, 제1 층(108)은 티타늄 질화물, 니오븀 티타늄 질화물, 니오븀 질화물, 텅스텐 실리사이드, 백금 실리사이드, 및 초전도 알루미늄 산화물과 같은 초전도체 및/또는 세라믹을 포함하여 높은 키네틱 인덕턴스를 나타내는 재료로 형성될 수 있다.
제2 층(110)은 예를 들어 알루미늄, 인듐, 몰리브덴 및 루테늄과 같은 재료를 포함하는 제1 층(108)의 재료보다 키네틱 인덕턴스를 나타내지 않거나 훨씬 적은 재료로 형성될 수 있다. 키네틱 인덕턴스는 주파수에 따라 다를 수 있지만, 50MHz ~ 20GHz 범위의 초전도 시스템에서 고정된 소자 크기의 키네틱 인덕턴스는 런던 침투 깊이에 의존하는 재료의 상수이다. 본 명세서에 설명된 바와 같이, 초전도 양자 정보 처리 시스템은 500MHz 내지 20GHz를 포함하여, 예를 들어 300MHz 내지 300GHz와 같은 마이크로파 주파수 범위에서 신호의 적용을 수반한다. 따라서, 본원에 제시된 예에 있어서, 초전도 재료는 마이크로파 주파수 범위(예를 들어, 500 MHz 내지 20GHz) 내 및 초전도 재료의 임계 온도 이하의 온도 내에서 인가된 전자기장에 대한 "높은" 또는 "낮은" 키네틱 인덕턴스 값을 갖는 것으로 이해된다.
일부 구현들에서, 제1 층(108)은 제1 키네틱 인덕턴스를 갖는 재료로 형성될 수 있고, 반면에, 제2 층(110)은 제2의 다른 키네틱 인덕턴스를 갖는 재료로 형성될 수 있다. 일부 구현들에서, 제1 층(108)의 전체 인덕턴스는 제1 키네틱 인덕턴스(LK1) 및 기하학적 자기 인덕턴스(LM) 모두에 기인한다. 예를 들어 일부 구현에서,
제1 층(108)의 전체 인덕턴스(L)의 50% 이상이 제1 키네틱 인덕턴스(LK1)에 기인하고, 제1 층(108)의 전체 인덕턴스(L)의 60% 이상이 제1 키네틱 인덕턴스(LK1)에 기인하고, 제1 층(108)의 전체 인덕턴스(L)의 70% 이상이 제1 키네틱 인덕턴스(LK1)에 기인하고, 제1 층(108)의 전체 인덕턴스(L)의 80% 이상이 제1 키네틱 인덕턴스(LK1)에 기인하거나, 제1 층(108)의 전체 인덕턴스(L)의 90% 이상이 제1 키네틱 인덕턴스(LK1)에 기인한다.
마찬가지로 일부 구현에서, 제2 층(110)의 전체 인덕턴스는 재료와 무관하게 제2 키네틱 인덕턴스(LK2) 및 제 2 층의 형상에 기인한 기하학적 자기 인덕턴스에 기인한다. 예를 들어, 일부 구현들에서, 제2 층(110)의 전체 인덕턴스(L)의 50% 미만은 제2 키네틱 인덕턴스(LK2)에 기인하며, 제2 층(110)의 전체 인덕턴스(L)의 40% 미만이 제2 키네틱 인덕턴스(LK2)에 기인하고, 제2 층(110)의 전체 인덕턴스(L)의 30% 미만이 제2 키네틱 인덕턴스(LK2)에 기인하고, 제2 층(110)의 전체 인덕턴스(L)의 20% 미만이 제2 키네틱 인덕턴스(LK2)에 기인하거나, 제2 층(110)의 전체 인덕턴스(L)의 10% 미만은 제2 키네틱 인덕턴스(LK2)에 기인한다.
시변 전기장 또는 자기장이 제1 회로 소자(100) 및 제2 회로 소자(150) 각각에 인가될 때, 전류가 제1 회로 소자(100) 및 제2 회로 소자(150)에서 생성될 수 있다. 제2 층(110)은 제1 층(108)에 비해 낮은 임피던스 전류 경로를 제공하여 전류가 주로 제2 층(110)을 통해 이동하도록 한다(무시할만한 수준의 전류가 제1 층(108)을 통해 이동될 수 있음). 즉, 전류는 주로 높은 키네틱 인덕턴스를 나타내는 재료에 비해 제로 또는 낮은 키네틱 인덕턴스를 나타내는 재료를 통해 이동한다. 제2 층(110)은 제1 층(108) 주위의 단락으로 효과적으로 작용한다. 제2 층(110)이 0 또는 비교적 낮은 키네틱 인덕턴스(예를 들어, 키네틱 인덕턴스에 기인한 전체 인덕턴스의 50% 미만)를 가지기 때문에, 제1 회로 소자(100)의 전체 인덕턴스는 주로 제2 층(110)을 형성하는 재료의 제2 층의 기하학적 인덕턴스(자기 투자율 및 형상으로부터 유도됨)로부터 기인하는 인덕턴스에 의해 결정될 수 있다.
대조적으로, 본 명세서에 설명된 바와 같이, 제2 회로 소자(150)에서, 제1 부분 또는 영역(120)은 제1 층(108)의 상부 표면을 드러내거나/노출하기 위해 제2 층(110)이 없다. 회로 소자(150)의 제2 부분 또는 영역(130)에서, 제2 층(110)은 제1 층 (108)의 상부 표면을 덮는다. 또한, 제2 층(110)은 제1 층(108)에 비해 낮은 임피던스 전류 경로를 제공한다. 따라서, 마이크로파 주파수 범위의 주파수를 갖는 시변 전기장 또는 자기장을 제2 회로 소자(150)에 적용하면, 전류는 주로 제2 영역(130)에서 제2 층(110)을 통해 이동하고 그리고 제1 영역(120)에서 제1 층(108)을 통해 이동한다. 즉, 전류는 주로 영역(130)에서 0 또는 낮은 키네틱 인덕턴스를 나타내는 재료를 통해 이동하고, 영역(120)에서 높은 키네틱 인덕턴스를 나타내는 재료를 통해 이동한다. 제2 층(110)은 영역(130)에서 제1 층(108) 주위의 단락(short circuit)에 효과적으로 작용한다. 따라서, 제2 회로 소자(150)의 전체 인덕턴스는 영역(130)에서 제2 층(110)의 인덕턴스 및 형상(예를 들어, 길이, 폭 및 높이) 및 영역(120)에서 제1 층(108)의 키네틱 인덕턴스에 의해 결정된다.
본 명세서에 설명된 바와 같이, 일부 구현들에서, 제1 층(108)의 전체 인덕턴스는 실질적으로 재료의 투자율로 인한 인덕턴스보다는 키네틱 인덕턴스 값에 기인할 수 있다. 예를 들어, 제1 층(108)의 전체 인덕턴스의 90% 이상이 그의 키네틱 인덕턴스에 기인할 수 있다.
제1 층(108)의 키네틱 인덕턴스는 그 층의 기하학적 인덕턴스에 비해 높기 때문에, 키네틱 인덕턴스는 회로 소자의 전체 인덕턴스를 상당히 증가시킨다. 결과적으로, 제2 회로 소자는 동일한 길이(109)를 갖도록 형성될 수 있고 그리고 제2 회로 소자(150)의 폭(107)은 동일한 재료(예를 들어, 알루미늄 및 티타늄 질화물)를 사용하여 제1 회로 소자(100)의 길이 103) 및 폭(101)과 각각 동일하게 만들 수 있지만, 제1 회로 소자는 제2 회로 소자(150)의 전체 인덕턴스와는 다른 전체 인덕턴스를 나타내며, 따라서 공진 주파수와 같은 다른 공진 특성을 나타낸다. 즉, 제1 회로 소자(100) 및 제2 회로 소자(150)는 동일한 재료를 사용하여 기판 표면상에서 동일한 풋프린트를 가질 수 있지만, 상이한 미리결정된 회로 파라미터 (예를 들어, 상이한 전체 인덕턴스 및 공진 특성 또는 상이한 특성 임피던스)를 가질 수 있다. 제2 층(낮거나 제로의 키네틱 인덕턴스를 나타냄)에 의해 노출되거나 비-커버된 제1 층(높은 키네틱 인덕턴스를 나타냄)의 양을 변경함으로써, 기판 표면상의 회로 소자의 풋프린트를 변경하지 않고 회로 소자의 회로 파라미터(예: 전체 인덕턴스 및 공진 특성)를 변경하는 것이 가능하다.
도 1과 관련하여 설명된 바와 같이, 회로 소자들(100, 150)은 큐비트의 상태를 판독하기 위한 큐비트 측정 공진기의 일부를 형성할 수 있다. 도 2는 높은 키네틱 컨덕턴스(conductance) 재료로 적어도 부분적으로 제조된 큐비트 및 측정 공진기를 포함하는 시스템의 예의 평면도를 도시한 개략도이다. 특히, 도 2는 제1 큐 비트 측정 공진기 쌍(200) 및 제2 인접 큐비트 측정 공진기 쌍(250)의 예를 도시한다. 제1 큐비트 측정 공진기 쌍(200)은 큐비트(202) 및 큐비트(202)에 결합된(예를 들어, 직접 전기 연결, 용량성 커플링 또는 유도성 커플 링을 통해) 측정 공진기(204)를 포함한다. 제2 큐비트 측정 공진기 쌍(250)은 큐비트(206) 및 큐비트(206)의 단부에 (예를 들어, 직접 전기 연결, 용량성 커플 링 또는 유도성 커플 링을 통해) 연결된 측정 공진기(208)를 포함한다. 큐비트(202) 및 큐비트(206) 각각은 위상 큐비트, 전하 큐비트 또는 플럭스 큐비트(예를 들어, 동일 평면 도파관 플럭스 큐비트)와 같은 초전도 큐비트를 포함할 수 있다. 또한, 측정 공진기들(204 및 208) 각각은 동일 평면 도파관이다. 용이한 관찰을 위해, 접지면은 생략되고, 동일 평면 도파관의 중심 도체만이 도 2에 도시되어있다. 측정 공진기들(204 및 208) 각각은 적어도 부분적으로 박막 이중(bi-layer) 층으로 형성된다. 즉, 측정 공진기들(204, 208) 각각은 제1 키네틱 인덕턴스를 갖는 제1 초전도체 물질(재료) 층과, 제1 초전도체 물질 층 상의 제2 층의 초전도체 물질을 포함하고, 여기서 제2 층의 초전도체 물질은 제2 키네틱 인덕턴스를 갖는다. 제1 키네틱 인덕턴스는 마이크로파 주파수 범위(예를 들어, 500MHz 내지 20GHz)에서 제2 키네틱 인덕턴스보다 높다. 예를 들어, 각 측정 공진기의 제1 층은 티타늄 질화물, 니오븀 질화물 또는 초전도 알루미늄 산화물을 포함할 수 있는 반면, 제2 층은 알루미늄을 포함할 수 있다. 각각의 측정 공진기(204 및 208)에서 초전도체 재료의 제1 층의 두께는 동일 할 수 있다. 유사하게, 제2 층이 제공되는 제2 초전도체 층의 두께는 각각의 측정 공진기(204 및 208)에서 동일할 수 있다. 예를 들어, 각각의 공진기에서 초전도체 물질의 제1 층의 두께는 수 나노 미터에서 약 100 나노 미터 사이일 수 있으며, 각각의 공진기에서 초전도체 물질의 제2 층의 두께는 대략 10 나노 미터와 대략 수 미크론 사이일 수 있다. 따라서, 제1 측정 공진기(204) 및 제2 측정 공진기(208)는 신호 트레이스의 경우 도 1에 도시된 것과 유사한 이중(2중)층으로 형성된다. 도 2에 도시된 장치는 실리콘 또는 사파이어와 같은 유전체 기판상에 제조된다.
제1 측정 공진기(204) 및 제2 측정 공진기(208) 각각은 공진기가 결합된 큐비트에 근접한(proximal) 중심 도체의 단부와 공진기가 결합된 큐비트로부터 먼(distal) 중심 도체의 단부 사이의 경로 길이에 대응하는 동일한 중심 도체 길이 (l)를 갖는다. 제1 측정 공진기(204) 및 제2 측정 공진기(208) 각각은 또한 동일한 중심 도체 선폭(w)을 갖는다. 또한, 중심 도체와 인접한 접지면 사이의 간격 폭은 동일하다. 따라서, 제1 측정 공진기(204) 및 제2 측정 공진기(208)는 모두 동일한 풋프린트를 갖는다.
도 2에 도시된 바와 같이, 제1 측정 공진기(204)와 제2 측정 공진기(208)의 차이점은, 제2 측정 공진기(208)는 길이(s)를 갖는 중심 도체의 영역(210)을 포함하며, 제2 초전도체 층이 존재하지 않거나 제거되어 제1 초전도체 층을 드러내거나/노출한다. 제1 측정 공진기(204)의 경우, 미리 결정된 주파수를 갖는 시변 전기장이 인가될 때(예를 들어, 마이크로파 주파수 범위에서), 전류는 제2 초전도체 층이 제1 초전도체 층에 비해 전체 임피던스가 낮기 때문에 제2 초전도체 층을 통해 주로 이동한다. 따라서, 제1 측정 공진기(204)는 제2 초전도체 층의 인덕턴스(L2)에 기초한 기본 공진기 주파수(f01)을 나타낼 것이다. 예를 들어, 1/4 파장 큐비트 판독 공진기의 경우, 공진기 주파수(f01)은 으로 표현될 수 있고, 여기서 C는 단위 길이당 정전 용량이다. 대역 통과 필터의 경우, f01은 로 표현될 수 있다.
대조적으로, 제2 측정 공진기(208)의 경우, 미리결졍된 주파수(예를 들어, 마이크로파 주파수 범위)를 갖는 시변 전기장이 인가될 때, 전류는 주로 제2 초전도체 층을 포함하는 중앙 도체의 부분을 통해서만 제2 초전도체 층을 통해 이동할 것이다. 제2 초전도체 층이 없거나 제거된 중앙 도체의 부분(210)에 대해, 전류는 제1 초전도체 층을 통해 이동한다. 따라서, 제2 측정 공진기(208)는 제2 초전도체 층이 존재하는 제2 초전도체 층의 인덕턴스(L2) 및 제2 초전도체 층이없는 제1 초전도체 층의 인덕턴스(L1)에 기초하여 전체 인덕턴스를 나타낸다. 공진기(208)를 위한 제2 초전도체 층의 인덕턴스(L2)는 주로 기하학적 인덕턴스에 기인할 수 있다. 공진기(208)를 위한 제1 초전도체 층의 인덕턴스(L1)는 제2 초전도체 층이없는 영역에서 제1 초전도체 층의 형상에 기인한(attributable) 기하학적 인덕턴스 및 제1 초전도체 층의 키네틱 인덕턴스의 함수로서 표현될 수 있다. 예를 들어, 제1 초전도체 층의 인덕턴스의 50% 이상, 60% 이상, 70% 이상, 80% 이상 또는 90% 이상은 제1 초전도체 층을 형성하는 재료의 키네틱 인덕턴스에 기인할 수 있다. 높은 키네틱 인덕턴스 재료를 노출시키는 부분(210)으로 인해, 제2 측정 공진기의 전체 인덕턴스는 제1 측정 공진기의 전체 인덕턴스보다 높을 것이다. 또한, 공진기(208)의 기본 공진기 주파수(f02)는 (L1 + L2)의 함수로 표현될 수 있다. 예를 들어, 1/4 파장 큐비트 판독 공진기의 경우, 공진기 주파수(f01)는 로 표현될 수 있으며, 여기서 s는 트레이스 길이이고, C는 단위 길이당 커패시턴스이다. 대역 통과 필터의 경우, 주파수는 1/4 파장 큐비트 판독 공진기 주파수의 절반이 된다. 따라서, 도 2에 도시된 시스템은 기판상에 동일한 풋프린트를 갖지만 상이한 기본 동작 주파수를 갖는 2개의 큐비트 측정 공진기를 포함하여 양자 정보 처리 시스템의 단순화 및 균일한 설계를 가능하게 한다.
비록 도 2는 큐비트 측정 공진기의 예를 도시하지만, 본 명세서의 요지는 다른 유형의 공진기에도 적용될 수 있다. 예를 들어, 일부 구현에서, 다수의 대역 통과 필터가 형성될 수 있으며, 여기서 각각의 대역 통과 공진기는 기판상에 동일한 전체 풋프린트를 갖는 박막 이중 층을 포함하지만, 높은 키네틱 인덕턴스를 나타내는 제1 초전도체 층에 비해 낮은 키네틱 인덕턴스를 나타내는 제2 초전도체 층의 커버리지는 대역 통과 공진기마다 다르다. 판독 공진기는 공진기의 일단이 접지로 단락되고 반대쪽은 개방된 반면, 대역 통과 필터는 공진기의 양단이 개방되어 있다. 낮은 키네틱 인덕턴스를 갖는 제2 초전도체 층의 커버리지를 변경함으로써, 대역 통과 공진기는 상이한 중심 주파수를 나타낼 수 있다.
마찬가지로 일부 구현에서, 다중 저역 통과 필터가 형성될 수 있으며, 여기서 각각의 저역 통과 필터는 기판상에 동일한 전체 풋프린트를 갖는 박막 이중층을 포함하지만, 높은 키네틱 인덕턴스를 나타내는 제1 초전도체 층에 비해 낮은 키네틱 인덕턴스를 나타내는 제2 초전도체 층의 커버리지는 저역 통과 필터마다 다르다. 낮은 키네틱 인덕턴스를 갖는 제2 초전도체 층의 커버리지를 변경함으로써, 저역 통과 필터 공진기는 상이한 차단 주파수를 나타낼 수 있다.
마찬가지로, 일부 구현에서, 다중 고역 통과 필터가 형성될 수 있으며, 여기서 각각의 고역 통과 필터는 기판상에 동일한 전체 풋프린트를 갖는 박막 이중층을 포함하지만, 높은 키네틱 인덕턴스를 나타내는 제1 초전도체 층에 비해 낮은 키네틱 인덕턴스를 나타내는 제2 초전도체 층의 커버리지는 고역 통과 필터마다 다르다. 낮은 키네틱 인덕턴스를 갖는 제2 초전도체 층의 커버리지를 변경함으로써, 고역 통과 필터 공진기는 상이한 차단 주파수를 나타낼 수 있다.
키네틱 인덕턴스가 높은 초전도체 재료의 사용은 또한 키네틱 인덕턴스가 낮은 재료로 형성된 더 큰 회로 소자와 동일한 인덕턴스 및 동일한 공진 특성을 나타내는 더 작은(콤팩트) 회로 소자를 형성할 수 있게 한다. 도 3a 및 3b는 각각 제1 초전도체 측정 공진기(300) 및 제2 초전도체 측정 공진기(350)의 평면도를 도시 한 개략도이다. 도 2의 측정 공진기와 마찬가지로, 제1 및 제2 측정 공진기(300, 350) 각각은 일정한 갭 폭에 의해 접지면으로부터 측면으로(laterally) 분리된 중심 도체를 포함한다. 용이한 관찰을 위해, 접지면은 도 3a 및 3b에서 생략되어 있다. 도 2의 공진기와 대조적으로, 제1 측정 공진기(300) 및 제2 측정 공진기(350)는 낮은 키네틱 인덕턴스 및 높은 키네틱 인덕턴스 재료를 모두 갖는 이중층 막으로 형성되지 않는다. 오히려, 제1 측정 공진기(300)는 알루미늄과 같은 인가된 전기장의 미리 결정된 주파수(예: 500MHz ~ 20GHz)에서 낮은 키네틱 인덕턴스를 갖는 초전도체 재료의 박막(예를 들어, 대략 수 nm 내지 대략 2미크론)으로 완전히 형성된다. 제2 측정 공진기(350)는 티타늄 질화물 또는 니오븀 질화물과 같은, 미리 결정된 주파수에서 높은 키네틱 인덕턴스(예를 들어, 재료 형성 공진기(300)의 키네틱 인덕턴스와 비교하여 9:1의 키네틱 인덕턴스 비)를 갖는 초전도체 물질의 박막(예: 대략 수 nm에서 대략 2미크론)으로 완전히 형성된다. 도 3a 및 도3b에 도시된 바와 같이, 제1 측정 공진기(300)는 제2 측정 공진기(350)보다 훨씬 더 긴 중심 트레이스 길이를 갖는다. 공진기(300)를 구성하는 재료의 키네틱 인덕턴스에 비해 공진기(350)를 구성하는 재료의 키네틱 인덕턴스가 높기 때문에, 공진기(350)는 공진기(300)와 동일한 전체 인덕턴스를 제공하지만 중심 트레이스 길이가 훨씬 더 짧도록 형성될 수 있다. 일부 구현들에서, 높은 키네틱 인덕턴스 재료로 완전히 큐비트 측정 공진기와 같은 양자 정보 처리 장치(디바이스)를 형성하는 것은 상기 장치(디바이스)에 적용되는 저주파 파형(예를 들어, 0 내지 약 300MHz)을 의도하지 않게 왜곡시킬 수 있다. 반면에, 높은 키네틱 인덕턴스 물질과 낮은 키네틱 인덕턴스 물질(예를 들어, 두 초전도체)로 형성된 양자 정보 처리 장치는 낮은 키네틱 인덕턴스 재료가 높은 키네틱 인덕턴스 재료 주위에 더 낮은 임피던스 경로를 제공하는 역할을 한다면 파형 왜곡을 줄일 수 있다.
도 4는 높은 키네틱 인덕턴스를 갖는 초전도 재료로 형성된 회로 소자(400) (예를 들어, 큐비트 측정 공진기)의 예를 도시한 개략도이며, 회로 소자에서의 키네틱 인덕턴스의 값은 이들 영역에서 회로 소자의 기하학적 치수(예를 들어, 회로 소자의 두께)를 수정함으로써 다른 영역에서 변한다. 도 4는 큐비트 측정 공진기(400)의 평면도 및 공진기(400)의 A-A 선을 통한 단면도를 도시한다. 공진기(200)와 유사하게, 공진기(400)는 일정한 갭 폭에 의해 접지면으로부터 측면으로 분리된 중심 도체를 포함한다. 보기 쉽도록 접지면은 도 4에서 생략되어있다. 공진기(400)는 전체적으로 약 500MHz 내지 20GHz의 주파수 범위에서 높은 키네틱 인덕턴스를 나타내는 초전도체 재료(402)로 형성된다. 예를 들어, 일부 구현들에서, 공진기(400)는 티타늄 질화물 또는 니오븀 질화물로 형성된다.
도 4의 단면도에 도시된 바와 같이, 공진기(400)의 두께는 중심 도체의 길이를 따라 제1 단부에서 제2 단부로 변한다. 즉, 제1 영역(406)에서, 초전도체 재료(402)의 두께는 제1 두께(예를 들어, 500nm)를 갖는다. 제2 영역(408)에서, 초전도체 재료(402)는 제1 두께보다 작은 제2 두께(예를 들어, 100nm)를 갖도록 얇아진다. 제3 영역(410)에서, 초전도체 재료(402)는 제1 및 제2 두께 둘 모두보다 작은 제3 두께(예를 들어, 20nm)를 갖도록 더 얇아진다. 공진기(400)의 두께가 영역(406)에서 410으로 감소함에 따라, 각 영역과 관련된 단위 길이당 키네틱 인덕턴스가 증가한다. 예를 들어, 영역(406)에서 단위 길이당 키네틱 인덕턴스의 값은 영역(408 및 410)에서 단위 길이당 키네틱 인덕턴스보다 높을 수 있는 반면에, 영역(408)에서 단위 길이당 키네틱 인덕턴스의 값은 영역(410)에서 단위 길이당 키네틱 인덕턴스보다 높을 수 있다. 공진기(400)의 전체 인덕턴스는 특정 구현에서, 영역(406, 408 및 410) 각각에 나타난 특정 키네틱 인덕턴스 값에 기초하여 결정될 수 있다. 따라서, 길이를 따라 초전도체의 두께를 변경하는 것은 회로 소자의 풋프린트를 변화시킬 필요없이 회로 소자의 전체 인덕턴스를 변화시키기 위한 다른 접근법을 제공한다.
예를 들어 일부 구현에서, 시스템은 동일한 유형(예를 들어, 큐비트 측정 공진기)의 다수의 양자 정보 처리 장치를 포함할 수 있으며, 각각은 기판상의 동일한 풋프린트(예를 들어, 중심 도체 경로의 동일한 길이 및 동일한 폭)를 갖는다. 각각의 장치는 또한 미리결정된 주파에서 높은 키네틱 인덕턴스를 갖는 재료수(예를 들어, 500 MHz 내지 20 GHz의 주파수를 갖는 인가된 전기장하에서 티타늄 질화물 또는 니오븀 질화물)로 형성될 수 있다. 각각의 양자 정보 처리 장치의 전체 인덕턴스 및 공진 특성(예를 들어, 중심 주파수)은 기판상의 장치(디바이스)의 풋프린트를 변경하지 않고 그 장치를 따라 하나 이상의 상이한 영역에서 높은 키네틱 인덕턴스 재료의 양을 변경함으로써 (예를 들어, 높은 키네틱 인덕턴스 재료의 두께를 변경함으로써) 변경될 수 있다.
일부 구현들에서, 높은 키네틱 인덕턴스를 나타내는 재료와 낮은 키네틱 인덕턴스를 나타내는 재료를 조합하여, 예를 들어 임피던스 매칭을 수행하기 위해 회로 소자의 특성 임피던스를 변경시킬 수 있다. 예를 들어, 스트립 라인은 동일 평면 도파관의 단위 길이당 더 낮은 커패시턴스 때문에 동일한 길이의 동일 평면 도파관과 실질적으로 다른 임피던스를 가질 것이다. 결과적으로, 스트립 라인이 다른 임피던스를 갖는 동일 평면 도파관에 연결될 때, 신호 역 반사(signal back reflectance)가 발생할 수 있다. 역 반사율을 감소시키기 위해, 동일 평면 도파관 및 신호 라인은 동일한 임피던스를 갖도록 형성될 수 있다. 예를 들어, 신호 트레이스의 인덕턴스(L)는 임피던스(로 표현될 수 있음)가 동일 평면 도파관의 임피던스와 일치(매칭)하도록 증가될 수 있다. 예를 들어 일부 구현에서, 스트립 라인의 임피던스를 마이크로파 컴포넌트와 함께 사용되는 표준 임피던스 값과 일치하도록 스트립 라인의 임피던스를 50옴 또는 75옴으로 설정하는 것이 바람직할 수 있다. 스트립 라인의 경우, 이는 단위 길이당 더 높은 커패시턴스를 보상하기 위해 신호 라인의 폭을 좁히거나, 단위 길이당 커패시턴스를 감소시키기 위해 접지면을 신호 라인으로부터 더 멀리 이동시킴으로써 달성될 수 있다. 그러나, 이러한 접근법은 스트립 라인을 제조하기 어렵도록 신호 라인을 너무 좁게 또는 접지면을 너무 멀리 형성하는 것을 요구할 수 있다. 스트립 라인의 임피던스를 수정하기 위한 대안적인 기술은 높은 키네틱 인덕턴스를 갖는 초전도 물질로부터 신호 트레이스를 형성함으로써 신호 트레이스의 인덕턴스를 증가시키는 것이다. 그 후, 신호 라인은 동일 평면 도파관 및/또는 다른 컴포넌트의 임피던스와 일치할 수 있는 임피던스를 제공하면서 더 넓게 형성되어 제조가 용이할 수 있다.
도 5는 초전도 양자 정보 처리 시스템을 위한 스트립 라인 설계의 예의 라인 A-A를 통한 평면도 및 단면도를 도시하는 개략도이다. 예를 들어, 도 5에 도시된 스트립 라인(500)은 큐비트, 큐비트 측정 공진기 또는 큐비트 커플러에서 데이터 및/또는 제어 신호를 전달하는데 사용될 수 있다. 스트립 라인(500)은 기판(504)의 제1 주(principal) 표면(예를 들어, 기판(504)의 상부 표면) 상에 형성된 제1 초전도 층(500); 기판(504)의 제2 주 표면(예를 들어, 기판(504)의 하부 표면) 상에 형성된 제2 초전도 층(506); 기판(504) 내에 내장된 초전도 신호 트레이스(508) 및; 기판(504) 내에 형성되고 신호 트레이스(508)에 연결되는 초전도 비아 콘택트(510)를 포함한다. 제1 및 제2 초전도 층(502, 506) 각각은 낮은 또는 높은 키네틱 인덕턴스를 갖는 초전도 재료로 형성될 수 있다. 예를 들어, 층들(502, 506)은 알루미늄, 니오븀 질화물 또는 티타늄 질화물로 형성될 수 있다. 층들(502, 506) 각각은 신호 트레이스(508)를 위한 차폐 접지면으로서 기능한다. 신호 트레이스(508)는 티타늄 질화물, 니오븀 질화물, 텅스텐 실리사이드 또는 초전도 알루미늄 산화물과 같은 높은 키네틱 인덕턴스를 갖는 제1 초전도체 재료로 형성된다. 예를 들어, 제1 초전도체 재료(508)의 전체 인덕턴스의 50% 이상이 키네틱 인덕턴스에 기인하거나, 제1 초전도체 재료(508)의 전체 인덕턴스의 90% 이상이 키네틱 인덕턴스에 기인할 수 있다. 스트립 라인의 폭(예를 들어, 도면의 페이지 내외에 정의된 바와 같은) (500)은 예를 들어 대략 수백 나노 미터 내지 대략 수 미크론의 범위에 있을 수 있다. 스트립 라인의 두께(예를 들어, 도면의 페이지 내에 수직으로 정의된 바와 같은)(500)는 예를 들어 대략 수십 나노 미터 내지 대략 수백 나노 미터의 범위에 있을 수 있다.
비아 콘택트(510)는 알루미늄과 같은 낮은 키네틱 인덕턴스를 갖는 제2 초전도 물질로 채워질 수 있다. 예를 들어, 제2 초전도체 재료의 전체 인덕턴스의 50% 미만이 키네틱 인덕턴스에 기인할 수 있다. 도 5에는 도시되지 않았지만, 비아 콘택트(510)는 기판(504)의 제1 주 표면상의 동일 평면 도파관 또는 다른 공진기에 연결될 수 있고, 동일-평면 도파관 또는 다른 공진기는 낮은 키네틱 인덕턴스 재료로 형성된다. 대안적으로, 비아 콘택트(510)는 서큘레이터, 아이솔레이터 또는 커플러와 같은 마이크로파 커플러에 연결될 수 있다. 일부 구현들에서, 제1 및 제2 초전도체 재료의 상이한 키네틱 인덕턴스는 비아 콘택트의 단위 길이당 인덕턴스 및 비아 콘택트(510)가 결합되는 동일 평면 도파관, 공진기 또는 마이크로파 컴포넌트에 비해 단위 길이당 인덕턴스가 더 높은 신호 트레이스(508)를 초래한다. 결과적으로, 신호 라인(508)은 신호 트레이스(508)의 폭을 실질적으로 감소시키지 않고도 동일 평면 도파관, 공진기 또는 마이크로파 컴포넌트의 임피던스와 일치하는 임피던스를 갖도록 설계될 수 있다.
본 명세서에서 기술된 양자 요지 및 양자 오퍼레이션의 구현예들은 적절한 양자 회로, 또는 보다 일반적으로, 본 명세서 및 그 등가물에 개시된 구조 또는 이들 중 하나 이상의 조합을 포함하는 양자 컴퓨팅 시스템으로 구현될 수 있다. "양자 컴퓨팅 시스템"이라는 용어는 양자 컴퓨터, 양자 정보 처리 시스템, 양자 암호 시스템, 위상 양자 컴퓨터 또는 양자 시뮬레이터를 포함할 수 있지만 이에 국한되지는 않는다.
양자 정보 및 양자 데이터라는 용어는 양자 시스템에 의해 운반되거나 저장되거나 저장되는 정보 또는 데이터를 말하며, 여기서 가장 작은 넌-트리비얼(non-trivial) 시스템은 양자 정보의 단위를 정의하는 시스템과 같은 큐비트이다. "큐비트"라는 용어는 상응하는 컨텍스트에서 2-레벨 시스템으로 적절히 근사될 수 있는 모든 양자 시스템을 포함하는 것으로 이해된다. 이러한 양자 시스템들은, 예를 들어 2개 이상의 레벨들을 갖는 다중 레벨 시스템들을 포함할 수 있다. 예로서, 이러한 시스템은 원자, 전자, 광자, 이온 또는 초전도 큐비트를 포함할 수 있다. 일부 구현 예에서, 컴퓨팅 기반 상태는 그라운드 및 제1 여기 상태로 식별되며, 그러나 컴퓨팅 상태가 더 높은 레벨의 여기 상태로 식별되는 다른 셋업이 가능한 것으로 이해된다. 양자 메모리는 높은 충실도와 효율로 오랜 시간 동안 양자 데이터를 저장할 수 있는 소자(장치)이며, 예를 들어 광이 전송을 위해 사용되고 중첩 또는 양자 코히어런스와 같은 양자 데이터의 양자 피처를 저장 및 보존하기 위한 물질인 경질 물질 인터페이스(light-matter interfaces)를 포함한다.
양자 회로 소자(양자 컴퓨팅 회로 소자 및 양자 정보 처리 소자라고도 함)는 양자 처리 오퍼레이션을 수행하기 위한 회로 소자를 포함한다. 즉, 양자 회로 소자는 중첩(superposition) 및 얽힘(entanglement)과 같은 양자 기계적 현상을 이용하여 비 결정적 방식으로 데이터에 대한 오퍼레이션을 수행하도록 구성된다. 큐비트와 같은 특정 양자 회로 소자는 하나 이상의 상태로 동시에 정보를 나타내고 오퍼레이션하도록 구성될 수 있다. 초전도 양자 회로 소자의 예로는 양자 LC 발진기, 큐비트(예 : 플럭스 큐비트, 위상 큐비트 또는 전하 큐비트) 및 초전도 양자 간섭 소자(SQUID)(예: RF-SQUID 또는 DC-SQUID)와 같은 회로 소자가 포함된다.
대조적으로, 클래식 회로 요소는 일반적으로 결정론적인 방식으로 데이터를 처리한다. 클래식 회로 요소는 데이터에 대한 기본적인 산술, 논리 및/또는 입력/출력 작업을 수행하여 컴퓨터 프로그램의 명령(명령어)을 집합적으로 수행하도록 구성될 수 있으며, 여기서 데이터는 아날로그 또는 디지털 형식으로 표시된다. 일부 구현들에서, 클래식 회로 요소들은 전기 또는 전자기 연결들을 통해 양자 회로 요소들에 데이터를 전송 및/또는 데이터를 수신하는데 사용될 수 있다. 클래식 회로 요소의 예로는 CMOS 회로를 기반으로 한 회로 요소, RSFQ(Rapid Single Flux Quantum Quantum) 장치, RQL(Reverseprocal Quantum Logic) 장치 및 ERSFQ 장치가 있으며, 이는 바이어스 저항을 사용하지 않는 RSFQ의 에너지 효율적인 버전이다.
본 명세서에 기재된 양자 회로 소자 및 클래식(classical)한 회로 소자의 제조는 초전도체, 유전체 및/또는 금속과 같은 하나 이상의 물질의 증착을 수반할 수 있다. 선택된 재료(물질)에 따라, 이들 재료는 화학 증착, 물리 증착(예를 들어, 증착 또는 스퍼터링), 또는 에피택셜 기술과 같은 증착 프로세스를 사용하여 증착될 수 있다. 본 명세서에 기재된 회로 소자를 제조하기 위한 공정은 제조 중에 소자로부터 하나 이상의 물질을 제거하는 것을 수반할 수 있다. 제거되는 물질에 따라, 제거 공정은 예를 들어 습식 에칭 기술, 건식 에칭 기술 또는 리프트-오프 공정을 포함할 수 있다. 본 명세서에 기재된 회로 소자를 형성하는 재료(물질)는 공지된 리소그래피 기술(예를 들어, 포토리소그래피 또는 전자빔 리소그래피)을 사용하여 패터닝될 수 있다.
본 명세서에 기재된 회로 소자와 같은 초전도 양자 회로 소자 및/또는 초전도 클래식 회로 소자를 사용하는 양자 컴퓨팅 시스템의 오퍼레이션 중에, 초전도 회로 소자는 초전도 물질이 초전도 특성을 나타낼 수 있는 온도로 저온조절기(저온 유지 장치) 내에서 냉각된다. 초전도체(또는 초전도) 재료는 초전도 임계 온도 이하에서 초전도 특성을 나타내는 재료로 이해될 수 있다. 초전도 재료의 예는 알루미늄(초전도 임계 온도 1.2 켈빈), 니오븀(초전도 임계 온도 9.3 켈빈) 및 티타늄 질화물(초전도 임계 온도 5.6 켈빈)을 포함한다.
본 명세서는 많은 특정 구현 세부 사항을 포함하지만, 이들은 청구될 수 있는 범위에 대한 제한으로서 해석되어서는 안되며, 오히려 특정 구현 예에 특정할 수 있는 특징에 대한 설명으로 해석되어야 한다. 별도의 구현예의 컨텍스트에서 본 명세서에 기술된 특정 특징은 또한 단일 구현예로 조합하여 구현될 수 있다. 반대로, 단일 구현예의 컨텍스트에서 기술된 다양한 특징은 또한 다수의 구현 예에서 개별적으로 또는 임의의 적합한 하위 조합으로 구현될 수 있다. 더욱이, 특징들은 특정 조합으로 작용하는 것으로 상기에서 설명될 수 있고, 심지어 처음에는 그러한 것으로서 주장될지라도, 청구된 조합물로부터의 하나 이상의 특징이 어떤 경우 조합물로부터 제거될 수 있고, 청구된 조합물은 서브 조합 또는 서브 조합의 변형물로 유도될 수 있다.
유사하게, 동작들이 특정 순서로 도면들에 도시되어 있지만, 이는 바람직한 동작을 달성하기 위해, 표시된 동작들이 순차적으로 또는 순차적으로 수행되거나, 도시된 모든 동작들이 수행될 필요가 있는 것으로 이해되어서는 안된다. 예를 들어, 청구 범위에서 열거된 동작은 상이한 순서로 수행될 수 있으며 여전히 바람직한 결과를 달성한다. 특정 상황에서 멀티태스킹 및 병렬 처리가 유리할 수 있다. 또한, 상술한 구현 예에서 다양한 구성 요소의 분리는 모든 구현 예에서 그러한 분리를 요구하는 것으로 이해되어서는 안된다.
본 발명의 다수의 구현예가 설명되었다. 그럼에도 불구하고, 본 발명의 사상 및 범위를 벗어나지 않고 다양한 변형이 이루어질 수 있음을 이해할 것이다. 따라서, 다른 구현 예들은 다음의 청구항들의 범위 내에 있다.

Claims (34)

  1. 디바이스로서,
    기판;
    상기 기판상의 제1 초전도체 층 -상기 제1 초전도체 층은 제1 키네틱 인덕턴스를 가짐-; 그리고
    상기 제1 초전도체 층상의 제2 초전도체 층을 포함하며,
    상기 제2 초전도체 층은 상기 제1 키네틱 인덕턴스보다 낮은 제2 키네틱 인덕턴스를 가지며,
    상기 제2 초전도체 층은, 제1 초전도체 층 및 제2 초전도체 층이 미리 결정된 회로 파라미터를 갖는 회로 소자를 형성하도록 상기 제2 초전도체 층이 생략된 적어도 제1 영역을 제외하고, 제2 초전도체 층과 제1 초전도체 층이 동일한 풋프린트를 갖도록, 상기 제1 초전도체 층을 커버하는 것을 특징으로 하는 디바이스.
  2. 제1항에 있어서,
    상기 제2 초전도체 층은 제1 초전도체 층에 비해 낮은 임피던스 전류 경로를 제공하는 것을 특징으로 하는 디바이스.
  3. 제1항에 있어서,
    상기 제1 초전도체 층의 전체 인덕턴스의 50% 이상이 제1 키네틱 인덕턴스에 기인(attributed)하는 것을 특징으로 하는 디바이스.
  4. 제3항에 있어서,
    상기 제1 초전도체 층의 전체 인덕턴스의 90% 이상이 제1 키네틱 인덕턴스에 기인하는 것을 특징으로 하는 디바이스.
  5. 제3항에 있어서,
    상기 제2 초전도체 층의 전체 인덕턴스의 50% 미만이 제2 키네틱 인덕턴스에 기인하는 것을 특징으로 하는 디바이스.
  6. 제1항에 있어서,
    상기 미리 결정된 회로 파라미터는 상기 회로 소자의 공진 주파수를 포함하는 것을 특징으로 하는 디바이스.
  7. 제1항에 있어서,
    상기 미리 결정된 회로 파라미터는 상기 회로 소자의 차단 주파수 또는 중심 주파수를 포함하는 것을 특징으로 하는 디바이스.
  8. 제1항에 있어서,
    상기 미리 결정된 회로 파라미터는 상기 회로 소자의 특성 임피던스인 것을 특징으로 하는 디바이스.
  9. 제1항에 있어서,
    상기 회로 소자는 큐비트 측정 공진기를 포함하는 것을 특징으로 하는 디바이스.
  10. 제1항에 있어서,
    상기 회로 소자는 동일 평면 도파관을 포함하는 것을 특징으로 하는 디바이스.
  11. 제1항에 있어서,
    상기 회로 소자는 주파수 필터를 포함하는 것을 특징으로 하는 디바이스.
  12. 제11항에 있어서, 상기 주파수 필터는 대역통과 필터인 것을 특징으로 하는 디바이스.
  13. 제1항에 있어서, 상기 제1 초전도체 층은 티타늄 질화물인 것을 특징으로 하는 디바이스.
  14. 제1항에 있어서, 상기 제1 초전도체 층은 니오븀 질화물인 것을 특징으로 하는 디바이스.
  15. 제1항에 있어서,
    상기 제1 초전도체 층은 초전도체 세라믹인 것을 특징으로 하는 디바이스.
  16. 제5항, 제6항 및 제7항 중 어느 한 항에 있어서,
    상기 제2 초전도체 층은 알루미늄인 것을 특징으로 하는 디바이스.
  17. 시스템으로서,
    미리 결정된 제1 공진기 주파수를 갖는 제1 초전도체 트레이스;
    미리 결정된 제1 공진기 주파수와는 다른 미리 결정된 제2 공진기 주파수를 갖는 제2 초전도체 트레이스를 포함하며,
    제1 초전도체 트레이스 및 제2 초전도체 트레이스 각각은 제1 초전도체 재료의 제1 층 및 상기 제1 층 상의 제2 초전도체 재료의 제2 층을 포함하며, 제1 초전도체 트레이스의 풋프린트는 제2 초전도체 트레이스의 풋프린트와 동일한 것을 특징으로 하는 시스템.
  18. 제17항에 있어서, 제1 초전도체 재료는 제1 키네틱 인덕턴스를 가지며, 제2 초전도체 재료는 제1 키네틱 인덕턴스보다 낮은 제2 키네틱 인덕턴스를 갖는 것을 특징으로 하는 시스템.
  19. 제18항에 있어서,
    상기 제1 초전도체 트레이스의 경우, 제1 초전도체 트레이스가 미리 결정된 제1 공진기 주파수를 갖도록 제2 초전도체 층이 생략되는 적어도 제1 영역을 제외하고 제2 초전도체 층의 풋프린트는 제1 초전도체 층의 풋프린트와 매칭하는 것을 특징으로 하는 시스템.
  20. 제19항에 있어서,
    상기 제2 초전도체 트레이스의 경우, 제2 초전도체 트레이스가 미리 결정된 제2 공진기 주파수를 갖도록 제2 초전도체 층이 생략된 적어도 제2 영역을 제외하고 제2 초전도체 층의 풋프린트는 제1 초전도체 층의 풋프린트와 매칭하는 것을 특징으로 하는 시스템.
  21. 제18항에 있어서, 제1 초전도체 트레이스는 제1 큐비트 측정 공진기이며, 제2 초전도체 트레이스는 제2 큐비트 측정 공진기인 것을 특징으로 하는 시스템.
  22. 제18항에 있어서,
    상기 제1 초전도체 트레이스는 제1 주파수 필터이고, 미리 결정된 제1 공진기 주파수는 제1 주파수 필터의 차단 또는 중심 주파수이고,
    상기 제2 초전도체 트레이스는 제2 주파수 필터이고, 미리결정된 제2 공진기 주파수는 제2 주파수 필터의 차단 또는 중심 주파수인 것을 특징으로 하는 시스템.
  23. 초전도체 스트립 라인으로서,
    유전체층;
    상기 유전체 층 내에 내장된 초전도체 트레이스 -상기 초전도체 트레이스는 제1 키네틱 인덕턴스를 갖는 제1 초전도체 재료를 포함함-, 그리고
    상기 유전체 층 내에 있고 그리고 제1 초전도체 트레이스로 연장되는 비아 콘택트를 포함하며, 상기 비아 콘택트는 상기 제1 키네틱 인덕턴스보다 낮은 제2 키네틱 인덕턴스를 갖는 제2 초전도체 재료를 포함하며, 상기 제1 초전도체 재료의 단위 길이당 인덕턴스는 제2 초전도체 재료의 단위 길이당 인덕턴스보다 높은 것을 특징으로 하는 초전도체 스트립 라인.
  24. 제23항에 있어서,
    상기 제1 초전도체 재료의 전체 인덕턴스의 50% 이상이 제1 키네틱 인덕턴스에 기인하는 것을 특징으로 하는 초전도체 스트립 라인.
  25. 제24항에 있어서,
    상기 제1 초전도체 재료의 전체 인덕턴스의 90% 이상이 제1 키네틱 인덕턴스에 기인하는 것을 특징으로 하는 초전도체 스트립 라인.
  26. 제23항에 있어서,
    상기 제2 초전도체 재료의 전체 인덕턴스의 50% 미만이 제2 키네틱 인덕턴스에 기인하는 것을 특징으로 하는 초전도체 스트립 라인.
  27. 삭제
  28. 디바이스로서,
    기판; 그리고
    상기 기판상의 초전도체 트레이스를 포함하는 회로 소자를 포함하며,
    상기 초전도체 트레이스의 전체 인덕턴스의 50% 이상이 초전도체 트레이스를 형성하는 초전도체 재료의 키네틱 인덕턴스에 기인하며,
    상기 초전도체 트레이스의 제1 영역은 제1 키네틱 인덕턴스를 나타내는 제1 단면적을 가지며,
    상기 초전도체 트레이스의 제2 영역은 제2 키네틱 인덕턴스를 나타내는 제2 단면적을 가지며,
    상기 제1 단면적은, 제1 키네틱 인덕턴스가 제2 키네틱 인덕턴스와 다르고 그리고 상기 회로 소자가 미리 결정된 회로 파라미터를 갖도록, 상기 제2 단면적과는 상이한 것을 특징으로 하는 디바이스.
  29. 제28항에 있어서,
    상기 미리 결정된 회로 파라미터는 공진 주파수를 포함하는 것을 특징으로 하는 디바이스.
  30. 제28항에 있어서,
    상기 초전도체 재료는 티타늄 질화물, 니오븀 질화물 또는 초전도체 세라믹을 포함하는 것을 특징으로 하는 디바이스.
  31. 제28항에 있어서,
    상기 회로 소자는 큐비트 측정 공진기를 포함하는 것을 특징으로 하는 디바이스.
  32. 제28항에 있어서,
    상기 회로 소자는 주파수 필터를 포함하는 것을 특징으로 하는 디바이스.
  33. 제28항에 있어서,
    상기 초전도체 트레이스의 전체 인덕턴스의 90% 이상이 초전도체 재료의 키네틱 인덕턴스에 기인하는 것을 특징으로 하는 디바이스.
  34. 제28항에 있어서,
    상기 초전도체 트레이스는 초전도체 재료로 구성되는 것을 특징으로 하는 디바이스.
KR1020207010342A 2017-09-13 2017-09-13 초전도 양자 컴퓨팅을 위한 하이브리드 키네틱 인덕턴스 장치 KR102616213B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237043532A KR20230175336A (ko) 2017-09-13 2017-09-13 초전도 양자 컴퓨팅을 위한 하이브리드 키네틱 인덕턴스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/051366 WO2019055002A1 (en) 2017-09-13 2017-09-13 HYBRID KINETIC INDUCTANCE DEVICES FOR THE QUANTIC SUPERCONDUCTING CALCULATION

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237043532A Division KR20230175336A (ko) 2017-09-13 2017-09-13 초전도 양자 컴퓨팅을 위한 하이브리드 키네틱 인덕턴스 장치

Publications (2)

Publication Number Publication Date
KR20200051769A KR20200051769A (ko) 2020-05-13
KR102616213B1 true KR102616213B1 (ko) 2023-12-21

Family

ID=59966867

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207010342A KR102616213B1 (ko) 2017-09-13 2017-09-13 초전도 양자 컴퓨팅을 위한 하이브리드 키네틱 인덕턴스 장치
KR1020237043532A KR20230175336A (ko) 2017-09-13 2017-09-13 초전도 양자 컴퓨팅을 위한 하이브리드 키네틱 인덕턴스 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020237043532A KR20230175336A (ko) 2017-09-13 2017-09-13 초전도 양자 컴퓨팅을 위한 하이브리드 키네틱 인덕턴스 장치

Country Status (8)

Country Link
US (2) US11450938B2 (ko)
EP (2) EP3516596B1 (ko)
JP (2) JP7035169B2 (ko)
KR (2) KR102616213B1 (ko)
CN (1) CN111095306B (ko)
AU (3) AU2017432161B2 (ko)
CA (2) CA3074722C (ko)
WO (1) WO2019055002A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013180780A2 (en) 2012-03-08 2013-12-05 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
JP7223711B2 (ja) 2017-02-01 2023-02-16 ディー－ウェイブ システムズ インコーポレイテッド 超伝導集積回路の製造のためのシステム及び方法
US20200152851A1 (en) 2018-11-13 2020-05-14 D-Wave Systems Inc. Systems and methods for fabricating superconducting integrated circuits
WO2020168097A1 (en) 2019-02-15 2020-08-20 D-Wave Systems Inc. Kinetic inductance for couplers and compact qubits
US10833652B1 (en) 2019-04-22 2020-11-10 International Business Machines Corporation Superconducting resonator definition based on one or more attributes of a superconducting circuit
CN113745792B (zh) * 2020-05-29 2022-05-24 合肥本源量子计算科技有限责任公司 共面波导谐振器布图的构建方法、系统
WO2022178130A1 (en) * 2021-02-19 2022-08-25 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits with improved coherence

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247540A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 超伝導素子、超伝導機器、及び超伝導素子の製造方法
FR2866979A1 (fr) * 2004-02-27 2005-09-02 Centre Nat Rech Scient Composants supraconducteurs en couches minces a inductance accordable, procede de realisation et dispositifs incluant de tels composants
FR2906934B1 (fr) * 2006-10-05 2009-01-30 Commissariat Energie Atomique Detecteur optique ultrasensible a grande resolution temporelle, utilisant un couplage a reseau.
WO2010099312A2 (en) * 2009-02-27 2010-09-02 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US8738105B2 (en) * 2010-01-15 2014-05-27 D-Wave Systems Inc. Systems and methods for superconducting integrated circuts
US10333047B2 (en) * 2011-03-30 2019-06-25 Ambatrue, Inc. Electrical, mechanical, computing/ and/or other devices formed of extremely low resistance materials
US8954125B2 (en) * 2011-07-28 2015-02-10 International Business Machines Corporation Low-loss superconducting devices
CA2898598C (en) * 2013-01-18 2023-01-03 Yale University Superconducting device with at least one enclosure
US10145743B2 (en) * 2013-03-05 2018-12-04 Teknologian Tutkimuskeskus Vtt Oy Superconducting thermal detector (bolometer) of terahertz (sub-millimeter wave) radiation
EP2999972A4 (en) * 2013-05-23 2017-03-01 Yeda Research and Development Co., Ltd. Sensor device for direct magnetic field imaging
EP3195377B1 (en) * 2014-08-13 2021-12-15 D-Wave Systems Inc. Method of forming superconducting wiring layers with low magnetic noise
US9490112B2 (en) * 2015-03-06 2016-11-08 Robert Francis McDermott, III System and method for characterizing ions using a superconducting transmission line detector
JP7223711B2 (ja) 2017-02-01 2023-02-16 ディー－ウェイブ システムズ インコーポレイテッド 超伝導集積回路の製造のためのシステム及び方法
WO2019032115A1 (en) 2017-08-11 2019-02-14 Intel Corporation QUANTIC BIT DEVICES WITH JOSEPHSON JUNCTION CONNECTED BELOW SUPPORT CIRCUITS
US10989604B1 (en) * 2019-04-16 2021-04-27 United States Of America As Represented By The Administrator Of Nasa Cryogenic detector with integrated backshort and method of manufacturing thereof

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A. Dunsworth et al. "Characterization and reduction of capacitive loss induced by sub-micron Josephson junction fabrication in superconducting qubits." Applied Physics Letters, Vol. 111(2), pp. 022601(2017.07.11.) 1부.*
B. Foxen et al. "Qubit compatible superconducting interconnects." arXiv preprint arXiv:1708.04270 (2017.08.14.) 1부.*
William D. Oliver, Paul B. Welander "Materials in superconducting quantum bits." MRS bulletin, Vol. 38(10), pp. 816-825(2013.) 1부.*

Also Published As

Publication number Publication date
AU2021201519A1 (en) 2021-04-01
EP3516596B1 (en) 2022-05-11
CA3074722C (en) 2023-09-05
JP2022069496A (ja) 2022-05-11
CA3074722A1 (en) 2019-03-21
EP3516596A1 (en) 2019-07-31
JP2020533804A (ja) 2020-11-19
JP7035169B2 (ja) 2022-03-14
EP4071676A1 (en) 2022-10-12
CA3206536A1 (en) 2019-03-21
AU2021201519B2 (en) 2022-07-07
CN111095306B (zh) 2024-07-05
US20220384930A1 (en) 2022-12-01
US11450938B2 (en) 2022-09-20
EP4415158A2 (en) 2024-08-14
US20190341668A1 (en) 2019-11-07
AU2022246460B2 (en) 2024-01-04
KR20200051769A (ko) 2020-05-13
EP4071676B1 (en) 2024-07-03
AU2022246460A1 (en) 2022-11-03
AU2017432161B2 (en) 2020-12-10
WO2019055002A1 (en) 2019-03-21
CN111095306A (zh) 2020-05-01
KR20230175336A (ko) 2023-12-29
JP7354325B2 (ja) 2023-10-02
AU2017432161A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
KR102616213B1 (ko) 초전도 양자 컴퓨팅을 위한 하이브리드 키네틱 인덕턴스 장치
KR102241971B1 (ko) 양자 비트 디페이징을 감소시키기 위한 선택적 캡핑
JP7392037B2 (ja) フリップチップ形状の低フットプリント共振器
KR102664372B1 (ko) 큐비트용 파라메트릭 증폭기
CN118821953A (zh) 用于超导量子计算的混合动态电感器件

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)