CN111448463A - 半导体装置、半导体部件以及半导体装置的制造方法 - Google Patents

半导体装置、半导体部件以及半导体装置的制造方法 Download PDF

Info

Publication number
CN111448463A
CN111448463A CN201780097071.XA CN201780097071A CN111448463A CN 111448463 A CN111448463 A CN 111448463A CN 201780097071 A CN201780097071 A CN 201780097071A CN 111448463 A CN111448463 A CN 111448463A
Authority
CN
China
Prior art keywords
winding
winding portion
semiconductor device
straight portion
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780097071.XA
Other languages
English (en)
Other versions
CN111448463B (zh
Inventor
指田和之
山地瑞枝
吉田贤一
铃木健一
九里伸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN111448463A publication Critical patent/CN111448463A/zh
Application granted granted Critical
Publication of CN111448463B publication Critical patent/CN111448463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G01R15/181—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers using coils without a magnetic core, e.g. Rogowski coils
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明的半导体装置，包括：第一电极61；第二电极62；以及半导体层1，包含：被设置为将所述第一电极61与所述第二电极62之间流通的电流包围的第一绕组部10、以及与所述第一绕组部10的末端部连接，并从所述第一绕组部10的末端部绕回至起始端侧的第二绕组部50。

Description

半导体装置、半导体部件以及半导体装置的制造方法
技术领域
本发明涉及一种在半导体层上具有绕组部的半导体装置、半导体部件以及半导体装置的制造方法。
背景技术
以往，使用罗氏线圈的电流检测传感器已被普遍认知。罗氏线圈是一种空芯线圈，其具有绕组芯、缠绕在绕组芯上的绕组、以及与绕组的末端部连接并绕回至起始端侧的绕回线(例如，参照特开2012-88224号)。罗氏线圈连接至积分器，并且通过该积分器对输出电压进行积分，就能够测量被测对象中的电流变化。在这种罗氏线圈中，每单位距离的匝数越高，其灵敏度就越高。
而另一方面，业界提出了一种能够检测流过半导体装置(例如，开关元件)的电流的变化的传感器。但是，这种传感器不能以足够的精度检测在半导体器件中流动的电流的变化，并且在添加该传感器的情况下，还会导致整个装置的尺寸增大。
本发明鉴于上述情况，目的是提供一种半导体装置、半导体部件以及半导体装置的制造方法，能够在尺寸不发生大的变化的情况下，进行高精度的检测。
发明内容
本发明涉及的半导体装置，其特征在于，包括：第一电极；第二电极；以及半导体层，包含：被设置为将所述第一电极与所述第二电极之间流通的电流包围的第一绕组部、以及与所述第一绕组部的末端部连接，并从所述第一绕组部的末端部绕回至起始端侧的第二绕组部。
在本发明涉及的半导体装置中，所述第二绕组部被配置在所述第一绕组部的边缘外部、或是，所述第一绕组部被配置在所述第二绕组部的边缘外部。
在本发明涉及的半导体装置中，所述第一绕组部与所述第二绕组部被配置为嵌套结构。
在本发明涉及的半导体装置中，所述第一绕组部的厚度与所述第二绕组部的厚度实质上为相同值。
本发明涉及的半导体部件，具备半导体层，其特征在于：所述半导体层包括：第一绕组部；以及与所述第一绕组部的末端部连接，并从所述第一绕组部的末端部绕回至起始端侧的第二绕组部，所述半导体层被配置为将流通测定对象的电流包围。
本发明涉及的半导体装置的制造方法，其特征在于，包括：在半导体层上部分形成第一绝缘膜的工序；利用所述第一绝缘膜形成沟槽的工序；在所述沟槽的内侧壁以及内底面形成第二绝缘膜的工序；在形成有所述第二绝缘膜的沟槽内以及所述第一绝缘膜上配置导电性材料的工序；通过将所述导电性材料图案化，形成第一绕组部以及第二绕组部的工序；以及利用第三绝缘膜覆盖所述第一绕组部以及所述第二绕组部的工序，其中，所述第二绕组部与所述第一绕组部的末端部连接，并从所述第一绕组部的末端部绕回至起始端侧。
发明效果
在本发明的一种形态中，由于在半导体层上配置有绕组部，因此通过利用半导体装置的制造技术，就能够精细化绕组部的结构，从而增加单位长度上的匝数。这样一来，就能够高精度地检测电流的变化。另外，由于能够精细化绕组部的结构，因此即便将绕组部以及绕回线部设置在半导体层上，也能够防止半导体装置的尺寸变大。再有，本发明并非采用一般的罗氏线圈的那种直线形的绕回线，而是采用第二绕组部来作为绕回线。通过采用第二绕组部，就能够防止制造工序变得繁杂。
附图说明
图1是可用于本发明的第一实施方式的半导体装置的平面图。
图2(a)是可用于本发明的第一实施方式的半导体装置的纵截面图，图2(b)是可用于本发明的第一实施方式的另一个半导体装置的纵截面图。
图3(a)是可用于本发明的第一实施方式的半导体装置的第一绕组部的纵截面图，图3(b)是图3(a)中所示半导体装置的平面图，图3(c)是以不同于图3(a)的截面进行切割后的第二绕组部的纵截面图。
图4(a)是用于说明可用于本发明的第一实施方式的半导体装置的制造工序的纵截面图，图4(b)是图4(a)中所示半导体装置的平面图。
图5(a)是用于说明紧接图4(a)之后的制造工序的纵截面图，图5(b)是图5(a)中所示半导体装置的平面图。
图6(a)是用于说明紧接图5(a)之后的制造工序的纵截面图，图6(b)是图6(a)中所示半导体装置的平面图。
图7(a)是用于说明紧接图6(a)之后的制造工序的纵截面图，图7(b)是图7(a)中所示半导体装置的平面图。
图8(a)是用于说明紧接图7(a)之后的制造工序的纵截面图，图8(b)是图8(a)中所示半导体装置的平面图。
图9是展示可用于本发明的第一实施方式的半导体装置与积分电路之间关系的图。
图10是可用于本发明的第二实施方式的半导体装置的纵截面图。
图11是可用于本发明的第二实施方式的半导体装置的平面图。
图12是可用于本发明的第三实施方式的半导体装置的平面图。
图13是可用于本发明的第四实施方式的半导体装置的纵截面图。
图14是可用于本发明的第四实施方式的另一个半导体装置的纵截面图。
图15是可用于本发明的第四实施方式的又一个半导体装置的纵截面图。
图16(a)是可用于本发明的第五实施方式的半导体部件以及半导体装置的纵截面图，图16(b)是可用于本发明的第五实施方式的另一中形态的半导体部件以及半导体装置的纵截面图。
具体实施方式
第一实施方式
《构成》
在本实施方式中，“一侧”表示图2中的上侧，“另一侧”表示图2中的下侧。另外，将图2中的上下方向(从另一侧向一侧以及从一侧向另一侧的方向)作为“第一方向”，将图2中的左右方向作为“第二方向”，将图2的纸面表里方向作为“第三方向”。将包含第二方向以及第三方向的面内方向称为“面方向”，将从上方观看图2称为“从平面上看”。
如图2(a)所示，本实施方式的半导体装置100包含：第一电极61；第二电极62；以及半导体层1(参照图1)，包含：被设置为将第一电极61与第二电极62之间流通的电流包围的第一绕组部10、以及与第一绕组部10的末端部连接，并从第一绕组部10的末端部绕回至起始端侧的第二绕组部50。作为半导体材料，可以使用硅、碳化硅、氮化镓等材料。虽然在图2所示的形态中，展示了电流从上方流向下方的形态，但这种形态仅为示例，也可以是电流从下方流向上方的形态。
第一绕组部10以及第二绕组部50可以由多晶硅等半导体材料来形成，但又不仅限于此，也可以由铜、铝等金属材料来形成，还可以将金属膜作为第一绕组部10以及第二绕组部50。在本实施方式中，第一绕组部10被配置在第二绕组部50的边缘内部。
如图3所示，第一绕组部10具有：沿绕组方向延伸的第一直线部11、从第一直线部11的端部向边缘内部(图3右侧)并且向绕组方向在面方向(包含第二方向以及第三方向的方向)上延伸的第二直线部12、从第二直线部12的端部向绕组方向延伸的第三直线部13、从一侧向另一侧并从第三直线部13的端部延伸的第四直线部14、从第四直线部14的端部向边缘外部(图3左侧)并且向与绕组方向垂直的方向并在面方向上延伸的第五直线部15、以及从另一侧向一侧从第五直线部15的端部延伸的第六直线部16。另外，在第一绕组部10的末端部，配置有从第六直线部16的端部向边缘外部并在面方向上延伸的第七直线部17，并且第七直线部17的端部与第二绕组部50的起始端相互连接(第一形态)。
第二绕组部50可以与第一绕组部10具有相同的构成，第二绕组部50可以具有：沿绕组方向的反向方延伸的第一直线部51、从第一直线部51的端部向边缘内部(图3右侧)并且向绕组方向的反方向在面方向(包含第二方向以及第三方向的方向)上延伸的第二直线部52、从第二直线部52的端部向绕组方向的反方向延伸的第三直线部53、从一侧向另一侧并从第三直线部53的端部延伸的第四直线部54、从第四直线部54的端部向边缘外部(图3左侧)并且向与绕组方向垂直的方向并在面方向上延伸的第五直线部55、以及从另一侧向一侧从第五直线部55的端部延伸的第六直线部56(第一形态)。
另外，也可以不同于上述形态，第一绕组部10具有：沿绕组方向延伸的第一直线部11、从第一直线部11的端部向边缘内部并且向绕组方向在面方向(包含第二方向以及第三方向的方向)上延伸的第二直线部12、从第二直线部12的端部向绕组方向延伸的第三直线部13、从另一侧向一侧并从第三直线部13的端部延伸的第四直线部14、从第四直线部14的端部向边缘外部并且向与绕组方向垂直的方向并在面方向上延伸的第五直线部15、以及从一侧向另一侧从第五直线部15的端部延伸的第六直线部16(第二形态)。
第二绕组部50可以具有：沿绕组方向的反向方延伸的第一直线部51、从第一直线部51的端部向边缘内部并且向绕组方向的反方向在面方向(包含第二方向以及第三方向的方向)上延伸的第二直线部52、从第二直线部52的端部向绕组方向的反方向延伸的第三直线部53、从另一侧向一侧并从第三直线部53的端部延伸的第四直线部54、从第四直线部54的端部向边缘外部并且向与绕组方向垂直的方向并在面方向上延伸的第五直线部55、以及从一侧向另一侧从第五直线部55的端部延伸的第六直线部56(第二形态)。
第一电极61可以设置在第一主面上，第二电极2可以设置在第二主面上。图2中的上端面为第一主面，下端面为第二主面。半导体装置100可以为开关元件，也可以为例如纵向MOSFET。如图2(b)所示，当在纵向MOSFET上采用本实施方式的情况下，第一电极61为源电极，第二电极62为漏电极。另外，如本实施方式般的伪罗氏线圈采可以用将源电极与漏电极之间流通的电流包围的结构。图2(b)中的符号63为栅电极。
本实施方式的半导体层1的第一绕组部10以及第二绕组部50如图9所示，通过与配置在半导体装置100的外部的电阻部110、电容器120以及运算放大器130连接，从而形成积分电路。另外，又不仅限于次构成，也可以在半导体层1上形成积分电路的电阻部110、电容器120以及运算放大器130。作为一例，在图9中，与第一绕组部10的起始端连接的绕组电极衬垫19与电阻部110连接，电阻部110与电容器120以及运算放大器130的反转输入端子连接，与第二绕组部50的末端部连接的绕回线电极衬垫59与运算放大器130的非反转输入端子连接。
如图1所示，第一绕组部10可以具有：向第二方向延伸的A方向第一绕组部31、与A方向第一绕组部31连接并向第三方向延伸的B方向第一绕组部32、与B方向第一绕组部32连接并向第二方向延伸的C方向第一绕组部33、以及与C方向第一绕组部33连接并向第三方向延伸的D方向第一绕组部34。当采用这样的形态的情况下，能够以直线型状来形成各第一方向绕组部31-34，这样有利于简化制造工序。虽然本实施方式采用四个第一绕组部31-34来进行说明，但又不仅限于此，也可以由三个方向第一绕组部来形成三角形状，还可以由五个以上方向第一绕组部在面方向上形成多角形状。
同样的，第二绕组部50可以具有：向第二方向延伸的A方向第二绕组部71、与A方向第二绕组部71连接并向第三方向延伸的B方向第二绕组部72、与B方向第二绕组部72连接并向第二方向延伸的C方向第二绕组部73、以及与C方向第二绕组部73连接并向第三方向延伸的D方向第二绕组部74。当采用这样的形态的情况下，能够以直线型状来形成各第二方向绕组部71-74，这样有利于简化制造工序。虽然本实施方式采用四个第二绕组部71-74来进行说明，但又不仅限于此，也可以由三个方向第二绕组部来形成三角形状，还可以由五个以上方向第二绕组部在面方向上形成多角形状。
A方向第一绕组部31、B方向第一绕组部32、C方向第一绕组部33以及D方向第一绕组部34的各自的长度可以相互对应。这里所说的长度相互对应，是指A方向第一绕组部31、B方向第一绕组部32、C方向第一绕组部33以及D方向第一绕组部34的各自的长度均在A方向第一绕组部31、B方向第一绕组部32、C方向第一绕组部33以及D方向第一绕组部34的各自的长度的平均值的±5％以内。另外，A方向第一绕组部31、B方向第一绕组部32、C方向第一绕组部33以及D方向第一绕组部34的各自的绕线数量可以是相同的。鉴于A方向第一绕组部31与绕组电极衬垫19相互连接，因此A方向第一绕组部31的匝数可以比B方向第一绕组部32、C方向第一绕组部33以及D方向第一绕组部34的匝数略短例如一圈或二圈或若干圈。
同样的，A方向第二绕组部71、B方向第二绕组部72、C方向第二绕组部77以及D方向第二绕组部74的各自的长度可以相互对应。这里所说的长度相互对应同上述般。A方向第二绕组部71、B方向第二绕组部72、C方向第二绕组部77以及D方向第二绕组部74的各自的绕线数量可以是相同的。鉴于A方向第二绕组部71与绕回线电极衬垫59相互连接，因此A方向第二绕组部71的匝数可以比B方向第二绕组部72、C方向第二绕组部77以及D方向第二绕组部74的匝数略短例如一圈或二圈或若干圈。
在上述形态中，虽然使用“直线部”作为绕线部进行说明，但又不仅限于此。也就是说，虽然使用第一直线部11、51作为第一绕线部的一例，使用第二直线部12、52作为第二绕线部的一例，使用第三直线部13、53作为第三绕线部的一例，使用第四直线部14、54作为第四绕线部的一例，使用第五直线部15、55作为第五绕线部的一例，使用第六直线部16、56作为第六绕线部的一例，但又不仅限于此。各个绕线部也可以为曲线，或是多个绕线部中仅一部分为直线部。
在上述形态中，以纵截面看，虽然由第二直线部12、52、第四直线部14、54、第五直线部15、55以及第六直线部16、56组成的矩形(参照图3以及图9)，但又不仅限于此形态，也可以是从纵截面看为三角形，或是具有多个角的多角形(五角形或以上)。
《制造方法》
接下来，对本实施方式涉及半导体装置100的制造方法的一例进行说明。
首先，在晶圆(Wafer)等半导体层1的上端面形成由热氧化膜或通过CVD法形成由氧化膜构成的第一绝缘膜91(参照图4)。第一绝缘膜91包含抗蚀剂膜。
接着，通过光刻对用于形成沟槽的区域进行图案化，然后对第一绝缘膜91进行干法蚀刻(参见图4)。
接着，使用第一绝缘膜91作为掩模对半导体层1进行干法蚀刻(参见图5)。可以通过CDE(化学干蚀刻)，牺牲氧化物膜，H2退火等方式去除蚀刻后的侧壁上的受损层。
接着，在沟槽的内侧壁和内底面上形成诸如热氧化膜或CVD氧化膜之类的在沟槽的内壁和内底表面上形成诸如热氧化膜或CVD氧化膜之类的第二绝缘膜92(参照图6)。当第一绝缘膜91由抗蚀剂膜制成时，例如，不同于该模式，在形成第二绝缘膜92之前去除第一绝缘膜91，之后再设置第二绝缘膜92。
之后，可以提供第二绝缘膜92。(见图6)。当第一绝缘膜91由例如抗蚀剂膜制成时，不同于该形态，可以在形成第二绝缘膜92之前去除第一绝缘膜91，之后，再配置第二绝缘膜92。
接下来，在沟槽的内部填充有诸如多晶硅的导电性材料95，并且将多晶硅的导电性材料95也堆叠在第一绝缘膜91的上端面上(参见图7)。通过这样，在形成有第二绝缘膜92的沟槽内以及在第一绝缘膜91上配置导电性材料95。此时，堆叠在第一绝缘膜91上的导电性材料95的厚度可以是例如大约0.5μm至2μm。
接下来，通过光刻对用于形成第一绕组部10和第二绕组部50进行图案化(参见图8)。此时，残留在沟槽的内底面和内侧面上的导电性材料95的厚度与堆叠在第一绝缘膜91上的导电性材料95的厚度相同，例如可以为大约0.5μm至2μm。通过设置成相同的厚度，就能够使在各直线部11-17和、51-56中流通的电流恒定，并且能够提高检测精度。
接下来，在使用氧化膜等绝缘材料填埋至沟槽内部的同时，在上端面上堆叠绝缘材料(参照图3)。具体来说，通过CVD、SOG(Spin on Glass)等方式埋设氧化膜等第三绝缘膜93，并在上端面上配置层间绝缘膜等第三绝缘膜93。
接下来，为了在由诸如多晶硅的导电材料95形成的第一绕组部10的起始端和第二绕组部50的末端部在诸如层间绝缘膜的第三绝缘膜93上进行光刻从而形成接触孔。之后，通过干蚀刻在诸如层间绝缘膜的第三绝缘膜93中形成接触孔，并且在要形成接触孔的部分形成诸如电极键合线等作为衬垫的金属衬垫，并形成绕组线电极衬垫19以及绕回线电极衬垫59(参照图1)。
《作用及效果》
接下来，对具有上述构成的本实施方式的作用及效果的一例进行说明。另外，在《作用及效果》中说明的任何一种形态均可采用上述构成。
当采用如本实施方式般的绕组部10、50的情况下，通过利用半导体装置100的制造技术，就能够精细化绕组部10、50的结构，从而增加单位长度上的匝数。这样一来，就能够高精度地检测电流的变化(半导体装置100的运作)。另外，由于能够精细化绕组部的结构，因此即便将第一绕组部10以及第二绕组部50设置在半导体层1上，也能够防止半导体装置100的尺寸变大。
此外，由于如本实施方式那样，在确定了第一电极61和第二电极62的配置位置的半导体装置100的半导体层1上形成第一绕组部10和第二绕组部50，因此能够相对于在作为测量目标的第一电极61和第二电极62之间流动的电流精确地定位第一绕组部10和第二绕组部50。此外，由于不发生位置偏差，因此不受位置偏差的影响。因此，可以在无偏差的情况下测量电流变化。
由于当半导体装置100为MOSFET这样的开关元件时，在进行ON/OFF切换时电流会发生变化，因此采用如本实施方式般的伪罗氏线圈是有益的。
如图3所示，当采用第一绕组部10的第一直线部11、第二直线部12、第三直线部13以及第七直线部17与第二绕组部50的第一直线部51、第二直线部52以及第三直线部53的高度位置相同的形态的情况下，如图7以及图8所示，有利于采用相同的工序来进行制造。也就是说，将导电性材料95堆叠在第一绝缘膜91上(参照图7)，有利于通过蚀刻来生成导电性材料95(参照图8)。
另外，在本实施方式中，并非采用注入一般的罗氏线圈那样贯穿绕组部内不的直线形绕回线，而是将第二绕组部50作为绕回线。通过采用这样的第二绕组部50，就能够避免制造工序变得繁杂。
另外，由于也能够通过第二绕组部50来构成绕组，因此也能够利用第二绕组部50而非第一绕组部10来检测电流的变化。
在本实施方式中，如图1所示，第一绕组部10与第二绕组部50可以被配置为嵌套结构。这样就能够抑制面方向上的尺寸变大。另外，这里所说的嵌套结构具体是指在面方向上，第一绕组部10以及第二绕组部50中的一方的边缘外部的端侧的位置比第一绕组部10以及第二绕组部50中的另一方的边缘内侧的端部更靠近边缘外部。
另外，当采用本实施方式的情况下，能够适宜地对第一绕组部10与第二绕组部50进行互换。也就是说，在如图9所示的连接中，虽然位于外周侧的是第一绕组部10而位于内周侧的是第二绕组部50，但通过将电阻部110与图9中的绕回线电极衬垫59连接，并且将图9中的运算放大器130的非反转端子与绕组电极衬垫19连接，就能够反转第一绕组部10与第二绕组部50的功能(参照后述的第二实施方式)。这样一来，就能够根据具体需要来改变第一绕组部10与第二绕组部50的功能。
另外，可以将第一绕组部10的厚度与第二绕组部50的厚度设置为事实上相同的值。也就是说，第一绕组部10的第四直线部14以及第六直线部16与第二绕组部50的第四直线部54以及第六直线部56实质上是相同的长度。当采用这样的形态的情况下，有利于采用同样的手法来形成第一绕组部10和第二绕组部50。另外，在本发明中“实质上相同”是指第一绕组部10与第二绕组部50的厚度(第一方向上的长度)的平均值Da与第一绕组部10的厚度的平均值D1以及第二绕组部50的厚度的平均值D2之间的差在5％范围内，即满足公式0.95×Da≤D1、D2≤1.05×Da。
第二实施方式
接下来，对第二实施方式进行说明。
在第一实施方式中，虽然采用了第二绕组部50配置在第一绕组部10的边缘外部的形态，但在本实施方式中，如图11所示，采用了第二绕组部50配置在第一绕组部10的边缘内部的形态。除此以外的其他的结构均与第一实施方式相同。上述各实施方式中采用的任何构成均可以采用于本实施方式中。已在上述各实施方式中说明的构件在本市实施方式中使用同一符号来进行说明。
在本实施方式中，不同于第一实施方式，第一绕组部10可以具有：沿绕组方向的反方向延伸的第一直线部11、从第一直线部11的端部向边缘内部(图10右侧)并且向绕组方向的反方向在面方向(包含第二方向以及第三方向的方向)上延伸的第二直线部12、从第二直线部12的端部向绕组方向的反方向延伸的第三直线部13、从一侧向另一侧并从第三直线部13的端部延伸的第四直线部14、从第四直线部14的端部向边缘外部(图10左侧)并且向与绕组方向垂直的方向并在面方向上延伸的第五直线部15、以及从另一侧向一侧从第五直线部15的端部延伸的第六直线部16(第三形态)。
第二绕组部50可以具有：沿绕组方向延伸的第一直线部51、从第一直线部51的端部向边缘内部(图10右侧)并且向绕组方向在面方向(包含第二方向以及第三方向的方向)上延伸的第二直线部52、从第二直线部52的端部向绕组方向延伸的第三直线部53、从一侧向另一侧并从第三直线部53的端部延伸的第四直线部54、从第四直线部54的端部向边缘外部(图10左侧)并且向与绕组方向垂直的方向并在面方向上延伸的第五直线部55、以及从另一侧向一侧从第五直线部55的端部延伸的第六直线部56(第三形态)。另外，在第二绕组部50的起始端部，配置有从第六直线部56的端部向边缘外部并在面方向上延伸的第七直线部57，并且第七直线部57的端部与第一绕组部10的末端部连接。
不同与上述形态，第一绕组部10也可以具有：沿绕组方向的反方向延伸的第一直线部11、从第一直线部11的端部向边缘内部并且向绕组方向的反方向在面方向(包含第二方向以及第三方向的方向)上延伸的第二直线部12、从第二直线部12的端部向绕组方向的反方向延伸的第三直线部13、从另一侧向一侧并从第三直线部13的端部延伸的第四直线部14、从第四直线部14的端部向边缘外部并且向与绕组方向垂直的方向并在面方向上延伸的第五直线部15、以及从一侧向另一侧从第五直线部15的端部延伸的第六直线部16(第四形态)。
另外，第二绕组部50也可以具有：沿绕组方向延伸的第一直线部51、从第一直线部51的端部向边缘内部并且向绕组方向在面方向(包含第二方向以及第三方向的方向)上延伸的第二直线部52、从第二直线部52的端部向绕组方向延伸的第三直线部53、从另一侧向一侧并从第三直线部53的端部延伸的第四直线部54、从第四直线部54的端部向边缘外部并且向与绕组方向垂直的方向并在面方向上延伸的第五直线部55、以及从一侧向另一侧从第五直线部55的端部延伸的第六直线部56(第四形态)。
考虑到能够采用第一实施方式中的制造方法，以及不采用后述第四形态而是先采用上述第三形态，能够将第一绕组部10的第一直线部11、第二直线部12、第三直线部13以及第七直线部17、由于第二绕组部50的第一直线部51、第二直线部52以及第三直线部53配置在一侧，这样一来，就能够简化制造工序。
第三实施方式
接下来，对第三实施方式进行说明。
在上述各实施方式中，虽然第一绕组部10以及第二绕组部50的方向绕组部31-34、71-74均为直线形，但本发明不仅限于此。作为一例，如图12所示，从平面看(包含第二方向以及第三方向的平面)第一绕组部10以及第二绕组部50可以各自为圆形。还可以从平面看(第一绕组部10以及第二绕组部50可以各自为三角形。上述各实施方式中采用的任何构成均可以采用于本实施方式中。已在上述各实施方式中说明的构件在本市实施方式中使用同一符号来进行说明。
当采用如图12所示的形态的情况下，就能够期待均衡地检测第一电极61与第二电极62之间流通的电流。另外，从而简化制造工序的角度看，如第一实施方式或是第二实施方式般将A方向第一绕组部31、B方向第一绕组部31、C方向第一绕组部33以及D方向第一绕组部34连同A方向第二绕组部71、B方向第二绕组部71、C方向第二绕组部77以及D方向第二绕组部74这些直线形的形态相互串联是有益的。
上述各实施方式中，虽然第一绕组部10与第二绕组部50为嵌套结构，从而能够抑制面方向上的尺寸变大，但本发明不仅限于此，也可以如图12所示，不将第一绕组部10与第二绕组部50配置为嵌套结构。
第四实施方式
接下来，对第四实施方式进行说明。
在上述各实施方式中，虽然采用了设置一个伪罗氏线圈或一个罗氏线圈的心态，但在本实施方式中，设置有多个伪罗氏线圈。上述各实施方式中采用的任何构成均可以采用于本实施方式中。已在上述各实施方式中说明的构件在本市实施方式中使用同一符号来进行说明。
如图13所示，可以将多个伪罗氏线圈在第一方向上排列配置。具体来说，可以将包含第一绕组部10以及第二绕组部50的检测部在第一方向上排列。此情况下，由于能够对第一方向上的两个或以上的点的电流变化进行检测，因此就能够更高精度地检测电流的变化。不过，在此形态下，由于有必要将第一绕组部10以及第二绕组部50在第一方向进行堆叠配置，因此相比第一实施方式，需要留意使导致制造工序变得繁杂的问题。
如图14所示，可以在伪罗氏线圈的外周侧配置其他伪罗氏线圈。具体来说，可以将包含第一绕组部10以及第二绕组部50的检测部在第二方向上排列。此情况下，能够更准确地检测电流的变化，还能够采用与第一实施方式相同的制造工序。
另外，还可以将上述这些形态进行组合，如图15所示，可以在第一方向将伪罗氏线圈堆叠，并在这些伪罗氏线圈的外周侧配置其他的伪罗氏线圈。具体来说，可以将包含第一绕组部10以及第二绕组部50的检测部在第二或第三方向上排列，并且同时在第一方向上排列。
第五实施方式
接下来，对第五实施方式进行说明。
在上述各实施方式中，虽然在半导体装置100内配置有第一绕组部10以及第二绕组部50等，但在本实施方式中，将第一绕组部10以及第二绕组部50等配置在半导体装置100以外的其他半导体部件150中。已在上述各实施方式中说明的构件在本市实施方式中使用同一符号来进行说明。
本实施方式中的半导体部件150例如图16所示，可以配置为将作为测量对象的半导体装置100的边缘包围。另外，还可以将半导体部件150配置为仅包围检测对象部，该检测对象部处流通的是半导体装置100内流通的电流的至少一部分。当采用此形态的情况下，即便是在因位置关系导致很难对半导体装置100内流通的电流进行直接测量情况下，也能够对半导体装置100内流通的电流进行间接测量。
另外，通过采用本实施方式这样的半导体部件150，还能够对现有的半导体装置100进行电流变化的测量。
上述各实施方式、变形例中的记载以及附图中公开的图示仅为用于说明权利要求项中记载的发明的一例，因此权利要求项中记载的发明不受上述实施方式或附图中公开的内容所限定。本申请最初的权利要求项中的记载仅仅是一个示例，可以根据说明书、附图等的记载对权利要求项中的记载进行适宜的变更。
符号说明
1 半导体层
10 第一绕组部
50 第二绕组部
61 第一电极
62 第二电极
91 第一绝缘膜
92 第二绝缘膜
93 第三绝缘膜
100 半导体装置
150 半导体部件

Claims (6)

1.一种半导体装置，其特征在于，包括：
第一电极；
第二电极；以及
半导体层，包含：被设置为将所述第一电极与所述第二电极之间流通的电流包围的第一绕组部、以及与所述第一绕组部的末端部连接，并从所述第一绕组部的末端部绕回至起始端侧的第二绕组部。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第二绕组部被配置在所述第一绕组部的边缘外部、或是，所述第一绕组部被配置在所述第二绕组部的边缘外部。
3.根据权利要求2所述的半导体装置，其特征在于：
其中，所述第一绕组部与所述第二绕组部被配置为嵌套结构。
4.根据权利要求1至3中任意一项所述的半导体装置，其特征在于：
其中，所述第一绕组部的厚度与所述第二绕组部的厚度实质上为相同值。
5.一种半导体部件，具备半导体层，其特征在于：
所述半导体层包括：
第一绕组部；以及
与所述第一绕组部的末端部连接，并从所述第一绕组部的末端部绕回至起始端侧的第二绕组部，
所述半导体层被配置为将流通测定对象的电流包围。
6.一种半导体装置的制造方法，其特征在于，包括：
在半导体层上部分形成第一绝缘膜的工序；
利用所述第一绝缘膜形成沟槽的工序；
在所述沟槽的内侧壁以及内底面形成第二绝缘膜的工序；
在形成有所述第二绝缘膜的沟槽内以及所述第一绝缘膜上配置导电性材料的工序；
通过将所述导电性材料图案化，形成第一绕组部以及第二绕组部的工序；以及
利用第三绝缘膜覆盖所述第一绕组部以及所述第二绕组部的工序，
其中，所述第二绕组部与所述第一绕组部的末端部连接，并从所述第一绕组部的末端部绕回至起始端侧。
CN201780097071.XA 2017-11-24 2017-11-24 半导体装置、半导体部件以及半导体装置的制造方法 Active CN111448463B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/042131 WO2019102570A1 (ja) 2017-11-24 2017-11-24 半導体装置、半導体部品及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN111448463A true CN111448463A (zh) 2020-07-24
CN111448463B CN111448463B (zh) 2022-11-25

Family

ID=66630914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780097071.XA Active CN111448463B (zh) 2017-11-24 2017-11-24 半导体装置、半导体部件以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20200373379A1 (zh)
EP (1) EP3715869A4 (zh)
JP (1) JP6999692B2 (zh)
CN (1) CN111448463B (zh)
WO (1) WO2019102570A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3715868A4 (en) * 2017-11-24 2021-06-09 Shindengen Electric Manufacturing Co., Ltd. DETECTION SUBSTRATE, ARRANGEMENT AND METHOD FOR MANUFACTURING A DETECTION SUBSTRATE
JP7319771B2 (ja) * 2018-10-25 2023-08-02 新電元工業株式会社 電流検出器及びパワーモジュール
JP2023042675A (ja) * 2021-09-15 2023-03-28 株式会社東芝 センサ

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140970A (ja) * 1988-11-21 1990-05-30 Nec Corp 半導体装置
JPH06176947A (ja) * 1992-06-05 1994-06-24 Gec Alsthom T & D Sa ロゴスキコイル
US5372967A (en) * 1992-01-27 1994-12-13 Motorola, Inc. Method for fabricating a vertical trench inductor
JPH10247718A (ja) * 1997-03-04 1998-09-14 Fuji Electric Co Ltd 電流検知部付き縦型半導体素子
JP2001102230A (ja) * 1999-09-29 2001-04-13 Mitsubishi Electric Corp ロゴスキーコイル
JP2002005966A (ja) * 2000-06-19 2002-01-09 Mitsubishi Electric Corp 導電体の電流分布測定装置およびこの導電体の電流分布測定装置を用いた電気装置
CN1415970A (zh) * 2001-10-29 2003-05-07 株式会社东芝 变流器
US20030214313A1 (en) * 2002-04-18 2003-11-20 Kabushiki Kaisha Toshiba Current detection equipment and semiconductor device
US20040257061A1 (en) * 2003-06-17 2004-12-23 George De Buda Eric Coreless current sensor
JP2005175156A (ja) * 2003-12-10 2005-06-30 Mitsubishi Electric Corp 空芯コイル、及び空芯コイルの製造方法
JP2007085951A (ja) * 2005-09-22 2007-04-05 Matsushita Electric Works Ltd 電流検出用コイル
US20070139032A1 (en) * 2005-12-19 2007-06-21 Silicon Laboratories Inc. Integrated current sensor
US20080079418A1 (en) * 2006-09-29 2008-04-03 Gm Global Technology Operations, Inc. High-precision rogowski current transformer
KR101127478B1 (ko) * 2010-12-21 2012-03-22 한국과학기술원 관통 실리콘 비아를 이용한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로
JP2013130571A (ja) * 2011-11-23 2013-07-04 Nippon Soken Inc 電流センサ
US20130187255A1 (en) * 2010-02-19 2013-07-25 Mingliang Wang Power inductors in silicon
CN103700650A (zh) * 2012-07-27 2014-04-02 英飞凌科技奥地利有限公司 半导体元件和制造半导体元件的方法
CN107037251A (zh) * 2015-11-23 2017-08-11 施耐德电器工业公司 电流传感器和用于测量电流的装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397234B2 (en) * 2005-12-19 2008-07-08 Silicon Laboratories Inc. Current sensor with reset circuit
JP5547031B2 (ja) 2010-10-21 2014-07-09 日置電機株式会社 ロゴスキーコイルおよび電流検出装置
US10281496B2 (en) * 2014-12-02 2019-05-07 Covidien Lp Electrosurgical generators and sensors

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140970A (ja) * 1988-11-21 1990-05-30 Nec Corp 半導体装置
US5372967A (en) * 1992-01-27 1994-12-13 Motorola, Inc. Method for fabricating a vertical trench inductor
JPH06176947A (ja) * 1992-06-05 1994-06-24 Gec Alsthom T & D Sa ロゴスキコイル
JPH10247718A (ja) * 1997-03-04 1998-09-14 Fuji Electric Co Ltd 電流検知部付き縦型半導体素子
JP2001102230A (ja) * 1999-09-29 2001-04-13 Mitsubishi Electric Corp ロゴスキーコイル
JP2002005966A (ja) * 2000-06-19 2002-01-09 Mitsubishi Electric Corp 導電体の電流分布測定装置およびこの導電体の電流分布測定装置を用いた電気装置
CN1415970A (zh) * 2001-10-29 2003-05-07 株式会社东芝 变流器
US20030214313A1 (en) * 2002-04-18 2003-11-20 Kabushiki Kaisha Toshiba Current detection equipment and semiconductor device
US20040257061A1 (en) * 2003-06-17 2004-12-23 George De Buda Eric Coreless current sensor
JP2005175156A (ja) * 2003-12-10 2005-06-30 Mitsubishi Electric Corp 空芯コイル、及び空芯コイルの製造方法
JP2007085951A (ja) * 2005-09-22 2007-04-05 Matsushita Electric Works Ltd 電流検出用コイル
US20070139032A1 (en) * 2005-12-19 2007-06-21 Silicon Laboratories Inc. Integrated current sensor
US20080079418A1 (en) * 2006-09-29 2008-04-03 Gm Global Technology Operations, Inc. High-precision rogowski current transformer
US20130187255A1 (en) * 2010-02-19 2013-07-25 Mingliang Wang Power inductors in silicon
KR101127478B1 (ko) * 2010-12-21 2012-03-22 한국과학기술원 관통 실리콘 비아를 이용한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로
JP2013130571A (ja) * 2011-11-23 2013-07-04 Nippon Soken Inc 電流センサ
CN103700650A (zh) * 2012-07-27 2014-04-02 英飞凌科技奥地利有限公司 半导体元件和制造半导体元件的方法
CN107037251A (zh) * 2015-11-23 2017-08-11 施耐德电器工业公司 电流传感器和用于测量电流的装置

Also Published As

Publication number Publication date
JP6999692B2 (ja) 2022-01-19
CN111448463B (zh) 2022-11-25
EP3715869A4 (en) 2021-06-16
WO2019102570A1 (ja) 2019-05-31
US20200373379A1 (en) 2020-11-26
JPWO2019102570A1 (ja) 2020-11-19
EP3715869A1 (en) 2020-09-30

Similar Documents

Publication Publication Date Title
CN111448463B (zh) 半导体装置、半导体部件以及半导体装置的制造方法
JP2007121239A (ja) 電流センサ及びその製造方法
US11300593B2 (en) Semiconductor component, assembly and method for manufacturing semiconductor component
JP6732104B2 (ja) 半導体装置及び半導体部品
US20180097055A1 (en) Micro-transformer with magnetic field confinement and manufacturing method of the same
US6790685B2 (en) Method of forming a test pattern, method of measuring an etching characteristic using the same and a circuit for measuring the etching characteristic
JP2007292544A (ja) 磁気デバイス
CN111373272B (zh) 检测用基板、组合体以及检测用基板的制造方法
JP6774899B2 (ja) ホール素子及びホール素子の製造方法
JP5665422B2 (ja) 磁束検出装置および磁束検出装置の製造方法
JP5708124B2 (ja) 半導体装置
WO2020008544A1 (ja) 電子モジュール
WO2019102573A1 (ja) 半導体装置、半導体部品及び半導体装置の製造方法
WO2019102568A1 (ja) 半導体装置、組合体及び半導体装置の製造方法
CN112352163B (zh) 电子模块
JP7319771B2 (ja) 電流検出器及びパワーモジュール
JP2007116042A (ja) 半導体装置及びその製造方法
CN114628118A (zh) 感应装置和制造感应装置的方法
JP2007116041A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant