CN111443652A - Cpld逻辑单元阵列的供电结构 - Google Patents
Cpld逻辑单元阵列的供电结构 Download PDFInfo
- Publication number
- CN111443652A CN111443652A CN202010212238.6A CN202010212238A CN111443652A CN 111443652 A CN111443652 A CN 111443652A CN 202010212238 A CN202010212238 A CN 202010212238A CN 111443652 A CN111443652 A CN 111443652A
- Authority
- CN
- China
- Prior art keywords
- power supply
- circuit
- reference voltage
- power
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15089—Double, parallel power supply, double, two rails for power supply
Abstract
本发明提供一种CPLD逻辑单元阵列的供电结构,包括:电源金属线网格以及两个LDO电路,两个所述LDO电路具有相同的电路结构和器件参数,其中,所述电源金属线网格与CPLD逻辑单元阵列具有相对应的分布结构,用于形成所述CPLD逻辑单元阵列的供电电流路径;两个所述LDO电路,用于提供所述CPLD逻辑单元阵列的工作电压,每个所述LDO电路的输出端分别连接至所述电源金属线网格的左右两侧中的一侧,以便从左右两侧同时对CPLD逻辑单元阵列进行供电。本发明能够克服CPLD逻辑单元阵列不同位置的供电电压分布不均匀的问题。
Description
技术领域
本发明涉及CPLD技术领域,尤其涉及一种CPLD逻辑单元阵列的供电结构。
背景技术
CPLD是复杂可编程逻辑器件(Complex Programmable Logic Device)的简称,是一种可以根据需求自行设计功能的集成电路,在交换机、互联网通信领域具有广泛的应用前景。
CPLD内部的逻辑单元阵列呈网格状分布,相应的,CPLD内部的电源走线也呈网格状分布。目前,CPLD常用的供电方式是采用单个LDO电路对CPLD逻辑单元阵列供电,但是这种供电方式,在CPLD逻辑单元阵列的不同位置,供电电压会有比较大的差异,尤其是从供电入口到最远端,会产生非常大的压降,这种压降导致距离供电入口最远端的个别逻辑单元供电电压偏低,从而影响CPLD的性能。
发明内容
为解决上述问题,本发明提供一种CPLD逻辑单元阵列的供电结构,能够克服CPLD逻辑单元阵列不同位置的供电电压分布不均匀的问题。
本发明提供一种CPLD逻辑单元阵列的供电结构,包括:电源金属线网格以及两个LDO电路,两个所述LDO电路具有相同的电路结构和器件参数,其中,
所述电源金属线网格与CPLD逻辑单元阵列具有相对应的分布结构,用于形成所述CPLD逻辑单元阵列的供电电流路径;
两个所述LDO电路,用于提供所述CPLD逻辑单元阵列的工作电压,每个所述LDO电路的输出端分别连接至所述电源金属线网格的左右两侧中的一侧,以便从左右两侧同时对CPLD逻辑单元阵列进行供电。
可选地,所述LDO电路的平均输出电流大于CPLD逻辑单元阵列的最大工作电流,以使任意一个所述LDO电路足以满足CPLD逻辑单元阵列的供电需求。
可选地,所述LDO电路包括:差分放大器、功率MOS晶体管、第一电阻和第二电阻,其中,所述第一电阻和所述第二电阻串联于所述功率MOS晶体管的漏极与地之间,所述差分放大器的反相输入端连接于所述第一电阻和所述第二电阻之间,所述差分放大器的同相输入端输入参考电压,所述功率MOS晶体管的栅极与所述差分放大器的输出端连接,所述功率MOS晶体管的源极输入电源电压,所述功率MOS晶体管的漏极与所述第一电阻之间形成输出节点,所述输出节点与所述LDO电路的输出端连接。
可选地,所述功率MOS晶体管包括N个子晶体管,每个所述子晶体管的漏极分别作为一个输出节点,每个输出节点分别用于对一行CPLD逻辑单元供电。
可选地,两个所述LDO电路保持同步启动。
可选地,还包括:参考电压生成电路和滤波电路,
所述参考电压生成电路,用于生成所述LDO电路的参考电压信号,所述参考电压信号分为两路,一路参考电压信号直接输入与所述参考电压生成电路距离较近的一个LDO电路,另一路参考电压信号经所述滤波电路处理后输入与所述参考电压生成电路距离较远的另一个LDO电路,所述滤波电路位于与所述参考电压生成电路距离较远的另一个LDO电路的入口处。
本发明提供的CPLD逻辑单元阵列的供电结构,采用双LDO供电,相比较单LDO供电方案而言,其最低电压点在电源金属线网格的中间位置,这样可以大幅降低电源线的压降,各个网格点电压值也更加均匀。
附图说明
图1为本发明一实施例提供的CPLD逻辑单元阵列的供电结构的示意图;
图2为本发明一实施例提供的CPLD逻辑单元阵列的供电结构的示意图;
图3为基于图2的仿真模型;
图4为本发明一实施例提供的CPLD逻辑单元阵列的供电结构的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本实施例提供一种CPLD逻辑单元阵列的供电结构,如图1所示,包括:电源金属线网格以及两个LDO电路,两个LDO电路分别记为LDO_L和LDO_R,两个LDO电路具有相同的电路结构和器件参数,其中,
电源金属线网格与CPLD逻辑单元阵列具有相对应的分布结构,用于形成CPLD逻辑单元阵列的供电电流路径;
两个LDO电路,用于提供CPLD逻辑单元阵列的工作电压,每个LDO电路的输出端分别连接至电源金属线网格的左右两侧中的一侧,以便从左右两侧同时对CPLD逻辑单元阵列进行供电。
本实施例中,电源金属线网格相当于有两个供电入口,分别位于左右两侧,例如,两个供电入口位于电源金属线网格的左上角和右下角,或者,也可以位于电源金属线网格的右上角和左下角,入口位置不做特别限定。
本实施例提供的CPLD逻辑单元阵列的供电结构,采用双LDO供电,相比较单LDO供电方案而言,其最低电压点在电源金属线网格的中间位置,这样可以大幅降低电源线的压降,各个网格点电压值也更加均匀。
一方面,本实施例提供的CPLD逻辑单元阵列的供电结构需要考虑两个LDO电路电流分摊应该尽量均匀。由于本实施例提供的供电结构包括两个LDO电路,两个LDO电路如果不匹配,会造成电流分摊不均匀的问题。针对这个问题,将两个LDO电路设计成具有相同的电路结构和器件参数。
进一步地,如图2所示,LDO电路采用如下所述的电路结构:
LDO_L包括差分放大器EA11、功率MOS晶体管M11、电阻R11和电阻R12,其中,R11和R12串联于M11的漏极与地之间,EA11的反相输入端连接于R11和R12之间,EA11的同相输入端输入参考电压VREF,M11的栅极与EA11的输出端连接,M11的源极输入电源电压VCC,M11的漏极与R11之间形成第一节点Q1,Q1与LDO_L的输出端连接,LDO_L的输出端输出电压记为VOUT1;
LDO_R包括差分放大器EA21、功率MOS晶体管M21、电阻R21和电阻R22,其中,R21和R22串联于M21的漏极与地之间,EA21的反相输入端连接于R21和R22之间,EA21的同相输入端输入参考电压VREF,M21的栅极与EA21的输出端连接,M21的源极输入电源电压VCC,M21的漏极与R21之间形成第二节点Q2,Q2与LDO_R的输出端连接,LDO_R的输出端输出电压记为VOUT2。
上述电路结构中,理想情况下,VOUT1=VOUT2,我们采用驱动冗余设计技术来设计LDO电路的带载能力。驱动冗余设计技术是指对电路驱动能力的预估,设计上要留有足够的余量,假定CPLD逻辑单元阵列全部工作需要800ma电流,对于双LDO而言,理想情况是各自分配400ma电流;实际情况下,两路LDO总会有差异,总会出现一路LDO分摊电流大些,另一路LDO电流分摊小些,最恶劣的极限情况就是:一路LDO不工作,800ma的电流全部由另外一路LDO供给,这种情况下,就需要在设计时考虑到这种极限情况,我们需要设计每一路LDO都具备800ma的驱动能力,用来保证这种极限情况下的正常供电。
本实施例中,LDO的设计参数如下:输出电压为1.2V,平均输出电流为800mA,峰值电流为1.2A,峰值电流持续时间为3ns。
另外,LDO_L和LDO_R的器件参数也保持相同。理想的双LDO供电应该是两个LDO电路输出电压、电流一致,但是,实际器件工艺总会有差异,从而会导致两路LDO输出电压、电流有差异,主要影响电流不均匀的因素如下表1所示:
符号 | 描述 |
CL | 电源金属线网格的总等效电容 |
RL | 负载电流等效电阻 |
Rs | 功率MOS晶体管的源极到VCC的寄生电阻 |
Rd | 功率MOS晶体管的漏极到LDO输出点的寄生电阻 |
Rout | LDO输出点到负载电流消耗点的寄生电阻 |
Vos | EA的输入失调 |
考虑上述因素搭建仿真模型如图3所示。基于图3的模型,在两个LDO的输入端加入Vos,其他条件不变,观察驱动管的电流输出,结果如下表2所示:
从表2可知,当左右两个LDO的EA输入端电压失配电压达到15mV时,其导致左右LDO电流不均匀差异为115ma;这个电流偏离相对于每边800ma的电流输出能力占比为15%,LDO完全处于安全区域。
进一步地,为了提高电源金属线网格上面电压分布的均匀性,LDO电路内部的功率MOS晶体管采用分布式设计,即把一个很大的MOS晶体管拆分为多个并联的小的子MOS晶体管,这些子MOS晶体管呈单列按行分布,每个子MOS晶体管就近连接到CPLD逻辑单元阵列的一行负载,此时,相当于CPLD阵列的每行负载都有左右两个方向同时供电。之所以这样设计,是由于LDO电路需要输出很大的电流,对应的,其内部的功率MOS晶体管也很大,但是负载CPLD阵列是上万个相同的单元网格行列分布,所以给其供电的MOS晶体管也可以布局为按行分布,呈一列并排地连接到行负载。
这样设计最大的风险来自LDO内部误差放大器输出端到不同距离功率MOS的时间延迟,其结果就是功率MOS开启的先后顺序有延迟;根据实际layout布线尺寸搭建模型评估这个延迟时间,结果表明,当瞬态peak负载电流到来时,靠近EA的功率MOS电流PD_L_1先变化,PD_L_2比PD_L_1变化慢1.3ns,这个延迟时间是可以忽略的。
另一方面,本实施例提供的CPLD逻辑单元阵列的供电结构还需要考虑两个LDO电路启动不同步造成瞬间电流倒灌的问题。通过良好的控制时序,使得LDO_L和LDO_R能够同时启动。
如图4所示,在图1所示的供电结构的基础上,本发明另一实施例提供一种CPLD逻辑单元阵列的供电结构,本实施例的供电结构还包括:参考电压生成电路和滤波电路,所述参考电压生成电路,用于生成所述LDO电路的参考电压信号,所述参考电压信号分为两路,一路参考电压信号直接输入与所述参考电压生成电路距离较近的一个LDO电路,另一路参考电压信号经所述滤波电路处理后输入与所述参考电压生成电路距离较远的另一个LDO电路,所述滤波电路位于与所述参考电压生成电路距离较远的另一个LDO电路的入口处。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (6)
1.一种CPLD逻辑单元阵列的供电结构,其特征在于,包括:电源金属线网格以及两个LDO电路,两个所述LDO电路具有相同的电路结构和器件参数,其中,
所述电源金属线网格与CPLD逻辑单元阵列具有相对应的分布结构,用于形成所述CPLD逻辑单元阵列的供电电流路径;
两个所述LDO电路,用于提供所述CPLD逻辑单元阵列的工作电压,每个所述LDO电路的输出端分别连接至所述电源金属线网格的左右两侧中的一侧,以便从左右两侧同时对CPLD逻辑单元阵列进行供电。
2.根据权利要求1所述的CPLD逻辑单元阵列的供电结构,其特征在于,所述LDO电路的平均输出电流大于CPLD逻辑单元阵列的最大工作电流,以使任意一个所述LDO电路足以满足CPLD逻辑单元阵列的供电需求。
3.根据权利要求1所述的CPLD逻辑单元阵列的供电结构,其特征在于,所述LDO电路包括:差分放大器、功率MOS晶体管、第一电阻和第二电阻,其中,所述第一电阻和所述第二电阻串联于所述功率MOS晶体管的漏极与地之间,所述差分放大器的反相输入端连接于所述第一电阻和所述第二电阻之间,所述差分放大器的同相输入端输入参考电压,所述功率MOS晶体管的栅极与所述差分放大器的输出端连接,所述功率MOS晶体管的源极输入电源电压,所述功率MOS晶体管的漏极与所述第一电阻之间形成输出节点,所述输出节点与所述LDO电路的输出端连接。
4.根据权利要求3所述的CPLD逻辑单元阵列的供电结构,其特征在于,所述功率MOS晶体管包括N个子晶体管,每个所述子晶体管的漏极分别作为一个输出节点,每个输出节点分别用于对一行CPLD逻辑单元供电。
5.根据权利要求1所述的CPLD逻辑单元阵列的供电结构,其特征在于,两个所述LDO电路保持同步启动。
6.根据权利要求1所述的CPLD逻辑单元阵列的供电结构,其特征在于,还包括:参考电压生成电路和滤波电路,
所述参考电压生成电路,用于生成所述LDO电路的参考电压信号,所述参考电压信号分为两路,一路参考电压信号直接输入与所述参考电压生成电路距离较近的一个LDO电路,另一路参考电压信号经所述滤波电路处理后输入与所述参考电压生成电路距离较远的另一个LDO电路,所述滤波电路位于与所述参考电压生成电路距离较远的另一个LDO电路的入口处。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010212238.6A CN111443652B (zh) | 2020-03-24 | 2020-03-24 | Cpld逻辑单元阵列的供电结构 |
PCT/CN2020/103274 WO2021189731A1 (zh) | 2020-03-24 | 2020-07-21 | Cpld逻辑单元阵列的供电结构 |
JP2022549568A JP2023515027A (ja) | 2020-03-24 | 2020-07-21 | Cpld論理ユニットアレイの給電構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010212238.6A CN111443652B (zh) | 2020-03-24 | 2020-03-24 | Cpld逻辑单元阵列的供电结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111443652A true CN111443652A (zh) | 2020-07-24 |
CN111443652B CN111443652B (zh) | 2021-06-18 |
Family
ID=71650723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010212238.6A Active CN111443652B (zh) | 2020-03-24 | 2020-03-24 | Cpld逻辑单元阵列的供电结构 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2023515027A (zh) |
CN (1) | CN111443652B (zh) |
WO (1) | WO2021189731A1 (zh) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102280446A (zh) * | 2010-06-09 | 2011-12-14 | Lsi公司 | 电源网格的最优化 |
KR20120036059A (ko) * | 2010-10-07 | 2012-04-17 | 주식회사 액트로닉스 | 후행 차량의 감지 및 추돌예측 장치 및 방법 |
US20130250633A1 (en) * | 2012-03-20 | 2013-09-26 | Wistron Corporation | Power switch module, voltage generating circuit and power control method for electronic device |
CN105654985A (zh) * | 2016-02-02 | 2016-06-08 | 北京时代民芯科技有限公司 | 一种fpga配置存储器阵列的多电源分区分时上电系统 |
CN105654990A (zh) * | 2016-01-20 | 2016-06-08 | 深圳市同创国芯电子有限公司 | 电压调节电路及其输出调节电压生成方法、集成电路 |
WO2016101937A1 (en) * | 2014-12-22 | 2016-06-30 | Modemtec S.R.O. | Modem for data transmission over high voltage distribution lines |
CN105741872A (zh) * | 2016-02-02 | 2016-07-06 | 北京时代民芯科技有限公司 | 适用于宇航用fpga的加固配置存储器阵列及配置方法 |
CN109039045A (zh) * | 2018-09-03 | 2018-12-18 | 山东超越数控电子股份有限公司 | Ldo并联均流电路 |
CN110134043A (zh) * | 2019-05-10 | 2019-08-16 | 百度在线网络技术(北京)有限公司 | 电源系统、计算系统和自动驾驶车辆 |
CN110187737A (zh) * | 2019-05-15 | 2019-08-30 | 杭州迪普科技股份有限公司 | 一种板卡下电时序控制装置 |
CN110221935A (zh) * | 2019-06-11 | 2019-09-10 | 中国科学院长春光学精密机械与物理研究所 | 基于ldo的fpga加载配置问题检查方法 |
CN209514613U (zh) * | 2019-01-22 | 2019-10-18 | 山东高云半导体科技有限公司 | 现场可编程门阵列fpga开发板 |
CN110737300A (zh) * | 2019-10-25 | 2020-01-31 | 吉林北斗航天汽车研究院有限公司 | 一种低成本低压差线性稳压器并联扩流均衡电路 |
CN110890122A (zh) * | 2019-11-12 | 2020-03-17 | 中国科学院上海微系统与信息技术研究所 | 一种1s1r单元读控制电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7309839B1 (en) * | 2004-10-15 | 2007-12-18 | Xilinx, Inc. | Storage device for integrated circuits and method of employing a storage device |
JP4429987B2 (ja) * | 2005-07-29 | 2010-03-10 | 株式会社ジェイテクト | 安全plc |
US7928567B2 (en) * | 2006-06-30 | 2011-04-19 | Nxp B.V. | Power supply network |
US9246492B1 (en) * | 2015-06-24 | 2016-01-26 | Xilinx, Inc. | Power grid architecture for voltage scaling in programmable integrated circuits |
CN106470034A (zh) * | 2015-08-17 | 2017-03-01 | 赵智达 | 一种反熔丝型fpga半编程电压驱动电路 |
CN206024156U (zh) * | 2016-07-18 | 2017-03-15 | 熊亚芬 | 一种基于阵列式容错电路的半导体照明双极电路结构 |
-
2020
- 2020-03-24 CN CN202010212238.6A patent/CN111443652B/zh active Active
- 2020-07-21 JP JP2022549568A patent/JP2023515027A/ja active Pending
- 2020-07-21 WO PCT/CN2020/103274 patent/WO2021189731A1/zh active Application Filing
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102280446A (zh) * | 2010-06-09 | 2011-12-14 | Lsi公司 | 电源网格的最优化 |
KR20120036059A (ko) * | 2010-10-07 | 2012-04-17 | 주식회사 액트로닉스 | 후행 차량의 감지 및 추돌예측 장치 및 방법 |
US20130250633A1 (en) * | 2012-03-20 | 2013-09-26 | Wistron Corporation | Power switch module, voltage generating circuit and power control method for electronic device |
WO2016101937A1 (en) * | 2014-12-22 | 2016-06-30 | Modemtec S.R.O. | Modem for data transmission over high voltage distribution lines |
CN105654990A (zh) * | 2016-01-20 | 2016-06-08 | 深圳市同创国芯电子有限公司 | 电压调节电路及其输出调节电压生成方法、集成电路 |
CN105741872A (zh) * | 2016-02-02 | 2016-07-06 | 北京时代民芯科技有限公司 | 适用于宇航用fpga的加固配置存储器阵列及配置方法 |
CN105654985A (zh) * | 2016-02-02 | 2016-06-08 | 北京时代民芯科技有限公司 | 一种fpga配置存储器阵列的多电源分区分时上电系统 |
CN109039045A (zh) * | 2018-09-03 | 2018-12-18 | 山东超越数控电子股份有限公司 | Ldo并联均流电路 |
CN209514613U (zh) * | 2019-01-22 | 2019-10-18 | 山东高云半导体科技有限公司 | 现场可编程门阵列fpga开发板 |
CN110134043A (zh) * | 2019-05-10 | 2019-08-16 | 百度在线网络技术(北京)有限公司 | 电源系统、计算系统和自动驾驶车辆 |
CN110187737A (zh) * | 2019-05-15 | 2019-08-30 | 杭州迪普科技股份有限公司 | 一种板卡下电时序控制装置 |
CN110221935A (zh) * | 2019-06-11 | 2019-09-10 | 中国科学院长春光学精密机械与物理研究所 | 基于ldo的fpga加载配置问题检查方法 |
CN110737300A (zh) * | 2019-10-25 | 2020-01-31 | 吉林北斗航天汽车研究院有限公司 | 一种低成本低压差线性稳压器并联扩流均衡电路 |
CN110890122A (zh) * | 2019-11-12 | 2020-03-17 | 中国科学院上海微系统与信息技术研究所 | 一种1s1r单元读控制电路 |
Also Published As
Publication number | Publication date |
---|---|
CN111443652B (zh) | 2021-06-18 |
JP2023515027A (ja) | 2023-04-12 |
WO2021189731A1 (zh) | 2021-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kim et al. | A capacitorless LDO regulator with fast feedback technique and low-quiescent current error amplifier | |
Ho et al. | A capacitor-less CMOS active feedback low-dropout regulator with slew-rate enhancement for portable on-chip application | |
CN102541138B (zh) | 基准电源电路 | |
Giustolisi et al. | Robust Miller compensation with current amplifiers applied to LDO voltage regulators | |
CN101611360B (zh) | 基准电压发生电路 | |
CN113054955B (zh) | 相位内插器系统及其操作方法 | |
CN103076835A (zh) | 低压差线性稳压器及其调整电路 | |
CN105684289A (zh) | 连续电流模式多负载功率调节器 | |
Allasasmeh et al. | High-performance switched-capacitor boost–buck integrated power converters | |
Allasasmeh et al. | Charge reusing in switched-capacitor voltage multipliers with reduced dynamic losses | |
Ballo et al. | Current‐mode body‐biased switch to increase performance of linear charge pumps | |
CN102103159A (zh) | 与温度无关的欠压检测器和有关方法 | |
CN104950976A (zh) | 一种基于摆率增强的稳压电路 | |
CN111443652A (zh) | Cpld逻辑单元阵列的供电结构 | |
Giustolisi et al. | A 50‐mA 1‐nF Low‐Voltage Low‐Dropout Voltage Regulator for SoC Applications | |
Lin et al. | A low dropout regulator using current buffer compensation technique | |
CN103516340A (zh) | 一种最大电压选择电路、方法及子选择电路 | |
CN106155150A (zh) | 瞬态增强的线性稳压系统 | |
KR101449133B1 (ko) | 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터 | |
CN202586753U (zh) | 一种用于宽范围电源输入的内部供电电路 | |
CN215769517U (zh) | 低功耗的基准电压源 | |
CN114094962B (zh) | 一种电压电流转换电路、射频功率放大器和电子系统 | |
Bendre et al. | Design and PVT analysis of robust, high swing folded cascode operational amplifier | |
US20230297153A1 (en) | Chip, series power supply circuit, data processing device, and computer server | |
CN220368696U (zh) | 低功耗环形振荡器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |