CN105654990A - 电压调节电路及其输出调节电压生成方法、集成电路 - Google Patents
电压调节电路及其输出调节电压生成方法、集成电路 Download PDFInfo
- Publication number
- CN105654990A CN105654990A CN201610040314.3A CN201610040314A CN105654990A CN 105654990 A CN105654990 A CN 105654990A CN 201610040314 A CN201610040314 A CN 201610040314A CN 105654990 A CN105654990 A CN 105654990A
- Authority
- CN
- China
- Prior art keywords
- voltage
- output
- circuit
- feedback
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
本发明提供了一种电压调节电路及其输出调节电压生成方法、集成电路,该方法包括:调整驱动管电路,包括多个驱动单元、以及采样点,驱动单元输出调节电压,采样点对驱动单元的输出调节电压进行采样;输出调节电压修正电路,与采样点连接,通过采样点对至少两个驱动单元的输出调节电压进行采样,根据采样得到的至少两个输出调节电压生成反馈电压,并经过电阻反馈网络比例输出至目标电路。通过本发明的实施,通过对LDO输出电压值的整理与校正之后,输出电压值从统计上平均来看,更趋近于实际要求的输出电压值,解决了现有LDO与SRAM?Memory?cell相连的单元节点处的输出平均电压与目标输出调节电压差异过大的技术问题。
Description
技术领域
本发明涉及现场可编程阵列器件领域,尤其涉及一种LDO(low-dropoutput,电压调节电路)及其输出调节电压生成方法、集成电路。
背景技术
SRAM(静态随机存储器)是RAM(随机存储器)的一种,主要用于配置存储单元数据位,在消费类电子里使用很多;在SRAM电路里的存储单元(memorycell),以阵列方式分布,具有独立的地址线以及数据线;随着工艺尺寸的进一步降低,SRAM单元的密度越来越高,对于SRAM单元的电源也越来越敏感;SRAM单元的电源变化,直接影响SRAM单元后续模块的timing要求的margin。因此,在SRAMLDO设计中,一个随PVT(工艺,电源电压,温度)变化相对较小的LDO,在VLSI(超大规模集成电路)设计中,已经成为极为关键一步。
目前在SRAMLDO设计中,SRAMLDO架构主要包括运算放大器电路与调整驱动管(regulatordriveringMOSFET)电路两部分;由于SRAMMemorycell单元数量多,因此,SRAMLDO需要提供非常大的Drivering,以保证对于SRAMMemorycell单元能均匀驱动,而Driverring的布局布线及寄生的电阻电容将影响SRAMLDO输出电压调节值的一致性:由不合理的布局布线以及版图寄生电阻导致的Driverring与Memorycell单元相连的单元节点处的输出值差异,而PVT以及器件失配引起的SRAMLDO实际输出与理想的LDO输出电压存在差异,将导致一致性恶化。
因此,本领域技术人员亟待提供一种LDO,以解决现有LDO与SRAMMemorycell相连的单元节点处的输出平均电压与目标输出调节电压差异过大的技术问题。
发明内容
本发明提供了一种LDO及其输出调节电压生成方法、集成电路,以降低现有LDO与SRAMMemorycell相连的单元节点处的输出值差异。
本发明提供了一种电压调节电路,其包括:
调整驱动管电路,包括多个驱动单元、及采样点,驱动单元用于输出调节电压,采样点用于对驱动单元的输出调节电压进行采样;
输出调节电压修正电路,与采样点连接,用于通过采样点对至少两个驱动单元的输出调节电压进行采样,根据采样得到的至少两个输出调节电压生成反馈电压,并经过电阻反馈网络比例输出至目标电路。
进一步的,还包括采样点设置装置,用于根据目标电路的网格化布局,在调整驱动管电路输出电压的不同位置设置采样点。
进一步的,采样点设置装置具体用于根据目标电路的网格化布局,以行和/或列为单位划分单元,根据划分得到的子单元,在调整驱动管电路上选择关键节点,将关键节点作为采样点。
进一步的,输出调节电压修正电路具体用于将采样得到的至少两个输出调节电压进行平均值计算,生成反馈电压。
进一步的,还包括修正模块,用于当电压调节电路的工艺、电源电压、温度变化时,根据与不同的电阻反馈网络的反馈比例对应的输出调节电压与标准输出调节电压的差值属性,修正电阻反馈网络的反馈比例。
进一步的,修正模块具体用于通过大步修正和/或小步微调的方式,逐步调整电阻反馈网络的反馈比例,直至差值属性中的正负数关系发生变化,查找差值属性中的绝对值最小时对应的电阻反馈网络的反馈比例,将其作为电阻反馈网络电阻反馈网络配置。
本发明提供了一种电压调节电路的输出调节电压生成方法,其包括:
调整驱动管电路,包括多个驱动单元、以及采样点,驱动单元输出调节电压,采样点对驱动单元的输出调节电压进行采样;
输出调节电压修正电路,与采样点连接,通过采样点对至少两个驱动单元的输出调节电压进行采样,根据采样得到的至少两个输出调节电压生成反馈电压,并经过电阻反馈网络比例输出至目标电路。
进一步的,还包括采样点设置装置根据目标电路的网格化布局,在调整驱动管电路输出电压的不同位置设置采样点。
进一步的,采样点设置装置根据目标电路的网格化布局,以行和/或列为单位划分单元,根据划分得到的子单元,在调整驱动管电路上选择关键节点,将关键节点作为采样点。
进一步的,输出调节电压修正电路将采样得到的至少两个输出调节电压进行平均值计算,生成反馈电压。
进一步的,还包括:当电压调节电路的工艺、电源电压、温度变化时,根据与不同的电阻反馈网络的反馈比例对应的输出调节电压与标准输出调节电压的差值属性,修正电阻反馈网络的反馈比例。
进一步的,修正电阻反馈网络的反馈比例包括:通过大步修正和/或小步微调的方式,逐步调整电阻反馈网络的反馈比例,直至差值属性中的正负数关系发生变化,查找差值属性中的绝对值最小时对应的电阻反馈网络的反馈比例,将其作为电阻反馈网络电阻反馈网络配置。
本发明提供了一种集成电路,包括存储单元及本发明提供的电压调节电路,使用本发明提供的电压调节电路的输出调节电压生成方法,生成反馈电压,并经过电阻反馈网络比例输出至存储单元。
本发明的有益效果:
本发明提供了一种新的LDO,包括:调整驱动管电路,包括多个环形电连接的驱动单元、及多个采样点,驱动单元用于输出调节电压,采样点用于对调整驱动管电路中至少两个驱动单元进行采样;输出调节电压修正电路,与采样点连接,用于对至少两个驱动单元进行采样,根据采样得到的至少两个输出调节电压生成反馈电压,并经过电阻反馈网络比例输出至目标电路,通过对SRAMLDORegulator输出电压值的整理与校正之后,SRAMDriverring上输出电压值从统计上平均来看,更趋近于实际要求的输出电压值,降低了LDO与SRAMMemorycell相连的单元节点处的输出值差异,解决了现有LDO与SRAMMemorycell相连的单元节点处的输出平均电压与目标输出调节电压差异过大的技术问题。进一步的,对于一个确定的PVT条件下,通过采样取平均值的方法可以让一个集成电路内部的SRAMMemorycell的电压值差值更小,因此,从SRAMMemorycell来说,更有利改善其电源电压变化对SRAM输出电压变化对后续数字逻辑模块的timing参数的影响;对于变化的PVT情况,这个方法,让每一块集成电路上电之后,都进行一次校正,通过对电阻反馈网络的自动修正整理,可以改善集成电路之间的SRAMLDOregulator输出值与基准电压之间的差异,提升良率。
附图说明
图1为现有LDO电路的连接示意图;
图2为本发明第一实施例提供的LDO电路的连接示意图;
图3为本发明第二实施例提供的LDO电路输出调节电压生成方法的流程图;
图4为现有LDO电路的结构示意图;
图5为本发明第三实施例提供的LDO电路的结构示意图;
图6为本发明第三实施例中的LDO电路中电阻反馈网络修正方法的流程图。
具体实施方式
现通过具体实施方式结合附图的方式对本发明做出进一步的诠释说明。
第一实施例:
图1为现有LDO电路的连接示意图,由图1可知,在现有技术中,LDO电路内每个驱动单元的输出直接连接到一个存储单元,不同存储单元连接不同的驱动单元,由于DriverRing的布局布线,寄生的电阻电容,主要影响SRAMLDO输出电压调节值的一致性,Driverring与SRAMMemorycell相连的单元节点处的regulator输出值差异,这个差异主要是由于不合理的布局布线以及版图寄生电阻导致,这样导致了每个存储单元的输入电压不同,影响集成电路性能。
针对上述方案的缺点,本发明提供了一种新的LDO,具体如图2所示;图2为本发明第一实施例提供的LDO电路的连接示意图,由图2可知,在本实施例中,本发明提供的LDO电路2包括:
调整驱动管电路21,与现有的LDO电路相同,包括多个环形电连接的驱动单元、及多个采样点,驱动单元用于输出调节电压,采样点用于对调整驱动管电路中的驱动单元的输出调节电压进行采样;
输出调节电压修正电路22,与采样点连接,用于通过采样点对至少两个驱动单元进行采样,根据采样得到的至少两个输出调节电压生成反馈电压,并经过电阻反馈网络比例输出至目标电路。
通过本实施例的实施,对调整驱动管电路21不同位置的输出调节电压进行采样,根据采样结果生成反馈电压,并输出至目标电路的所有单元,这样目标电路的所有单元的输入电压都是相同的,并且接近理想输出调节电压,效果更好。
在一些实施例中,上述实施例中的LDO还包括采样点设置装置,用于根据目标电路的网格化布局,在调整驱动管电路输出电压的不同位置设置采样点。
在一些实施例中,上述实施例中的采样点设置装置具体用于根据目标电路的网格化布局,以行和/或列为单位划分单元,根据划分得到的子单元,在调整驱动管电路上选择关键节点,将关键节点作为采样点。
在一些实施例中,上述实施例中的输出调节电压修正电路具体用于将采样得到的至少两个输出调节电压进行平均值计算,生成反馈电压。
在一些实施例中,上述实施例中的LDO还包括修正模块,用于当电压调节电路的工艺、电源电压、温度变化时,根据与不同的电阻反馈网络的反馈比例对应的输出调节电压与标准输出调节电压的差值属性,修正电阻反馈网络的反馈比例。
在一些实施例中,上述实施例中的修正模块具体用于通过大步修正和/或小步微调的方式,逐步调整电阻反馈网络的反馈比例,直至差值属性中的正负数关系发生变化,查找差值属性中的绝对值最小时对应的电阻反馈网络的反馈比例,将其作为电阻反馈网络电阻反馈网络配置。
第二实施例:
图3为本发明第二实施例提供的输出调节电压生成方法的流程图,由图3可知,在本实施例中,本发明提供的LDO电路输出调节电压生成方法包括以下步骤:
S301:调整驱动管电路,包括多个环形电连接的驱动单元、以及多个采样点,驱动单元输出调节电压,采样点对调整驱动管电路中驱动单元的输出调节电压进行采样;
S302:输出调节电压修正电路,与采样点连接,对至少两个驱动单元进行采样,根据采样得到的至少两个输出调节电压生成反馈电压,并经过电阻反馈网络比例输出至目标电路。
在一些实施例中,上述实施例中的还包括采样点设置装置根据目标电路的网格化布局,在调整驱动管电路输出电压的不同位置设置采样点。
在一些实施例中,上述实施例中的采样点设置装置根据目标电路的网格化布局,以行和/或列为单位划分单元,根据划分得到的子单元,在调整驱动管电路上选择关键节点,将关键节点作为采样点。
在一些实施例中,上述实施例中的输出调节电压修正电路将采样得到的至少两个输出调节电压进行平均值计算,生成反馈电压。
在一些实施例中,上述实施例中的方法还包括:当电压调节电路的工艺、电源电压、温度变化时,根据与不同的电阻反馈网络的反馈比例对应的输出调节电压与标准输出调节电压的差值属性,修正电阻反馈网络的反馈比例。
在一些实施例中,上述实施例中的修正电阻反馈网络的反馈比例包括:通过大步修正和/或小步微调的方式,逐步调整电阻反馈网络的反馈比例,直至差值属性中的正负数关系发生变化,查找差值属性中的绝对值最小时对应的电阻反馈网络的反馈比例,将其作为电阻反馈网络电阻反馈网络配置。
本发明提供了一种集成电路,包括存储单元及本发明提供的电压调节电路2,使用本发明提供的电压调节电路的输出调节电压生成方法,生成反馈电压,并经过电阻反馈网络比例输出至存储单元。
现结合具体应用场景对本发明做进一步的诠释说明。
第三实施例:
将图4及图5进行对比可知,本申请提供的LDO是在现有LDO的基础上增加输出调节电压修正电路形成的,因此,完全兼容现有LDO,不需要修改LDO电路,改造成本低。进一步的,在现有LDO中,电阻反馈网络R1和R2的比例在出厂时固定,不可变,而本申请提供的LDO中电阻反馈网络R1和R2都是可调的,通过调整R1和R2大小,可以达到调整电阻反馈网络的反馈比例的效果。
为了使得本发明提供的LDO可以兼容不同的PVT,本发明提供的LDO包括修正模块,其工作原理如图6所示。
根据图6可知,在本实施例中,本发明提供的LDO电路中电阻反馈网络修正方法包括以下步骤:
S601:根据SRAMMemorycell网格化的布局,以行或列划分单元,根据划分出来的子单元,在driverring网络上选择合适的LDO输出电压监控节点;
S602:根据电阻反馈网络的配置寄存器内存储的初始化配置参数(一般为根据经验设置的反馈比例)配置电阻反馈网络,对SRAMLDODriverRing上regulator输出处,逐一对预先选择的关键的电压监控节点进行ADC采样;
S603:ADC采样后,在数字算法单元里,计算所有电压监控节点的平均电压与寄存器内存储的标准理论输出电压的差值并保存,根据差值的符号,判断电阻反馈网络的配置寄存器是往上走还是往下走(往上走增大反馈比例,往下走减小反馈比例),通过大步或小步的方式确定下一个反馈比例,更新并执行电阻反馈网络的配置寄存器内的反馈比例;
S604:重复S602及S603步后,一直到差值符号发生改变,ADC循环采样并计算结束,然后在上述各种寄存器配置情况中,查找差值属性中的绝对值最小时对应的电阻反馈网络的反馈比例,将其作为所述电阻反馈网络电阻反馈网络配置并更新电阻反馈网络的配置寄存器内的反馈比例,在该PVT内,后续电路使用该反馈比例工作,自动校正结束。
综上可知,通过本发明的实施,至少存在以下有益效果:
本发明提供了一种新的LDO,包括:调整驱动管电路,包括多个环形电连接的驱动单元、及多个采样点,驱动单元用于输出调节电压,采样点用于对调整驱动管电路中至少两个驱动单元进行采样;输出调节电压修正电路,与采样点连接,用于对至少两个驱动单元进行采样,根据采样得到的至少两个输出调节电压生成反馈电压,经过电阻反馈网络比例输出至目标电路,通过对SRAMLDORegulator输出电压值的整理与校正之后,SRAMDriverring上输出电压值从统计上平均来看,更趋近于实际要求的输出电压值,降低了LDO与SRAMMemorycell相连的单元节点处的输出值差异,解决了现有LDO与SRAMMemorycell相连的单元节点处的输出平均电压与目标输出调节电压差异过大的技术问题。
进一步的,对于一个确定的PVT条件下,通过采样取平均值的方法可以让一个集成电路内部的SRAMMemorycell的电压值差值更小,因此,从SRAMMemorycell来说,更有利改善其电源电压变化对SRAM输出电压变化对后续数字逻辑模块的timing参数的影响;对于变化的PVT情况,这个方法,让每一块集成电路上电之后,都进行一次校正,通过对电阻反馈网络的自动修正整理,可以改善集成电路之间的SRAMLDOregulator输出值与基准电压之间的差异,提升良率。
以上仅是本发明的具体实施方式而已,并非对本发明做任何形式上的限制,凡是依据本发明的技术实质对以上实施方式所做的任意简单修改、等同变化、结合或修饰,均仍属于本发明技术方案的保护范围。
Claims (13)
1.一种电压调节电路,其特征在于,包括:
调整驱动管电路,包括多个驱动单元、及采样点,所述驱动单元用于输出调节电压,所述采样点用于对所述驱动单元的输出调节电压进行采样;
输出调节电压修正电路,与所述采样点连接,用于通过所述采样点对至少两个驱动单元进行采样,根据采样得到的至少两个输出调节电压生成反馈电压,并经过电阻反馈网络比例输出至目标电路。
2.如权利要求1所述的电压调节电路,其特征在于,还包括采样点设置装置,用于根据所述目标电路的网格化布局,在所述调整驱动管电路输出电压的不同位置设置所述采样点。
3.如权利要求2所述的电压调节电路,其特征在于,所述采样点设置装置具体用于根据所述目标电路的网格化布局,以行和/或列为单位划分单元,根据划分得到的子单元,在所述调整驱动管电路上选择关键节点,将所述关键节点作为采样点。
4.如权利要求1所述的电压调节电路,其特征在于,所述输出调节电压修正电路具体用于将采样得到的至少两个输出调节电压进行平均值计算,生成反馈电压。
5.如权利要求1至4任一项所述的电压调节电路,其特征在于,还包括修正模块,用于当所述电压调节电路的工艺、电源电压、温度变化时,根据与不同的电阻反馈网络的反馈比例对应的输出调节电压与标准输出调节电压的差值属性,修正所述电阻反馈网络的反馈比例。
6.如权利要求5所述的电压调节电路,其特征在于,所述修正模块具体用于通过大步修正和/或小步微调的方式,逐步调整所述电阻反馈网络的反馈比例,直至所述差值属性中的正负数关系发生变化,查找所述差值属性中的绝对值最小时对应的电阻反馈网络的反馈比例,将其作为所述电阻反馈网络电阻反馈网络配置。
7.一种电压调节电路的输出调节电压生成方法,其特征在于,包括:
调整驱动管电路,包括多个驱动单元、以及采样点,所述驱动单元输出调节电压,所述采样点对所述驱动单元的输出调节电压进行采样;
输出调节电压修正电路,与所述采样点连接,通过所述采样点对至少两个驱动单元进行采样,根据采样得到的至少两个输出调节电压生成反馈电压,并经过电阻反馈网络比例输出至目标电路。
8.如权利要求7所述的电压调节电路的输出调节电压生成方法,其特征在于,还包括:采样点设置装置根据所述目标电路的网格化布局,在所述调整驱动管电路输出电压的不同位置设置所述采样点。
9.如权利要求8所述的电压调节电路的输出调节电压生成方法,其特征在于,所述采样点设置装置根据所述目标电路的网格化布局,以行和/或列为单位划分单元,根据划分得到的子单元,在所述调整驱动管电路上选择关键节点,将所述关键节点作为采样点。
10.如权利要求7所述的电压调节电路的输出调节电压生成方法,其特征在于,所述输出调节电压修正电路将采样得到的至少两个输出调节电压进行平均值计算,生成反馈电压。
11.如权利要求7至10任一项所述的电压调节电路的输出调节电压生成方法,其特征在于,还包括:当所述电压调节电路的工艺、电源电压、温度变化时,根据与不同的电阻反馈网络的反馈比例对应的输出调节电压与标准输出调节电压的差值属性,修正所述电阻反馈网络的反馈比例。
12.如权利要求11所述的电压调节电路的输出调节电压生成方法,其特征在于,所述修正电阻反馈网络的反馈比例包括:通过大步修正和/或小步微调的方式,逐步调整所述电阻反馈网络的反馈比例,直至所述差值属性中的正负数关系发生变化,查找所述差值属性中的绝对值最小时对应的电阻反馈网络的反馈比例,将其作为所述电阻反馈网络电阻反馈网络配置。
13.一种集成电路,包括存储单元,其特征在于,包括如权利要求1至6任一项所述的电压调节电路,使用如权利要求7至12任一项所述的电压调节电路的输出调节电压生成方法,生成反馈电压,并经过电阻反馈网络比例输出至所述存储单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610040314.3A CN105654990B (zh) | 2016-01-20 | 2016-01-20 | 电压调节电路及其输出调节电压生成方法、集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610040314.3A CN105654990B (zh) | 2016-01-20 | 2016-01-20 | 电压调节电路及其输出调节电压生成方法、集成电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105654990A true CN105654990A (zh) | 2016-06-08 |
CN105654990B CN105654990B (zh) | 2020-06-30 |
Family
ID=56486448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610040314.3A Active CN105654990B (zh) | 2016-01-20 | 2016-01-20 | 电压调节电路及其输出调节电压生成方法、集成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105654990B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111443652A (zh) * | 2020-03-24 | 2020-07-24 | 深圳市紫光同创电子有限公司 | Cpld逻辑单元阵列的供电结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110078756A (ko) * | 2009-12-31 | 2011-07-07 | 주식회사 하이닉스반도체 | 고전압을 공급하기 위한 집적 회로 및 이의 동작 방법 |
CN102420526A (zh) * | 2011-12-15 | 2012-04-18 | 无锡中星微电子有限公司 | 一种电源转换器 |
CN103219039A (zh) * | 2013-02-26 | 2013-07-24 | 上海宏力半导体制造有限公司 | 一种编程电压补偿电路 |
-
2016
- 2016-01-20 CN CN201610040314.3A patent/CN105654990B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110078756A (ko) * | 2009-12-31 | 2011-07-07 | 주식회사 하이닉스반도체 | 고전압을 공급하기 위한 집적 회로 및 이의 동작 방법 |
CN102420526A (zh) * | 2011-12-15 | 2012-04-18 | 无锡中星微电子有限公司 | 一种电源转换器 |
CN103219039A (zh) * | 2013-02-26 | 2013-07-24 | 上海宏力半导体制造有限公司 | 一种编程电压补偿电路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111443652A (zh) * | 2020-03-24 | 2020-07-24 | 深圳市紫光同创电子有限公司 | Cpld逻辑单元阵列的供电结构 |
Also Published As
Publication number | Publication date |
---|---|
CN105654990B (zh) | 2020-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8330476B2 (en) | Dynamic voltage and power management by temperature monitoring | |
US9000837B1 (en) | Adjustable reference voltage generator for single-ended DRAM sensing devices | |
CN109597455A (zh) | 一种数字低压差稳压器 | |
WO2016131354A1 (zh) | 一种宽耐压范围的自适应低压差线性稳压器、芯片及终端 | |
JP2007243178A (ja) | 調整可能なトランジスタボディバイアス回路網 | |
TW200600992A (en) | Back-bias voltage regulator having temperature and process variation compensation and related method of regulating a back-bias voltage | |
CN105786069A (zh) | 一种低压电源产生电路、方法及集成电路 | |
CN105892548B (zh) | 一种具有温度补偿功能的基准电压产生电路 | |
CN108664069B (zh) | 带隙基准电路的校准方法及装置 | |
JP2018190480A (ja) | ランダム・アクセス・メモリ及び関連する回路、方法及びシステム | |
CN103076835A (zh) | 低压差线性稳压器及其调整电路 | |
WO2016154132A1 (en) | Bandgap voltage generation | |
CN102759702B (zh) | 用于检测芯片内工作电路的电压与频率关系的电路及方法 | |
JP5288813B2 (ja) | スタンドバイ消費電力を低減した記憶装置及びその動作方法 | |
CN104063004B (zh) | 恒流电源的自适应调整电路、方法及芯片 | |
CN105336373A (zh) | Efuse模块及其熔断电流的校准系统和校准方法 | |
CN105654990A (zh) | 电压调节电路及其输出调节电压生成方法、集成电路 | |
JP2006332850A (ja) | 半導体装置及びシステム | |
CN106959718A (zh) | 调节器 | |
CN102207984B (zh) | 芯片设计中使重用子模块电压环境一致化的方法、系统和设计结构 | |
CN113300693A (zh) | 一种近阈值单元电路延时模型 | |
CN109117528B (zh) | 基于bsim4模型的mos器件子电路温度模型及建模方法 | |
CN108319319B (zh) | 带有工艺和温度自动调整的ldo | |
JP2015027198A (ja) | 半導体集積回路および電源管理システム | |
US20120304140A1 (en) | Fully parameterizable representation of a higher level design entity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 518057 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16 Applicant after: Shenzhen Pango Microsystems Co., Ltd. Address before: 518057 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16 Applicant before: SHENZHEN PANGO MICROSYSTEMS CO., LTD. |
|
COR | Change of bibliographic data | ||
GR01 | Patent grant | ||
GR01 | Patent grant |