CN111443321A - 一种高速探针卡测试方法及测试系统 - Google Patents

Abstract

本发明提供了一种高速探针卡测试方法及测试系统，包括步骤：将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接；当测试信号对所述待测高速探针进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板，进行所述待测高速探针卡的测试。本发明提高测试的效率和准确性，并且避免直接连接传统探针卡内测试头中pitch在60um‑150um之间的探针，不易连接进行测试的问题。

Description

一种高速探针卡测试方法及测试系统

技术领域

本发明涉及探针卡测试技术领域，尤指一种高速探针卡测试方法及测试系统。

背景技术

探针卡是一种测试接口，主要对裸芯进行测试，通过连接测试机和芯片，通过传输信号对芯片参数进行测试。

探针卡上的高速探针属于微型探针，一般肉眼不可见，pitch一般在60um-150um之间，不便于测试；高速探针卡的电气性能的衡量也一直是业界难题。

发明内容

本发明的目的是提供一种高速探针卡测试方法及测试系统，可以有效评估高速探针卡高速性能，能有效降低调试成本，实现提升作业效率的效果。

本发明提供的技术方案如下：

本发明提供一种高速探针卡测试方法，包括步骤：

将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接。

当测试信号对所述待测高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板。

所述测试信号通过一个接口模块进入所述收发模块时，所述测试信号中交流信号从所述收发模块流出至另一个接口模块，并依次通过所述第一基板组件、高速探针、第二基板组件的信号输出端回到测试头的信号输出端，从而完成对所述待测高速探针卡的性能测试。

进一步，在所述的将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡之前还包括步骤：

确认满足载流能力、高速信号速率要求的高速探针类型以及高速探针的数量。

进一步，当测试信号对所述待测高速探针卡进行性能测试时，获取测试数据，对所述测试数据进行解嵌。

进一步，所述的将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡之前包括步骤：

根据pinmap确定所述母板、所述第一基板组件中的第一基板和所述第二基板组件中的第二基板的损耗，并计算出走线的长度；根据所述母板、所述第一基板和所述第二基板的损耗以及所述走线的长度，设计所述母板、所述第一基板和所述第二基板。

本发明提供一种高速探针卡测试系统，其特征在于，包括：

待测试高速探针卡，包括依次叠加的母板、第一基板组件、高速探针、第二基板组件；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接；测试头，与所述第二基板组件连接；测试设备，通过所述测试头与所述高速探针连接，用于对所述待测高速探针卡进行性能测试。

进一步，所述收发模块包括：

高频信号传输单元，与所述接口模块连接，用于传输测试信号中交流信号；

滤波单元，与所述高频信号传输单元连接，用于阻断传输测试信号中交流信号，并测量直流信号。

进一步，高频信号传输单元包括：

接收端，与第一接口模块连接，用于接收所述第一接口模块的信号；发送端，与第二接口模块连接，用于发送所述高频信号至所述第二接口模块；电容，连接所述接收端和所述发送端，用于传输所述高频信号。

进一步，所述第一基板组件包括：第一基板，位于靠近所述高速探针一侧；第一加厚板，焊接在所述第一基板上，位于靠近所述母板一侧；所述高速探针穿过所述第一基板、第一加厚板与所述母板连接。

进一步，所述第二基板组件包括：

第二基板，位于靠近所述高速探针一侧；第二加厚板，焊接在所述第二基板上，位于靠近所述测试头一侧；所述高速探针穿过所述第二基板、第二加厚板与所述测试头连接。

进一步，还包括：导板，贯穿开设有供所述高速探针穿过的安装孔，便于固定所述高速探针。

本发明提供的一种高速探针卡测试方法及测试系统，具有以下有益效果：

1)根据使用需求，将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；利用pitch基本在0.35-1.0mm的测试头与待测高速探针卡连接，测试高速探针卡的电器性能，避免直接连接传统探针卡内pitch在60um-150um之间的探针，不易连接进行测试的问题。

2)本发明中所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接。因为测试要求的不同，设置两种不同的通道进行测试，增加测试的途径。

3)本发明中，当测试信号对高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板。所述测试信号通过一个接口模块进入所述收发模块时，所述测试信号中交流信号从所述收发模块流出至另一个接口模块，并依次通过所述第一基板组件、高速探针、第二基板组件的信号输出端回到测试头的信号输出端，从而完成对高速探针卡的性能测试。由于增加了收发模块，多个信号可以进行同种测试，通过这种方式增加了测试的效率。

4)结合实际需要测试的芯片pin map，规划设计布局，优化过孔、焊盘等结构，计算走线的长度，设计基板、母板，根据载流能力和高速信号速率，确定测试头，并通过全链路仿真复核，确认设计的正确性，提高测试的精确度。

5)通过回炉焊的方式将基板与加厚板，加厚板与母板进行焊接，且通过解嵌的方式移除测试时所引入的结构及损耗，更进一步的提高了测试数据的准确性。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种高速探针卡测试方法的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是本发明一种高速探针卡测试方法的一个实施例的流程图；

图2是本发明一种高速探针卡测试方法的另一个实施例的流程图；

图3是本发明一种高速探针卡测试方法的另一个实施例的流程图；

图4是本发明一种高速探针卡测试方法的再一个实施例的流程图；

图5是本发明一种高速探针卡测试方法的再一个实施例的流程图；

图6是本发明一种高速探针卡测试方法的待测高速探针卡的结构示意图；

图7是本发明一种高速探针卡测试方法的高速探针的结构示意图；

图8是本发明一种高速探针卡测试方法的高速探针的结构示意图；

图9是本发明一种高速探针卡测试方法的高速探针的结构示意图；

图10是本发明基板和母板损耗测试表；

图11是本发明基板的结构示意图；

图12是本发明母板的结构示意图；

图13是本发明一种高速探针卡测试方法的仿真结果图；

图14是本发明待测高速探针卡结构示意图；

图15是本发明一种高速探针卡测试方法使用网分量测的示意图；

图16是本发明一种高速探针卡测试方法的使用测试头点测待测高速探针卡的示意图；

图17是本发明一种高速探针卡测试方法的数据图；

图18是本发明一种高速探针卡测试方法的解嵌后数据图之一；

图19是本发明一种高速探针卡测试方法的解嵌后数据图之二；

图20是本发明一种高速探针卡测试方法的解嵌后数据图之三；

图21是本发明一种高速探针卡测试系统的收发模块的结构示意图；

图22是本发明一种高速探针卡测试系统的收发模块的原理示意图；

图23是本发明一种高速探针卡测试系统的接口模块的结构示意图；

图24是本发明一种高速探针卡测试系统的五组接口模块的结构示意图；

图25是本发明一种高速探针卡测试系统的五组接口模块的收发模块的结构示意图；

图26是本发明一种高速探针卡测试系统的四组接口模块的结构示意图；

图27是本发明一种高速探针卡测试系统的四组接口模块的收发模块的结构示意图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

本发明的一个实施例，如图1、图6-27所示，一种高速探针卡测试方法，包括步骤：

S110将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡。

其中，所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接。

具体的，根据项目需求，确定即将要在高速探针卡上使用的探针类型，如图7所示，为常用的几款高速探针，图中长条形表示针，其他矩形是针的导板，用于固定针，导板上有很多空，针会装在孔内。决定待测高速探针卡内的高速探针的选型的主要因素是载流能力CCC以及高速信号速率要求。载流能力是项目要求，由于一个项目只会使用一种针(防止装错针)，先看大电源对电流的要求，如果电源电流100A，该电源用到100根针，则一根针至少需要满足1A电流。高速信号速率是项目要求，要确认信号对插入损耗和回波损耗的要求，选择插入损耗和回波损耗满足要求的针。

具体的，采用回炉焊工艺将将基板、加厚板、母板焊接一起，同时单独将基板和加厚板焊接一起，并将母板、第一加厚板、第一基板、测试头、第二基板和第二加厚板由上至下依次进行焊接组装，形成如图14所示的待测高速探针卡。

其中，基板和加厚板用于信号扇出，在仿真软件powerPCB中，贴片芯片管脚走线总是从元件层走线，必要的时候打孔进入内层信号层，这种从贴片管脚往其他方向引线的方式就叫做"扇出"。具体过程是将某个元器件引脚走出一小段线，再打一个过孔结束，这个过孔通常会连接到平面层，当然也可以是信号线。在旁路电容元器件上，通常是手动扇出，但是对于某些特殊封装(如BGA)，密度大，引脚众多时，使用自动扇出的优势就很明显了，不仅速度快，而且整齐。此处的基板和加厚板就是使用的自动扇出，提高了测试的效率。

S120当测试信号对所述待测高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板。

S130所述测试信号通过一个接口模块进入所述收发模块时，所述测试信号中交流信号从所述收发模块流出至另一个接口模块，并依次通过所述第一基板组件、高速探针、第二基板组件的信号输出端回到测试头的信号输出端，从而完成对所述待测高速探针卡的性能测试。

具体的，所述母板包括PCB电路板，将所述PCB电路板背面的信号走线连接至所述PCB电路板正面形成焊盘，以使测试端口排列成预定位置。

示例性的，如图14所示，将测试头与探针卡连接，测试待测高速探针卡的损耗。所述测试头为GGB高速探针，是一种PCB板级的探针，该探针用于点测高速探针卡，如图15所示，该高速探针pitch基本在0.35-1.0mm，而探针卡上的测试头针，属于微型探针，一般肉眼不可见，pitch一般在60um-150um之间。根据使用需求，将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡，利用pitch基本在0.35-1.0mm的高速探针与探针卡连接，测试探针卡的电器性能，避免直接连接传统探针卡内pitch在60um-150um之间的探针，不易连接进行测试的问题。

本发明的另一个实施例，如图2和图6-27所示，一种高速探针卡测试方法，包括步骤：

S210确认满足载流能力、高速信号速率要求的高速探针类型以及高速探针的数量。

具体的，载流能力是项目要求，由于一个项目只会使用一种针(防止装错针)，先看大电源对电流的要求，如果电源电流100A，该电源用到100根针，则一根针至少需要满足1A电流。高速信号速率是项目要求，要确认信号对插入损耗和回波损耗的要求，选择插入损耗和回波损耗满足要求的针。

S220根据pinmap确定所述母板、所述第一基板组件中的第一基板和所述第二基板组件中的第二基板的损耗，并计算出走线的长度。

具体的，结合实际需要测试的芯片pin map，设计测试方案使用的pin map，一般会直接复制芯片pin map,保证实际测试与高速探针卡实际链路一致。

Pinmap确定以后，需要规划设计布局，优化过孔、焊盘等结构，根据图10所示的损耗表，评估其损耗情况，根据信号对链路损耗的要求值减去除了走线以外其他结构的损耗值，从而得出走线的损耗值，根据走线单位损耗，计算走线的长度。

S230根据所述母板、所述第一基板和所述第二基板的损耗以及所述走线的长度，设计所述母板、所述第一基板和所述第二基板。具体的，确定所述母板、所述第一基板和所述第二基板的损耗以及所述走线的长度后，设计如图11所示的基板，设计如图12所示的母板，其中第一基板与第二基板结构相同。

S240将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡。

其中，所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接。

具体的，根据项目需求，确定高速探针的类型，即将要在高速探针卡上使用的探针类型，如图7所示，为常用的几款高速探针，图中长条形表示针，其他矩形是针的导板，用于固定针，导板上有很多空，针会装在孔内。决定测试头选型的主要因素是载流能力CCC以及高速信号速率要求。载流能力是项目要求，由于一个项目只会使用一种针(防止装错针)，先看大电源对电流的要求，如果电源电流100A，该电源用到100根针，则一根针至少需要满足1A电流。高速信号速率是项目要求，要确认信号对插入损耗和回波损耗的要求，选择插入损耗和回波损耗满足要求的针。

S250当测试信号对所述待测高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板。

S260所述测试信号通过一个接口模块进入所述收发模块时，所述测试信号中交流信号从所述收发模块流出至另一个接口模块，并依次通过所述第一基板组件、高速探针、第二基板组件的信号输出端回到测试头的信号输出端，从而完成对所述待测高速探针卡的性能测试。

示例性的，当第一接口模块的信号通过收发模块时，收发模块的接收端接收所述信号，当信号为高频信号时，从所述高频传输单元输出至第二接口模块；当所述信号为直流信号时，所述信号从滤波单元输出至所述第二接口模块。其中，所述滤波单元可以与所述高频信号传输单元连接，用于阻断传输测试信号中交流信号，并测量直流信号。

示例性的，还包括第一接口模块和第二接口模块进行直连，不需要连接所述收发模块。

本实施例中，结合实际需要测试的芯片pin map，规划设计布局，优化过孔、焊盘等结构，计算走线的长度，设计基板、母板，根据载流能力和高速信号速率，确定测试头，并通过全链路仿真复核，确认设计的正确性，提高测试的精确度。

本发明的再一个实施例，如图3、图4、图5和图6-27所示，一种高速探针卡测试方法，包括步骤：

S310设计母板、第一基板组件、高速探针、第二基板组件。

具体的，包括：

S410设计母板。

S420根据所述第一基板，设计第一加厚板。

具体的，第一加厚板与第一基板连接的一面的结构与第一基板相匹配。

S420根据所述第二基板，设计第二加厚板。

具体的，第二加厚板与第二基板连接的一面的结构与第二基板相匹配。

S430对所述母板、所述第一基板和所述第二基板进行仿真优化。

具体的，在完成母板、第一加厚板、第一基板、高速探针、第二基板和第二加厚板的设计后，通过全链路仿真复核，确认设计的正确性。

S320将所述母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡，具体包括步骤：

S510将所述第一基板与所述第一加厚板焊接。

优选的，通过回炉焊的方式将第一基板的其中一面与第一加厚板的其中一面焊接。

S520将所述第一加厚板与所述母板焊接。

优选的，通过回炉焊的方式将第一加厚板的另一面与母板的其中一面焊接。

S530将所述第二基板与所述第二加厚板焊接。

优选的，通过回炉焊的方式将第二基板的其中一面与第二加厚板的其中一面焊接。

具体的，采用回炉焊工艺将将基板、加厚板、母板焊接一起，同时单独将基板和加厚板焊接一起，并将母板、第一加厚板、第一基板、第二基板和第二加厚板由上至下依次进行焊接组装，形成如图14所示的待测高速探针卡。图6中的GGB HS Diff Prober是测试头，具体可以包括GGB高速探针，Substrate是基板，Interposer是加厚板，Probe head(Needle)待测高速探针卡内的高速探针(含针及锁附结构)，PCB为母板。

S330当测试信号对所述待测高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板。

S340所述测试信号通过一个接口模块进入所述收发模块时，所述测试信号中交流信号从所述收发模块流出至另一个接口模块，并依次通过所述第一基板组件、高速探针、第二基板组件的信号输出端回到测试头的信号输出端，从而完成对所述待测高速探针卡的性能测试。

S350当测试信号对高速探针卡进行性能测试时，获取测试数据，对所述测试数据进行解嵌。

具体的，测试时会引入的不必要的结构，这些结构会引入损耗，通过解嵌移除这些结构、损耗。

本实施例中，通过回炉焊的方式将基板与加厚板，加厚板与母板进行焊接，且通过解嵌的方式移除测试时所引入的结构及损耗，更进一步的提高了测试数据的准确性。

本发明的又一个实施例，一种高速探针卡测试方法，包括步骤：

S10设计加工基板、加厚板、pcb。

S20设计高速探针,并组装。

S30将基板、加厚板、母板焊接一起，同时单独将基板和加厚板焊接一起。

S40按照图示结构组装，依次将母板、基板、加固板、高速探针、基板组装起来。

S50最后完成测试和数据分析。

具体步骤如下：

S1确定用于测试的高速探针类型。

具体的，这一步主要是根据需求，确定需要使用的探针(needle)，即将要在高速探针卡上使用的探针。决定针选型的主要因素是载流能力CCC以及高速信号速率要求，最后确定针的。载流能力是项目要求，由于一个项目只会使用一种针(防止装错针)，先看大电源对电流的要求，如果电源电流100A，该电源用到100根针，则一根针至少需要满足1A电流。高速信号速率是项目要求，要确认信号对插入损耗和回波损耗的要求，选择插入损耗和回波损耗满足要求的针。

S2结合实际需要测试的芯片pin map，设计测试方案使用的pin map，一般会直接复制芯片pin map,保证实际测试与高速探针卡实际链路一致。下图为某一个项目的pinmap。

S3根据pin map确定基板和母板损耗情况，并推导出设需要的线长等信息。

具体的，Pin map确定以后，需要规划设计布局，优化过孔、焊盘等结构，并评估其损耗情况，根据信号对链路损耗的要求值减去除了走线以外其他结构的损耗值，从而得出走线的损耗值，根据走线单位损耗，计算走线的长度。该步骤结束以后，需要通过全链路仿真复核，确认设计的正确性。

S4设计基板。

S5设计母板。

优选的，利用layout设计基板和母板，将信号连接起来即可，这一部分是根据仿真确定合理尺寸或设计方案。

S6设计完成以后，需要仿真优化。

S7设计相应的结构件及组装件。

S8使用为GGB高速探针的测试头进行高速探针卡的测量。

具体的，此处的测试头的高速探针是PCB板级的探针，该探针用于点测探针卡，该探针pitch基本在0.35-1.0mm；而探针卡上的高速探针，属于微型探针，一般肉眼不可见，pitch一般在60um-150um之间。

S9量测完数据以后，需要进行数据解嵌。

具体的，测试时引入的不必要的结构，这些结构会引入损耗，解嵌就是移除这些结构的影响，包括损耗。

本发明的一个实施例，如图6-27，一种高速探针卡测试系统，包括：

待测试高速探针卡，包括依次叠加的母板、第一基板组件、高速探针、第二基板组件；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接；测试头，与所述第二基板组件连接；测试设备，通过所述测试头与所述高速探针卡连接，用于对高速探针进行性能测试。

具体的，所述收发模块还包括：高频信号传输单元，与所述接口模块连接，用于传输测试信号中交流信号；滤波单元，与所述高频信号传输单元连接，用于阻断传输测试信号中交流信号，并测量直流信号。

其中，所述高频信号传输单元包括：

接收端，用于接收所述接口模块的高频信号；发送端，用于发送所述高频信号至所述接口模块；电容，连接所述接收端和所述发送端，用于传输所述高频信号。

示例性的，当第一接口模块的信号通过收发模块时，收发模块的接收端接收所述信号，当信号为高频信号时，从所述高频传输单元输出至第二接口模块；当所述信号为直流信号时，所述信号从滤波单元输出至所述第二接口模块。其中，所述滤波单元可以与所述高频信号传输单元连接，用于阻断传输测试信号中交流信号，并测量直流信号。

示例性的，还包括第一接口模块和第二接口模块进行直连，不需要连接所述收发模块。

具体的，所述第一基板组件包括：

第一基板，位于靠近所述高速探针一侧；第一加厚板，焊接在所述第一基板上，位于靠近所述母板一侧；所述高速探针穿过所述第一基板、第一加厚板与所述母板连接。

具体的，所述第二基板组件包括：

第二基板，位于靠近所述高速探针一侧；第二加厚板，焊接在所述第二基板上，位于靠近所述测试头一侧；所述高速探针穿过所述第二基板、第二加厚板与所述测试头连接。

示例性的，如图23-27所示，表示了器件的连接关系(net pins)，其中器件中需要接地管脚连接在一起进行短路GND，其中包括pin的名称，例如BGA.A1，表示器件BGA的A1管脚；信号部分中，信号名称为P07_P70_R_S1_N的net pins是BGA.AF3 DIE11.AM3，包含两个管脚，分别是BGA.AF3和DIE11.AM3，表示这两个管脚相连，即BGA的AF3管脚和DIE11的AM3管脚相连。其中，每一个接口模块对应一个收发模块，接口模块可以包括三组、四组、五组等。

具体的还包括：导板，贯穿开设有供所述高速探针穿过的安装孔，便于固定所述高速探针。

具体的，还包括：

仿真优化模块，与所述待测高速探针卡连接，用于对所述母板、所述第一基板和所述第二基板进行仿真优化。

解嵌模块，与所述测试设备连接，用于对所述测试数据进行解嵌。

本发明有益效果是解决了探针卡电器性能测试的难题，提高了测试数据的准确性。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种高速探针卡测试方法，其特征在于，包括步骤：

将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡；所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接；

当测试信号对所述待测高速探针卡进行性能测试时，所述测试信号通过测试头的信号输入端依次通过所述第二基板组件、高速探针、第一基板组件的信号输入端进入所述母板；

所述测试信号通过一个接口模块进入所述收发模块时，所述测试信号中交流信号从所述收发模块流出至另一个接口模块，并依次通过所述第一基板组件、高速探针、第二基板组件的信号输出端回到测试头的信号输出端，从而完成对所述待测高速探针卡的性能测试。

2.根据权利要求1所述的一种高速探针卡测试方法，其特征在于，在所述的将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡之前还包括步骤：

确认满足载流能力、高速信号速率要求的高速探针类型以及高速探针的数量。

3.根据权利要求1所述的一种高速探针卡测试方法，其特征在于，还包括步骤：

当测试信号对所述待测高速探针卡进行性能测试时，获取测试数据，对所述测试数据进行解嵌。

4.根据权利要求1～3中任一项所述的一种高速探针卡测试方法，其特征在于，所述的将母板、第一基板组件、高速探针、第二基板组件依次进行叠加组装形成待测高速探针卡之前包括步骤：

根据pinmap确定所述母板、所述第一基板组件中的第一基板和所述第二基板组件中的第二基板的损耗，并计算出走线的长度；

根据所述母板、所述第一基板和所述第二基板的损耗以及所述走线的长度，设计所述母板、所述第一基板和所述第二基板。

5.一种高速探针卡测试系统，其特征在于，包括：

待测试高速探针卡，包括依次叠加的母板、第一基板组件、高速探针、第二基板组件；

所述母板上至少设置有一个测试单元，每个测试单元至少包括两个接口模块和收发模块，所述接口模块之间直接连接或通过收发模块连接；

测试头，与所述第二基板组件连接；

测试设备，通过所述测试头与所述待测高速探针卡连接，用于对所述待测高速探针卡进行性能测试。

6.根据权利要求5所述的一种高速探针卡测试系统，其特征在于，所述收发模块包括：

高频信号传输单元，与所述接口模块连接，用于传输测试信号中交流信号；

滤波单元，与所述高频信号传输单元连接，用于阻断传输测试信号中交流信号，并测量直流信号。

7.根据权利要求6所述的一种高速探针卡测试系统，其特征在于，所述高频信号传输单元包括：

接收端，与第一接口模块连接，用于接收所述第一接口模块的信号；

发送端，与第二接口模块连接，用于发送所述高频信号至所述第二接口模块；

电容，连接所述接收端和所述发送端，用于传输所述高频信号。

8.根据权利要求5所述的一种高速探针卡测试系统，其特征在于，所述第一基板组件包括：

第一基板，位于靠近所述高速探针一侧，

第一加厚板，焊接在所述第一基板上，位于靠近所述母板一侧；所述高速探针穿过所述第一基板、第一加厚板与所述母板连接。

9.根据权利要求5所述的一种高速探针卡测试系统，其特征在于，所述第二基板组件包括：

第二基板，位于靠近所述高速探针一侧，

第二加厚板，焊接在所述第二基板上，位于靠近所述测试头一侧；所述高速探针穿过所述第二基板、第二加厚板与所述测试头连接。

10.根据权利要求5～9中任一项所述的一种高速探针卡测试系统，其特征在于，还包括：

导板，贯穿开设有供所述高速探针穿过的安装孔，便于固定所述高速探针。

Images