CN111384003A - 电子元件封装结构及其制造方法 - Google Patents

电子元件封装结构及其制造方法 Download PDF

Info

Publication number
CN111384003A
CN111384003A CN201910163010.XA CN201910163010A CN111384003A CN 111384003 A CN111384003 A CN 111384003A CN 201910163010 A CN201910163010 A CN 201910163010A CN 111384003 A CN111384003 A CN 111384003A
Authority
CN
China
Prior art keywords
layer
young
modulus
electronic
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910163010.XA
Other languages
English (en)
Inventor
庄瑞彰
杨镇在
郑惟元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN111384003A publication Critical patent/CN111384003A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本揭露公开一种电子元件封装结构及其制造方法。电子元件封装结构包含第一电子元件层、第二电子元件层以及设置于第一电子元件层与第二电子元件层之间的填充层，其中第二电子元件层的杨氏系数小于或等于第一电子元件层的杨氏系数，且填充层的杨氏系数小于第二电子元件层的杨氏系数，第一电子元件层与填充层的杨氏系数比值为10～1900，第二电子元件层与填充层的杨氏系数比值为7.6～1300。

Description

电子元件封装结构及其制造方法
技术领域
本揭露涉及一种电子元件封装结构及其制备方法，且特别是涉及一种具有多个中性面的电子元件封装结构及其制备方法。
背景技术
随着电子商品的蓬勃发展，固定、刚硬的产品已经无法符合消费市场的需求。举例来说，用于穿戴式装置的电子装置为提高穿戴时的舒适感，需要使电子装置与穿戴处的线条匹配，而使得电子装置配戴在人体身上时处于弯曲的状态。但电子装置处于弯曲状态下时，电子装置内的构件由于承受应力而容易发生脱层或开裂(crack)等问题。
一般而言，当电子装置承受应力时，在压应力区与张应力区间存在应力平衡的中性轴。以整个装置来看时压应力区与张应力区的交界将构成中性面。为了解决应力的分布问题，一般是将电子结构中较脆弱处放置于应力中性面区域。然而，传统的电子装置中仅具有一个中性面，电子装置中的大部分构件还是容易受到应力影响。据此，如何解决现有的应力分布、电子装置耐挠曲性不佳的问题为目前所欲研究的主题。
发明内容
本揭露的一实施例提供一种电子元件封装结构，其中通过调整电子元件封装结构中的不同构件的杨氏系数及厚度而使电子元件封装结构处于弯曲状态时不会发生脱层或开裂。
本揭露的一实施例提供一种电子元件封装结构，包括第一电子元件层与第二电子元件层以及设置于所述第一电子元件层与所述第二电子元件层之间的填充层。所述第二电子元件层的杨氏系数小于或等于所述第一电子元件层的杨氏系数，且所述填充层的杨氏系数小于所述第二电子元件层的杨氏系数，所述第一电子元件层与所述填充层的杨氏系数比值为10～1900，所述第二电子元件层与所述填充层的杨氏系数比值为7.6～1300。
本揭露的另一实施例提供一种电子元件封装结构，包括电子元件层、功能结构以及设置于所述电子元件层与所述功能结构之间的填充层。所述功能结构的杨氏系数小于或等于所述电子元件层的杨氏系数，且所述填充层的杨氏系数小于所述功能结构的杨氏系数，所述填充层与所述电子元件层的厚度比值为0.6～10，所述填充层与所述功能结构的厚度比值为1.2～50。
本揭露的再另一实施例提供一种制造电子元件封装结构的方法，包括形成第一电子元件层具有第一厚度与第一杨氏系数；形成第二电子元件层具有第二厚度与第二杨氏系数；形成填充层于所述第一电子元件层与第二电子元件层之间，其中根据所述第一电子元件层的所述第一杨氏系数以及根据所述第二电子元件层的所述第二杨氏系数调整所述填充层具有第三杨氏系数，所述第三杨氏系数小于所述第一杨氏系数且小于所述第二杨氏系数；以及根据所述第一电子元件层的所述第一厚度以及根据所述第二电子元件层的所述第二厚度调整所述填充层具有第三厚度。
为让本揭露能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1为本揭露实施例的电子元件封装结构的剖面示意图；
图2为本揭露另一实施例的电子元件封装结构的剖面示意图；
图3A及图3B为本揭露的实施例的电子元件封装结构的芯片的配置的示意图；
图4A及图4B为本揭露另一实施例的电子元件封装结构的剖面示意图；
图5A至图5C为本揭露的其他实施例的电子元件封装结构的俯视示意图；
图6为沿图5A所示的电子元件封装结构中的剖线A-A’的剖面示意图；
图7为具有多个中性面的电子元件封装结构在不同厚度处的应力变化量的示意图；
图8A为具有单一中性面的电子元件封装结构在不同厚度处的应力变化量的示意图；
图8B为具有多个中性面的电子元件封装结构在不同厚度处的应力变化量的示意图。
符号说明
100、100A、100B、200、200’：电子元件封装结构
16A、16B、16C、16D、216：芯片
110：第一电子元件层
114：第一重分布层结构
116：第一芯片
118：第一信号连接结构
120：第二电子元件层
124：第二重分布层结构
126：第二芯片
128：第二信号连接结构
130、230：填充层
132：导电通孔
210：电子元件层
214：重分布层结构
218：信号连接结构
112、122、212：模封材料
140、240：功能结构
250：薄膜晶体管层
A-A’：剖线
具体实施方式
以下将配合所附的附图详细说明本揭露的实施例，然而应注意的是，这些附图均为简化的示意图，仅以示意方法来说明本揭露的基本架构或实施方法，故仅显示与本案有关的元件与组合关系，图中所显示的元件并非以实际实施的数目、形状、尺寸做等比例绘制，某些尺寸比例与其他相关尺寸比例或已夸张或是简化处理，以提供更清楚的描述。
图1为说明根据本揭露实施例的电子元件封装结构的剖面示意图。
参照图1，根据本揭露的实施例的电子元件封装结构100包括第一电子元件层110、第二电子元件层120以及填充层130。填充层130设置于第一电子元件层110与第二电子元件层120之间。填充层130中可设置有导电通孔132。第一电子元件层110包括第一芯片116、第一重分布层结构114以及设置于第一芯片116与第一重分布层结构114之间的第一信号连接结构118。第一重分布层结构114位于第一芯片116与填充层130之间。第二电子元件层120包括第二芯片126、第二重分布层结构124以及设置于第二芯片126与第二重分布层结构124之间的第二信号连接结构128。第二重分布层结构124位于第二芯片126与填充层130之间。第二元件层120可还包括功能结构140使得第二芯片126位于功能结构140与第二重分布层结构124之间。
根据本揭露实施例，第一电子元件层110的厚度可介于50～300微米之间，例如100微米、150微米、200微米或250微米。第二电子元件层120的厚度可介于10～300微米之间，例如50微米、100微米、150微米、200微米或250微米。第一电子元件层110的厚度可与第二电子元件层120的厚度相同。或者，第一电子元件层110的厚度可与第二电子元件层120的厚度不同。填充层130的厚度可介于200～500微米之间，例如250微米、300微米、350微米、400微米或450微米。
根据本揭露实施例，填充层130的厚度与第一电子元件层110的厚度的比值可介于0.1～10之间。较佳地，填充层130的厚度与第一电子元件层110的厚度的比值可为0.6～10。填充层130的厚度与第二电子元件层120的厚度的比值可介于0.1～50之间。较佳地，填充层130的厚度与第二电子元件层120的厚度的比值可为1.2～50。
当第一电子元件层110的厚度、第二电子元件层120的厚度以及填充层130的厚度在上述比值范围内时，可使电子元件封装结构在处于弯曲状态时具有多个中性面而避免发生脱层或开裂。
根据本揭露实施例，第一电子元件层110的杨氏系数可介于130～180GPa之间。第二电子元件层120的杨氏系数可介于115～130GPa之间。填充层130的杨氏系数可介于0.1～5GPa之间，例如0.2GPa、0.5GPa、1GPa、2GPa、3GPa、4GPa或5GPa。
根据本揭露实施例，第一电子元件层110的杨氏系数与填充层130的杨氏系数的比值可介于10～1900之间，较佳地，第一电子元件层110的杨氏系数与填充层130的杨氏系数的比值可介于26～1800之间。第二电子元件层120的杨氏系数与填充层130的杨氏系数的比值可介于7.6～1300之间，较佳地，第二电子元件层120的杨氏系数与填充层130的杨氏系数的比值可介于23～1300之间。
通过将第一电子元件层110、第二电子元件层120以及填充层130的厚度及杨氏系数控制在上述范围内，根据本揭露的实施例的电子元件封装结构100可具有位于第一电子元件层110中的第一中性面、位于第二电子元件层120中的第二中性面以及位于填充层130中的第三中性面。其中，根据本揭露实施例，第一中性面较佳位于第一芯片116与填充层130之间，更佳位于第一芯片116与第一重分布层结构114之间。根据本揭露实施例，第二中性面较佳位于第二芯片126与填充层130之间，更佳位于第二芯片126与第二重分布层结构124之间。换句话说，根据本揭露实施例的电子元件封装结构100，其多个中性面中至少有两个中性面是位于电子元件连接处或连接界面处。亦即根据本揭露实施例的电子元件封装结构100的第一中性面及第二中性面可位于电子元件连接处或连接界面处。如此一来，可减少电子元件封装结构处于弯曲状态时彼此连接处的所承受的应力，也就是降低电子元件封装结构弯曲时的应力变化量，使得电子元件封装结构可更耐挠曲。
一般来说，电子装置中最容易受到应力影响的位置为安装芯片的连接结构(例如芯片与重分布层结构连结的铜柱)处。因此当中性面位于连接结构时，可改善连接结构受应力影响而发生断裂的情况。也就是说，具有多个中性面的封装结构可改善封装结构的耐挠曲性。
图7显示具有多个中性面的电子元件封装结构在不同厚度位置的应力变化量。其中所述电子元件封装结构的第一及第二电子元件层的杨氏系数值为131GPa，填充层的杨氏系数值为3GPa。第一及第二电子元件层及填充层的杨氏系数值仅为示例，本揭露不以此为限。举例而言，填充层的杨氏系数值可为小于或等于5GPa。图7中横轴所示位置为0处对应于电子元件封装结构的顶表面且位置以厚度方向向底表面延伸，应力变化量为0处即为中性面所在处。图7中左边的虚线表示第一电子元件层110与填充层130的界面处，右边的虚线表示填充层130与第二电子元件层120的界面处。也就是说，横轴所示位置为0～250微米处对应于第一电子元件层110的位置(即第一电子元件层110的厚度是250微米)，位置为250～550微米处对应于填充层130的位置(即填充层的厚度是300微米)，位置为550～800微米处对应于第二电子元件层120的位置(即第二电子元件层120的厚度是250微米)。
图7中的具有黑色网点的长方格对应于电子元件封装结构中的连接结构的位置。在图7中，可观察到在长方格处各具有一个中性面。当电子元件封装结构处于弯曲状态时，连接结构约承受-0.8％～0.8％的应变量，视连接结构的厚度而定。也就是说，相较于平均应力变化量为1％～1.5％的仅具单一中性面的电子元件封装结构，根据本揭露的实施例的具有多个中性面的电子元件封装结构的连接结构处的平均应力变化量大幅下降。因此，根据本揭露的电子元件封装结构的耐挠曲性可得到提升而增加电子元件封装结构的寿命。
以下说明根据本揭露的电子元件封装结构100的各个组件。
第一芯片116与第二芯片126可为半导体芯片(例如应用处理器芯片)、堆叠式存储器模块、无线区域网(WLAN)/蓝牙模块等，但不限于此。第一芯片116与第二芯片126的材料可以包括硅、碳化硅、氮化镓等，但本揭露的实施例并不限于此。第一芯片116面向第一重分布层结构114的表面上可具有第一信号连接结构118，其作为连接垫，所述连接垫可包括例如接脚、焊球、铜柱等结构，第一芯片116通过第一信号连接结构118电连接至第一重分布层结构114。类似地，第二芯片126面向第二重分布层结构124的表面上可具有第二信号连接结构128，其作为连接垫，所述连接垫可包括例如接脚、焊球、铜柱等结构，第二芯片126通过第二信号连接结构128电连接至第二重分布层结构124。
在图1所绘示的电子元件封装结构中包含二个第一芯片116以及二个第二芯片126，且第一芯片116与第二芯片126相对于填充层130对称地配置。在替换的实施例中，第一芯片116与第二芯片126的数量可不相同并且可不对称地配置，如图2的电子元件封装结构100A所示。图2为说明根据本揭露另一实施例的电子元件封装结构的剖面示意图，在此实施例中，第一芯片116与第二芯片126的数量不相同并且不对称地配置。也就是说，上述实施例的第一芯片116及第二芯片126的数量及配置方式仅为示例，可以依据设计需求调整第一芯片116及第二芯片126的数量及配置。
当配置多个第一芯片116时，多个第一芯片116可彼此不同。在其他的实施例中，多个第一芯片116也可彼此相同。当配置多个第二芯片126时，多个第二芯片126可彼此不同。在其他的实施例中，多个第二芯片126也可彼此相同。
请参考图3A及图3B，图3A及图3B为说明根据本揭露的实施例的电子元件封装结构的芯片的配置的示意图。举例来说，第一芯片116可如图3A所示包括4个不同的芯片16A、芯片16B、芯片16C及芯片16D，第二芯片126可如图3B所示包括4个相同的芯片16A、芯片16B、芯片16C及芯片16D。
第一芯片116及第二芯片126外可分别包覆模封材料112及模封材料122。模封材料112及模封材料122例如包括环氧树脂或其他适当的模封材料。
第一重分布层结构114及第二重分布层结构124中的每一者包括介电材料层以及介电材料层中的重分布线路。在一些实施例中，第一重分布层结构114及第二重分布层结构124中的每一者的介电材料层以及重分布线路的数量可多于或少于图1所绘示的数量。介电材料层与重分布线路的数量可依据实际需求而调整。第一重分布层结构114及第二重分布层结构124中的每一者的介电材料层的材料包括聚合物(polymer)、聚酰亚胺(polymide)、苯环丁烷(benzocyclobutene，BCB)、聚苯并恶唑(polybenzooxazole，PBO)或其他适合的介电材料。第一重分布层结构114与第二重分布层结构124可以使用相同或是不同的材料。第一重分布层结构114及第二重分布层结构124的重分布线路的材料包括铝、钛、铜、镍、钨及/或其合金，但不限于上述材料。
填充层330的材料例如为聚二甲基硅氧烷、硅胶、环氧树脂或压克力树脂。必要时，填充层330中可具有将第一电子元件层110与及第二电子元件层120电连接的导电通孔132。
功能结构140除了提供额外电性功能之外还可提供加强电子元件封装结构防震与防止冲击的功能。功能结构140可以包括额外功能元件，例如无源元件或散热元件等。功能结构140可以是复合层，其可包含软质材料与硬质材料的叠层或复合层。软质材料可例如为橡胶、丁二烯丙烯腈、硅胶等。硬质材料可例如为金属、不锈钢、铜箔等。功能结构140也可为图案化的复合层。功能结构140可帮助改善整体结构的硬度与结构强度。
图4A为根据本揭露另一实施例的电子元件封装结构200的剖面示意图。
参照图4A，根据本揭露的实施例的电子元件封装结构200包括电子元件层210、填充层230以及功能结构240。填充层230配置于电子元件层210与功能结构240之间。电子元件层210包括芯片216、重分布层结构214以及配置于芯片216与重分布层结构214之间的信号连接结构218。重分布层结构214位于芯片216与填充层230之间。
功能结构240的杨氏系数小于或等于电子元件层210的杨氏系数，且填充层230的杨氏系数小于功能结构240的杨氏系数，填充层230与电子元件层210的厚度比值为0.6～10，填充层230与功能结构240的厚度比值为1.2～50。
通过将电子元件层210、功能结构240以及填充层230的厚度(厚度比例及材料搭配)及各层的杨氏系数控制在上述范围内，根据本揭露的另一实施例的电子元件封装结构200可具有位于电子元件层210中的第一中性面、位于功能结构240中的第二中性面以及位于填充层230中的第三中性面。其中，第一中性面邻近于电子元件层210中的重分布层结构214与填充层230的界面，第二中性面邻近于功能结构240与填充层230的界面。
以下说明电子元件封装结构200的各个组件。
电子元件层210至少可包括芯片216、重分布层结构214以及模封材料212。其中芯片216、重分布层结构214以及模封材料212的详细描述分别与上述第一芯片116、第一重分布层结构114及模封材料112的描述重复，在此不再赘述。
填充层230的详细描述与上述填充层130的描述重复，在此不再赘述。
功能结构240除了提供额外电性功能之外还可提供加强电子元件封装结构防震与防止冲击的功能。功能结构240可以包括额外功能元件，例如无源元件或散热元件等。功能结构240可以是复合层，其可包含软质材料与硬质材料的叠层或复合层。软质材料可例如为橡胶、丁二烯丙烯腈、硅胶等。硬质材料可例如为金属、不锈钢、铜箔等。功能结构240也可为图案化的复合层。功能结构240可帮助改善整体结构的硬度与结构强度。功能结构240的杨氏系数可介于115～130GPa之间。功能结构240的厚度可介于10～300微米之间，例如50微米、100微米、150微米、200微米或250微米。
图4B为根据本揭露另一实施例的电子元件封装结构200’的剖面示意图。
根据本揭露另一实施例的电子元件封装结构200’与上述的电子元件封装结构200的结构类似，不同之处在于电子元件封装结构200’还包括配置于填充层230与重分布层结构214之间的薄膜晶体管层250。电子元件封装结构200’可例如为应用于微发光二极管(Micro LED)或次毫米发光二极管(Mini LED)的电子元件封装结构。在这种情况下，芯片216可为发光二极管(LED)芯片。必要时，电子元件封装结构200’可省略重分布层结构214。
在电子元件封装结构200’中，功能结构240的整体杨氏系数小于或等于电子元件层210与薄膜晶体管层250的整体杨氏系数，且填充层230的杨氏系数小于功能结构240的整体杨氏系数，填充层230的厚度相较于电子元件层210与薄膜晶体管层250的总厚度比值为0.6～10，填充层230与功能结构240的厚度比值为1.2～50。
通过将电子元件层210、薄膜晶体管层250、功能结构240以及填充层230的厚度(厚度比例及材料搭配)及各层的杨氏系数控制在上述范围内，根据本揭露的另一实施例的电子元件封装结构200’可具有三个中性面，即位于电子元件层210中的第一中性面、位于功能结构240中的第二中性面以及位于填充层230中的第三中性面。其中，第一中性面邻近于电子元件层210中的重分布层结构214与填充层230的界面，第二中性面邻近于功能结构240与填充层230的界面。
图5A至图5C是根据本揭露另一实施例电子元件封装结构的俯视图。图6为沿图5A所示的电子元件封装结构中的剖线A-A’的剖面示意图。
在此实施例中，可在芯片的外围以不同形式配置具有不同杨氏系数的材料以避免电子元件封装结构发生脱层或开裂。
参照图5A至图6，根据本揭露的实施例的电子元件封装结构100B包括第一电子元件层110、第二电子元件层120以及填充层130。第一电子元件层110与第二电子元件层120以并列方式设置。填充层130设置于第一电子元件层110与第二电子元件层120之间。第一电子元件层110包括芯片16A及16B以及模封材料112。第二电子元件层120包括芯片16C及芯片16D以及模封材料122。
第二电子元件层120的杨氏系数小于或等于第一电子元件层110的杨氏系数，且填充层130的杨氏系数小于第二电子元件层120的杨氏系数，第一电子元件层110与填充层130的杨氏系数比值为10～1900，第二电子元件层120与填充层130的杨氏系数比值为7.6～1300。此外，填充层130的杨氏系数小于模封材料112及模封材料122的杨氏系数且模封材料112及122的杨氏系数小于芯片16A-16D的杨氏系数。
填充层130除了配置于第一电子元件层110与第二电子元件层120之间外，必要时，填充层130还可以多种形式配置于模封材料112及122中。举例来说，参照图5A，填充层130还可配置在芯片16A-16D之间。参照图5B，填充层130还可设置在芯片16A-16D的两侧。参照图5C，填充层130可设置在芯片16A-16D之间并环绕芯片16A-16D。填充层130可例如为聚二甲基硅氧烷、硅胶、环氧树脂或压克力树脂。填充层130的杨氏系数为5GPa或5GPa以下。
填充层130可有助于在电子元件封装结构中产生在与电子元件封装结构的层状结构垂直的方向上的中性面，而降低封装结构内的应力。
根据本揭露的制造电子元件封装结构的方法包括形成第一电子元件层、形成第二电子元件层以及在第一电子元件层与第二电子元件层之间形成填充层。第一电子元件层具有第一杨氏系数及第一厚度。第二电子元件层具有第二杨氏系数及第二厚度。填充层具有第三杨氏系数及第三厚度。第三杨氏系数取决于第一杨氏系数及第二杨氏系数使得第一杨氏系数与第三杨氏系数比值为10～1900，且第二杨氏系数与第三杨氏系数比值为7.6～1300。同时，第三杨氏系数小于第一杨氏系数且小于第二杨氏系数。第三厚度取决于第一厚度及第二厚度使得第三厚度与第一厚度的比值为0.6～10，且第三厚度与第二厚度的比值为1.2～50。
根据本揭露的制造方法所制造的电子元件封装结构可具有三个分别位于第一电子元件层中、第二电子元件层中以及填充层中的中性面。如上所述，当电子元件封装结构中具有三个中性面时，可降低电子元件封装结构中的连接结构的应力变化量以及封装结构内的应力。因此，当电子元件封装结构处于弯曲状态时可降低脱层或开裂的发生。
实例
提供以下实例说明如何通过调整组件的杨氏系数及厚度制造根据本揭露的电子元件封装结构。
实例1不同杨氏系数值
在实例1中，使用如图1所示的电子元件封装结构，并将第一电子元件层及第二电子元件层的厚度设为300微米，以及将填充层的厚度设为30微米。实际实验中可通过改变各层的材料而使其具有不同的杨氏系数值。而在模拟测试实验中，根据下表1中所列的数据，设定第一电子元件层、第二电子元件层以及填充层的杨氏系数值，以观察电子元件封装结构样品1A-1C处于弯曲状态下的中性面数量与位置。
表1：
1A 1B 1C
第一电子元件层 131GPa 131GPa 131GPa
填充层 0.2GPa 2GPa 20GPa
第二电子元件层 131GPa 131GPa 131GPa
中性面数量 3 3 1
根据计算机模拟的结果，当第一电子元件层的杨氏系数与填充层的杨氏系数的比值大于65且第二电子元件层的杨氏系数与填充层的杨氏系数的比值也大于65时，电子元件封装结构样品结构处于弯曲状时会产生3个中性面。
图8A显示实例1中样品1C的电子元件封装结构在不同厚度位置的应力变化量；图8B显示实例1中样品1B的电子元件封装结构在不同厚度位置的应力变化量。图8A及图8B中的左边的虚线表示第一电子元件层与填充层的界面处，右边的虚线表示填充层与第二电子元件层的界面处。图8A显示实例1C的电子元件封装结构仅在对应填充层的位置具有单一中性面，且两个连接结构的平均应力变化量分别为1.35％及-1.33％。图8B显示实例1B的电子元件封装结构具有3个中性面，分别位在对应第一电子元件层、填充层及第二电子元件层的位置，且两个连接结构的平均应力变化量分别为-1.07％及1.20％。比较实例1B与实例1C的两个连接结构处的应力变化量总和，可观察到相较于仅具单一中性面的实例1中样品1C的电子封装结构，具有三个中性面的实例1中样品1B的电子封装结构的连接结构处的平均应力变化量下降14～15％。
此外，在图8A中，最高应力变化量约为6％。而在图8B中，最高应力变化量为4％。也就是说，具有多个中性面的实例1中样品1B的电子封装结构可降低封装结构内的应力。
实例2改变厚度
在实例2中，使用如图1所示的电子元件封装结构，并将第一电子元件层及第二电子元件层的杨氏系数调整为131GPa，以及将填充层的杨氏系数调整为3GPa。根据下表2中所列的数据，调整第一电子元件层、第二电子元件层以及填充层的厚度，观察不同电子元件封装结构样品处于弯曲状态下的中性面数量。
表2：
2A 2B
第一电子元件层 250微米 250微米
填充层 300微米 300微米
第二电子元件层 250微米 200微米
中性面数量 3 3
根据计算机模拟的结果，当填充层的厚度与第一电子元件层的厚度的比值为1.2且填充层的厚度与第二电子元件层的厚度的比值介于1.2～1.5时，电子元件封装结构样品2A及2B处于弯曲状时会产生3个中性面。
综上所述，本揭露的电子元件封装结构，通过调整各组件的厚度以及杨氏系数，使得多个中性面可产生，当电子元件封装结构处于弯曲状态时，中性面大致上可以落在容易受到弯曲应力而损坏的构件或膜层附近。如此一来，使用本揭露实施例的电子元件封装结构的可挠性电子装置不容易因为使用过程重复的弯曲而损坏，由此延长使用寿命。
虽然结合以上实施例公开了本揭露，然而其并非用以限定本揭露，任何所属技术领域中具有通常知识者，在不脱离本揭露的精神和范围内，可作些许的更动与润饰，故本揭露的保护范围应当以附上的权利要求所界定的为准。

Claims (19)

1.一种电子元件封装结构，其特征在于，包括：
第一电子元件层与第二电子元件层；以及
填充层，设置于所述第一电子元件层与所述第二电子元件层之间，
其中所述第二电子元件层的杨氏系数小于或等于所述第一电子元件层的杨氏系数，且所述填充层的杨氏系数小于所述第二电子元件层的杨氏系数，所述第一电子元件层与所述填充层的杨氏系数比值为10～1900，所述第二电子元件层与所述填充层的杨氏系数比值为7.6～1300。
2.如权利要求1所述的电子元件封装结构，其中所述第一电子元件层与所述第二电子元件层分别包括至少一电子元件以及模封所述至少一电子元件的模封材料，其中所述填充层的杨氏系数小于所述模封材料的杨氏系数且所述模封材料的杨氏系数小于所述至少一电子元件的杨氏系数。
3.如权利要求2所述的电子元件封装结构，其中所述第一电子元件层与所述第二电子元件层以并列方式设置，且所述填充层还设置于所述至少一电子元件之间、所述至少一电子元件的两侧或环绕所述至少一电子元件。
4.如权利要求1所述的电子元件封装结构，其中所述填充层包括聚二甲基硅氧烷、硅胶、环氧树脂或压克力树脂。
5.如权利要求1所述的电子元件封装结构，其中所述第一电子元件层与所述第二电子元件层以堆叠方式设置，且所述填充层与所述第一电子元件层的厚度比值为0.1～10，所述填充层与所述第二电子元件层的厚度比值为0.1～50。
6.如权利要求1所述的电子元件封装结构，其中所述第一电子元件层与所述第二电子元件层的厚度相同且所述填充层的杨氏系数为5GPa或5GPa以下。
7.如权利要求1所述的电子元件封装结构，其中所述填充层中具有通孔，所述第一电子元件层与所述第二电子元件层经由所述通孔电连接。
8.如权利要求1所述的电子元件封装结构，其中所述第一电子元件层至少包括第一芯片与第一重分布层结构，其中所述第一重分布层结构设置于所述第一芯片与所述填充层之间，且
所述电子元件封装结构至少具有第一中性面与第二中性面，其中所述第一中性面位于所述第一电子元件层中，所述第一中性面邻近于所述第一重分布层结构与所述填充层的界面。
9.如权利要求8所述的电子元件封装结构，其中所述第二电子元件层至少包括第二芯片与第二重分布层结构，其中所述第二重分布层结构设置于所述第二芯片与所述填充层之间，
其中所述第二中性面位于所述第二电子元件层中，所述第二中性面邻近于所述第二重分布层结构与所述填充层的界面。
10.如权利要求9所述的电子元件封装结构，其中所述第二电子元件层还包括功能结构。
11.如权利要求1所述的电子元件封装结构，其中所述电子元件封装结构至少具有第一、第二与第三中性面，其中所述第一中性面位于所述第一电子元件层中，所述第二中性面位于所述第二电子元件层中，所述第三中性面位于所述填充层中。
12.一种电子元件封装结构，其特征在于，包括：
电子元件层与功能结构；以及
填充层，设置于所述电子元件层与所述功能结构之间，
其中所述功能结构的杨氏系数小于或等于所述电子元件层的杨氏系数，且所述填充层的杨氏系数小于所述功能结构的杨氏系数，所述填充层与所述电子元件层的厚度比值为0.6～10，所述填充层与所述功能结构的厚度比值为1.2～50。
13.如权利要求12所述的电子元件封装结构，其中所述电子元件层与所述填充层的杨氏系数比值为26～1800，所述功能结构与所述填充层的杨氏系数比值为23～1300。
14.如权利要求12所述的电子元件封装结构，其中所述电子元件层至少包括芯片与重分布层结构，所述重分布层结构设置于所述芯片与所述填充层之间，
所述电子元件封装结构至少具有第一中性面与第二中性面，其中所述第一中性面位于所述电子元件层中，且所述第一中性面邻近于所述重分布层结构与所述填充层的界面，且
所述第二中性面位于所述功能结构中，且所述第二中性面邻近于所述功能结构与所述填充层的界面。
15.如权利要求12所述的电子元件封装结构，其中所述电子元件封装结构至少具有第一中性面、第二中性面与第三中性面，其中所述第一中性面位于所述电子元件层中，所述第二中性面位于所述功能结构中，且所述第三中性面位于所述填充层中。
16.一种制造电子元件封装结构的方法，包括
形成第一电子元件层具有第一厚度与第一杨氏系数；
形成第二电子元件层具有第二厚度与第二杨氏系数；
形成填充层于所述第一电子元件层与第二电子元件层之间，其中根据所述第一电子元件层的所述第一杨氏系数以及根据所述第二电子元件层的所述第二杨氏系数调整所述填充层具有第三杨氏系数，所述第三杨氏系数小于所述第一杨氏系数且小于所述第二杨氏系数；以及
根据所述第一电子元件层的所述第一厚度以及根据所述第二电子元件层的所述第二厚度调整所述填充层具有第三厚度。
17.如权利要求16所述的制造电子元件封装结构的方法，其中所述第三厚度与所述第一厚度的比值为0.6～10，所述第三厚度与所述第二厚度的比值为1.2～50。
18.如权利要求16所述的制造电子元件封装结构的方法，其中根据所述第一电子元件层的所述第一杨氏系数以及根据所述第二电子元件层的所述第二杨氏系数调整所述填充层具有第三杨氏系数包括设定所述第一杨氏系数与所述第三杨氏系数比值为26～1800，以及设定所述第二杨氏系数与所述第三杨氏系数比值为23～1300。
19.如权利要求16所述的制造电子元件封装结构的方法，其中根据所述第一电子元件层的所述第一杨氏系数以及根据所述第二电子元件层的所述第二杨氏系数调整所述填充层具有第三杨氏系数包括提高所述第一杨氏系数与所述第三杨氏系数比值使其大于65，而形成第一中性面、第二中性面与第三中性面分别位于所述第一电子元件层中、所述第二电子元件层中与所述填充层中。
CN201910163010.XA 2018-12-27 2019-03-05 电子元件封装结构及其制造方法 Pending CN111384003A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107147352 2018-12-27
TW107147352A TWI686920B (zh) 2018-12-27 2018-12-27 電子元件封裝結構及其製造方法

Publications (1)

Publication Number Publication Date
CN111384003A true CN111384003A (zh) 2020-07-07

Family

ID=70767115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910163010.XA Pending CN111384003A (zh) 2018-12-27 2019-03-05 电子元件封装结构及其制造方法

Country Status (3)

Country Link
US (1) US20200211984A1 (zh)
CN (1) CN111384003A (zh)
TW (1) TWI686920B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113290957A (zh) * 2021-05-19 2021-08-24 业成科技（成都）有限公司 连接带微结构及其制造方法
CN114071903A (zh) * 2020-07-31 2022-02-18 群创光电股份有限公司 可挠性电子装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102545168B1 (ko) * 2019-03-26 2023-06-19 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
TWI711192B (zh) * 2020-04-21 2020-11-21 欣興電子股份有限公司 發光二極體封裝結構及其製作方法
US11125781B1 (en) * 2020-06-03 2021-09-21 Dyi-chung Hu Integrated substrate and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312172A (zh) * 2007-05-22 2008-11-26 三星电子株式会社 具有增强的接点可靠性的半导体封装及其制造方法
CN101369561A (zh) * 2007-08-17 2009-02-18 三星电子株式会社 半导体芯片封装件、电子装置及其制造方法
CN104051364A (zh) * 2013-03-15 2014-09-17 英特尔移动通信有限责任公司 芯片布置、芯片封装、以及用于制造芯片布置的方法
CN104078431A (zh) * 2014-06-27 2014-10-01 中国科学院上海微系统与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法
US20170301649A1 (en) * 2015-09-30 2017-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Chip Packages and Methods of Manufacture Thereof
CN108695265A (zh) * 2017-04-11 2018-10-23 财团法人工业技术研究院 芯片封装结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414047B (zh) * 2010-03-17 2013-11-01 Ind Tech Res Inst 電子元件封裝結構及其製造方法
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
WO2015140595A1 (zh) * 2014-03-19 2015-09-24 三星电子株式会社 制造半导体装置的方法
US10037946B2 (en) * 2016-02-05 2018-07-31 Dyi-chung Hu Package structure having embedded bonding film and manufacturing method thereof
KR102467034B1 (ko) * 2016-05-17 2022-11-14 삼성전자주식회사 반도체 패키지
TWI637471B (zh) * 2016-11-01 2018-10-01 財團法人工業技術研究院 封裝結構及其製作方法
TWI636530B (zh) * 2017-04-11 2018-09-21 財團法人工業技術研究院 晶片封裝結構及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312172A (zh) * 2007-05-22 2008-11-26 三星电子株式会社 具有增强的接点可靠性的半导体封装及其制造方法
CN101369561A (zh) * 2007-08-17 2009-02-18 三星电子株式会社 半导体芯片封装件、电子装置及其制造方法
CN104051364A (zh) * 2013-03-15 2014-09-17 英特尔移动通信有限责任公司 芯片布置、芯片封装、以及用于制造芯片布置的方法
CN104078431A (zh) * 2014-06-27 2014-10-01 中国科学院上海微系统与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法
US20170301649A1 (en) * 2015-09-30 2017-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Chip Packages and Methods of Manufacture Thereof
CN108695265A (zh) * 2017-04-11 2018-10-23 财团法人工业技术研究院 芯片封装结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114071903A (zh) * 2020-07-31 2022-02-18 群创光电股份有限公司 可挠性电子装置
CN114071903B (zh) * 2020-07-31 2024-04-05 群创光电股份有限公司 可挠性电子装置
CN113290957A (zh) * 2021-05-19 2021-08-24 业成科技（成都）有限公司 连接带微结构及其制造方法

Also Published As

Publication number Publication date
US20200211984A1 (en) 2020-07-02
TW202025440A (zh) 2020-07-01
TWI686920B (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
CN111384003A (zh) 电子元件封装结构及其制造方法
JP4659488B2 (ja) 半導体装置及びその製造方法
US7453148B2 (en) Structure of dielectric layers in built-up layers of wafer level package
US9773753B1 (en) Semiconductor devices and methods of manufacturing the same
KR101120285B1 (ko) 스트레스 완충 반도체 부품 및 그의 제조 방법
KR102673994B1 (ko) 반도체 패키지 및 그 제조 방법
US10916484B2 (en) Electronic device including redistribution layer pad having a void
CN105590872B (zh) 制造半导体器件的方法
CN105870089B (zh) 可靠的互连
JP2010541191A (ja) 半導体部品中における積層体の補強構造
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
US8659144B1 (en) Power and ground planes in package substrate
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
JP2009064848A (ja) 半導体装置
US20240088063A1 (en) Semiconductor package
US20090108446A1 (en) Electrode structure for semiconductor chip
CN106611757B (zh) 具有柔性互连件的半导体装置及其制造方法
KR20130133864A (ko) 반도체 칩을 위한 접속 캐리어 및 반도체 소자
KR20160071319A (ko) 반도체 패키지 및 그 제조 방법
US8766418B2 (en) Semiconductor device
EP3038150B1 (en) Chip scale package with flexible interconnect
CN109427760B (zh) 半导体装置
US9287189B2 (en) Flexible routing for chip on board applications
WO2006119493A2 (en) Semiconductor device with reduced metal layer stress
US9728478B2 (en) Resin-encapsulatd semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200707

WD01 Invention patent application deemed withdrawn after publication