CN111354787A - 薄膜晶体管及使用该薄膜晶体管的显示面板 - Google Patents

薄膜晶体管及使用该薄膜晶体管的显示面板 Download PDF

Info

Publication number
CN111354787A
CN111354787A CN201911274167.6A CN201911274167A CN111354787A CN 111354787 A CN111354787 A CN 111354787A CN 201911274167 A CN201911274167 A CN 201911274167A CN 111354787 A CN111354787 A CN 111354787A
Authority
CN
China
Prior art keywords
gate electrode
region
electrode
active layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911274167.6A
Other languages
English (en)
Other versions
CN111354787B (zh
Inventor
吴锦美
崔善英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN111354787A publication Critical patent/CN111354787A/zh
Application granted granted Critical
Publication of CN111354787B publication Critical patent/CN111354787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

薄膜晶体管及使用该薄膜晶体管的显示面板。在根据本发明的显示面板中，显示面板包括：基板；在基板上的具有源极区、漏极区和沟道区的有源层；与源极区接触的源电极；与漏极区接触的漏电极；有源层上方的上栅电极；以及有源层下方的下栅电极。下栅电极的最靠近漏极区的边缘与沟道区重叠，并且源极区和漏极区不与上栅电极重叠。构成显示面板的驱动元件可以产生高驱动电流而不会使其特性恶化，从而稳定地保持显示面板的亮度。

Description

薄膜晶体管及使用该薄膜晶体管的显示面板
技术领域
本公开涉及薄膜晶体管，并且更具体地，涉及能够产生高驱动电流的薄膜晶体管和使用该薄膜晶体管的显示面板。
背景技术
广泛使用到现在的液晶显示装置(LCD)、有机发光显示装置(OLED)、以及量子点显示装置(量子点)在它们的应用范围方面逐渐日益增加。
为了实现图像，上述显示装置设置有多个发光元件和驱动元件，该驱动元件用于向每个发光元件提供驱动信号或驱动电流以使得发光元件可以单独发光。多个发光元件和驱动元件布置在基板上。显示装置根据要显示的信息的布置来解释布置在基板上的多个发光元件，并且然后将其指示于基板上。
由于液晶显示装置不是自发光型，因此需要在液晶显示装置的后表面上的布置为发光的背光单元。背光单元增大了液晶显示装置的厚度，在以诸如柔性或圆形的各种形式的设计实现液晶显示装置方面存在限制，并且可能降低亮度和响应速度。
另一方面，具有自发光元件的显示装置可以实现为比具有光源的显示装置更薄。因此，能够实现柔性和可折叠的显示装置。作为具有自发光元件的显示装置，存在包括有机材料作为发光层的有机发光显示装置、使用LED(发光二极管)的LED显示装置等。没有必要为有机发光显示装置或LED显示装置提供单独的光源，使得它们能够用作具有更薄或各种形状的显示装置。
然而，在使用有机材料的有机发光显示装置中，归因于由于湿气和氧的渗透而在有机发光层和电极之间发生的氧化现象，像素可以变得有缺陷。因此，还需要各种技术结构以使氧和湿气的任何渗透最小化。
为了处理上述限制，对使用具有无机材料的LED作为发光元件的显示装置的研究和开发近些年一直在进步。由于这种发光显示装置具有高图像质量和高可靠性，其因此作为下一代显示装置受到关注。
LED元件是半导体发光元件并且广泛地用于诸如照明装置、电视机、标志显示装置以及平铺(tiling)显示装置的各种显示装置，该半导体发光元件使用当电流被施加到半导体时发光的性质。LED元件包括n型电极、p型电极和它们之间的有源层。n型电极和p型电极分别由半导体形成。当向n型电极和p型电极提供电流时，来自n型电极的电子和来自p型电极的空穴在有源层中组合以发光。
LED元件由诸如GaN的化合物半导体制成。因此，可以根据无机材料的特性将高电流注入到LED元件中，从而实现高亮度。此外，由于对热、湿气、氧等的低环境影响，LED元件具有高可靠性。
此外，由于LED元件的内部量子效率约为90％，其高于有机发光显示装置的内部量子效率，因此能够显示高亮度图像并实现具有低功耗的显示装置。
此外，与有机发光显示装置不同，LED元件使用无机材料。因此，不需要单独的密封膜或密封基板来最小化氧和湿气的渗透，因为它几乎不受氧和湿气的影响。因此，存在如下优点：可以减小显示装置的非显示区域，因为不需要通过设置密封膜或密封基板而产生的边缘区域。
然而，与液晶显示装置或有机发光显示装置相比，诸如LED元件的发光元件需要相对高的驱动电流。像素驱动电路包括用于向发光元件提供恒定电流的驱动元件。发光元件通过从连接到发光元件的像素驱动电路接收驱动电流来发光。
为了产生高驱动电流，能够修改驱动元件的有源层形式。通常，通过将有源区域的宽度形成为大于有源区域的长度，可以增大驱动电流。在这种情况下，有源区域的长度是指示载流子移动所在的方向的移动距离的数值。载流子从有源区域的源极区移动到有源区域的漏极区。有源区域的宽度可以优选地意指载流子移动所在的区域/路径的宽度。具体地，有源区域的长度和宽度意指载流子移动所在的沟道区的长度和宽度。
当有源区域的宽度形成为比有源区域的长度大时，相对于有源区域的宽度小于有源区域的长度，驱动元件的特性降低了。如果有源区域的宽度长于有源区域的长度，则在晶体管的IV曲线(传递曲线或Id-Vg曲线)中产生诸如驼峰和DIBL(漏极感应势垒降低)的降低驱动元件的特性的因素。此外，在驱动电流曲线(输出曲线或Id-Vd曲线)的测量中存在驱动电流不饱，而是在饱和区中增大的问题。LED元件需要保持稳定电流值作为电流装置。然而，当使用有源区域的宽度大于有源区域的长度的驱动装置时，LED元件不容易保持稳定的亮度。
发明内容
本公开的发明人已经认识到上述问题，并且发明了一种在产生高驱动电流的同时提供稳定的电流的驱动元件和使用该驱动元件的显示面板。
本公开的目的是提供一种实现有电极特定的结构的薄膜晶体管，其能够在产生高驱动电流的同时改善输出特性。
本公开的另一个目的是提供：薄膜晶体管，其能够通过施加具有驱动元件的顶栅和下栅的电流控制结构来提供高驱动电流，该驱动元件用于向LED元件提供驱动电流；以及使用该驱动元件的显示面板。
本公开的目的不限于上述目的，并且本领域技术人员从以下描述可以清楚地理解未提及的其他目的。
在根据本公开的实施例的显示面板中，显示面板包括：基板；在所述基板上的有源层，具有源极区、漏极区和沟道区；源电极，与所述源极区接触；漏电极，与所述漏极区接触；上栅电极，在所述有源层上方；以及下栅电极，在所述有源层下方。在这种情况下，所述下栅电极的最靠近所述漏极区的边缘与所述沟道区重叠，并且所述源极区和所述漏极区不与所述上栅电极重叠。因此，构成显示面板的驱动元件能够产生高驱动电流，而不会使其特性恶化，由此稳定地保持了显示面板的亮度。
在根据本公开的实施例的薄膜晶体管中，所述薄膜晶体管，包括：有源层，包括源极区、漏极区和沟道区；上栅电极，在所述有源层上方；以及下栅电极，在所述有源层下方。在这种情况下，所述下栅电极的长度短于所述上栅电极的长度，并且所述源极区和所述漏极区不与所述上栅电极重叠。因此，薄膜晶体管可以在产生高驱动电流的同时改善薄膜晶体管的特性。
根据本公开的实施例，通过给发光元件提供高驱动电流来稳定地维持显示面板的亮度是可能的，因为显示面板包括具有上述电极特定的结构的薄膜晶体管。
根据本公开的实施例，通过减少降低薄膜晶体管的电特性的因素(诸如扭结、驼峰或DIBL(漏极感应势垒降低))的发生来改善薄膜晶体管的电特性是可能的，因为可以实现其中下栅电极的最靠近漏极的边缘与沟道区重叠并且源极区和漏极区不与上栅电极重叠的薄膜晶体管。
根据本公开的实施例，通过减少降低薄膜晶体管的电特性的因素(诸如扭结、驼峰或DIBL)的发生来改善薄膜晶体管的电特性，同时产生高驱动电流，是可能的，因为薄膜晶体管的下栅电极的长度小于上栅电极的长度，但是大于其一半。
根据本公开的实施例，允许载流子移动通过沟道区是可能的，因为薄膜晶体管的上栅电极完全覆盖有源层的沟道区。
根据本公开的实施例，防止在有源层的沟道区中产生台阶覆盖，并且防止薄膜晶体管的特性劣化是可能的，因为薄膜晶体管的下栅电极的宽度等于或长于有源层的宽度。
根据本公开的实施例，向发光元件提供高驱动电流是可能的，因为薄膜晶体管的沟道区的宽度比沟道区的长度长。
根据本公开的实施例，增大数据电压的宽度以表示更细分的灰度是可能的，因为薄膜晶体管具有0.3或更大的S因子。
其他实施例的细节包括在本公开的详细描述和图样中。
附图说明
被包括以提供对本公开的进一步的理解并且被并入并构成本公开的部分的附图示出了本公开的实施例并且与说明书一起用于解释各种原理。在图样中：
图1是示出根据本公开的实施例的显示装置的平面视图；
图2是示出根据本公开的实施例的像素驱动电路的电路图；
图3是示出根据本公开的实施例的驱动元件的横截面视图；
图4A是示意性地示出根据本公开的实施例的薄膜晶体管的平面视图；
图4B是沿图4A的X轴取得的横截面视图；
图4C是沿图4A的Y轴取得的横截面视图；
图5A至5H是示出根据本公开的实施例的制造薄膜晶体管的方法的横截面视图；
图6A是示出根据实验示例的薄膜晶体管的驱动电流的图示；
图6B是示出根据本公开的实施例的薄膜晶体管的驱动电流的图示；以及
图7是示出根据本公开的实施例的薄膜晶体管的电场的图示。
具体实施方式
本公开的各个方面和特征以及实现它们的方法可以通过参考示例性方面的以下详细描述和附图被更容易地理解到。然而，本公开可以以许多不同的形式实施，并且不应该被解释为限于这里阐述的示例性方面。相反，提供这些示例性方面是为了使本公开彻底和完整，并且将本公开的概念完全传达给本领域技术人员，并且本公开由所附权利要求限定。
图中所示以描述本公开的示例性方面的形状、尺寸、比例、角度、数字等仅仅是示例，并不限于图中所示的那些。遍及说明书，相似的附图标记表示相似的元件。在描述本公开时，将省略相关公知技术的详细描述以避免不必要地模糊本公开。当使用术语“包括”、“具有”、“由......组成”等时，只要未使用术语“仅”，就可以添加其他部分。除非明确说明，否则单数形式可以被解释为复数形式。
元件可以被解释为包括误差容限，即使未明确说明。
当使用“在……上”、“在……之方”、“在……之下”、“邻近……”等的术语描述两个部分之间的位置关系时，一个或多个部分可以位于两个部分之间，只要未使用术语“直接地”或“直接”。
应当理解的是，虽然术语“第一”、“第二”等可以在这里用来描述各种元件，但是这些元件不限于这些术语。这些术语用于将一个元件与另一个元件区分开。这里使用的元件的术语和名称是为了便于描述而选择的，并且可以与实际产品中使用的部分的名称不同。
本公开的各种示例性方面的特征可以彼此部分或全部耦合或组合，并且可以在技术上以各种方式相互作用或一起工作。示例性方面可以独立地或彼此相结合地执行。
在本公开中，形成在显示面板的基板上的栅极驱动器和像素驱动电路可以由n型或p型晶体管实现。例如，晶体管可以实现为金属氧化物半导体场效应晶体管(MOSFET)结构的晶体管。晶体管是包括栅电极、源电极和漏电极的三电极元件。源电极将载流子提供给晶体管。载流子开始在晶体管中远离源电极移动。漏电极是载流子从其离开到达晶体管外部的电极。
例如，在晶体管中，载流子从源电极移动到漏电极。在n型晶体管的情况下，由于载流子是电子，所以源电极的电压具有低于漏电极的电压的电压，以便从源电极移动到漏电极。在n型晶体管中，由于电子从源电极向漏电极移动，所以电流从漏电极向源电极反向流动。在p型晶体管的情况下，由于载流子是空穴，所以源电极的电压高于漏电极的电压，使得空穴可以从源电极移动到漏电极。由于p型晶体管的空穴从源电极移动到漏电极，所以电流从源电极流到漏电极。晶体管的源电极和漏电极不是固定的，而是可以根据施加的电压而改变。因此，源电极和漏电极可以分别称为第一电极和第二电极或第二电极和第一电极。
下文中，栅极导通电压是晶体管可以导通的栅极信号的电压，栅极截止电压是晶体管可以截止的栅极信号的电压。例如，在p型晶体管中，栅极导通电压可以是逻辑低电压VL，且栅极截止电压可以是逻辑高电压VH。在n型晶体管中，栅极导通电压可以是逻辑高电压，且栅极截止电压可以是逻辑低电压。
下文中，将参照附图描述根据本公开的实施例的薄膜晶体管和显示面板。
图1是示出根据本公开的实施例的显示装置的平面视图。图2是示出根据本公开的实施例的像素驱动电路的电路图。根据本公开的所有实施例的显示装置的所有组件操作地耦合和配置。
参照图1和图2，根据本公开的实施例的显示面板100包括具有显示区域DA和非显示区域NDA的基板110，在显示区域DA中设置有多个单位像素UP。
单位像素UP可以包括在基板110的前表面110a上的多个子像素SP1、SP2和SP3。也就是说，单位像素UP可以包括分别发射红光、绿光和蓝光的子像素SP1、SP2和SP3。但是本公开的单位像素UP不限于此。子像素还可包括发射白光的子像素。
基板110是晶体管形成所在的阵列基板，并且包括塑料材料或玻璃材料。
根据一个示例的基板110可以包括不透明或有色聚酰亚胺材料。在这种情况下，它还可以包括耦合到基板110的后表面的背板，以将基板110保持在平面状态。根据一个示例的背板可以包括塑料材料，例如，聚对苯二甲酸乙二醇酯材料。根据一个示例的基板110可以是玻璃基板。例如，玻璃基板110可以具有柔性特性，作为厚度为100μm或更小的薄玻璃基板。
可以通过结合两个或更多个基板或通过划分两个或更多个层来形成基板110。
非显示区域NDA可以被定义为基板110上的除了显示区域DA之外的区域，并且还可以被定义为与显示区域相比具有相对窄的宽度(或尺寸)的边框区域。
多个单位像素UP中的每一个设置在显示区域DA中。在这种情况下，多个单位像素UP中的每一个具有沿X轴方向的预定第一参考像素间距，并且具有沿Y轴的预定第二参考像素间距。第一参考像素间距和第二参考像素间距中的每一个可以被定义为在X轴方向或Y轴方向上相邻的单位像素UP中的每一个的中心部分之间的距离。
构成单位像素UP的子像素SP1、SP2和SP3之间的距离也可以被定义为第一参考子像素间距和第二参考子像素间距，类似于第一参考像素间距和第二参考子像素间距。
包括LED元件150的显示面板100的非显示区域NDA的宽度可以小于像素间距或子像素间距。例如，如果使用具有长度等于或小于像素间距或子像素间距的非显示区域NDA的显示面板100来实现平铺显示装置，则能够实现基本上没有边框区域的平铺显示装置，因为非显示区域NDA小于像素间距或子像素间距。
为了实现其中边框区域基本上不存在或最小化的平铺显示装置或多屏显示装置，显示面板100显示第一参考像素间距、第二参考像素间距、第一参考子像素间距以及第二参考子像素间距可以在显示区域DA中保持恒定的。然而，通过将显示区域DA定义为多个区段并使每个区段内的间距长度彼此不同，并且通过使与非显示区域NDA相邻的区段中的像素间距比其他区段中的像素间距宽，能够使边框区域的尺寸相对小于像素间距。在这种情况下，由于具有不同像素间距的显示面板100可能导致图像失真，因此通过考虑预定的设置像素间距来比较和采样彼此相邻的像素来执行图像处理，从而消除图像的失真并减小边框区域。
将参考图2描述构成显示面板100的单位像素UP的子像素SP1、SP2和SP3的配置和驱动电路。像素驱动线设置在基板110的前表面110a上，并向多个子像素SP1、SP2和SP3中的每一个提供必要的信号。根据本公开的实施例的像素驱动线包括栅极线、数据线DL和电源线。栅极线包括第一栅极线GL1、第二栅极线GL2和发射线EL。电源线包括驱动电源线DPL、公共电源线CPL和初始化电源线IL。
栅极线设置在基板110的前表面110a上，并且沿着基板110的垂直轴方向Y彼此间隔开，同时沿着基板110的水平轴方向X伸长。
数据线DL设置在基板110的前表面110a上，以便跨越栅极线并沿着基板110的垂直轴方向Y伸长，同时沿着基板110的水平轴方向X彼此间隔开。
驱动电源线DPL设置在基板110上，以与数据线DL平行，并且可以与数据线DL一起形成。每个驱动电源线DPL将从外部提供的像素驱动功率提供给相邻的子像素SP1、SP2和SP3。例如，可以为多个单位像素UP中的每一个提供一条驱动电源线DPL。在这种情况下，构成单位像素UP的至少三个子像素SP1、SP2和SP3共享一个驱动电源线DPL。可以减少用于驱动每个子像素SP1、SP2和SP3的驱动电源线DPL的数量。并且通过驱动电源线DPL的数量的减少，还能够增大每个单位像素UP的开口率或者减小每个单位像素UP的尺寸。
公共电源线CPL设置在基板110上以与栅极线平行，并且可以与栅极线一起形成。公共电源线CPL将从外部提供的公共功率提供给彼此相邻的子像素SP1、SP2和SP3。
子像素SP1、SP2和SP3中的每一个设置在由栅极线和数据线DL限定的子像素区域中。每个子像素SP1、SP2和SP3可以被定义为用以发射实际光的最小单位区域。
彼此相邻的至少三个子像素SP1、SP2和SP3可以构成用于实现颜色的一个单位像素UP。例如，一个单位像素UP可以包括沿水平轴方向X彼此相邻的红色子像素SP1、绿色子像素SP2和蓝色子像素SP3，并且还可以包括白色子像素以提高亮度。本公开中示出的子像素的布置是条带形式的，但不限于此。
根据本公开的实施例的多个子像素SP1、SP2和SP3中的每一个包括像素电路130和LED元件150。
像素电路130设置在限定在每个子像素SP1、SP2和SP3中的电路区中，并且连接到栅极线、数据线DL和电源线。根据通过数据线DL提供的数据信号，基于通过驱动电源线DPL提供的像素驱动功率，并且响应于通过栅极线提供的扫描脉冲，像素电路130控制在LED元件150中流动的电流。
根据本公开的实施例的像素电路130包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、驱动晶体管DT和电容器Cst。第一至第五晶体管T1至T5和驱动晶体管DT可以在p型薄膜晶体管中实现，并且因此可以确保响应特性。然而，本公开的技术构思不限于此。例如，第一晶体管T1至第五晶体管T5和驱动晶体管DT中的至少一个晶体管被实现为具有优异的截止电流特性的n型薄膜晶体管，并且其他晶体管可以被实现为具有良好的响应特性的p型薄膜晶体管。
LED元件150安装在每个子像素SP1、SP2和SP3上。LED元件150电连接到像素电路130和对应子像素的公共电源线CPL，使得LED元件150通过从像素电路130的驱动晶体管DT流到公共电源线CPL的电流而发光。根据本公开的实施例的LED装置150可以是发射红光、绿光、蓝光和白光中的任何一种的光学装置或发光二极管芯片。这里，发光二极管芯片可以具有1至100微米的尺度，但是本公开不限于此。除了子像素区域中的像素电路130占据的电路区之外，发光二极管芯片的尺寸小于其余发光区域的尺寸。
驱动晶体管DT是用于根据驱动晶体管DT的栅极-源极电压来调节流过LED元件150的电流的驱动元件。驱动晶体管DT包括连接到第一节点N1的栅电极、连接到驱动电源线DPL的源电极以及连接到第二节点N2的漏电极。驱动晶体管DT可以实现为双栅极型晶体管，以向LED元件150提供高驱动电流。
第一晶体管T1连接在第一节点N1和第二节点N2之间，并根据第一栅极信号进行切换。第一晶体管T1的栅电极连接到第一栅极线GL1，第一栅极信号被施加到该第一栅极线GL1。当第一晶体管T1导通时，第一晶体管T1通过连接驱动晶体管DT的栅电极和漏电极而使驱动晶体管DT处于二极管连接状态。在这种情况下，第一晶体管T1感测并补偿驱动晶体管DT的阈值电压因数。
第二晶体管T2连接在数据线DL和第三节点N3之间，并且根据第一栅极信号进行切换。第二晶体管T2的栅电极连接到第一栅极线GL1。当第二晶体管T2导通时，数据信号被施加到第三节点N3。
第三晶体管T3连接在第二节点N2和LED元件150之间，并根据通过发射线EL提供的发射信号进行切换。当第三晶体管T3导通时，流过驱动晶体管DT的电流被提供给LED元件150。第三晶体管T3控制具有低发射阈值电压的LED元件150，使得LED元件150不会由于初始化电压而发光。
第四晶体管T4连接在第三节点N3和初始化电源线IL之间，并且根据发射信号进行切换。当第四晶体管T4导通时，通过初始化电源线IL提供的初始化功率被提供给第三节点N3，以初始化第三节点N3的电压。
第五晶体管T5连接在第二节点N2和初始化电源线IL之间，并根据通过第二栅极线GL2提供的第二栅极信号进行切换。当第五晶体管T5导通时，初始化功率被提供给第二节点N2，以初始化第二节点N2的电压。
电容器Cst设置在第一节点N1和第三节点N3的重叠区中，并且存储与提供给驱动晶体管DT的栅电极的数据信号对应的电压。驱动晶体管DT由存储在电容器上的电压导通。
接下来，将描述像素电路130的驱动。图2的像素电路130的驱动可以被划分为第一初始化时段、第二初始化时段、补偿时段、维持时段和光发射时段。在第一初始化时段中，由于发射信号和第二栅极信号处于栅极导通电压状态，所以第三节点N3的电压被初始化并且LED元件150保持发光状态。在第二初始化时段中，由于发射信号切换到栅极截止电压，所以第一栅极信号切换到栅极导通电压，并且第二栅极信号保持栅极导通电压，LED元件150停止发光，并且数据信号被施加到第三节点N3。在补偿时段中，由于第二栅极信号切换到栅极截止电压，并且第一晶体管T1导通，所以驱动晶体管DT处于二极管连接以补偿阈值电压。在维持时段中，由于第一栅极信号、第二栅极信号和发射信号都处于栅极截止电压状态，所以施加到前述时段的电压保持在每个节点。在光发射时段中，由于发射信号切换到栅极导通电压，所以LED元件150通过从驱动晶体管DT提供的驱动电流而发光。在这种情况下，初始化电压可以低于驱动功率，并且可以高于公共功率。由于像素电路130的驱动电流不受驱动电源的影响，所以可以在高分辨率显示装置中实现均匀的图像质量。
根据本公开的实施例的像素电路130不限于上述第一晶体管T1至第五晶体管T5、驱动晶体管DT和电容器Cst的配置。像素电路130还可以包括由单独的发射信号控制的辅助晶体管和/或辅助电容器等。
图3是示出根据本公开的实施例的驱动元件的横截面视图。
如图2中所描述的，根据本公开的实施例的显示面板100的每个子像素SP1、SP2和SP3包括像素电路130和LED元件150。在构成像素电路130的各种组件中，驱动晶体管DT是将驱动电流(或发光电流)施加到LED元件150的驱动元件。下面，将描述驱动晶体管DT。
更具体地，图3是用双栅极型晶体管实现的驱动晶体管DT的横截面视图。驱动晶体管DT包括下栅电极131、上栅电极133、有源层132、源电极134s和漏电极134d。
下栅电极131由与基板110上的栅极线相同的层上的相同材料形成，并且被第一绝缘层111覆盖。在这种情况下，第一绝缘层111可以被称为下栅极绝缘层。下栅电极131可以由诸如硅的半导体或诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)、或其两种或更多种合金、或其多层中的一种的导电金属形成。第一绝缘层111可以由由无机绝缘材料制成的多个层或单层形成，并且可以由氧化硅(SiOx)、氮化硅(SiNx)等形成。
有源层132以预定图案设置在第一绝缘层111上，以与下栅电极131重叠。有源层132包括：与下栅电极131重叠并且载流子在其上移动的沟道区132a；与源电极134s接触的源极区132s；以及与漏电极134d接触的漏极区132d。有源层132可以包括非晶硅、多晶硅、氧化物和有机材料中的任何一种的半导体材料，但不限于此。
第二绝缘层112设置在基板110的前表面上，以覆盖基板110上的有源层132。第二绝缘层112使有源层132与要设置在第二绝缘层112上的上栅电极133绝缘。在这种情况下，第二绝缘层112可以被称为下栅极绝缘层。第二绝缘层112可以是由无机绝缘材料制成的多层或单层，并且可以由氧化硅(SiOx)、氮化硅(SiNx)等形成。
上栅电极133以与有源层132的沟道区132a叠置的方式设置在第二绝缘层112上。此外，上栅电极133可以与下栅电极131重叠以增强在栅电极和有源层132之间的电场。根据图3中所示的一个实施例的驱动晶体管DT的横截面视图是沿着有源层132的纵向方向取得的横截面，纵向方向即载流子从源极区132s移动到漏极区132d所沿着的方向。下栅电极131形成为比上栅电极133或有源层132的沟道区132a短。稍后将参照图4A至4C描述其详细描述。
第三绝缘层113设置在基板110的整个表面上，以覆盖基板110上的上栅电极133。第三绝缘层113使上栅电极133与要设置在第三绝缘层113上的源电极134s和漏电极134d绝缘。第三绝缘层113由包括氧化硅(SiOx)、氮化硅(SiNx)等的无机绝缘材料和包括光丙烯、苯并环丁烯等的有机绝缘材料中的一种形成。
源电极134s可以与有源层132的源极区132s接触，并且可以由与数据线DL和驱动电源线DPL在相同层上的相同材料形成。
漏电极134d与源电极134s间隔开并接触有源层132的漏极区132d，并且由与源电极134s在相同层上的相同材料形成。
源电极134s和漏电极134d可以由诸如硅的半导体或诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)、或其两种或更多种合金、或其多层中的一种的导电金属形成。
在使源电极134s和漏电极134d与有源层132接触的方法中，存在使源电极134s和漏电极134d与有源层132的上表面接触的方法。然而，该方法存在难以将对应电极与目标区域对准的问题。因此，源电极134s和漏电极134d不接触源极区132s和漏极区132d的上表面，而是分别接触源极区132s和漏极区132d的侧表面。
下栅电极131、有源层132、上栅电极133、源电极134s和漏电极134d之间以及电极之间的绝缘层构成一个薄膜晶体管。薄膜晶体管的性能取决于组件的设计值。决定薄膜晶体管的性能的因素之一是S因子(亚阈值斜率)。S因子是指示电压可以多快地充电到像素的值。S因子表示导通-截止时段中的斜率，在导通-截止时段中，驱动电流根据栅极电压在驱动电流图示中急剧增大到超过阈值电压。随着显示面板的分辨率变高，驱动元件的尺寸变小，流过一个子像素的电流的最大值变小。结果，可以用于表示灰度的数据电压的宽度一起减小，使得难以表现灰度。因此，如果通过增大S因子来减小根据栅极电压的驱动电流图示的斜率，则数据电压的宽度增大，使得可以表现更细分的灰度。
在使用有机发光元件或无机发光元件的电致发光显示面板中，S因子越大，则薄膜晶体管的性能越好。特别地，在使用微LED作为发光元件的显示面板的情况下，S因子必须满足0.3的最小值以使得能够实现充分细分的灰度表示。S因子是根据下栅电极131和有源层132之间的电容以及有源层132和上栅电极133之间的电容确定的值。可以通过适当地调整第一和第二绝缘层111和112的厚度来获得S因子的值。
第四绝缘层114设置在基板110的整个表面上，以覆盖包括源电极134s和漏电极134d的像素电路130。第四绝缘层114可以在保护像素电路130的同时提供平坦表面。根据本公开的实施例的第四绝缘层114可以包括诸如氧化硅膜(SiOx)和氮化硅膜(SiNx)的无机绝缘材料，或诸如苯并环丁烯或光丙烯的有机绝缘材料。第四绝缘层114可以独立地具有用于保护像素电路130的保护层和用于平坦化像素电路130的阶梯覆盖的平坦层。
LED元件150电连接到像素电路130和公共电源线CPL，以通过从像素电路130流到公共电源线CPL的电流发光。像素电极135设置在第四绝缘层114上，作为连接到驱动晶体管DT的漏电极134d的LED元件150的阳极电极。图3是根据本公开的实施例的驱动元件的截面视图，其中不存在用于控制LED元件150在LED元件150和驱动晶体管DT之间的光发射的第三晶体管T3。如果将其应用于图2的电路图，则像素电极135可以设置为与第三晶体管T3的漏电极接触。当显示面板100是顶部发射型时，像素电极135可以由透明导电材料形成。然而，当显示面板100是底部发射型时，像素电极135可以由反射导电材料形成。透明导电材料可以是氧化铟锡(ITO)、氧化铟锌(IZO)等，但不限于此。光反射导电材料可以是Al、Ag、Au、Pt或Cu，但不限于此。由光反射导电材料制成的像素电极135可以是包括光反射导电材料的单层或其中堆叠单层的多层结构。
图4A是示意性地示出根据本公开的实施例的薄膜晶体管的平面视图。图4B是沿图4A的X轴取得的横截面视图。图4C是沿图4A的Y轴取得的横截面视图。具体地，图4A至4C的薄膜晶体管应用于或可以用作驱动晶体管DT。
更具体地，图4A是其中下栅电极131、有源层132和上栅电极133彼此重叠的平面视图。有源层132的沟道区132a设置在上栅电极133之下，并且在平面视图中看不见。示出了在上栅电极133的左边和右边暴露的有源层132的源极区132s和漏极区132d。上栅电极133的长度对应于有源层132的沟道区132a的长度，并且上栅电极133的宽度大于有源层132的沟道区132a的宽度。在这种情况下，长度可以是X轴方向上的数值，并且可以是载流子在沟道区132a上移动所在的方向上的数值。例如，长度可以意指在将源极区132s连接到漏极区132d的方向上的数值。宽度可以是Y轴方向上的数值，并且可以是与载流子在沟道区132a中移动所在的方向正交的方向上的数值。例如，宽度可以是正交于连接源极区132s到漏极区132d的方向的方向上的数值。
根据本公开实施例的驱动晶体管DT的沟道区132a的宽度大于沟道区132a的长度。覆盖沟道区132a的上栅电极133的宽度大于上栅电极133的长度。驱动晶体管DT从而可以增大提供给LED元件150的驱动电流的大小。
如上所述，其中有源层132的沟道区132a的宽度比其长度长的驱动元件的特性低于其中沟道区132a的宽度比其长度短的驱动元件的特性。当沟道区132a的宽度长于沟道区132a的长度时，在晶体管的IV曲线中产生降低驱动元件的特性的因素，诸如驼峰和DIBL。此外，存在驱动电流在饱和区中不饱和，但在测量驱动电流的曲线时增大，的其他问题。LED元件150必须保持稳定的电流值作为电流装置。然而，在使用其中沟道区132a的宽度大于驱动元件的长度的驱动元件的情况下，不容易保持稳定的亮度。因此，下栅电极131设置在有源层132下方，以便在提供高驱动电流的同时改善驱动元件的特性。
参照图4A和4B，下栅电极131与有源层132的沟道区132a重叠，并且下栅电极131的长度短于有源层132的沟道区132a的长度。下栅电极131的最靠近漏极区132d的边缘与沟道区132a重叠，并且位于有源层132的漏极区132d和沟道区132a的边界部分内距边界部分第一距离d1处。区A的沟道受上栅电极133和下部栅电极131两者影响而形成电场，并且区D的沟道仅受上栅电极133的影响。因此，区D的电场形成为弱于区A的电场。
例如，当长度等于有源层132的沟道区132a的长度的下栅电极设置在具有宽度大于其长度的沟道区132a的驱动元件中时，与漏极区132d相邻的区C中的电场可以急剧上升。参照图7，图7是示出了对于有源层132中的区的电场的图示。具体地，其示出了区A、区B和区C中的电场，区C是有源层132的区D和区B之间的边界。图示的水平轴是表示长度的微米，垂直轴是表示电场的单位的V/cm。在图示中所示的实验示例中，设置具有与有源层132的沟道区132a相同长度的下栅电极。在这种情况下，上栅电极133以及下栅电极131设置在有源层132的区A和区D中。图示中所示的实施例是在根据本公开的实施例的薄膜晶体管中设置具有的长度短于有源层132的沟道区132a的长度的下栅电极的情况。在这种情况下，上栅电极133和下栅电极131设置在有源层132的区A中，并且仅上栅电极133设置在区D中。如图7所示，可以确认电场集中在区C中，区C是沟道区132a的与漏极区132d相邻的端部，并且与实验例相比，在该实施例中减轻了电场集中现象。
参照图6A和6B，图6A是示出根据实验示例的薄膜晶体管的驱动电流的图示，且图6B是示出根据本公开的实施例的薄膜晶体管的驱动电流的图示。在图6A和6B中，随着漏极电流增大，驱动电流趋于增大。然而，在实验示例中，确认发生其中驱动电流快速增大的扭结效应。在这种情况下，扭结效应出现在图6A中虚线指示的部分中。由于在驱动元件在产生扭结效应的区中操作时施加了大的漏极电场，所以由于沟道的漏极结(在这种情况下，区C)中的碰撞电离而发生扭结效应。应该改善扭结效应，因为扭结效应可以在驱动元件中引起意外的电压特性或者使薄膜晶体管的电特性恶化。
相比而言，在本公开的实施例中，通过将驱动元件的下栅电极131的长度形成为短于有源层132的沟道区132a的长度，不仅可以改善扭结效应，而且可以保持高驱动电流。具体地，如图6B所示，为了减小图6A所示的扭结效应，同时驱动元件产生高驱动电流，下栅电极131的长度应短于上栅电极133的长度。然而，下栅电极131的长度应该至少是上栅电极133的长度的一半，以便保持双栅型晶体管的结构并产生高驱动电流。由于扭结效应发生在沟道的漏极结部分中，所以也能够限定下栅电极131的与漏极区132d相邻的边缘。也就是说，通过将下栅电极131的与漏极区132d相邻的边缘定位在沟道区132a内，减少扭结、驼峰或DIBL的发生是可能的。在这种情况下，下栅电极131的靠近源极区132s的边缘可以位于源极区132s和沟道区132a之间的边界部分处，或者可以位于沟道区132a内。
图4C是有源层132的沟道区132a在宽度方向上的横截面视图。参照图4A和4C，上栅电极133完全覆盖有源层132的沟道区132a，从而允许载流子移动通过沟道区132a。在这种情况下，上栅电极133的宽度可以等于或大于沟道区132a的宽度。为了便于对准，上栅电极133的宽度可以比沟道区132a的宽度大第二长度d2两倍。下栅电极131的宽度大于沟道区132a的宽度，使得在沟道区132a中不形成阶梯覆盖，并且薄膜晶体管的特性不会劣化。具体地，考虑到有源层132和下栅电极131的对准，下栅电极131的宽度可以比沟道区132a的宽度大第二长度d2的两倍。还有，考虑到上栅电极133和下栅电极131之间的对准，下栅电极131的宽度可以大于上栅电极133的宽度。
通过应用能够调节沟道区中的电场的电极特定的结构，根据本公开的实施例的薄膜晶体管可以产生稳定的高驱动电流，而不损失驱动元件的特性。在这种情况下，电极特定的结构是利用上栅电极和下栅电极的结构，其中上栅电极覆盖沟道区，并且下栅电极的与漏极区相邻的边缘设置在沟道区和漏极区之间的边界内并且与沟道区重叠。
图5A至5H是示出根据本公开的实施例的制造薄膜晶体管的方法的横截面视图，并且是与图4B类似的沿X轴取得的横截面视图。
参照图5A，在基板110上形成栅极金属层，并且然后将其图案化以形成下栅电极131。
参照图5B，在基板110的整个表面上形成第一绝缘层111，以覆盖下栅电极131。接下来，通过等离子体化学气相沉积法在第一绝缘层111上沉积非晶硅(a-Si：H)以形成非晶硅层，使非晶硅层结晶化，并将其图案化以在与下栅电极131重叠的区中形成有源层132。在这种情况下，有源层132的长度比下栅电极131的长度长。
第一绝缘层111用于在通过等离子体化学气相沉积法沉积和结晶化非晶硅的过程中，防止有源层132被包含在基板110中的杂质污染。
用于结晶化非晶硅的方法可以使用从准分子激光退火(ELA)、固相结晶化(SPC)、连续横向固化(SLS)、金属诱导结晶化(MIC)、金属诱导横向结晶化(MILC)和替代磁性横向结晶化(AMLC)中选择的任意一种方法。然而，本公开不限于此。
参照图5C，在有源层132上形成第二绝缘层112。接下来，在第二绝缘层112上形成上栅极金属层，并对上栅极金属层进行图案化以形成扫描信号所施加到的栅极线和从该栅极线延伸并且与有源层132的沟道形成所在的区C重叠的栅电极。在这种情况下，栅极线可以形成在与上栅电极相同的层上或者形成在与下栅电极相同的层上。
参照图5D，使用上栅电极133作为离子阻挡层，给有源层132掺杂大量的n型或p型离子。通过掺杂工艺，形成沟道区132a、源极区132s和漏极区132d。沟道区132a与上栅电极133重叠，并且是没有注入杂质的区。源极区132s和漏极区132d是掺杂了大量n型或p型离子的区。因此，上栅电极133的长度形成为等于有源层132的沟道区132a的长度。
参照图5E，形成第三绝缘层113以覆盖上栅电极133的整个上表面。在第三绝缘层113形成所在的基板110上涂覆光致抗蚀剂以形成光敏层，并且将由遮光部分和光透射部分构成的掩模与光敏层在光敏层的与掩模隔开的上侧对准。遮光部分完全阻挡光，并且光透射部分透射光，使得暴露于光的光敏层可以发生化学改变而完全暴露。在这种情况下，光透射部分对应于每个源极区132s和漏极区132d的部分设置，并且除了光透射部分之外的区允许设置遮光部分。使用在光敏层的与掩模隔开的上侧朝向基板110设置的步进器通过曝光工艺去除所有的对应于源极区132s和漏极区132d的部分的光敏层。在除了源极区132s和漏极区132d的部分之外的其余区中形成没有厚度改变的多个光敏图案。对应于源极区132s和漏极区132d的部分的第三绝缘膜113通过上述曝光工艺暴露到外部。
使用多个光敏图案作为掩模，对对应于源极区132s和漏极区132d的部分暴露的第三绝缘膜113，第三绝缘膜113之下的第二绝缘膜112和有源层132进行曝光，并且使用等离子干法蚀刻设备同时对其进行图案化。在这种情况下，第三绝缘膜113、第二绝缘膜112和有源层132同时被图案化以形成第一接触孔CH1和第二接触孔CH2，第一接触孔CH1和第二接触孔CH2是通过使用与构成第三绝缘膜113、第二绝缘膜112以及有源层132的材料良好反应的反应气体同时图案化第三绝缘膜113、第二绝缘膜112和有源层132形成的。第一接触孔CH1对应于掺杂有源层132的源极区132s，且第二接触孔CH2对应于掺杂有源层132的漏极区132d。接下来，通过对掺杂的源极区和漏极区之下的第一绝缘层111进行过蚀刻来去除第一绝缘层111的部分。
通过以上描述的过程，源极区132S和漏极区132d的侧表面由第一接触孔CH1和第二接触孔CH2暴露。
参照图5F，将选自包括钛合金(TiN)、氧化铟锡(ITO)和氧化铟锌(IZO)的一组导电材料中的一种的源极和漏极金属层沉积在第三绝缘膜113上以填充第一和第二接触孔CH1和CH2。通过图案化源极和漏极金属层来形成数据线、源电极134s和漏电极134d。数据线与栅极线一起定义子像素区。源电极134s从数据线延伸并通过第一接触孔CH1与有源层132的源极区132s接触。漏电极134d与源电极134s间隔开并且通过第二接触孔CH2与有源层132的漏极区132d接触。
为了在源极区132s和漏极区132d的上侧上形成源电极134s和漏电极134d，需要精确的对准操作。因此，如果对准不正确，则源电极134s和源极区132s之间以及漏电极134d和漏极区132d之间可以存在接触故障。因此，当如上所述地在源极区132s和漏极区132d的侧表面上形成源电极134s和漏电极134d时，与在源极区132s和漏极区132d的上表面上形成源电极134s和漏电极134d的情况相比，增大用于对准的处理余量并减少在蚀刻工艺中可能出现的副产物是可能的。
参照图5G，在源电极134s和漏电极134d形成所在的基板110上形成包括暴露漏电极134d的第三接触孔CH3的第四绝缘层。
参照图5H所示，在第四绝缘层114上与子像素区相对应地形成通过第三接触孔CH3与漏电极134d接触的像素电极135。
已经在上面描述了根据本公开的一个实施例的薄膜晶体管的制造方法。
在根据本公开的一个实施例的显示面板中，显示面板包括：基板；在所述基板上的有源层，具有源极区、漏极区和沟道区；源电极，与所述源极区接触；漏电极，与所述漏极区接触；上栅电极，在所述有源层上方；以及下栅电极，在所述有源层下方。在这种情况下，所述下栅电极的最靠近所述漏极区的边缘与所述沟道区重叠，并且所述源极区和所述漏极区不与所述上栅电极重叠。因此，构成显示面板的驱动元件能够产生高驱动电流，而不会使其特性恶化，由此稳定地保持了显示面板的亮度。
根据本公开的另一特征，所述下栅电极在将所述源极区连接到所述漏极区的方向上的长度可以短于所述上栅电极的长度。
根据本公开的另一特征，当向所述源电极和所述漏电极施加电压时，载流子可以移动通过所述沟道区。并且，所述上栅电极在所述载流子在所述沟道区中移动的方向上的长度可以短于所述上栅电极的宽度，所述宽度在与所述载流子移动的方向正交的方向上。
根据本公开的另一特征，所述上栅电极可以与所述沟道区重叠，并且所述上栅电极的尺寸可以大于所述沟道区。
根据本公开的另一特征，显示面板还可以包括：第一绝缘层，在所述下栅电极和所述有源层之间；以及第二绝缘层，在所述有源层和所述上栅电极之间。所述源电极和所述漏电极可以穿过所述第二绝缘层和所述有源层，并与所述第一绝缘层接触。
根据本公开的另一特征，薄膜晶体管可以包括所述有源层、所述源电极、所述漏电极、所述上栅电极和所述下栅电极。并且，所述显示面板还可以包括：光发射元件，在所述薄膜晶体管上，所述光发射元件包括微发光二极管。
根据本公开的另一特征，所述薄膜晶体管可以具有0.3或更大的S因子。
在根据本公开的另一实施例的薄膜晶体管中，所述薄膜晶体管，包括：有源层，包括源极区、漏极区和沟道区；上栅电极，在所述有源层上方；以及下栅电极，在所述有源层下方。所述下栅电极的长度短于所述上栅电极的长度，并且所述源极区和所述漏极区不与所述上栅电极重叠。因此，薄膜晶体管可以在产生高驱动电流的同时改善薄膜晶体管的特性。
根据本公开的另一特征，所述下栅电极和所述上栅电极中的每一个的长度可以是在将所述源极区连接到所述漏极区的方向上的长度。
根据本公开的另一特征，所述下栅电极的所述长度可以等于或大于所述上栅电极的所述长度的一半。
根据本公开的另一特征，所述上栅电极可以完全覆盖所述有源层的所述沟道区。
根据本公开的另一特征，所述有源层的所述源极区和所述漏极区可以是掺杂的。
根据本公开的另一特征，所述沟道区的宽度可以大于所述沟道区的长度。
根据本公开的另一特征，所述下栅电极的宽度可以等于或宽于所述有源层的宽度。
尽管已经参考附图详细描述了实施例，但是本公开不必限于这些实施例，并且在不脱离本公开的技术思想的情况下可以进行各种修改。因此，本公开中公开的实施例旨在描述而不是限制本公开的范围。因此，应该理解，上述实施例在所有方面都是说明性的而非限制性的。本公开的保护范围应当根据权利要求来解释，并且等同物范围内的所有技术思想应该被解释为包括在本公开的范围内。

Claims (14)

1.一种显示面板，包括：
在基板上的有源层，包括源极区、漏极区和沟道区；
源电极和漏电极，分别连接到所述源极区和所述漏极区；
上栅电极，在所述有源层上方；以及
下栅电极，在所述有源层下方，
其中，所述下栅电极的最靠近所述漏极区的边缘与所述沟道区重叠，并且其中，所述源极区和所述漏极区不与所述上栅电极重叠。
2.如权利要求1所述的显示面板，其中，所述下栅电极在将所述源极区连接到所述漏极区的方向上的长度短于所述上栅电极的长度。
3.如权利要求1所述的显示面板，其中，当向所述源电极和所述漏电极施加电压时，载流子移动通过所述沟道区，并且
其中，所述上栅电极在所述载流子在所述沟道区中移动的方向上的长度短于所述上栅电极的宽度，所述宽度在与所述载流子移动的方向正交的方向上。
4.如权利要求1所述的显示面板，其中，所述上栅电极与所述沟道区重叠，并且大于所述沟道区。
5.如权利要求1所述的显示面板，还包括：
第一绝缘层，在所述下栅电极和所述有源层之间；以及
第二绝缘层，在所述有源层和所述上栅电极之间，
其中，所述源电极和所述漏电极穿过所述第二绝缘层和所述有源层，并与所述第一绝缘层接触。
6.如权利要求1所述的显示面板，其中，薄膜晶体管包括所述有源层、所述源电极、所述漏电极、所述上栅电极和所述下栅电极，并且所述显示面板还包括：
光发射元件，在所述薄膜晶体管上，所述光发射元件包括微发光二极管。
7.如权利要求6所述的显示面板，其中，所述薄膜晶体管具有0.3或更大的S因子。
8.一种薄膜晶体管，包括：
有源层，包括源极区、漏极区和沟道区；
上栅电极，在所述有源层上方；以及
下栅电极，在所述有源层下方，
其中，所述下栅电极的长度短于所述上栅电极的长度，并且所述源极区和所述漏极区不与所述上栅电极重叠。
9.如权利要求8所述的薄膜晶体管，其中，所述下栅电极和所述上栅电极中的每一个的长度是在将所述源极区连接到所述漏极区的方向上的长度。
10.如权利要求8所述的薄膜晶体管，其中，所述下栅电极的所述长度等于或大于所述上栅电极的所述长度的一半。
11.如权利要求8所述的薄膜晶体管，其中，所述上栅电极完全覆盖所述有源层的所述沟道区。
12.如权利要求8所述的薄膜晶体管，其中，所述有源层的所述源极区和所述漏极区是掺杂的。
13.如权利要求8所述的薄膜晶体管，其中，所述沟道区的宽度大于所述沟道区的长度。
14.如权利要求8所述的薄膜晶体管，其中，所述下栅电极的宽度等于或宽于所述有源层的宽度。
CN201911274167.6A 2018-12-20 2019-12-12 薄膜晶体管及使用该薄膜晶体管的显示面板 Active CN111354787B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0166067 2018-12-20
KR1020180166067A KR102526352B1 (ko) 2018-12-20 2018-12-20 박막 트랜지스터 및 이를 이용한 표시패널

Publications (2)

Publication Number Publication Date
CN111354787A true CN111354787A (zh) 2020-06-30
CN111354787B CN111354787B (zh) 2024-05-17

Family

ID=71098803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911274167.6A Active CN111354787B (zh) 2018-12-20 2019-12-12 薄膜晶体管及使用该薄膜晶体管的显示面板

Country Status (3)

Country Link
US (1) US11081594B2 (zh)
KR (1) KR102526352B1 (zh)
CN (1) CN111354787B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289854A (zh) * 2020-10-22 2021-01-29 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113066805A (zh) * 2021-03-23 2021-07-02 京东方科技集团股份有限公司 显示装置、显示面板、驱动背板及其制造方法
CN114937436A (zh) * 2022-06-30 2022-08-23 天马微电子股份有限公司 一种显示面板及显示装置
CN115346876A (zh) * 2022-08-19 2022-11-15 上海天马微电子有限公司 一种薄膜晶体管及制备方法、传感器装置及显示面板
CN116092415A (zh) * 2021-11-05 2023-05-09 乐金显示有限公司 具有像素驱动电路的电致发光显示装置
US11764302B2 (en) 2021-09-13 2023-09-19 Au Optronics Corporation Thin film transistor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725250B (zh) * 2020-06-29 2023-11-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
KR20220072931A (ko) * 2020-11-25 2022-06-03 삼성디스플레이 주식회사 표시 장치
CN115602113A (zh) 2021-07-08 2023-01-13 乐金显示有限公司（Kr） 像素电路和包括该像素电路的显示装置
CN113745344B (zh) * 2021-08-25 2024-01-02 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246765A1 (en) * 2003-03-11 2004-12-09 Kiyoshi Kato Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
CN104576747A (zh) * 2013-10-18 2015-04-29 三星显示有限公司 薄膜晶体管、具有其的显示面板及其制造方法
US20170117374A1 (en) * 2015-10-27 2017-04-27 Nlt Technologies, Ltd. Thin film transistor, display device, and method for manufacturing thin film transistor
CN106847931A (zh) * 2017-04-05 2017-06-13 厦门天马微电子有限公司 一种薄膜晶体管、阵列基板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483629B1 (ko) 2008-11-17 2015-01-19 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
KR101108176B1 (ko) 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
KR102227474B1 (ko) 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
US9772532B2 (en) * 2014-03-10 2017-09-26 Lg Display Co., Ltd. Electrostatic discharge circuit and liquid crystal display device including the same
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246765A1 (en) * 2003-03-11 2004-12-09 Kiyoshi Kato Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
CN104576747A (zh) * 2013-10-18 2015-04-29 三星显示有限公司 薄膜晶体管、具有其的显示面板及其制造方法
US20170117374A1 (en) * 2015-10-27 2017-04-27 Nlt Technologies, Ltd. Thin film transistor, display device, and method for manufacturing thin film transistor
CN106847931A (zh) * 2017-04-05 2017-06-13 厦门天马微电子有限公司 一种薄膜晶体管、阵列基板及显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289854A (zh) * 2020-10-22 2021-01-29 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113066805A (zh) * 2021-03-23 2021-07-02 京东方科技集团股份有限公司 显示装置、显示面板、驱动背板及其制造方法
CN113066805B (zh) * 2021-03-23 2023-01-10 京东方科技集团股份有限公司 显示装置、显示面板、驱动背板及其制造方法
US11764302B2 (en) 2021-09-13 2023-09-19 Au Optronics Corporation Thin film transistor
CN116092415A (zh) * 2021-11-05 2023-05-09 乐金显示有限公司 具有像素驱动电路的电致发光显示装置
CN114937436A (zh) * 2022-06-30 2022-08-23 天马微电子股份有限公司 一种显示面板及显示装置
CN115346876A (zh) * 2022-08-19 2022-11-15 上海天马微电子有限公司 一种薄膜晶体管及制备方法、传感器装置及显示面板

Also Published As

Publication number Publication date
US11081594B2 (en) 2021-08-03
KR20200076995A (ko) 2020-06-30
CN111354787B (zh) 2024-05-17
US20200203535A1 (en) 2020-06-25
KR102526352B1 (ko) 2023-04-28

Similar Documents

Publication Publication Date Title
CN111354787B (zh) 薄膜晶体管及使用该薄膜晶体管的显示面板
US10211270B2 (en) Thin film transistor and display panel using the same having serially connected gates
US9748320B2 (en) Thin-film transistor substrate and display device comprising the same
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
CN112470286B (zh) 有机发光显示装置
US20130222217A1 (en) Organic light emitting display device
KR20070095620A (ko) 표시 장치 및 그 제조 방법
US7816687B2 (en) Driving transistor and organic light emitting diode display having the same
KR102016073B1 (ko) 유기 발광 다이오드 표시 장치 및 제조 방법
EP2889913B1 (en) Organic light emitting display device
KR101709158B1 (ko) 표시 패널
US10529786B2 (en) Thin-film transistor and organic light-emitting display device including the same
CN112419972A (zh) 具有像素的显示装置
JPWO2003091971A1 (ja) 表示装置
US8013523B2 (en) Organic light emitting device and manufacturing method thereof
JP2006227610A (ja) 薄膜トランジスタ表示板
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
US20230062926A1 (en) Thin film transistor and display panel using the same
KR100899158B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR101115974B1 (ko) 트랜지스터, 표시장치, 전자기기 및 트랜지스터의 제조방법
JP2020004867A (ja) 表示装置
US11997895B2 (en) Display device including first and second lower patterns and method of manufacturing the same
KR20190068333A (ko) 표시 장치
JP7242809B2 (ja) 表示装置
US20240162239A1 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant