CN106847931A - 一种薄膜晶体管、阵列基板及显示装置 - Google Patents

一种薄膜晶体管、阵列基板及显示装置 Download PDF

Info

Publication number
CN106847931A
CN106847931A CN201710218399.4A CN201710218399A CN106847931A CN 106847931 A CN106847931 A CN 106847931A CN 201710218399 A CN201710218399 A CN 201710218399A CN 106847931 A CN106847931 A CN 106847931A
Authority
CN
China
Prior art keywords
subregion
tft
thin film
film transistor
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710218399.4A
Other languages
English (en)
Inventor
文亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN201710218399.4A priority Critical patent/CN106847931A/zh
Publication of CN106847931A publication Critical patent/CN106847931A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例提供了一种薄膜晶体管、阵列基板及显示装置，一方面，薄膜晶体管的栅极包括一体的第一子区域、主区域和第二子区域，第一子区域和第二子区域镜像对称设于主区域的相对两侧，第一子区域和第二子区域的宽度大于主区域的宽度，即栅极整体为两端宽、中部窄的形状；从而使得第一子区域和第二子区域对应的第一子导电沟道和第二子导电沟道的长度大于主区域对应的主导电沟道的长度；进而增加了子沟道区域的导通电阻。因此，本发明实施例提供的技术方案能够降低TFT处于关闭状态下的子沟道区域漏电流密度，进而降低TFT处于关闭状态下的整体漏电流密度。

Description

一种薄膜晶体管、阵列基板及显示装置
【技术领域】
本发明涉及触控技术领域，尤其涉及一种薄膜晶体管、阵列基板及显示装置。
【背景技术】
LTPS(Low Temperature Poly-silicon，低温多晶硅)工艺中，在经历等离子体刻蚀、去光阻药液腐蚀等过程后，沟道区域界面的缺陷态密度较高，从而导致TFT(Thin FilmTransistor，薄膜晶体管)处于关闭状态下的漏流密度较高。目前，在LTPS TFT-LCD(ThinFilm Transistor-Liquid Crystal Display，薄膜晶体管液晶显示器)工艺中，通常采用LDD(Light Doped Drain，轻掺杂漏极)的方式形成LDD区域来抑制异常增加的漏电流，这种方法需要进行离子掺杂，容易导致离子的污染，发生晶格畸变等问题，另外离子掺杂降低增加了工艺流程复杂程度，提高了生产成本。
【发明内容】
有鉴于此，本发明实施例提供了一种薄膜晶体管、阵列基板及显示装置，用以解决现有技术薄膜晶体管在处于关闭状态下的漏流密度较高的问题。
一方面，本发明实施例提供了一种薄膜晶体管，包括：衬底基板，以及位于所述衬底基板上的栅极、栅线、有源层、源极和漏极，所述栅极包括：
主区域，所述主区域在所述衬底基板所在平面的正投影完全落在所述有源层在所述衬底基板所在平面的正投影内；
第一子区域和第二子区域，其中，在沿第二方向上，所述第一子区域以及所述第二子区域分别位于所述主区域的相对两侧；所述第一子区域和所述第二子区域在所述衬底基板所在平面的正投影和所述有源层在所述衬底基板所在平面的正投影具有交叠；
所述第一子区域和所述第二子区域对应的第一子导电沟道和第二子导电沟道在所述第一方向上的长度大于所述主区域对应的主导电沟道在所述第一方向上的长度；
其中，所述第一方向为与所述源极和所述漏极之间形成的导电沟道的长度方向，所述第二方向为与所述源极和所述漏极之间形成的导电沟道的宽度方向。
具体地，所述主区域为矩形，所述第一子区域和所述第二子区域均为矩形。
具体地，所述主区域为矩形，所述第一子区域和所述第二子区域均为梯形。
具体地，所述第一子区域的面积和所述第二子区域的面积相等。
具体地，所述栅线的宽度和所述主区域在第一方向上的宽度相等。
具体地，所述第一子区域和所述第二子区域在所述衬底基板所在平面的正投影完全落在所述有源层在所述衬底基板所在平面的正投影内。
具体地，所述第一子区域和所述第二子区域在所述衬底基板所在平面的正投影部分落在所述有源层在所述衬底基板所在平面的正投影内。
另一方面，本发明实施例提供了一种阵列基板，包括：上述薄膜晶体管。
具体地，所述阵列基板还包括：遮光层，设置于衬底基板与所述薄膜晶体管之间。
具体地，所述阵列基板还包括：缓冲层，设置于所述遮光层与所述薄膜晶体管之间。
另一方面，本发明实施例提供了一种显示装置，包括：上述阵列基板。
本发明实施例提供了一种薄膜晶体管、阵列基板及显示装置，通过将栅极设计为两端宽、中间窄的形状，使得对应的子沟道区域的长度大于主导电沟道区域的长度，从而有效降低TFT处于关闭状态下的漏电流密度。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1是本发明实施例所提供的一种薄膜晶体管的结构示意图；
图2是图1的导电沟道区域的示意图；
图3是本发明实施例所提供的另一种薄膜晶体管的结构示意图；
图4是本发明实施例所提供的再一种薄膜晶体管的结构示意图；
图5是本发明实施例所提供的一种像素单元的结构示意图；
图6是本发明实施例所提供的阵列基板的结构示意图；
图7是本发明实施例所提供的显示面板的结构示意图；
图8是本发明实施例所提供的显示装置的结构示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述子区域，但这些子区域不应限于这些术语。这些术语仅用来将子区域彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一子区域也可以被称为第二子区域，类似地，第二子区域也可以被称为第一子区域。
需要说明的是，本发明图1-图4中附图X轴所在方向为第一方向，附图Y轴所在方向为第二方向。
图1为本发明实施例提供的一种薄膜晶体管的结构示意图，图2是图1的沟道区域的示意图，图3是本发明实施例所提供的另一种薄膜晶体管的结构示意图，图4是本发明实施例所提供的又一种薄膜晶体管的结构示意图，如图1、图2、图3和图4所示，该薄膜晶体管包括：衬底基板1，以及位于所述衬底基板上1的栅极2、栅线6、有源层3、源极4和漏极5。
所述栅极2包括：主区域21，所述主区域21在所述衬底基板1所在平面的正投影完全落在所述有源层3在所述衬底基板1所在平面的正投影内。
第一子区域22和第二子区域23，其中，在沿第二方向(即Y轴所在方向，下同)上，所述第一子区域22以及所述第二子区域23分别位于所述主区域21的相对两侧；所述第一子区域22和所述第二子区域23在所述衬底基板1所在平面的正投影和所述有源层3在所述衬底基板1所在平面的正投影具有交叠；所述第一子区域22和所述第二子区域23对应的第一子导电沟道32和第二子导电沟道33在所述第一方向(即X轴所在方向，下同)上的长度大于所述主区域21对应的主导电沟道31在所述第一方向上的长度。
请参考图1和图2，图2所示的沟道区域3是基于图1中栅极2在达到阈值电压后形成的，栅极2的第一子区域22对应形成沟道区域3的第一子导电沟道32，栅极2的第二子区域23对应形成沟道区域3的第二子导电沟道33，栅极2的主区域21对应形成沟道区域3的主导电沟道31。
需要说明的是，当薄膜晶体管打开时，栅极施加栅极电压，栅极电压在栅绝缘层中产生电场，电力线由栅极指向有源层表面，并在有源层的表面处产生感应电荷。随着栅极电压增加，有源层表面将由耗尽层转变为电子积累层，形成反型层，当达到阈值电压时，源电极和漏电极之间加上电压就会有载流子通过导电沟道。当薄膜晶体管关断时，由于自由电子的存在，使得源电极和漏电极之间存在漏电流，漏电流会导致薄膜晶体管的性能降低。
具体地，当栅极跨越有源层控制TFT沟道时，同时在有源层的边缘也形成等效寄生晶体管结构，称为边缘薄膜晶体管。在TFT处于导通状态时，漏极电流可分解为主要TFT电流和边缘TFT电流，由于有源层边缘氧化层覆盖性不佳造成氧化层较薄，以及器件尺寸、有源层厚度、Taper角度、辐射辐照等因素的存在，均会导致边缘TFT特性更为明显，进而增加边缘TFT电流的比例。在TFT处于截止状态时，漏电流同样也可以等效分解为主要TFT漏电流和边缘TFT漏电流，目前由于边缘TFT漏电流的占比越来越大，如何降低边缘TFT漏电流已经成为降低截止状态下TFT漏电流不可忽视的一部分。
如图1、图2、图3和图4所示，本发明实施例中的栅极2包括一体的第一子区域22、主区域21和第二子区域23。在沿第二方向上，第一子区域22和第二子区域23镜像对称设于主区域21的相对两侧，第一子区域22和第二子区域23的宽度大于主区域21的宽度，即栅极2整体为两端宽、中部窄的形状，从而使得第一子区域22和第二子区域23对应的第一子导电沟道32和第二子导电沟道33的长度大于主区域对应的主导电沟道31的长度，另外，在沿第二方向上，整个栅极的长度大于或等于整个沟道的宽度。
可以理解的是，本发明实施例的第一方向为与源极和漏极之间形成的导电沟道的长度方向，即X轴所在方向，第二方向为与源极和所述之间形成的导电沟道的宽度方向，即Y轴所在方向。可以理解的是，第一方向即导电沟道的电流方向，第二方向为垂直于导电沟道的电流方向的方向。
在现有技术中，第一子区域和第二子区域对应的第一子导电沟道和第二子导电沟道的长度和主区域对应的主导电沟道的长度基本相等，而本发明实施例中通过增加第一子区域22和第二子区域23的宽度，从而使得第一子区域22和第二子区域23对应的第一子导电沟道32和第二子导电沟道33的长度变长，进而使得整个子导电沟道区域的导通电阻变大，在其他条件保持不变的情况下，可以有效降低子导电沟道区域的漏电流，子导电沟道区域的漏电流作为整个薄膜晶体管的漏电流重要组成部分，相应地，整个薄膜晶体管的漏电流也随之降低，从而提高了薄膜晶体管性能。
另外，由于第一子导电沟道32和第二子导电沟道33的宽度通常是小于主导电沟道31的宽度的，所以第一子导电沟道32和第二子导电沟道33的长度变大后对于薄膜晶体管的导通状态影响不是很大。当然在实际生产过程中，由于实际需求以及设计方案的不同，第一子导电沟道32和第二子导电沟道33的宽度可以设计为和主导电沟道31的宽度相等的情况，甚至，可以把第一子导电沟道32和第二子导电沟道33的宽度设计成大于主导电沟道31的宽度的情况，以上均不限制本发明的保护范围。
如图1、图2、图3和图4所示，本发明实施例中，主区域在衬底基板所在平面的正投影完全落在有源层在衬底基板所在平面的正投影内，其中主区域为矩形，主区域所覆盖的有源层部分形成主导电沟道区域，其中，主导电沟道区域的各边界要位于有源层的内部，也就是说，主导电沟道区域的各边界不能完全落在有源层的各边界上，二者边界之间需留有一定的空间。第一子区域和第二子区域在衬底基板所在平面的正投影和有源层在衬底基板所在平面的正投影具有交叠，也就是说，第一子区域和第二子区域对应的第一子导电沟道区域和第二子导电沟道区域和有源层具有交叠。
具体地，第一子区域和第二子区域对应的第一子导电沟道区域和第二子导电沟道区域和有源层具有交叠具体分为以下两种情况。
如图1、图2和图3所示，第一子区域22和第二子区域23在衬底基板1所在平面的正投影部分落在有源层3在衬底基板1所在平面的正投影内。也就是说，第一子区域22和第二子区域23在衬底基板1所在平面的正投影会存在部分落在有源层3在衬底基板1所在平面的正投影外部的情况，即，第一子区域22和第二子区域23的面积和第一子导电沟道32和第二子区导电沟道33的面积不相等。
如图4所示，第一子区域和第二子区域在衬底基板所在平面的正投影完全落在有源层在衬底基板所在平面的正投影内。也就是说，第一子导电沟道区域和第二子导电沟道区域在远离主导电沟道区域的边界完全落在有源层的边界上，即，第一子区域22和第二子区域23的面积和第一子导电沟道32和第二子区导电沟道33的面积可以近似的视为相等。
如图1、图2和图4所示，所述主区域为矩形，所述第一子区域和所述第二子区域均为矩形。
如图3所示，所述主区域为矩形，所述第一子区域和所述第二子区域均为梯形。
需要说明的是，栅极的形状并不限于此，采用其他形状也可以，比如采用其他规则形状，甚至其他不规则的形状，只要能够满足对应的子导电沟道区域的长度大于主导电沟道区域的长度即可，故上述实施例对栅极形状的限定并不限制本发明的保护范围。
另外，由于第一子区域22和所述第二子区域23互为镜像对称，所以所述第一子区域22的面积和所述第二子区域23的面积相等且形状相同，即二者是全等的。
当然，在本发明的实施例中，栅线6的宽度和所述主区域31在第一方向上的宽度相等。
上述实施例提供的薄膜晶体管，其栅极包括一体的第一子区域、主区域和第二子区域，第一子区域和第二子区域镜像对称设于主区域的相对两侧，第一子区域和第二子区域的宽度大于主区域的宽度，即栅极整体为两端宽、中部窄的形状，从而使得第一子区域和第二子区域对应的第一子导电沟道和第二子导电沟道的长度大于主区域对应的主导电沟道的长度，增加子沟道区域的导通电阻，降低TFT处于关闭状态下的子沟道区域漏电流密度，进而降低TFT处于关闭状态下的整体漏电流密度。
图5是本发明实施例所提供的一种像素单元的结构示意图，如图所示，该像素单元包括由数据线7和栅线6划分的多个像素单元，该像素单元使用如图1所示的薄膜晶体管。该薄膜晶体管包括衬底基板1，以及位于所述衬底基板上1的栅极2、栅线6、有源层3、源极4和漏极5，薄膜晶体管的源极4与数据线7相连接，薄膜晶体管的漏极5与像素电极8相连接。
其中，薄膜晶体管的具体结构和原理与上述实施例相同，在此不再赘述。如图6所示，本发明实施例提供了一种阵列基板，包括：上述薄膜晶体管。
上述阵列基板还包括：遮光层610，设置于衬底基板与所述薄膜晶体管之间。薄膜晶体管的材料对于光照极其敏感，一旦有光流入则会引起漏电流增加，将会导致像质恶化，故在衬底基板与薄膜晶体管之间引入遮光层，进一步地，遮光层设置在背光源和薄膜晶体管之间。
上述阵列基板还包括：缓冲层620，设置于所述遮光层与所述多晶硅薄膜晶体管之间。设置缓冲层的目的在于，减少衬底基板内的杂质渗透到有源层中，影响薄膜晶体管性能。
如图7所示，本发明实施例还提供一种显示面板，包括上述的阵列基板710、彩膜基板720和液晶层730。
除了如图7所示的液晶显示面板，本实施例的显示面板还可以为OLED显示面板，所述OLED显示面板包括阵列基板，所述阵列基板上设有有机发光器件以及用于驱动有机发光器件的驱动电路，所述驱动电路包括上述实施例提供的薄膜晶体管。其中，阵列基板710的具体结构和原理与上述实施例相同，在此不再赘述。
本发明实施例提供的显示面板，其阵列基板上薄膜晶体管的栅极包括一体的第一子区域、主区域和第二子区域，第一子区域和第二子区域镜像对称设于主区域的相对两侧，第一子区域和第二子区域的宽度大于主区域的宽度，即栅极整体为两端宽、中部窄的形状，从而使得第一子区域和第二子区域对应的第一子导电沟道和第二子导电沟道的长度大于主区域对应的主导电沟道的长度，增加子沟道区域的导通电阻，降低TFT处于关闭状态下的子沟道区域漏电流密度，进而降低TFT处于关闭状态下的整体漏电流密度。
如图8所示，本发明实施例还提供一种显示装置，包括上述的显示面板800。
其中，显示面板800的具体结构和原理与上述实施例相同，在此不再赘述。显示装置可以是例如触摸显示屏、手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有液晶显示功能的电子设备。
本发明实施例提供的显示装置，其阵列基板上薄膜晶体管的栅极包括一体的第一子区域、主区域和第二子区域，第一子区域和第二子区域镜像对称设于主区域的相对两侧，第一子区域和第二子区域的宽度大于主区域的宽度，即栅极整体为两端宽、中部窄的形状，从而使得第一子区域和第二子区域对应的第一子导电沟道和第二子导电沟道的长度大于主区域对应的主导电沟道的长度，增加子沟道区域的导通电阻，降低TFT处于关闭状态下的子沟道区域漏电流密度，进而降低TFT处于关闭状态下的整体漏电流密度。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (11)

1.一种薄膜晶体管，包括：衬底基板，以及位于所述衬底基板上的栅极、栅线、有源层、源极和漏极，其特征在于，所述栅极包括：
主区域，所述主区域在所述衬底基板所在平面的正投影完全落在所述有源层在所述衬底基板所在平面的正投影内；
第一子区域和第二子区域，其中，在沿第二方向上，所述第一子区域以及所述第二子区域分别位于所述主区域的相对两侧；所述第一子区域和所述第二子区域在所述衬底基板所在平面的正投影和所述有源层在所述衬底基板所在平面的正投影具有交叠；
所述第一子区域和所述第二子区域对应的第一子导电沟道和第二子导电沟道在所述第一方向上的长度大于所述主区域对应的主导电沟道在所述第一方向上的长度；
其中，所述第一方向为与所述源极和所述漏极之间形成的导电沟道的长度方向，所述第二方向为与所述源极和所述漏极之间形成的导电沟道的宽度方向。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述主区域为矩形，所述第一子区域和所述第二子区域均为矩形。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述主区域为矩形，所述第一子区域和所述第二子区域均为梯形。
4.如权利要求2或3所述的薄膜晶体管，其特征在于，所述第一子区域的面积和所述第二子区域的面积相等。
5.如权利要求1所述的薄膜晶体管，其特征在于，所述栅线的宽度和所述主区域在第一方向上的宽度相等。
6.如权利要求1所述的薄膜晶体管，其特征在于，所述第一子区域和所述第二子区域在所述衬底基板所在平面的正投影完全落在所述有源层在所述衬底基板所在平面的正投影内。
7.如权利要求1所述的薄膜晶体管，其特征在于，所述第一子区域和所述第二子区域在所述衬底基板所在平面的正投影部分落在所述有源层在所述衬底基板所在平面的正投影内。
8.一种阵列基板，其特征在于，包括如权利要求1-7任一项所述的薄膜晶体管。
9.如权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括：遮光层，设置于衬底基板与所述薄膜晶体管之间。
10.如权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括：缓冲层，设置于遮光层与所述薄膜晶体管之间。
11.一种显示装置，其特征在于，包括如权利要求8-10任一项所述的阵列基板。
CN201710218399.4A 2017-04-05 2017-04-05 一种薄膜晶体管、阵列基板及显示装置 Pending CN106847931A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710218399.4A CN106847931A (zh) 2017-04-05 2017-04-05 一种薄膜晶体管、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710218399.4A CN106847931A (zh) 2017-04-05 2017-04-05 一种薄膜晶体管、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN106847931A true CN106847931A (zh) 2017-06-13

Family

ID=59142212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710218399.4A Pending CN106847931A (zh) 2017-04-05 2017-04-05 一种薄膜晶体管、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN106847931A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509793A (zh) * 2017-09-15 2019-03-22 京东方科技集团股份有限公司 薄膜晶体管、其制造方法及电子装置
CN111243521A (zh) * 2020-03-31 2020-06-05 厦门天马微电子有限公司 像素驱动电路、驱动方法及显示面板
CN111354787A (zh) * 2018-12-20 2020-06-30 乐金显示有限公司 薄膜晶体管及使用该薄膜晶体管的显示面板
CN113593478A (zh) * 2021-08-12 2021-11-02 武汉华星光电半导体显示技术有限公司 显示面板
CN117457736A (zh) * 2023-12-25 2024-01-26 英诺赛科（珠海）科技有限公司 一种晶体管结构和芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120076A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 薄膜トランジスタ
CN1584718A (zh) * 2003-08-21 2005-02-23 Nec液晶技术株式会社 包括用于减少泄漏电流的tft的lcd设备
US9502312B2 (en) * 2010-11-29 2016-11-22 Qualcomm Incorporated Area efficient field effect device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120076A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 薄膜トランジスタ
CN1584718A (zh) * 2003-08-21 2005-02-23 Nec液晶技术株式会社 包括用于减少泄漏电流的tft的lcd设备
US9502312B2 (en) * 2010-11-29 2016-11-22 Qualcomm Incorporated Area efficient field effect device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509793A (zh) * 2017-09-15 2019-03-22 京东方科技集团股份有限公司 薄膜晶体管、其制造方法及电子装置
CN109509793B (zh) * 2017-09-15 2020-12-01 京东方科技集团股份有限公司 薄膜晶体管、其制造方法及电子装置
CN111354787A (zh) * 2018-12-20 2020-06-30 乐金显示有限公司 薄膜晶体管及使用该薄膜晶体管的显示面板
CN111354787B (zh) * 2018-12-20 2024-05-17 乐金显示有限公司 薄膜晶体管及使用该薄膜晶体管的显示面板
CN111243521A (zh) * 2020-03-31 2020-06-05 厦门天马微电子有限公司 像素驱动电路、驱动方法及显示面板
CN113593478A (zh) * 2021-08-12 2021-11-02 武汉华星光电半导体显示技术有限公司 显示面板
CN117457736A (zh) * 2023-12-25 2024-01-26 英诺赛科（珠海）科技有限公司 一种晶体管结构和芯片
CN117457736B (zh) * 2023-12-25 2024-03-19 英诺赛科（珠海）科技有限公司 一种晶体管结构和芯片

Similar Documents

Publication Publication Date Title
CN106847931A (zh) 一种薄膜晶体管、阵列基板及显示装置
JP7039742B2 (ja) トランジスタ
CN106941121B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
WO2017128557A1 (zh) 阵列基板及液晶显示装置
CN107425075B (zh) 薄膜晶体管器件及其制造方法、阵列基板以及显示装置
CN105390551A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
TW200614419A (en) Semiconductor devices including high-k dielectric materials and methods of forming the same
CN109524419A (zh) Tft阵列基板的制作方法
CN105118808A (zh) 一种阵列基板及其制作方法
EP0670604A2 (en) MOS thin-film transistors with a drain offset region
CN105304500A (zh) N型tft的制作方法
CN108447822A (zh) Ltps tft基板的制作方法
CN105161542A (zh) 薄膜晶体管阵列基板及其制备方法、液晶面板
CN110676253A (zh) 一种静电释放电路、阵列基板、显示面板及显示装置
CN105633136B (zh) 一种薄膜晶体管、其驱动方法、阵列基板及显示装置
CN107204376A (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN104992947B (zh) 一种氧化物半导体tft阵列基板及其制备方法
CN206619596U (zh) 阵列基板和显示面板
CN109616479A (zh) Ltps tft基板的制作方法
CN203367291U (zh) 一种阵列基板、显示面板及显示装置
CN102629589A (zh) 一种阵列基板及其制作方法和显示装置
CN105140298B (zh) 薄膜晶体管和阵列基板
CN104992985B (zh) 薄膜晶体管及其制造方法、阵列基板
Ibaraki a-Si TFT technologies for AM-LCDs
CN105097828B (zh) Tft基板结构的制作方法及tft基板结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170613

RJ01 Rejection of invention patent application after publication