CN111345120B - 玻璃芯、多层配线基板以及玻璃芯的制造方法 - Google Patents

玻璃芯、多层配线基板以及玻璃芯的制造方法 Download PDF

Info

Publication number
CN111345120B
CN111345120B CN201880072870.6A CN201880072870A CN111345120B CN 111345120 B CN111345120 B CN 111345120B CN 201880072870 A CN201880072870 A CN 201880072870A CN 111345120 B CN111345120 B CN 111345120B
Authority
CN
China
Prior art keywords
layer
plating layer
glass
electroless nickel
electrolytic copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880072870.6A
Other languages
English (en)
Other versions
CN111345120A (zh
Inventor
土田彻勇起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN111345120A publication Critical patent/CN111345120A/zh
Application granted granted Critical
Publication of CN111345120B publication Critical patent/CN111345120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

为了提供能够适当地形成铜配线、且能够抑制裂纹等的玻璃芯、多层配线基板、以及玻璃芯的制造方法，玻璃芯(1)具有：玻璃板(10)；第1金属层(20)，其设置于所述玻璃板(10)上；第1电解镀铜层(30)，其设置于所述第1金属层(20)上；介电质层(40)，其设置为比所述第1电解镀铜层(30)靠上方；第2金属层(50)，其设置于所述介电质层(40)上；无电解镀镍层(60)，其设置于所述第2金属层(50)上、且含磷率小于5质量％；以及第2电解镀铜层(70)，其设置于所述无电解镀镍层(60)上。

Description

玻璃芯、多层配线基板以及玻璃芯的制造方法
技术领域
本发明涉及玻璃芯、多层配线基板以及玻璃芯的制造方法。
背景技术
近年来，电子仪器的高功能化以及小型化得到发展，与此相伴，要求搭载于电子仪器的半导体组件的高密度化。为了响应这种要求，研究了提高供半导体芯片安装的配线基板的配线密度的方案。
作为配线基板中包含的芯材，通常使用玻璃环氧树脂，但近年来作为芯材而采用玻璃板的配线基板受到关注。玻璃板与由玻璃环氧树脂构成的芯材相比，能够实现更高的平滑度。因此，对于使用玻璃板的配线基板而言，能够形成超微细配线，因此通过使用采用玻璃板的配线基板，能够实现高密度的安装。另外，玻璃板在大于或等于20℃小于或等于260℃的温度范围的线膨胀系数(CTE)与采用硅基板的半导体芯片在大于或等于20℃小于或等于260℃的温度范围的线膨胀系数大致一致。因此，如果应用采用玻璃板的配线基板，则能够抑制残余应力而进行安装。并且，采用玻璃板的配线基板还具有高速传输性优异的优点。因此，采用玻璃板的配线基板作为搭载于高性能的电子仪器的半导体组件的配线基板之一而受到关注。
非专利文献1：▲高▼城清著，“よくわかるプリント配線板のできるまで―第2版―”，日刊工业报社发行，p201-202，2008年4月
发明内容
通过在玻璃板形成配线而形成配线基板或者其一部分。将此称为玻璃芯。在使得配线形成于玻璃板上的情况下，应用通常的半加工艺法(非专利文献1)。在利用这种工艺法而在玻璃板上形成导体层以后，设置绝缘树脂层，并进一步使得导体层叠于所述绝缘树脂层上，由此能够使得配线实现多层化。然而，在使得介电质层设置于玻璃板上的情况下，难以应用当前的半加工艺法。对其理由进行说明。
存在如下工艺法，即，在玻璃板上设置晶种层，在所述晶种层上设置电解镀铜层，对不需要的晶种层进行蚀刻，在所述电解镀铜层上设置介电质层，并且在所述介电质层上进一步设置电解镀铜层。根据这种工艺法，能够不经由绝缘树脂层而设置介电质层，但因为在对所述不需要的晶种层进行蚀刻时产生的经由形成于玻璃板上的晶种层的电解镀铜层的底切(undercut)，产生无法在所述介电质层上形成电解镀铜层的新问题。
与此相对，还可以考虑如下其他工艺法，即，在玻璃板上通过溅射而形成金属层并形成由无电解镀镍层构成的晶种层，在所述无电解镀镍层上形成电解镀铜层，在形成于所述玻璃板上的电解镀铜层上设置介电质层，并且，在所述介电质层上进一步设置电解镀铜层。根据这种工艺法，能够抑制电解镀铜层的底切。
然而，在所述无电解镀镍层的含磷率较高的情况下，在对不需要的无电解镀镍层进行蚀刻时需要使用碱性的蚀刻剂，但在该情况下因碱性的蚀刻剂使得玻璃板产生的损伤而在制造过程中产生玻璃板破裂的问题。另外，即使在使用碱性的蚀刻剂的情况下，有时也因在所述玻璃板上经由晶种层而形成的电解镀铜层的底切而在介电质层上产生电解镀铜层的形成不良。
并且，还存在如下问题，即，在使得多层配线用的贯通孔设置于玻璃板的情况下，如果在该贯通孔内形成由无电解镀镍层构成的晶种层，则在对不需要的晶种层进行蚀刻时，如果玻璃厚度较薄则铜的应力蓄积于该贯通孔内，从而产生玻璃裂纹。为了避免这种问题，在贯通孔内形成电解镀铜层以后，需要立即利用绝缘树脂层使得施加于玻璃板的铜的应力缓和而防止裂纹，因此需要在贯通孔内形成电解镀铜层以后立即设置绝缘树脂层之类的工序，从而导致制造工序变得繁琐。
鉴于上述问题，本发明的目的在于，提供能够适当地形成铜配线、且能够抑制裂纹等的玻璃芯、多层配线基板以及玻璃芯的制造方法。
根据本发明的一个方式，玻璃芯具有：
玻璃板；
第1金属层，其设置于所述玻璃板上；
第1电解镀铜层，其设置于所述第1金属层上；
介电质层，其设置为比所述第1电解镀铜层靠上方；
第2金属层，其设置于所述介电质层上；
无电解镀镍层，其设置于所述第2金属层上、且含磷率小于5质量％；以及
第2电解镀铜层，其设置于所述无电解镀镍层上。
根据本发明的一个方式，玻璃芯的制造方法具有如下工序：
在玻璃板上形成第1金属层的工序；
在比所述第1金属层靠上方的位置形成第1电解镀铜层的工序；
在所述第1电解镀铜层上形成介电质层的工序；
在所述介电质层上形成第2金属层的工序；
在所述第2金属层上形成含磷率小于5质量％的无电解镀镍层的工序；
在所述无电解镀镍层上形成第2电解镀铜层的工序；以及
利用酸性的蚀刻剂将不需要的无电解镀镍层去除的工序。
发明的效果
根据本发明，能够提供能适当地形成铜配线、且抑制裂纹等的玻璃芯、多层配线基板以及玻璃芯的制造方法。
附图说明
图1是概略地表示本发明的一个方式所涉及的玻璃芯1的剖面图。
图2是概略地表示本发明的一个方式所涉及的具有贯通孔的玻璃芯2的剖面图。
图3是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的剖面图。
图4A是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4B是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4C是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4D是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4E是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4F是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4G是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4H是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4I是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4J是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4K是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4L是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4M是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4N是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4O是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4P是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4Q是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图4R是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序的剖面图。
图5是概略地表示本发明的实施例所涉及的玻璃芯4的剖面图。
图6A是概略地表示本发明的实施例所涉及的玻璃芯4的制造工序的剖面图。
图6B是概略地表示本发明的实施例所涉及的玻璃芯4的制造工序的剖面图。
图6C是概略地表示本发明的实施例所涉及的玻璃芯4的制造工序的剖面图。
图6D是概略地表示本发明的实施例所涉及的玻璃芯4的制造工序的剖面图。
图6E是概略地表示本发明的实施例所涉及的玻璃芯4的制造工序的剖面图。
图6F是概略地表示本发明的实施例所涉及的玻璃芯4的制造工序的剖面图。
图6G是概略地表示本发明的实施例所涉及的玻璃芯4的制造工序的剖面图。
图6H是概略地表示本发明的实施例所涉及的玻璃芯4的制造工序的剖面图。
图6I是概略地表示本发明的实施例所涉及的玻璃芯4的制造工序的剖面图。
图7A是概略地表示本发明的对比例所涉及的玻璃芯的制造工序的剖面图。
图7B是概略地表示本发明的对比例所涉及的玻璃芯的制造工序的剖面图。
图7C是概略地表示本发明的对比例所涉及的玻璃芯的制造工序的剖面图。
具体实施方式
下面，参照附图对本发明的方式进行说明。此外，在下面的说明中，针对相同的要素或者具有相同的功能的各部分利用相同的标号并将重复的说明省略。
此外，在本说明书中，“上方(上)”是指远离玻璃板的方向，“下方(下)”是指接近玻璃板的方向。
图1是概略地表示本发明的一个方式所涉及的玻璃芯1的剖面图。
图1所示的玻璃芯1由玻璃板10、第1金属层20、第1电解镀铜层30、介电质层40、第2金属层50、无电解镀镍层60以及第2电解镀铜层70构成。
典型地，玻璃板10具有透光性。构成玻璃板10的玻璃材料的成分及其配比并不特别限定。作为玻璃板10，例如可以采用无碱玻璃、碱玻璃、硼硅酸盐玻璃、石英玻璃、蓝宝石玻璃以及感光性玻璃等以硅酸盐为主成分的玻璃。作为玻璃板10，根据用于半导体封装以及半导体组件的观点，优选采用无碱玻璃。无碱玻璃中含有的碱成分的含有率优选小于或等于0.1质量％。
玻璃板10的厚度优选小于或等于1mm。如果考虑到制造时的处理性，则玻璃板10的厚度优选处于大于或等于0.1mm而小于或等于0.8mm的范围内。
作为玻璃板10的制造方法，例如能举出浮子法、下拉法、熔融法、上拉法以及转出(roll-out)法等。可以采用通过任何方法制作的玻璃板10。
在大于或等于20℃而小于或等于260℃的温度范围内，玻璃板10的线膨胀系数(CTE：Coefficient of Thermal Expansion)优选处于大于或等于0.5×10-6/K而小于或等于15.0×10-6/K的范围内，更优选处于大于或等于1.0×10-6/K而小于或等于8.0×10-6/K的范围内，进一步优选处于大于或等于1.0×10-6/K而小于或等于4.0×10-6/K的范围内。如果玻璃板10的线膨胀系数处于该范围内，则呈现出相对于利用以表面安装的方式安装于芯基板1上的硅基板的半导体芯片的线膨胀系数之差减小的趋势。此外，线膨胀系数是指长度与温度的升高对应地变化的比例。
玻璃板10的至少一个主面可以具有功能层。作为功能层，例如能举出含有微粒的防反射层、含有红外线吸收剂的红外线遮蔽层、含有硬化材料的强度赋予层、含有防带电剂的防带电层、含有着色剂的着色层、含有光学薄膜的光学滤波层、含有光散射膜的纹理控制层以及防眩光层等。例如可以利用蒸镀法、溅射法、或者湿式等的表面处理技术形成这种功能层。
典型地，通过溅射法或者化学气相沉积(CVD)法而形成第1金属层20以及第2金属层50。
上述第1金属层20以及第2金属层50例如由铜(Cu)、铝(Al)、钛(Ti)、铬(Cr)、钼(Mo)、钨(W)、钽(Ta)、金(Au)、铱(Ir)、钌(Ru)、钯(Pd)、铂(Pt)、Al-Si系合金、Al-Si-Cu系合金、Al-Cu系合金、Ni-Fe系合金、氧化铟(ITO)、铟氧化锌(IZO)、活性氧化锌(AZO)、氧化锌(ZnO)、锆钛酸铅(PZT)、氮化钛(TiN)、Cu3N4、Cu合金的单体或者上述物质的混合物、或者单层膜或层叠膜构成。
第1金属层20优选为钛和铜的溅射层叠膜、即通过溅射分别层叠有钛层和铜层的层叠膜。钛层能够提高相对于玻璃板10的贴合性，另外，铜层能够提高钛层和电解镀铜层30的贴合性。即，通过将金属层20设为钛和铜的溅射层叠膜，能够在玻璃板10上形成贴合性良好的第1电解镀铜层30。
关于第2金属层50，也与第1金属层20相同地，优选设为钛和铜的溅射层叠膜。钛层能够提高相对于介电质层40的贴合性，另外，通过在钛层上设置与钛层的贴合性良好的铜层而能够在该铜层上设置无电解镀镍层60。
在所述第1金属层20和第2金属层50为钛和铜的溅射层叠膜的情况下，钛层的厚度优选处于大于或等于0.01μm小于或等于0.1μm的范围内。铜层的厚度优选处于大于或等于0.09μm小于或等于0.5μm的范围内。如果均低于所述下限值，则膜相对于基材的附着环绕性下降且伴随有针孔，因此并非优选。另外，在超过所述上限值的情况下，特别是未确认到性能方面的改善，因此在成本方面并非优选。
例如可以将钛等的溅射层作为贴合层而设置于第1电解镀铜层30与介电质层40之间。
无电解镀镍层60的覆膜含有磷(P)。镀覆膜中含有的含磷率优选大于或等于0.1质量％而小于5质量％，并且更优选大于或等于0.5质量％而小于5质量％，但只要超过0质量％就足够。
在无电解镀镍层60的覆膜中含有的含磷率大于或等于0.1质量％而小于5质量％时，在对制造过程中不需要的无电解镀镍层进行蚀刻时，可以使用酸系的蚀刻剂。由此，能够防止蚀刻时的玻璃腐蚀、介电质层的损伤。另一方面，在含磷率大于或等于5质量％的情况下，在对制造过程中不需要的无电解镀镍层进行蚀刻时，必须在高温条件下使用碱系的蚀刻剂。因此，在蚀刻时产生玻璃腐蚀、对于介电质层的损伤。因而，为了防止玻璃破裂且获得电容器特性，无电解镀镍层60的覆膜中含有的含磷率优选设为大于或等于0.1(优选为0.5)质量％小于5质量％。
例如可以通过能量分散型X射线分析法(EDX)等荧光X射线元素分析法(XRF)而获得无电解镀镍层60的覆膜中含有的含磷率。
除了镍及磷以外，无电解镀镍层60的覆膜中还可以含有硫(S)、铅(Pb)以及铋(Bi)等其他成分。
典型地，无电解镀镍层60的厚度小于或等于1μm，优选小于或等于0.4μm，更优选小于或等于0.3μm，进一步优选小于或等于0.1μm。如果无电解镀镍层60的厚度较薄，则上述无电解镀镍层60的形成以及蚀刻所需的时间缩短且容易制造。
例如可以通过荧光X射线元素分析法而获得上述无电解镀镍层60的厚度。
在第2金属层50和无电解镀镍层60的界面含有钯、或者含有钯及锡。上述钯、锡作为形成无电解镀镍膜时的催化剂而起作用。另外，在第2金属层50和构成为含有所述钯的界面，还可以具有用于提高无电解镀镍层60和第2金属层50的贴合性的贴合层。
无法将无电解镀铜层用作取代无电解镀镍层60的覆膜。这是因为，无电解镀铜浴的pH高达约12，在设置于介电质层上的情况下，对介电质层造成损伤。另外，无电解镀铜层与玻璃的贴合性也较差，在玻璃端部析出的无电解镀铜覆膜在无电解镀铜浴中剥离，促进无电解镀铜浴的分解，因此并非优选。
第1电解镀铜层30以及第2电解镀铜层70的厚度分别优选处于大于或等于1μm而小于或等于20μm的范围内，更优选处于大于或等于3μm而小于或等于18μm的范围内。
介电质层40例如含有无机化合物。作为无机化合物，例如能举出含有选自铝、钛、钽、铬、镧、钐、镱、钇、钆、锆、铌、铪、镓、铈、以及硅构成的组的至少1种元素在内的氧化物、碳化物、氮化物以及硼化物。
优选介电质层40含有氮化硅、氧化钽(钽氧化物)以及氧化铝的至少一种。氮化硅、氧化钽(钽氧化物)以及氧化铝的介电常数较低、且绝缘性优异。
典型地，通过溅射法或者化学气相沉积(CVD)法而形成介电质层40。
图1所示的第1金属层20、第1电解镀铜层30、介电质层40、第2金属层50、无电解镀镍层60以及第2电解镀铜层70处于玻璃主面10a侧，但也可以设置于与玻璃主面10a相对的玻璃主面10b侧，另外也可以设置于玻璃主面10a、10b的两侧。
由比介电质层40靠下层的第1金属层20以及第1电解镀铜层30构成的导体层、介电质层40、介电质层40上的第2金属层50和无电解镀镍层60、以及由第2电解镀铜层构成的导体层形成电容器。
图2是概略地表示本发明的一个方式所涉及的具有贯通孔的玻璃芯2的剖面图。
图2所示的玻璃芯2由玻璃板10、贯通孔TH、第1金属层20、第1电解镀铜层30、介电质层40、第2金属层50、无电解镀镍层60以及第2电解镀铜层70构成。
贯通孔TH的轴线方向剖面的形状可以是长方形，也可以是X形、即中央部的直径小于贯通孔TH的一端直径以及另一端直径的形状，还可以是锥状、即另一端直径小于贯通孔TH的一端直径的形状，还可以是O形、即中央部的直径大于贯通孔TH的一端直径以及另一端直径的形状，还可以是其他形状。另外，贯通孔TH的相对于轴线方向正交的剖面的形状可以是圆形，也可以是椭圆形，还可以是多边形。
在贯通孔TH内设置由无电解镀镍层60和第2电解镀铜层70构成的导体层，从而能够使玻璃主面10a和与其相对的玻璃主面10b实现导通化。贯通孔TH内的一部分可以由第1金属层覆盖。
在贯通孔TH的内壁与无电解镀镍层60之间含有钯、或者含有钯和锡。上述钯、锡作为无电解镀镍时的催化剂而起作用。另外，还可以在贯通孔TH的内壁和构成为含有所述钯的界面，具有用于提高无电解镀镍层60和贯通孔TH内的玻璃的贴合性的贴合层。
图3是概略地表示具有本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的剖面图。
图3所示的多层配线基板3以图2的玻璃芯2为基础而具有玻璃板10、第1金属层20、第1电解镀铜层30、介电质层40、第2金属层50、无电解镀镍层60、第2电解镀铜层70、第1树脂层80、第2树脂层90、由树脂构成的插塞PL、阻焊剂层100、通路孔80V、通路孔90V、晶种层80s、晶种层90s、电解镀铜层80C、电解镀铜层90C、表面处理层110以及焊料层120。
第1树脂层80和第2树脂层90可以采用环氧树脂、聚酰亚胺树脂、马来酰亚胺树脂、聚对苯二甲酸乙二酯、聚苯醚、液晶聚合物以及上述材料的复合材料。作为树脂，根据电特性、制造容易性的观点，优选使用含有填料的环氧树脂。作为填料，例如可以使用二氧化硅、硫酸钡、氧化钛或者上述物质的混合物。此外，作为树脂，可以使用导电性浆料或者导电性树脂。
插塞PL是利用绝缘树脂对贯通孔TH内未由无电解镀镍层60和第2电解镀铜层70充满的贯通孔TH内的空洞部进行填充而形成的，与第1树脂层80一体地形成。
在第1树脂层80和第2树脂层90是非感光性材料的情况下，利用激光等对通路孔80V和通路孔90V进行加工，在感光性材料的情况下，通过光刻进行加工。
晶种层80s和晶种层90s优选为无电解镍镀覆膜、或者无电解镀铜覆膜，但例如可以通过溅射法使得镍、铜成膜。
对于表面处理层110可以使用镀锡、镀锡合金、无电解镀Ni-P/无电解镀Pd-P/Au、或者无电解镀Ni-P/Au等镀覆膜。上述表面处理层110可以使用有机覆膜而取代使用镀覆膜。作为有机覆膜，能举出预焊处理覆膜、或者OSP(Organic SolderabilityPreservative)等预焊接处理覆膜。
焊料层120设置于表面处理层110上。焊料层120含有锡、银、铜、铋、铅、锌、铟、锑或者上述物质的混合物。
图4A～图4R中概略地示出了使用本发明的一个方式所涉及的具有贯通孔的玻璃芯2的多层配线基板3的制造工序。
首先，在图4A所示的具有贯通孔TH的玻璃板10的主面10a、以及与玻璃主面10a相对的另一个玻璃主面10b，从玻璃侧按顺序形成钛层20A以及铜层20B的溅射层叠膜作为第1金属层20。第1金属层20可以将贯通孔TH内的一部分覆盖。
接下来，如图4B所示，利用辊压层叠装置等使得干膜抗蚀剂层叠于玻璃主面10a侧的铜层20B上，通过光刻而形成具有开口部RE1A的第1抗蚀剂层RE1。另外，通过同样的方法而在玻璃主面10b侧形成第2抗蚀剂层RE2。
通过下面的工序使第1抗蚀剂层RE1或者第2抗蚀剂层RE2剥离，因此可以在该阶段将第1抗蚀剂层RE1或者第2抗蚀剂层RE2填充至贯通孔TH内。
接下来，如图4C所示，在图4B所示的抗蚀剂开口部RE1A内形成电解镀铜层30。优选在廉价且容易管理的硫酸铜镀浴中进行电解镀铜，例如也可以在焦磷酸铜镀浴中进行。
接下来，如图4D所示，在氢氧化钠溶液、TMAH溶液等中使得第1抗蚀剂层RE1和第2抗蚀剂层RE2剥离。
接下来，如图4E所示，通过溅射法或者CVD法使得贴合层40ad、介电质层40、以及作为第2金属层50的钛层50A和铜层50B按顺序层叠于玻璃板10的主面10a上。
优选将贴合层40ad设为钛层，也可以不设置钛层。
接下来，如图4F所示，利用辊压层叠装置等使得干膜抗蚀剂层叠，通过光刻在铜层50B上设置第3抗蚀剂层RE3、且在铜层20B上设置第4抗蚀剂层RE4。该第3抗蚀剂层RE3作为防止对除了目标部位以外的部位进行蚀刻的保护膜而起作用。
接下来，按顺序利用第1蚀刻剂将在图4F的玻璃主面10a侧未由第3抗蚀剂层RE3覆盖的区域的铜层50B去除，利用第2蚀刻剂将钛层50A去除，通过干蚀刻将介电质层40去除，将贴合层40ad去除，由此获得图4G所示的基板。在贴合层40ad由钛构成的情况下，利用第2蚀刻剂进行蚀刻。
作为第1蚀刻剂，优选使用pH处于大于或等于0.5而小于或等于2的范围内的酸性水溶液。酸性水溶液优选含有硫酸以及过氧化氢水的至少一者，更优选含有二者。
优选将该第1蚀刻剂的温度设为大于或等于20℃小于或等于40℃的范围内，更优选设为大于或等于25℃小于或等于35℃的范围内。
作为第2蚀刻剂，优选使用pH处于大于或等于7小于或等于12的范围内的弱碱性水溶液，更优选pH处于大于或等于8小于或等于10的范围内的弱碱性水溶液。作为弱碱性水溶液，优选使用氨水和过氧化氢水的混合物。
优选该第2蚀刻剂的温度设为大于或等于20℃小于或等于40℃的范围内，更优选设为大于或等于25℃小于或等于35℃的范围内。
第1蚀刻剂和第2蚀刻剂处于酸至弱碱的区域，并且能够在室温附近使用，因此不会对玻璃造成损伤。
接下来，如图4H所示，在氢氧化钠溶液、TMAH溶液等中使得第3抗蚀剂层RE3和第4抗蚀剂层RE4剥离，包含贯通孔TH内在整个基板形成无电解镀镍层60。该无电解镀镍层60成为图4J所示的第2电解镀铜层70的晶种层。
无电解镀镍液含有包含镍在内的金属盐以及还原剂。作为包含镍在内的金属盐，例如能举出硫酸镍、氯化镍或者上述物质的混合物。包含无电解镀镍液中含有的镍的金属盐的浓度优选处于大于或等于10g/L而小于或等于50g/L的范围内，更优选处于大于或等于15g/L而小于或等于45g/L的范围内，进一步优选处于大于或等于20g/L而小于或等于30g/L的范围内。
还原剂对含有镍的金属盐进行还原。作为还原剂，例如能举出福尔马林、肼、次磷酸、次磷酸钠、硼氢化钠或者上述物质的混合物，但优选使用次磷酸、次磷酸钠或者上述物质的混合物。无电解镀镍液中含有的还原剂的浓度优选处于大于或等于10g/L如小于或等于50g/L的范围内，更优选处于大于或等于15g/L而小于或等于45g/L的范围内，进一步优选处于大于或等于20g/L而小于或等于30g/L的范围内。
无电解镀镍液还可以含有金属系添加剂、有机系添加剂、络合剂、pH调整剂、缓冲剂或者上述物质的混合物。
金属系添加剂能提高无电解镀镍液的稳定性。金属系添加剂例如含有铅、铋或者上述物质的混合物。
有机系添加剂促进镍的析出。有机系添加剂例如含有硫。
作为络合剂，例如能举出氢氧化铵、柠檬酸钠、乙二醇或者上述物质的混合物。无电解镀镍液中含有的络合剂的浓度优选处于大于或等于10g/L小于或等于50g/L的范围内，更优选处于大于或等于10g/L小于或等于40g/L的范围内，进一步优选处于大于或等于20g/L小于或等于30g/L的范围内。
作为pH调整剂，例如能举出氢氧化钠、氨、硫酸或者上述物质的混合物。
作为缓冲剂，例如能举出柠檬酸钠、硼酸、碳酸或者上述物质的混合物。
另外，无电解镀镍液可以含有氯化铵。无电解镀镍液中含有的氯化铵的浓度优选处于大于或等于10g/L而小于或等于50g/L的范围内，更优选处于大于或等于10g/L而小于或等于40g/L的范围内，进一步优选处于大于或等于20g/L而小于或等于30g/L的范围内。
在无电镀处理时，无电解镀镍液的pH优选设为大于或等于6而小于或等于10的范围内，更优选设为大于或等于8.0而小于或等于9.5的范围内。
另外，无电解镀镍液的温度例如优选设为大于或等于30℃而小于或等于60℃的范围内。
根据上述无电解镀镍液的处方而获得含磷率大于或等于0.5质量％而小于5质量％的无电解镍镀覆膜。
接下来，如图4I所示，利用辊压层叠装置等使得干膜抗蚀剂层叠，通过光刻在无电解镀镍层60上设置具有开口部RE5A、RE5B的第5抗蚀剂层RE5以及具有开口部RE6A的第6抗蚀剂层RE6。
接下来，如图4J所示，在所述开口部RE5A、RE5B、RE6A内形成第2电解镀铜层70。
接下来，对于图4J的基板，在氢氧化钠溶液、TMAH溶液等中使得第5抗蚀剂层RE5和第6抗蚀剂层RE6剥离，利用所述第1蚀刻剂对无电解镀镍层60和铜层20B进行蚀刻，利用所述第2蚀刻剂对钛层20A进行蚀刻，由此获得图4K所示的基板。
接下来，如图4L所示，通过真空冲压层叠从玻璃主面10a侧和玻璃主面10b的两侧粘贴绝缘层80，在贯通孔TH内设置树脂插塞PL，利用激光等设置通路孔80V。
接下来，如图4M所示，利用无电解镍镀覆膜、或者无电解镀铜覆膜设置晶种层80s。
接下来，如图4N所示，通过同上所述的方法设置具有开口部RE7A的第7抗蚀剂层RE7、以及第8抗蚀剂层RE8，在开口部RE7A内形成电解镀铜层80C。
接下来，在氢氧化钠溶液、TMAH溶液等中使得第7抗蚀剂层RE7和第8抗蚀剂层RE8剥离，如图4O所示，对不需要的晶种层80s进行蚀刻。
接下来，反复执行图4L至图4O的工序，如图4P所示，能够获得具有树脂层90、通路孔90V、晶种层90s以及电解镀铜层90C的基板。
接下来，如图4Q所示，设置具有开口部100A的阻焊剂层100。在液态抗蚀剂的情况下，在利用辊涂机涂敷阻焊剂以后，通过光刻形成开口部，在干膜形状的情况下，在层叠形成以后，通过光刻形成开口部。
接下来，如图4R所示，在设置于所述阻焊剂层的开口部100A内设置表面处理层110、且设置焊料层120。焊料层120可以通过丝网印刷法、焊锡转移搭载法以及电镀法等公知方法而形成。
如上，能够获得具有玻璃芯2(图2)的图3所示的多层配线基板3。
根据本实施方式，能够在比介电质层40靠上方的位置可靠地形成第2电解镀铜层70，由此能够形成多层配线基板。
另外，与在形成第1电解镀铜层30的同时在贯通孔TH内形成电解镀铜层的情况相比，在即将向贯通孔TH内插入树脂插塞PL之前执行电解镀铜层70向贯通孔TH内的形成工序，能够使得施加于贯通孔TH的铜的应力随时间的蓄积缓和，能够降低玻璃破裂的风险。
另外，根据一个例子，利用非接触型干涉显微镜获得的、玻璃板10的表面的粗糙度在制造开始前为0.5nm，在制造后为0.55nm。因此，根据这种制造方法，能够抑制对玻璃造成损伤，即，能够降低制造过程中玻璃破裂的风险。
另外，介电质层40的干蚀刻优选尽量在图案密度稀疏的状态下进行。在本实施方式中，在干蚀刻后进行贯通孔TH周围的第2电解镀铜层的形成，在干蚀刻时玻璃表面上的图案密度变为稀疏的状态，形成为更容易进行干蚀刻的基板的表面结构，因此能够减少干蚀刻不良的现象。
如上所述，根据本实施方式，能够防止在玻璃芯的上方设置的介电质层上的电解镀铜层的形成不良。另外，通过将无电解镍镀覆膜的含磷率设为小于5质量％而使用酸性的蚀刻剂，能够有效地防止玻璃破裂，并且通过使玻璃的贯通孔的应力蓄积缓和而能够实现对制造过程的贯通孔内的裂纹的抑制。
此外，本发明并不限定于上述实施方式以及变形例。除此以外，当然可以在未脱离本发明的主旨的范围进行各种变形实施。
实施例
下面，对本发明的实施例进行说明。
＜实施例1＞
根据图6A～6I所示的制造工序而制造图5所示的玻璃芯4。
首先，如图6A所示，准备了具有贯通孔TH的尺寸为500mm×500mm、厚度为200μm的玻璃面板1000(EAGLE XG；“コーニング社”制)。利用非接触型干涉显微镜测定所得的玻璃板1000的表面粗糙度为0.5nm。
另外，设置于玻璃板1000的贯通孔TH的直径在玻璃板1000的一个主面为80μm，在玻璃板1000的另一个主面为60μm。但是，附图中将直径设为相同。
接下来，通过溅射法作为第1金属层200而在玻璃板1000的一个主面按顺序形成50nm的钛层200A以及300nm的铜层200B。
接下来，如图6B所示，利用辊压层叠装置使得感光性干膜抗蚀剂层叠于所述铜层200B上，由此形成第1抗蚀剂层RE10和第2抗蚀剂层RE20，设置尺寸为500μm×500μm的开口部RE10A，通过电镀法在所述开口部RE10A内以厚度为10μm的方式设置第1电解镀铜层300。
接下来，将图6B中获得的基板浸渍于50℃、5％的氢氧化钠的水溶液中，使得第1抗蚀剂层RE10和第2抗蚀剂层RE20剥离，由此获得图6C的基板。
接下来，如图6D所示，在玻璃主面上按顺序形成作为贴合层400ad的厚度为50nm的钛层、作为介电质层400的厚度为200nm的氧化铝层、作为第2金属层500的厚度为50nm的钛层500A、厚度为300nm的铜层500B。
接下来，如图6E所示，利用感光性干膜抗蚀剂，通过所述层叠法和光刻法而形成小于500μm×500μm的第1电解镀铜层300的电极尺寸的尺寸为400μm×400μm的抗蚀剂层RE30。与玻璃主面1000a相对的主面1000b在一个面形成有干膜抗蚀剂层RE40。
接下来，如图6F所示，针对玻璃主面，按顺序对未由抗蚀剂层RE30保护的在玻璃主面上形成的厚度为300nm的铜层500B、厚度为50nm的钛层500A、作为厚度为200nm的介电质层400的氧化铝层、厚度为50nm的钛层400ad进行蚀刻。利用作为第1蚀刻剂的硫酸和过氧化氢的混合溶液(pH为1，温度为25度)进行铜层500B的蚀刻，利用作为第2蚀刻剂的过氧化氢水和氨水的混合溶液(pH为9，温度为25度)进行钛层500A和钛层400ad的蚀刻，通过干蚀刻将作为厚度为200nm的介电质层400的氧化铝层去除。
接下来，将图6F所示的基板浸渍于50℃、5％氢氧化钠的水溶液中，在利用含有钯的溶液对抗蚀剂层RE30和干膜抗蚀剂层RE40剥离后的玻璃芯进行催化处理以后，浸渍于下面的无电解镀镍液A，形成无电解镀镍层600，从而获得图6G所示的基板。
无电解镀镍液A的浴液构成如下。
浴液组成：硫酸镍：20g/L，次磷酸钠：25g/L，乳酸：30g/L，铅离子：1ppm(剩余部分为纯水)
pH：8.5
温度：40℃
对上述无电解镀镍层的厚度进行了测定，其厚度为0.1μm。另外，关于该无电解镀镍层的含磷率，通过上述方法进行了测定，其含有率为4质量％。
接下来，如图6H所示，通过同上所述的方法在玻璃主面、以及相对的主面形成具有开口部RE50A、RE50B、RE60A的感光性干膜抗蚀剂层RE50、RE60，通过电镀法而形成第2电解镀铜层700。此时的第2电解镀铜层700的厚度约为10μm。
接下来，如图6I所示，在50℃、5％氢氧化钠的水溶液中使得抗蚀剂层RE50、抗蚀剂层RE60剥离，利用作为第1蚀刻剂的硫酸和过氧化氢的混合溶液(pH为1，温度为25度)对无电解镀镍层600和铜层200B进行蚀刻，利用作为第2蚀刻剂的过氧化氢水和氨水的混合溶液(pH为9，温度为25度)对钛层200A进行蚀刻。由此获得图5所示的玻璃芯4。
＜实施例2＞
在本实施例2中，对于所述实施例1记载的无电解镀镍液A的浴液构成，除了将pH设为9、且将温度设为50℃以外，通过与实施例1相同的方法制作了玻璃芯。镀覆时间调整为使得无电解镀镍层的厚度达到0.1μm。
对本实施例中制作的无电解镀镍层的厚度进行了测定，其厚度为0.1μm。另外，关于该无电解镀镍层的含磷率，通过上述方法进行了测定，其含有率为1质量％。
＜对比例1＞
在本对比例1中，除了对于无电解镀镍液而利用下述无电解镀镍液B形成了含磷率为6质量％的无电解镀镍层以外，通过与所述实施例1相同的方法制作了玻璃芯。另外，对于无电解镀镍层的蚀刻剂使用下面的第3蚀刻剂。
无电解镀镍液B的浴液构成如下。
浴液组成：硫酸镍：20g/L，次磷酸钠：25g/L，乳酸：30g/L，铅离子：1ppm(剩余部分为纯水)
pH：4.6
温度：80℃
第3蚀刻剂由含有25％的氢氧化钠的溶液构成(pH为14，80℃)。
＜对比例2＞
利用与实施例1相同的玻璃板使得钛层200A、铜层200B以及无电解镀镍层600按顺序层叠于玻璃板1000上，另外，在贯通孔TH内形成无电解镀镍层600，通过与所述实施例1相同的方法设置抗蚀剂，在所述无电解镀镍层600上形成电解镀铜层300，使得所述抗蚀剂层剥离而获得图7A所示的基板。对于无电解镀镍液而使用了所述无电解镀镍液A。
接下来，通过与实施例1相同的方法在玻璃主面1000a上按顺序形成作为贴合层400ad的厚度为50nm的钛层、作为介电质层400的厚度为200nm的氧化铝层、作为第2金属层500的50nm的钛层500A、300nm的铜层500B，利用抗蚀剂对规定部位加以保护。并且，按顺序对未由抗蚀剂层保护的不需要的厚度为300nm的铜层500B、厚度为50nm的钛层500A、作为介电质层的厚度为200nm的氧化铝层400、厚度为50nm的钛层400ad进行蚀刻。利用作为第1蚀刻剂的硫酸和过氧化氢的混合溶液(pH为1，温度为25度)进行了铜层500B的蚀刻，利用作为第2蚀刻剂的过氧化氢水和氨水的混合溶液(pH为9，温度为25度)进行了钛层500A和钛层400ad的蚀刻，通过干蚀刻将200nm的氧化铝层400去除。由此获得图7B所示的基板。
接下来，通过与实施例1相同的方法在铜层500B上设置电解镀铜层700，由此获得图7C所示的基板。
＜评价＞
关于所述实施例以及对比例中制造的各玻璃芯，通过下面的方法对介电质层上可否形成电解镀铜层、设置于玻璃的贯通孔有无裂纹、以及玻璃面板有无破裂进行了评价。
[介电质层上可否形成电解镀铜层]
关于所述实施例以及对比例中制造的玻璃芯，利用实体显微镜而确认到在介电质层上形成有期望的导体图案(样品数N＝100)。
[贯通孔有无裂纹]
关于所述实施例以及对比例中制造的玻璃芯，通过观察剖面而确认了贯通孔内部有无玻璃裂纹(样品数N＝100)。
[玻璃面板有无破裂]
关于所述实施例以及对比例中制造的玻璃芯，确认了玻璃面板平面上的破裂和裂纹的状况(样品数N＝10)。
关于实施例1、实施例2、对比例1以及对比例2，表1总结示出了上述评价结果。这里，关于评价的结果，在合格率为100％的情况下定义为○，在合格率小于100％的情况下定义为×，与(不良数/样品数)一起示出。
[表1]
如表1所示，对于本实施例1和实施例2所涉及的玻璃芯，确认到能够在介电层上以100％的概率形成电解镀铜层。另外，并未确认到贯通孔内部的玻璃裂纹、玻璃面板平面上的破裂、裂纹。
与此相对，关于对比例1的玻璃芯，确认到贯通孔内部的玻璃裂纹以及玻璃面板平面上的裂纹。另外，关于对比例2的玻璃芯，并未确认到玻璃面板平面上的破裂，但确认到贯通孔内部的玻璃裂纹。
标号的说明
1…玻璃芯、TH…贯通孔、PL…树脂插塞、RE1、RE2、RE3、RE4、RE5、RE6、RE10、RE20、RE30、RE40、RE50、RE60…抗蚀剂层、10、1000…玻璃板、20、200…第1金属层、30、300…第1电解镀铜层、40、400…介电质层、40ad、400ad…贴合层、50、500…第2金属层、60、600…无电解镀镍层、70、700…第2电解镀铜层、80V、90V…通路孔、80C、90C…电解镀铜层、80s、90s…晶种层、100…阻焊剂层、110…表面处理层、120…焊料层。

Claims (5)

1.一种玻璃芯，其中，
所述玻璃芯具有：
玻璃板；
第1金属层，其设置于所述玻璃板上；
第1电解镀铜层，其设置于所述第1金属层上；
介电质层，其设置为比所述第1电解镀铜层靠上方；
第2金属层，其设置于所述介电质层上；
无电解镀镍层，其设置于所述第2金属层上，且含磷率小于5质量％；以及
第2电解镀铜层，其设置于所述无电解镀镍层上，
所述玻璃板具有贯通孔，在所述贯通孔的内壁至少按顺序层叠有所述无电解镀镍层以及所述第2电解镀铜层，
利用绝缘树脂对所述贯通孔内未由所述无电解镀镍层和所述第2电解镀铜层充满的所述贯通孔内的空洞部进行填充，
所述绝缘树脂粘贴于所述玻璃板的两面，与覆盖所述第2电解镀铜层的树脂层是一体的。
2.根据权利要求1所述的玻璃芯，其中，
所述介电质层含有氧化铝、氧化钽以及氮化硅中的至少一者。
3.根据权利要求1或2所述的玻璃芯，其中，
所述第1金属层和所述第2金属层是钛和铜的溅射层叠膜。
4.一种多层配线基板，其中，
相对于权利要求1至3中任一项所述的玻璃芯，交替层叠有树脂层和配线层。
5.一种玻璃芯的制造方法，其中，
所述玻璃芯的制造方法具有如下工序：
在玻璃板上形成第1金属层的工序；
在比所述第1金属层靠上方的位置形成第1电解镀铜层的工序；
在所述第1电解镀铜层上形成介电质层的工序；
在所述介电质层上形成第2金属层的工序；
在所述第2金属层上形成含磷率小于5质量％的无电解镀镍层的工序；
在所述无电解镀镍层上形成第2电解镀铜层的工序；以及
利用酸性的蚀刻剂将不需要的无电解镀镍层去除的工序，
所述玻璃板具有贯通孔，在所述第2金属层上形成含磷率小于5质量％的所述无电解镀镍层的工序中，在所述贯通孔的内壁也形成含磷率小于5质量％的所述无电解镀镍层，然后在包含所述贯通孔内的所述无电解镀镍层上形成所述第2电解镀铜层，
与利用绝缘树脂对所述贯通孔内未由所述无电解镀镍层和所述第2电解镀铜层充满的所述贯通孔内的空洞部进行填充同时地，将与所述绝缘树脂一体的树脂层以覆盖所述第2电解镀铜层的方式粘贴于所述玻璃板的两面。
CN201880072870.6A 2017-11-30 2018-11-21 玻璃芯、多层配线基板以及玻璃芯的制造方法 Active CN111345120B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-229922 2017-11-30
JP2017229922A JP7139594B2 (ja) 2017-11-30 2017-11-30 ガラスコア、多層配線基板、及びガラスコアの製造方法
PCT/JP2018/043056 WO2019107251A1 (ja) 2017-11-30 2018-11-21 ガラスコア、多層配線基板、及びガラスコアの製造方法

Publications (2)

Publication Number Publication Date
CN111345120A CN111345120A (zh) 2020-06-26
CN111345120B true CN111345120B (zh) 2024-06-21

Family

ID=66665645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880072870.6A Active CN111345120B (zh) 2017-11-30 2018-11-21 玻璃芯、多层配线基板以及玻璃芯的制造方法

Country Status (5)

Country Link
US (1) US11756846B2 (zh)
EP (1) EP3720258B1 (zh)
JP (1) JP7139594B2 (zh)
CN (1) CN111345120B (zh)
WO (1) WO2019107251A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7512594B2 (ja) * 2020-01-10 2024-07-09 Ｔｏｐｐａｎホールディングス株式会社 回路基板
US20220189880A1 (en) * 2020-12-16 2022-06-16 Srinivas V. Pietambaram Microelectronic structures including glass cores
TWI800153B (zh) * 2020-12-24 2023-04-21 南韓商東友精細化工有限公司 電路板
TWI837555B (zh) * 2020-12-24 2024-04-01 南韓商東友精細化工有限公司 電路板
KR20220168289A (ko) * 2021-06-16 2022-12-23 삼성전기주식회사 인쇄회로기판
KR20240026499A (ko) * 2021-06-25 2024-02-28 코닝 인코포레이티드 유리-함유 기판 상에 금속층들을 형성하는 방법 및 결과적인 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056247A (ja) * 1996-08-08 1998-02-24 Canon Inc ガラス製配線基板とその製造方法
JP2008227177A (ja) * 2007-03-13 2008-09-25 Nec Corp インターポーザ、半導体モジュール、及びそれらの製造方法
JP2011155043A (ja) * 2010-01-26 2011-08-11 Kyocera Corp 配線基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154878A (ja) * 1996-11-22 1998-06-09 Ngk Spark Plug Co Ltd 薄膜コンデンサ内蔵基板及びその製造法
EP1921902B1 (en) * 1996-12-19 2011-03-02 Ibiden Co., Ltd. Multilayered printed circuit board
JP2000259095A (ja) * 1999-03-09 2000-09-22 Canon Inc 画像表示デバイス用基板
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
JP4537753B2 (ja) * 2003-06-10 2010-09-08 大日本印刷株式会社 多層配線基板およびその製造方法
KR100826067B1 (ko) * 2003-09-09 2008-04-29 호야 가부시키가이샤 양면 배선 글래스 기판의 제조 방법
JP2005197586A (ja) * 2004-01-09 2005-07-21 Shinko Electric Ind Co Ltd キャパシタの製造方法、キャパシタ内蔵基板の製造方法、キャパシタ、およびキャパシタ内蔵基板
JP2006005149A (ja) * 2004-06-17 2006-01-05 Furukawa Circuit Foil Kk 抵抗層付き導電性基材及び抵抗層付き回路基板材料
JP3764160B2 (ja) * 2004-09-10 2006-04-05 三井金属鉱業株式会社 キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
JP2007149827A (ja) * 2005-11-25 2007-06-14 Fujitsu Ltd 電子部品製造方法および電子部品
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
JP2011129665A (ja) * 2009-12-17 2011-06-30 Sony Corp 積層配線基板の製造方法
JP5247929B1 (ja) * 2012-11-28 2013-07-24 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板及びプリント回路板
JP6539992B2 (ja) * 2014-11-14 2019-07-10 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
US9893048B2 (en) * 2015-09-14 2018-02-13 Qualcomm Incorporated Passive-on-glass (POG) device and method
JP6816486B2 (ja) * 2016-12-07 2021-01-20 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056247A (ja) * 1996-08-08 1998-02-24 Canon Inc ガラス製配線基板とその製造方法
JP2008227177A (ja) * 2007-03-13 2008-09-25 Nec Corp インターポーザ、半導体モジュール、及びそれらの製造方法
JP2011155043A (ja) * 2010-01-26 2011-08-11 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
EP3720258B1 (en) 2022-10-19
CN111345120A (zh) 2020-06-26
WO2019107251A1 (ja) 2019-06-06
US20200273763A1 (en) 2020-08-27
JP2019102572A (ja) 2019-06-24
US11756846B2 (en) 2023-09-12
JP7139594B2 (ja) 2022-09-21
EP3720258A1 (en) 2020-10-07
EP3720258A4 (en) 2020-12-30

Similar Documents

Publication Publication Date Title
CN111345120B (zh) 玻璃芯、多层配线基板以及玻璃芯的制造方法
CN110036699B (zh) 芯基板、多层配线基板、半导体封装体、半导体组件、覆铜基板、及芯基板的制造方法
JP7080579B2 (ja) 電子部品製造方法
US20210076491A1 (en) Glass circuit board and method of manufacturing same
WO2003007370A1 (en) Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
JP7444210B2 (ja) キャパシタ内蔵ガラス回路基板
JP2023016861A (ja) ガラス配線基板及びその製造方法
JP4703212B2 (ja) 配線基板及びその製造方法
WO2012132762A1 (ja) ガラスセラミック基板およびその製造方法
JP7009958B2 (ja) キャパシタ内蔵ガラス基板の製造方法
JP2001122680A (ja) ガラスセラミック基板およびその製造方法
WO2023090197A1 (ja) 配線基板及びその製造方法
JP3631572B2 (ja) 配線基板およびその製造方法
JP2022190464A (ja) ガラス配線基板及びガラス配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant